JP3949390B2 - 同期整流回路 - Google Patents
同期整流回路 Download PDFInfo
- Publication number
- JP3949390B2 JP3949390B2 JP2001137320A JP2001137320A JP3949390B2 JP 3949390 B2 JP3949390 B2 JP 3949390B2 JP 2001137320 A JP2001137320 A JP 2001137320A JP 2001137320 A JP2001137320 A JP 2001137320A JP 3949390 B2 JP3949390 B2 JP 3949390B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- switch elements
- switch element
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電界効果トランジスタ(MOSFET)を整流器として用いる同期整流回路に関する。
【０００２】
【従来の技術】
図１は従来例のフルブリッジ方式の主回路構成図である。図１において、スイッチ素子1、２が直列接続され、また別のスイッチ素子３、４が直列接続され、各接続点間にトランス９の一次巻線２１が接続されたフルブリッジ回路で構成されている。また、スイッチ素子１〜４には各々ダイオード５〜８と並列接続されている。
【０００３】
一方、トランス９の二次側２２は、直列接続された同期整流用のスイッチ素子１１、１２の接続点と直列接続された別の同期整流用のスイッチ素子１３、１４の接続点に接続されたフルブリッジ回路で構成され、平滑用のチョークコイル１９とコンデンサ２０の平滑回路を接続する。なお、スイッチ素子１１〜１４にはダイオード１５〜１８と並列接続されている。
【０００４】
平滑用のチョークコイル１９とコンデンサ２０の平滑回路から出力直流電圧を検出し、制御回路１０によって、パルス巾の駆動信号を形成してスイッチ素子１、４及びスイッチ素子２、３のゲートにオンオフ信号を加え制御する。なお、スイッチ素子１、４は同期した信号で駆動し、スイッチ素子２、３はスイッチ素子１、４と１８０度位相をずらした信号を加え制御する。
【０００５】
トランス９を介して、二次側のスイッチ素子１１、１４及び１２、１３は、前記スイッチ素子１、４及び２、３と同期したオンオフ信号が加えられる。そして、チョークコイル１９とコンデンサ２０の平滑回路によって安定した直流電圧を出力する。
【０００６】
制御回路１０は、出力直流電圧を検出して、出力電圧検出誤差増幅器２８に接続され、予め定められた基準電圧と比較し、その誤差を増幅し、パルス発生器２７に接続される。そして、パルス発生器２７により１８０度位相のずれた信号を形成し、各駆動回路２３〜２６を介して、各スイッチ素子１〜４、１１〜１４のゲートに加えられる。
【０００７】
次に図２は従来の各部動作波形で、(A)はスイッチ素子１、４のゲート信号、(B)はスイッチ素子２、３のゲート信号、(C)はトランス９の二次側２２の電圧、(D)はトランス９の二次側２２の電流、(E)はスイッチ素子１１、１４のゲート信号、(F)はスイッチ素子１２、１３のゲート信号、(G)はダイオード１５、１８の電流、(H)はダイオード１６、１７の電流、(K)はスイッチ素子１１、１４の電流、(L)はスイッチ素子１２、１３の電流波形を示す。
【０００８】
この回路の動作を図１の回路図及び図２の波形図をもとに説明する。まず、スイッチ素子１、４がオン（図２-A）すると入力（＋）―スイッチ素子１―トランス９の一次側２１―スイッチ素子４―入力（−）のループで電流が流れる。そして、トランス９の二次側２２に電圧（図２-C）が誘起し、スイッチ素子１、４と同期しているスイッチ１１、１４のオン（図２-E）により、スイッチ素子１１―チョークコイル１９、コンデンサ２０の平滑回路―出力（＋）―出力（−）―スイッチ素子１４のループで電流が流れ、直流電力を出力する。
【０００９】
次にスイッチ素子１、４がオフするとトランス９の二次側２２は図２-Cのように誘起電圧は零となり、また、図２-Dのようにトランス９の２２の電流も流れなくなる。そして、スイッチ素子１１〜１４は全てオフ状態となり、流れる電流ループは、チョークコイル１９、コンデンサ２０の平滑回路―出力（＋）―出力（−）からダイオード１６、１５のループとダイオード１８、１７のループでチョークコイルに継続して電流が流れる。以後、この期間をフライホイール期間という。その時の各ダイオード１５〜１８の電流波形は、図２-G、-Hのようになる。
【００１０】
次にスイッチ素子２、３がオンし、入力（＋）―スイッチ素子３―トランス９の一次側２１―スイッチ素子２―入力（−）のループで電流は流れるが、動作については、前記に示した動作と１８０度位相をずらしたものと同じようになる。
【００１１】
【従来技術の問題点】
従来例で、電力損失を低減するための同期整流回路で、一次側のスイッチ素子１〜４のオン時に同期整流用のスイッチ素子１１〜１４のオン動作だけでは、フライホイール期間中において全てスイッチ素子１１〜１４がオフ状態になるため、ダイオード１５〜１８に電流は流れる。よって、導通損失はスイッチ素子に流れる時より数倍多くなる。しかし、フライホイール期間において、スイッチ素子１〜４の信号のオフ期間、または、トランス９の電圧が零の期間をスイッチ素子１１〜１４にオン期間とさせた場合、オフする前にフライホイール期間が終了し、スイッチ素子１１〜１４に図１の(K)、(L)矢印の逆向きに電流が流れ始め、過大なサージ電圧または破損に至る問題が生じる。また、スイッチ素子１１〜１４の各電流検出による駆動方法で行う場合、各スイッチに直接電流検出器を接続するため、オフ時にサージ電圧が大きくなる問題が生じ、スイッチ素子１１〜１４の電流検出による駆動方法も困難である。
【００１２】
【発明が解決しようとする課題】
本発明では、簡単な方法で同期整流回路のスイッチ素子のゲート信号を形成し、オン期間を出来る限り長くして、フライホイール期間中において同期整流用のスイッチ素子に並列接続されているダイオードへ流れる電流を減らし、整流期間とフライホイール期間の切り替わり時も含めて導通損失を低減させる目的、また、スイッチ素子に逆電流が流れる前にオフさせ、且つ、サージ電圧の少ないスイッチ素子の制御をさせることを目的とする。
【００１３】
【課題を解決するための手段】
上記の課題を解決するための請求項１の発明は、ブリッジ型又はプッシュプル型インバータのメイントランスの二次側巻線にブリッジ型又はセンタータップ型に接続された同期整流素子と平滑回路とを接続し、該同期整流素子と該インバータを構成するスイッチ素子とを同期してオン、オフして該二次巻線の誘起電圧を整流出力する同期整流回路において、該同期整流回路の入力電流と出力電流とを検出し、該入力電流が該出力電流より小さい期間を該同期整流素子のオン期間としたことを特徴とする。
【００１４】
上記の課題を解決するための請求項２の発明は、メイントランスの一次巻線にスイッチ素子を接続し、二次巻線に同期整流用のスイッチ素子とフライホイール用のスイッチ素子と平滑回路とを接続した一石フォワード型同期整流回路において、該同期整流回路の入力電流と出力電流とを検出し、該入力電流が該出力電流より小さい期間を該フライホイール用のスイッチ素子のオン期間としたことを特徴とする。
【００１５】
【発明の実施の形態】
図３は本発明の第１の実施例を示す。尚、図３において、図１で説明したものと同じ部品は、同じ符号を付けてある。
【００１６】
図３において、同期整流の入力電流（トランス９の二次側２２の電流）を検出するために、電流検出器３６がスイッチ素子１３、１４の接続間とトランス９の２２との間に接続されている。また、出力電流（チョークコイル１９の電流）を検出するために電流検出器３７がチョークコイル１９と直列に接続されている。そして、各々検出した電流を制御回路３５の信号形成回路３１、３４へ接続される。
【００１７】
信号形成回路３１、３４は、比較器２９、３２とオア回路３０、３３で構成されている。前記電流検出器３６、３７で検出された電流を比較器２９、３２の入力として比較し、その出力と従来のパルス発生器２７で形成されたパルス信号をオア回路３０、３３の入力とし、その出力をスイッチ素子１１〜１４の信号とし、駆動回路２５、２６を介して、ゲートに加えられる。その他の構成についてはについては、従来と同じである。
【００１８】
次に図４は各部動作波形で、(A)はスイッチ素子１、４のゲート信号、(B)はスイッチ素子２、３のゲート信号、(C)はトランス９の二次側２２の電圧、(D)及び(J)は電流検出器３６の矢印方向を正とした時の検出電流、(E)、(E’)は比較器２９の出力及びスイッチ素子１１、１４のゲート信号、(F)、(F’)は比較器３２の出力及びスイッチ素子１２、１３のゲート信号、(G)はダイオード１５、１８の電流、(H)はダイオード１６、１７の電流、(I’)は電流検出器３７で検出した電流、(I)は(I’)の電流に−αした検出電流、(K)はスイッチ素子１１、１４の電流、(L)はスイッチ素子１２、１３の電流波形である。
【００１９】
回路の動作について、スイッチ素子１〜４のオンオフ動作は従来と同じであるので説明を省略し、同期整流のスイッチ素子１１〜１４の信号形成方法について図３の回路図および図４の波形図をもとに説明する。
【００２０】
スイッチ素子１、４がオン及びオフ期間（図４-A）において、従来と同様にトランス９の二次側２２に図４-Cのように電圧が誘起し、且つ、図４-Dまたは-Jのような電流が流れ、更にチョークコイル１９に図４-I’の電流が流れる。
【００２１】
次に電流検出器３６で検出された電流、図４-Dと電流検出器３７で検出された電流、図４-Iを制御回路３５内の比較器２９で比較する。ここで、図４-Iは、チョークコイル１９の電流を電流検出器３７で検出した図４-I’からαのレベルを下げたものである。 そして、図４-D波形と図４-I波形を比較し、(D)が(I)より小さい期間、図４-a点〜-b点をスイッチ素子１１、１４のオン期間になるように比較器２９で信号を形成する。その結果、図４-E’のようになる。
【００２２】
次に比較器２９の出力（図４-E’）とパルス発生器２７の出力（図４-A）をオア回路３０の入力とし、その出力を駆動回路２５、２６を介してスイッチ素子１１、１４のゲート信号として加える。図４の例では、図４-E’がそのままゲート信号となる。
【００２３】
スイッチ素子１２、１３のゲート信号においても、電流検出器３６で検出された電流、図４-Jと電流検出器３７で検出された図４-Iを前記同様の方法で比較器３２（図４-F’）及びオア回路３３で行い、駆動回路２５、２６を介してゲート信号を加える。図４の例では、図４-F’がそのままゲート信号となる。
【００２４】
以上、同期整流用のスイッチ素子１１〜１４のゲート信号が形成され、フライホイール期間、すなわちスイッチ素子１〜４が全てオフしている期間において、図４-E、-Fのようにオンし続ける事が可能になった。スイッチ素子１１、１４は図４-K、スイッチ素子１２、１３は図４-Lのように電流が流れ、ダイオード１５、１８は図４-G、及びダイオード１６、１７の電流は図４-Hのように電流は流れる。その結果、ダイオード１５〜１８の電流は低減され、整流期間とフライホイール期間の切り替え時も含め、導通損失が小さくなる。また、スイッチ素子１１〜１４に逆電流が流れる前（図４-K、-Lの(e)(f)点）にオフし、サージ電圧の少ないスイッチ素子の制御を可能にする。
【００２５】
図５の動作波形は、出力電流が小さいときの一例で、(A)、(B)、(D)、(E)、(E’)、(I)は、図４と同符号である。
【００２６】
この時の動作は、スイッチ素子１、４がオン（図５-A）すると電流検出器３６で検出された波形は図５-D、電流検出器３７で検出された波形は図５-Iとなる。前記同様に各波形を比較し、(D)が(I)より小さい期間は無く、比較器２９の出力は図５-E’となる。そして、オア回路３０に図５-E’とパルス発生器２７によって形成された図５-Aを入力とし、その結果、図５-Aが優先され、スイッチ素子１１、１４のゲート信号は図５-Eのようになる。スイッチ素子１２、１３についても前記同様に形成された信号が加えられる。このように出力電流が小さい時は、従来のパルス発生器２７によって形成された信号がスイッチ素子１１〜１４のゲート信号として加えられるため、導通損失を増すことはない。
【００２７】
本発明は、前述の実施例説明において、パルス巾ＰＷＭ制御を用いて説明を行ったが、電流検出器３６、３７及び信号形成回路３１、３４を含む構成であれば、トランス９の一次側２１に直列にチョークコイルが接続された構成の位相シフト制御にも適用することができる。
【００２８】
図６は本発明の第２の実施例を示す。図６の回路図及び図７の波形図をもとに説明する。
【００２９】
図６は一石フォワード方式の主回路構成図である。図６において、トランス４２の一次側４３にチョークコイル４０ともう一方にスイッチ素子４１と直列に接続され、トランス４２の二次側４４端にフライホイール側のスイッチ素子４８と同期整流用のスイッチ素子４６を直列に接続して構成する。そして、スイッチ素子４８端に平滑用のチョークコイル５１とコンデンサ５２の平滑回路を接続する。なお、スイッチ素子４６、４８は並列にダイオード４７、４９が接続される。
【００３０】
更に、トランス４２の二次側４４の電流を検出するために、電流検出器４５をトランス４２の二次側４４とスイッチ素子４６間に接続され、また、チョークコイル５１の電流を検出するために電流検出器５０をチョークコイル５１と直列に接続されている。そして、各々検出した電流を制御回路６１の信号形成回路６０へ接続される。
【００３１】
信号形成回路６０は、比較器５８とオア回路５９で構成されている。前記電流検出器４５、５０で検出された電流を比較器５８の入力として比較し、その出力とパルス発生器５６で形成されたパルス信号をオア回路５９の入力とし、その出力をスイッチ素子４８の信号とし、駆動回路５５を介して、ゲートに加えられる。
【００３２】
スイッチ４１、４６のゲート信号の形成については、出力直流電圧を検出して、出力電圧検出誤差増幅器５７に接続され、予め定められた基準電圧と比較し、その誤差を増幅し、パルス発生器５６に接続される。そして、パルス発生器５６により１８０度位相のずれた信号を形成し、駆動回路５３、５４を介して、同期した信号をスイッチ素子４１、４６のゲートに加えられる。
【００３３】
次に図７は各部動作波形で、(A)はスイッチ素子４１、４６のゲート信号、(B)は従来のスイッチ素子４８のゲート信号、(C)は電流検出器４５の矢印方向を正とした時の検出電流、(D)は電流検出器５０の検出電流に−αした電流、(E’)は比較器５８の出力、(E)はスイッチ素子４８のゲート信号、(F)はダイオード４９の電流、(G)はスイッチ素子４８の電流波形である。
【００３４】
回路の動作について、スイッチ素子４１、４６の動作は前記で説明したとおりであるので説明を省略し、フライホイール側のスイッチ素子４８の信号形成方法について図６の回路図および図７の波形図をもとに説明する。
【００３５】
スイッチ素子４１がオン及びオフ期間（図７-A）において、トランス４２の二次側４４の電流検出器４５は図７-Cのようになり、更にチョークコイル５１の電流検出器５０の検出電流は図７-Dのようになる。図７-Dは、前記第１の実施例と同様にチョークコイル５１電流を電流検出器５０で検出したものからαのレベルを下げたものである。
【００３６】
次に電流検出器４５で検出された電流、図７-Cと電流検出器５０で検出された電流、図７-Dを制御回路６１内の比較器２９で比較する。図７-C波形と図７-D波形を比較し、(C)が(D)より小さい期間、図７-a点〜-b点をスイッチ素子４８のオン期間になるように比較器５８で信号を形成する。その結果、図７-E’のようになる。
【００３７】
次に比較器５８の出力（図７-E’）とパルス発生器５６の出力（図７-A）をオア回路５９の入力とし、その出力は駆動回路５５を介してスイッチ素子４８のゲート信号として加える。図７の例では、図７-E’がそのままゲート信号となる。
【００３８】
出力電流が小さい時は、前記第一実施例と同様にパルス発生器５６によって形成された信号がスイッチ素子４８のゲート信号に加えられるため、導通損失を増すことはない。
【００３９】
以上、スイッチ素子４８のゲート信号が形成され、フライホイール期間、すなわちスイッチ素子４１がオフしている期間において、従来の図７-Bのようなオン信号から図７-Eのような信号となり、オンし続ける事が可能になる。その結果、スイッチ素子４８の電流は図７-Gのように電流が流れ、ダイオード４９の電流は図７-Fのように低減され、整流期間とフライホイル期間の切り替わり時も含め、導通損失が小さくなる。また、スイッチ素子４８に逆電流が流れる前（図７-Gの(c)点）にオフし、サージ電圧の少ないスイッチ素子の制御を可能にする。
【００４０】
【発明の効果】
以上の説明により本発明では、同期整流回路のフライホイール期間に流れる電流において、スイッチ素子のオン期間を出来るだけ長くし、そのスイッチ素子に並列接続されているダイオードに流れる電流を減らし、整流期間とフライホイール期間の切り替わり時も含めて導通損失を低減させ、また、スイッチ素子に逆電流が流れる前にオフさせ、且つ、サージ電圧の少ないスイッチ素子の制御をさせることが可能になり、全体の効率向上を可能にするものである。
【図面の簡単な説明】
【図１】従来例の回路構成図
【図２】従来例の回路動作波形
【図３】本発明の実施例１の回路構成図
【図４】本発明の実施例１の回路動作波形
【図５】本発明の実施例１の回路動作波形
【図６】本発明の実施例２の回路構成図
【図７】本発明の実施例２の回路動作波形
【符号の説明】
１〜４、１１〜１４、４１、４６、４８ スイッチ素子（ＭＯＳＦＥＴ）
５〜８、１５〜１８、４７、４９ ダイオード
９、４２ トランス
１０、３５、６１ 制御回路
１９、５１ 平滑用チョークコイル
２０、５２ コンデンサ
２１、４３ トランスの一次巻線
２２、４４ トランスの二次巻線
２３〜２６、５３〜５５ 駆動回路
２７、５６ パルス発生器
２８、５７ 出力電圧検出誤差増幅器
２９、３２、５８ 比較器
３０、３３、５９ オア回路
３１、３４、６０ 信号形成回路
３６、３７、４５、５０ 電流検出器
４０ チョークコイル
【発明の属する技術分野】
本発明は電界効果トランジスタ(MOSFET)を整流器として用いる同期整流回路に関する。
【０００２】
【従来の技術】
図１は従来例のフルブリッジ方式の主回路構成図である。図１において、スイッチ素子1、２が直列接続され、また別のスイッチ素子３、４が直列接続され、各接続点間にトランス９の一次巻線２１が接続されたフルブリッジ回路で構成されている。また、スイッチ素子１〜４には各々ダイオード５〜８と並列接続されている。
【０００３】
一方、トランス９の二次側２２は、直列接続された同期整流用のスイッチ素子１１、１２の接続点と直列接続された別の同期整流用のスイッチ素子１３、１４の接続点に接続されたフルブリッジ回路で構成され、平滑用のチョークコイル１９とコンデンサ２０の平滑回路を接続する。なお、スイッチ素子１１〜１４にはダイオード１５〜１８と並列接続されている。
【０００４】
平滑用のチョークコイル１９とコンデンサ２０の平滑回路から出力直流電圧を検出し、制御回路１０によって、パルス巾の駆動信号を形成してスイッチ素子１、４及びスイッチ素子２、３のゲートにオンオフ信号を加え制御する。なお、スイッチ素子１、４は同期した信号で駆動し、スイッチ素子２、３はスイッチ素子１、４と１８０度位相をずらした信号を加え制御する。
【０００５】
トランス９を介して、二次側のスイッチ素子１１、１４及び１２、１３は、前記スイッチ素子１、４及び２、３と同期したオンオフ信号が加えられる。そして、チョークコイル１９とコンデンサ２０の平滑回路によって安定した直流電圧を出力する。
【０００６】
制御回路１０は、出力直流電圧を検出して、出力電圧検出誤差増幅器２８に接続され、予め定められた基準電圧と比較し、その誤差を増幅し、パルス発生器２７に接続される。そして、パルス発生器２７により１８０度位相のずれた信号を形成し、各駆動回路２３〜２６を介して、各スイッチ素子１〜４、１１〜１４のゲートに加えられる。
【０００７】
次に図２は従来の各部動作波形で、(A)はスイッチ素子１、４のゲート信号、(B)はスイッチ素子２、３のゲート信号、(C)はトランス９の二次側２２の電圧、(D)はトランス９の二次側２２の電流、(E)はスイッチ素子１１、１４のゲート信号、(F)はスイッチ素子１２、１３のゲート信号、(G)はダイオード１５、１８の電流、(H)はダイオード１６、１７の電流、(K)はスイッチ素子１１、１４の電流、(L)はスイッチ素子１２、１３の電流波形を示す。
【０００８】
この回路の動作を図１の回路図及び図２の波形図をもとに説明する。まず、スイッチ素子１、４がオン（図２-A）すると入力（＋）―スイッチ素子１―トランス９の一次側２１―スイッチ素子４―入力（−）のループで電流が流れる。そして、トランス９の二次側２２に電圧（図２-C）が誘起し、スイッチ素子１、４と同期しているスイッチ１１、１４のオン（図２-E）により、スイッチ素子１１―チョークコイル１９、コンデンサ２０の平滑回路―出力（＋）―出力（−）―スイッチ素子１４のループで電流が流れ、直流電力を出力する。
【０００９】
次にスイッチ素子１、４がオフするとトランス９の二次側２２は図２-Cのように誘起電圧は零となり、また、図２-Dのようにトランス９の２２の電流も流れなくなる。そして、スイッチ素子１１〜１４は全てオフ状態となり、流れる電流ループは、チョークコイル１９、コンデンサ２０の平滑回路―出力（＋）―出力（−）からダイオード１６、１５のループとダイオード１８、１７のループでチョークコイルに継続して電流が流れる。以後、この期間をフライホイール期間という。その時の各ダイオード１５〜１８の電流波形は、図２-G、-Hのようになる。
【００１０】
次にスイッチ素子２、３がオンし、入力（＋）―スイッチ素子３―トランス９の一次側２１―スイッチ素子２―入力（−）のループで電流は流れるが、動作については、前記に示した動作と１８０度位相をずらしたものと同じようになる。
【００１１】
【従来技術の問題点】
従来例で、電力損失を低減するための同期整流回路で、一次側のスイッチ素子１〜４のオン時に同期整流用のスイッチ素子１１〜１４のオン動作だけでは、フライホイール期間中において全てスイッチ素子１１〜１４がオフ状態になるため、ダイオード１５〜１８に電流は流れる。よって、導通損失はスイッチ素子に流れる時より数倍多くなる。しかし、フライホイール期間において、スイッチ素子１〜４の信号のオフ期間、または、トランス９の電圧が零の期間をスイッチ素子１１〜１４にオン期間とさせた場合、オフする前にフライホイール期間が終了し、スイッチ素子１１〜１４に図１の(K)、(L)矢印の逆向きに電流が流れ始め、過大なサージ電圧または破損に至る問題が生じる。また、スイッチ素子１１〜１４の各電流検出による駆動方法で行う場合、各スイッチに直接電流検出器を接続するため、オフ時にサージ電圧が大きくなる問題が生じ、スイッチ素子１１〜１４の電流検出による駆動方法も困難である。
【００１２】
【発明が解決しようとする課題】
本発明では、簡単な方法で同期整流回路のスイッチ素子のゲート信号を形成し、オン期間を出来る限り長くして、フライホイール期間中において同期整流用のスイッチ素子に並列接続されているダイオードへ流れる電流を減らし、整流期間とフライホイール期間の切り替わり時も含めて導通損失を低減させる目的、また、スイッチ素子に逆電流が流れる前にオフさせ、且つ、サージ電圧の少ないスイッチ素子の制御をさせることを目的とする。
【００１３】
【課題を解決するための手段】
上記の課題を解決するための請求項１の発明は、ブリッジ型又はプッシュプル型インバータのメイントランスの二次側巻線にブリッジ型又はセンタータップ型に接続された同期整流素子と平滑回路とを接続し、該同期整流素子と該インバータを構成するスイッチ素子とを同期してオン、オフして該二次巻線の誘起電圧を整流出力する同期整流回路において、該同期整流回路の入力電流と出力電流とを検出し、該入力電流が該出力電流より小さい期間を該同期整流素子のオン期間としたことを特徴とする。
【００１４】
上記の課題を解決するための請求項２の発明は、メイントランスの一次巻線にスイッチ素子を接続し、二次巻線に同期整流用のスイッチ素子とフライホイール用のスイッチ素子と平滑回路とを接続した一石フォワード型同期整流回路において、該同期整流回路の入力電流と出力電流とを検出し、該入力電流が該出力電流より小さい期間を該フライホイール用のスイッチ素子のオン期間としたことを特徴とする。
【００１５】
【発明の実施の形態】
図３は本発明の第１の実施例を示す。尚、図３において、図１で説明したものと同じ部品は、同じ符号を付けてある。
【００１６】
図３において、同期整流の入力電流（トランス９の二次側２２の電流）を検出するために、電流検出器３６がスイッチ素子１３、１４の接続間とトランス９の２２との間に接続されている。また、出力電流（チョークコイル１９の電流）を検出するために電流検出器３７がチョークコイル１９と直列に接続されている。そして、各々検出した電流を制御回路３５の信号形成回路３１、３４へ接続される。
【００１７】
信号形成回路３１、３４は、比較器２９、３２とオア回路３０、３３で構成されている。前記電流検出器３６、３７で検出された電流を比較器２９、３２の入力として比較し、その出力と従来のパルス発生器２７で形成されたパルス信号をオア回路３０、３３の入力とし、その出力をスイッチ素子１１〜１４の信号とし、駆動回路２５、２６を介して、ゲートに加えられる。その他の構成についてはについては、従来と同じである。
【００１８】
次に図４は各部動作波形で、(A)はスイッチ素子１、４のゲート信号、(B)はスイッチ素子２、３のゲート信号、(C)はトランス９の二次側２２の電圧、(D)及び(J)は電流検出器３６の矢印方向を正とした時の検出電流、(E)、(E’)は比較器２９の出力及びスイッチ素子１１、１４のゲート信号、(F)、(F’)は比較器３２の出力及びスイッチ素子１２、１３のゲート信号、(G)はダイオード１５、１８の電流、(H)はダイオード１６、１７の電流、(I’)は電流検出器３７で検出した電流、(I)は(I’)の電流に−αした検出電流、(K)はスイッチ素子１１、１４の電流、(L)はスイッチ素子１２、１３の電流波形である。
【００１９】
回路の動作について、スイッチ素子１〜４のオンオフ動作は従来と同じであるので説明を省略し、同期整流のスイッチ素子１１〜１４の信号形成方法について図３の回路図および図４の波形図をもとに説明する。
【００２０】
スイッチ素子１、４がオン及びオフ期間（図４-A）において、従来と同様にトランス９の二次側２２に図４-Cのように電圧が誘起し、且つ、図４-Dまたは-Jのような電流が流れ、更にチョークコイル１９に図４-I’の電流が流れる。
【００２１】
次に電流検出器３６で検出された電流、図４-Dと電流検出器３７で検出された電流、図４-Iを制御回路３５内の比較器２９で比較する。ここで、図４-Iは、チョークコイル１９の電流を電流検出器３７で検出した図４-I’からαのレベルを下げたものである。 そして、図４-D波形と図４-I波形を比較し、(D)が(I)より小さい期間、図４-a点〜-b点をスイッチ素子１１、１４のオン期間になるように比較器２９で信号を形成する。その結果、図４-E’のようになる。
【００２２】
次に比較器２９の出力（図４-E’）とパルス発生器２７の出力（図４-A）をオア回路３０の入力とし、その出力を駆動回路２５、２６を介してスイッチ素子１１、１４のゲート信号として加える。図４の例では、図４-E’がそのままゲート信号となる。
【００２３】
スイッチ素子１２、１３のゲート信号においても、電流検出器３６で検出された電流、図４-Jと電流検出器３７で検出された図４-Iを前記同様の方法で比較器３２（図４-F’）及びオア回路３３で行い、駆動回路２５、２６を介してゲート信号を加える。図４の例では、図４-F’がそのままゲート信号となる。
【００２４】
以上、同期整流用のスイッチ素子１１〜１４のゲート信号が形成され、フライホイール期間、すなわちスイッチ素子１〜４が全てオフしている期間において、図４-E、-Fのようにオンし続ける事が可能になった。スイッチ素子１１、１４は図４-K、スイッチ素子１２、１３は図４-Lのように電流が流れ、ダイオード１５、１８は図４-G、及びダイオード１６、１７の電流は図４-Hのように電流は流れる。その結果、ダイオード１５〜１８の電流は低減され、整流期間とフライホイール期間の切り替え時も含め、導通損失が小さくなる。また、スイッチ素子１１〜１４に逆電流が流れる前（図４-K、-Lの(e)(f)点）にオフし、サージ電圧の少ないスイッチ素子の制御を可能にする。
【００２５】
図５の動作波形は、出力電流が小さいときの一例で、(A)、(B)、(D)、(E)、(E’)、(I)は、図４と同符号である。
【００２６】
この時の動作は、スイッチ素子１、４がオン（図５-A）すると電流検出器３６で検出された波形は図５-D、電流検出器３７で検出された波形は図５-Iとなる。前記同様に各波形を比較し、(D)が(I)より小さい期間は無く、比較器２９の出力は図５-E’となる。そして、オア回路３０に図５-E’とパルス発生器２７によって形成された図５-Aを入力とし、その結果、図５-Aが優先され、スイッチ素子１１、１４のゲート信号は図５-Eのようになる。スイッチ素子１２、１３についても前記同様に形成された信号が加えられる。このように出力電流が小さい時は、従来のパルス発生器２７によって形成された信号がスイッチ素子１１〜１４のゲート信号として加えられるため、導通損失を増すことはない。
【００２７】
本発明は、前述の実施例説明において、パルス巾ＰＷＭ制御を用いて説明を行ったが、電流検出器３６、３７及び信号形成回路３１、３４を含む構成であれば、トランス９の一次側２１に直列にチョークコイルが接続された構成の位相シフト制御にも適用することができる。
【００２８】
図６は本発明の第２の実施例を示す。図６の回路図及び図７の波形図をもとに説明する。
【００２９】
図６は一石フォワード方式の主回路構成図である。図６において、トランス４２の一次側４３にチョークコイル４０ともう一方にスイッチ素子４１と直列に接続され、トランス４２の二次側４４端にフライホイール側のスイッチ素子４８と同期整流用のスイッチ素子４６を直列に接続して構成する。そして、スイッチ素子４８端に平滑用のチョークコイル５１とコンデンサ５２の平滑回路を接続する。なお、スイッチ素子４６、４８は並列にダイオード４７、４９が接続される。
【００３０】
更に、トランス４２の二次側４４の電流を検出するために、電流検出器４５をトランス４２の二次側４４とスイッチ素子４６間に接続され、また、チョークコイル５１の電流を検出するために電流検出器５０をチョークコイル５１と直列に接続されている。そして、各々検出した電流を制御回路６１の信号形成回路６０へ接続される。
【００３１】
信号形成回路６０は、比較器５８とオア回路５９で構成されている。前記電流検出器４５、５０で検出された電流を比較器５８の入力として比較し、その出力とパルス発生器５６で形成されたパルス信号をオア回路５９の入力とし、その出力をスイッチ素子４８の信号とし、駆動回路５５を介して、ゲートに加えられる。
【００３２】
スイッチ４１、４６のゲート信号の形成については、出力直流電圧を検出して、出力電圧検出誤差増幅器５７に接続され、予め定められた基準電圧と比較し、その誤差を増幅し、パルス発生器５６に接続される。そして、パルス発生器５６により１８０度位相のずれた信号を形成し、駆動回路５３、５４を介して、同期した信号をスイッチ素子４１、４６のゲートに加えられる。
【００３３】
次に図７は各部動作波形で、(A)はスイッチ素子４１、４６のゲート信号、(B)は従来のスイッチ素子４８のゲート信号、(C)は電流検出器４５の矢印方向を正とした時の検出電流、(D)は電流検出器５０の検出電流に−αした電流、(E’)は比較器５８の出力、(E)はスイッチ素子４８のゲート信号、(F)はダイオード４９の電流、(G)はスイッチ素子４８の電流波形である。
【００３４】
回路の動作について、スイッチ素子４１、４６の動作は前記で説明したとおりであるので説明を省略し、フライホイール側のスイッチ素子４８の信号形成方法について図６の回路図および図７の波形図をもとに説明する。
【００３５】
スイッチ素子４１がオン及びオフ期間（図７-A）において、トランス４２の二次側４４の電流検出器４５は図７-Cのようになり、更にチョークコイル５１の電流検出器５０の検出電流は図７-Dのようになる。図７-Dは、前記第１の実施例と同様にチョークコイル５１電流を電流検出器５０で検出したものからαのレベルを下げたものである。
【００３６】
次に電流検出器４５で検出された電流、図７-Cと電流検出器５０で検出された電流、図７-Dを制御回路６１内の比較器２９で比較する。図７-C波形と図７-D波形を比較し、(C)が(D)より小さい期間、図７-a点〜-b点をスイッチ素子４８のオン期間になるように比較器５８で信号を形成する。その結果、図７-E’のようになる。
【００３７】
次に比較器５８の出力（図７-E’）とパルス発生器５６の出力（図７-A）をオア回路５９の入力とし、その出力は駆動回路５５を介してスイッチ素子４８のゲート信号として加える。図７の例では、図７-E’がそのままゲート信号となる。
【００３８】
出力電流が小さい時は、前記第一実施例と同様にパルス発生器５６によって形成された信号がスイッチ素子４８のゲート信号に加えられるため、導通損失を増すことはない。
【００３９】
以上、スイッチ素子４８のゲート信号が形成され、フライホイール期間、すなわちスイッチ素子４１がオフしている期間において、従来の図７-Bのようなオン信号から図７-Eのような信号となり、オンし続ける事が可能になる。その結果、スイッチ素子４８の電流は図７-Gのように電流が流れ、ダイオード４９の電流は図７-Fのように低減され、整流期間とフライホイル期間の切り替わり時も含め、導通損失が小さくなる。また、スイッチ素子４８に逆電流が流れる前（図７-Gの(c)点）にオフし、サージ電圧の少ないスイッチ素子の制御を可能にする。
【００４０】
【発明の効果】
以上の説明により本発明では、同期整流回路のフライホイール期間に流れる電流において、スイッチ素子のオン期間を出来るだけ長くし、そのスイッチ素子に並列接続されているダイオードに流れる電流を減らし、整流期間とフライホイール期間の切り替わり時も含めて導通損失を低減させ、また、スイッチ素子に逆電流が流れる前にオフさせ、且つ、サージ電圧の少ないスイッチ素子の制御をさせることが可能になり、全体の効率向上を可能にするものである。
【図面の簡単な説明】
【図１】従来例の回路構成図
【図２】従来例の回路動作波形
【図３】本発明の実施例１の回路構成図
【図４】本発明の実施例１の回路動作波形
【図５】本発明の実施例１の回路動作波形
【図６】本発明の実施例２の回路構成図
【図７】本発明の実施例２の回路動作波形
【符号の説明】
１〜４、１１〜１４、４１、４６、４８ スイッチ素子（ＭＯＳＦＥＴ）
５〜８、１５〜１８、４７、４９ ダイオード
９、４２ トランス
１０、３５、６１ 制御回路
１９、５１ 平滑用チョークコイル
２０、５２ コンデンサ
２１、４３ トランスの一次巻線
２２、４４ トランスの二次巻線
２３〜２６、５３〜５５ 駆動回路
２７、５６ パルス発生器
２８、５７ 出力電圧検出誤差増幅器
２９、３２、５８ 比較器
３０、３３、５９ オア回路
３１、３４、６０ 信号形成回路
３６、３７、４５、５０ 電流検出器
４０ チョークコイル
Claims (2)
- ブリッジ型又はプッシュプル型インバータのトランスの二次巻線にブリッジ型又はセンタータップ型に接続された同期整流素子と平滑回路を接続し、該同期整流整流素子と該インバータを構成するスイッチ素子とを同期してオン、オフして該二次巻線の誘起電圧を整流出力する同期整流回路において、該同期整流回路の入力電流と出力電流とを検出し、該入力電流が該出力電流より小さい期間を該同期整流素子のオン期間としたことを特徴とする同期整流回路。
- メイントランスの一次巻線にスイッチ素子を接続し、二次巻線に同期整流用のスイッチ素子とフライホイール用のスイッチ素子と平滑回路とを接続した一石フォワード型同期整流回路において、該同期整流回路の入力電流と出力電流とを検出し、該入力電流が該出力電流より小さい期間を該フライホイール用のスイッチ素子のオン期間としたことを特徴とする同期整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001137320A JP3949390B2 (ja) | 2001-05-08 | 2001-05-08 | 同期整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001137320A JP3949390B2 (ja) | 2001-05-08 | 2001-05-08 | 同期整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002335674A JP2002335674A (ja) | 2002-11-22 |
| JP3949390B2 true JP3949390B2 (ja) | 2007-07-25 |
Family
ID=18984441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001137320A Expired - Fee Related JP3949390B2 (ja) | 2001-05-08 | 2001-05-08 | 同期整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3949390B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5475936B1 (ja) * | 2012-06-01 | 2014-04-16 | パナソニック株式会社 | 電力変換装置およびこれを用いたバッテリ充電装置 |
| JP5754020B2 (ja) * | 2012-06-27 | 2015-07-22 | 株式会社中央製作所 | 直流電源装置 |
| JP6111970B2 (ja) * | 2013-10-11 | 2017-04-12 | 株式会社デンソー | 電力変換装置の制御方法 |
| US9831768B2 (en) | 2014-07-17 | 2017-11-28 | Crane Electronics, Inc. | Dynamic maneuvering configuration for multiple control modes in a unified servo system |
| US9780635B1 (en) | 2016-06-10 | 2017-10-03 | Crane Electronics, Inc. | Dynamic sharing average current mode control for active-reset and self-driven synchronous rectification for power converters |
| US9979285B1 (en) | 2017-10-17 | 2018-05-22 | Crane Electronics, Inc. | Radiation tolerant, analog latch peak current mode control for power converters |
| US10425080B1 (en) | 2018-11-06 | 2019-09-24 | Crane Electronics, Inc. | Magnetic peak current mode control for radiation tolerant active driven synchronous power converters |
| WO2020232994A1 (zh) * | 2019-05-17 | 2020-11-26 | 广东美的制冷设备有限公司 | 功率因数校正电路和空调器 |
| JP7476585B2 (ja) | 2020-03-13 | 2024-05-01 | オムロン株式会社 | 電力変換装置 |
| CN114094846B (zh) * | 2021-11-24 | 2023-09-08 | 深圳市群芯科创电子有限公司 | 一种实现高稳定性并联应用的同步整流控制电路 |
-
2001
- 2001-05-08 JP JP2001137320A patent/JP3949390B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002335674A (ja) | 2002-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9742264B2 (en) | Boost inductor demagnetization detection for bridgeless boost PFC converter operating in boundary-conduction mode | |
| JP3494223B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| EP1495531B1 (en) | High efficiency flyback converter | |
| JP4835087B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US20120033455A1 (en) | Switching power supply apparatus | |
| JP2004215371A (ja) | 電源回路 | |
| SE0001055D0 (sv) | Method and arrangement for controlling a synchronous rectifier in a dc/dc converter | |
| CN106374762B (zh) | 用以改善负载效率的同步整流器相位控制 | |
| JP3949390B2 (ja) | 同期整流回路 | |
| CN104734540B (zh) | 同步整流器和控制其的方法 | |
| KR100593926B1 (ko) | 동기 정류기를 갖는 플라이백 컨버터 | |
| JPH11332233A (ja) | 電流共振型スイッチング電源 | |
| US6859372B2 (en) | Bridge-buck converter with self-driven synchronous rectifiers | |
| JPH11356044A (ja) | 共振型スイッチング電源 | |
| JP4582318B2 (ja) | 共振型電源装置 | |
| JPH09154276A (ja) | 同期整流回路 | |
| JP4013952B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2003319650A (ja) | 電力変換装置 | |
| JP2003299359A (ja) | スイッチング電源装置 | |
| JP2004032855A (ja) | 同期整流回路 | |
| JP2004040901A (ja) | 絶縁型電源装置 | |
| JP2002136110A (ja) | 非絶縁チョッパコンバータ | |
| JP2004343966A (ja) | 電流共振型スイッチング電源回路 | |
| JP2015202031A (ja) | 直流電源装置 | |
| JP3103349B2 (ja) | 整流器及び電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070418 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |