JP2002335674A

JP2002335674A - 同期整流回路

Info

Publication number: JP2002335674A
Application number: JP2001137320A
Authority: JP
Inventors: Yasuyuki Nukui; 靖之貫井
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2001-05-08
Filing date: 2001-05-08
Publication date: 2002-11-22
Anticipated expiration: 2021-05-08
Also published as: JP3949390B2

Abstract

(57)【要約】【課題】本発明では、簡単な方法で同期整流回路のスイ
ッチ素子のゲート信号を形成し、オン期間を出来る限り
長くして、フライホイール期間に流れるスイッチ素子に
並列接続されているダイオードへ流れる電流を減らし、
整流期間からフライホイール期間の切り替わり時も含め
て導通損失を低減させ、また、スイッチ素子に逆電流が
流れる前にオフさせ、且つ、サージ電圧の少ないスイッ
チ素子の制御をさせることを可能にし、全体の効率向上
を可能とするものである。【解決手段】同期整流回路の入力電流を電流検出器３６
で検出し、また出力電流を電流検出器３７で検出し、検
出した該入力電流が該出力電流より小さい期間を信号形
成回路３１、３４によって該同期整流素子のオン期間と
したことを特徴とする同期整流回路。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電界効果トランジス
タ(MOSFET)を整流器として用いる同期整流回路に関す
る。

【０００２】

【従来の技術】図１は従来例のフルブリッジ方式の主回
路構成図である。図１において、スイッチ素子1、２が
直列接続され、また別のスイッチ素子３、４が直列接続
され、各接続点間にトランス９の一次巻線２１が接続さ
れたフルブリッジ回路で構成されている。また、スイッ
チ素子１〜４には各々ダイオード５〜８と並列接続され
ている。

【０００３】一方、トランス９の二次側２２は、直列接
続された同期整流用のスイッチ素子１１、１２の接続点
と直列接続された別の同期整流用のスイッチ素子１３、
１４の接続点に接続されたフルブリッジ回路で構成さ
れ、平滑用のチョークコイル１９とコンデンサ２０の平
滑回路を接続する。なお、スイッチ素子１１〜１４には
ダイオード１５〜１８と並列接続されている。

【０００４】平滑用のチョークコイル１９とコンデンサ
２０の平滑回路から出力直流電圧を検出し、制御回路１
０によって、パルス巾の駆動信号を形成してスイッチ素
子１、４及びスイッチ素子２、３のゲートにオンオフ信
号を加え制御する。なお、スイッチ素子１、４は同期し
た信号で駆動し、スイッチ素子２、３はスイッチ素子
１、４と１８０度位相をずらした信号を加え制御する。

【０００５】トランス９を介して、二次側のスイッチ素
子１１、１４及び１２、１３は、前記スイッチ素子１、
４及び２、３と同期したオンオフ信号が加えられる。そ
して、チョークコイル１９とコンデンサ２０の平滑回路
によって安定した直流電圧を出力する。

【０００６】制御回路１０は、出力直流電圧を検出し
て、出力電圧検出誤差増幅器２８に接続され、予め定め
られた基準電圧と比較し、その誤差を増幅し、パルス発
生器２７に接続される。そして、パルス発生器２７によ
り１８０度位相のずれた信号を形成し、各駆動回路２３
〜２６を介して、各スイッチ素子１〜４、１１〜１４の
ゲートに加えられる。

【０００７】次に図２は従来の各部動作波形で、(A)は
スイッチ素子１、４のゲート信号、(B)はスイッチ素子
２、３のゲート信号、(C)はトランス９の二次側２２の
電圧、(D)はトランス９の二次側２２の電流、(E)はスイ
ッチ素子１１、１４のゲート信号、(F)はスイッチ素子
１２、１３のゲート信号、(G)はダイオード１５、１８
の電流、(H)はダイオード１６、１７の電流、(K)はスイ
ッチ素子１１、１４の電流、(L)はスイッチ素子１２、
１３の電流波形を示す。

【０００８】この回路の動作を図１の回路図及び図２の
波形図をもとに説明する。まず、スイッチ素子１、４が
オン（図２-A）すると入力（＋）―スイッチ素子１―ト
ランス９の一次側２１―スイッチ素子４―入力（−）の
ループで電流が流れる。そして、トランス９の二次側２
２に電圧（図２-C）が誘起し、スイッチ素子１、４と同
期しているスイッチ１１、１４のオン（図２-E）によ
り、スイッチ素子１１―チョークコイル１９、コンデン
サ２０の平滑回路―出力（＋）―出力（−）―スイッチ
素子１４のループで電流が流れ、直流電力を出力する。

【０００９】次にスイッチ素子１、４がオフするとトラ
ンス９の二次側２２は図２-Cのように誘起電圧は零とな
り、また、図２-Dのようにトランス９の２２の電流も流
れなくなる。そして、スイッチ素子１１〜１４は全てオ
フ状態となり、流れる電流ループは、チョークコイル１
９、コンデンサ２０の平滑回路―出力（＋）―出力
（−）からダイオード１６、１５のループとダイオード
１８、１７のループでチョークコイルに継続して電流が
流れる。以後、この期間をフライホイール期間という。
その時の各ダイオード１５〜１８の電流波形は、図２-
G、-Hのようになる。

【００１０】次にスイッチ素子２、３がオンし、入力
（＋）―スイッチ素子３―トランス９の一次側２１―ス
イッチ素子２―入力（−）のループで電流は流れるが、
動作については、前記に示した動作と１８０度位相をず
らしたものと同じようになる。

【００１１】

【従来技術の問題点】従来例で、電力損失を低減するた
めの同期整流回路で、一次側のスイッチ素子１〜４のオ
ン時に同期整流用のスイッチ素子１１〜１４のオン動作
だけでは、フライホイール期間中において全てスイッチ
素子１１〜１４がオフ状態になるため、ダイオード１５
〜１８に電流は流れる。よって、導通損失はスイッチ素
子に流れる時より数倍多くなる。しかし、フライホイー
ル期間において、スイッチ素子１〜４の信号のオフ期
間、または、トランス９の電圧が零の期間をスイッチ素
子１１〜１４にオン期間とさせた場合、オフする前にフ
ライホイール期間が終了し、スイッチ素子１１〜１４に
図１の(K)、(L)矢印の逆向きに電流が流れ始め、過大な
サージ電圧または破損に至る問題が生じる。また、スイ
ッチ素子１１〜１４の各電流検出による駆動方法で行う
場合、各スイッチに直接電流検出器を接続するため、オ
フ時にサージ電圧が大きくなる問題が生じ、スイッチ素
子１１〜１４の電流検出による駆動方法も困難である。

【００１２】

【発明が解決しようとする課題】本発明では、簡単な方
法で同期整流回路のスイッチ素子のゲート信号を形成
し、オン期間を出来る限り長くして、フライホイール期
間中において同期整流用のスイッチ素子に並列接続され
ているダイオードへ流れる電流を減らし、整流期間とフ
ライホイール期間の切り替わり時も含めて導通損失を低
減させる目的、また、スイッチ素子に逆電流が流れる前
にオフさせ、且つ、サージ電圧の少ないスイッチ素子の
制御をさせることを目的とする。

【００１３】

【課題を解決するための手段】上記の課題を解決するた
めの請求項１の発明は、ブリッジ型又はプッシュプル型
インバータのメイントランスの二次側巻線にブリッジ型
又はセンタータップ型に接続された同期整流素子と平滑
回路とを接続し、該同期整流素子と該インバータを構成
するスイッチ素子とを同期してオン、オフして該二次巻
線の誘起電圧を整流出力する同期整流回路において、該
同期整流回路の入力電流と出力電流とを検出し、該入力
電流が該出力電流より小さい期間を該同期整流素子のオ
ン期間としたことを特徴とする。

【００１４】上記の課題を解決するための請求項２の発
明は、メイントランスの一次巻線にスイッチ素子を接続
し、二次巻線に同期整流用のスイッチ素子とフライホイ
ール用のスイッチ素子と平滑回路とを接続した一石フォ
ワード型同期整流回路において、該同期整流回路の入力
電流と出力電流とを検出し、該入力電流が該出力電流よ
り小さい期間を該フライホイール用のスイッチ素子のオ
ン期間としたことを特徴とする。

【００１５】

【発明の実施の形態】図３は本発明の第１の実施例を示
す。尚、図３において、図１で説明したものと同じ部品
は、同じ符号を付けてある。

【００１６】図３において、同期整流の入力電流（トラ
ンス９の二次側２２の電流）を検出するために、電流検
出器３６がスイッチ素子１３、１４の接続間とトランス
９の２２との間に接続されている。また、出力電流（チ
ョークコイル１９の電流）を検出するために電流検出器
３７がチョークコイル１９と直列に接続されている。そ
して、各々検出した電流を制御回路３５の信号形成回路
３１、３４へ接続される。

【００１７】信号形成回路３１、３４は、比較器２９、
３２とオア回路３０、３３で構成されている。前記電流
検出器３６、３７で検出された電流を比較器２９、３２
の入力として比較し、その出力と従来のパルス発生器２
７で形成されたパルス信号をオア回路３０、３３の入力
とし、その出力をスイッチ素子１１〜１４の信号とし、
駆動回路２５、２６を介して、ゲートに加えられる。そ
の他の構成についてはについては、従来と同じである。

【００１８】次に図４は各部動作波形で、(A)はスイッ
チ素子１、４のゲート信号、(B)はスイッチ素子２、３
のゲート信号、(C)はトランス９の二次側２２の電圧、
(D)及び(J)は電流検出器３６の矢印方向を正とした時の
検出電流、(E)、(E’)は比較器２９の出力及びスイッチ
素子１１、１４のゲート信号、(F)、(F’)は比較器３２
の出力及びスイッチ素子１２、１３のゲート信号、(G)
はダイオード１５、１８の電流、(H)はダイオード１
６、１７の電流、(I’)は電流検出器３７で検出した電
流、(I)は(I’)の電流に−αした検出電流、(K)はスイ
ッチ素子１１、１４の電流、(L)はスイッチ素子１２、
１３の電流波形である。

【００１９】回路の動作について、スイッチ素子１〜４
のオンオフ動作は従来と同じであるので説明を省略し、
同期整流のスイッチ素子１１〜１４の信号形成方法につ
いて図３の回路図および図４の波形図をもとに説明す
る。

【００２０】スイッチ素子１、４がオン及びオフ期間
（図４-A）において、従来と同様にトランス９の二次側
２２に図４-Cのように電圧が誘起し、且つ、図４-Dまた
は-Jのような電流が流れ、更にチョークコイル１９に図
４-I’の電流が流れる。

【００２１】次に電流検出器３６で検出された電流、図
４-Dと電流検出器３７で検出された電流、図４-Iを制御
回路３５内の比較器２９で比較する。ここで、図４-I
は、チョークコイル１９の電流を電流検出器３７で検出
した図４-I’からαのレベルを下げたものである。そ
して、図４-D波形と図４-I波形を比較し、(D)が(I)より
小さい期間、図４-a点〜-b点をスイッチ素子１１、１４
のオン期間になるように比較器２９で信号を形成する。
その結果、図４-E’のようになる。

【００２２】次に比較器２９の出力（図４-E’）とパル
ス発生器２７の出力（図４-A）をオア回路３０の入力と
し、その出力を駆動回路２５、２６を介してスイッチ素
子１１、１４のゲート信号として加える。図４の例で
は、図４-E’がそのままゲート信号となる。

【００２３】スイッチ素子１２、１３のゲート信号にお
いても、電流検出器３６で検出された電流、図４-Jと電
流検出器３７で検出された図４-Iを前記同様の方法で比
較器３２（図４-F’）及びオア回路３３で行い、駆動回
路２５、２６を介してゲート信号を加える。図４の例で
は、図４-F’がそのままゲート信号となる。

【００２４】以上、同期整流用のスイッチ素子１１〜１
４のゲート信号が形成され、フライホイール期間、すな
わちスイッチ素子１〜４が全てオフしている期間におい
て、図４-E、-Fのようにオンし続ける事が可能になっ
た。スイッチ素子１１、１４は図４-K、スイッチ素子１
２、１３は図４-Lのように電流が流れ、ダイオード１
５、１８は図４-G、及びダイオード１６、１７の電流は
図４-Hのように電流は流れる。その結果、ダイオード１
５〜１８の電流は低減され、整流期間とフライホイール
期間の切り替え時も含め、導通損失が小さくなる。ま
た、スイッチ素子１１〜１４に逆電流が流れる前（図４
-K、-Lの(e)(f)点）にオフし、サージ電圧の少ないスイ
ッチ素子の制御を可能にする。

【００２５】図５の動作波形は、出力電流が小さいとき
の一例で、(A)、(B)、(D)、(E)、(E’)、(I)は、図４と
同符号である。

【００２６】この時の動作は、スイッチ素子１、４がオ
ン（図５-A）すると電流検出器３６で検出された波形は
図５-D、電流検出器３７で検出された波形は図５-Iとな
る。前記同様に各波形を比較し、(D)が(I)より小さい期
間は無く、比較器２９の出力は図５-E’となる。そし
て、オア回路３０に図５-E’とパルス発生器２７によっ
て形成された図５-Aを入力とし、その結果、図５-Aが優
先され、スイッチ素子１１、１４のゲート信号は図５-E
のようになる。スイッチ素子１２、１３についても前記
同様に形成された信号が加えられる。このように出力電
流が小さい時は、従来のパルス発生器２７によって形成
された信号がスイッチ素子１１〜１４のゲート信号とし
て加えられるため、導通損失を増すことはない。

【００２７】本発明は、前述の実施例説明において、パ
ルス巾ＰＷＭ制御を用いて説明を行ったが、電流検出器
３６、３７及び信号形成回路３１、３４を含む構成であ
れば、トランス９の一次側２１に直列にチョークコイル
が接続された構成の位相シフト制御にも適用することが
できる。

【００２８】図６は本発明の第２の実施例を示す。図６
の回路図及び図７の波形図をもとに説明する。

【００２９】図６は一石フォワード方式の主回路構成図
である。図６において、トランス４２の一次側４３にチ
ョークコイル４０ともう一方にスイッチ素子４１と直列
に接続され、トランス４２の二次側４４端にフライホイ
ール側のスイッチ素子４８と同期整流用のスイッチ素子
４６を直列に接続して構成する。そして、スイッチ素子
４８端に平滑用のチョークコイル５１とコンデンサ５２
の平滑回路を接続する。なお、スイッチ素子４６、４８
は並列にダイオード４７、４９が接続される。

【００３０】更に、トランス４２の二次側４４の電流を
検出するために、電流検出器４５をトランス４２の二次
側４４とスイッチ素子４６間に接続され、また、チョー
クコイル５１の電流を検出するために電流検出器５０を
チョークコイル５１と直列に接続されている。そして、
各々検出した電流を制御回路６１の信号形成回路６０へ
接続される。

【００３１】信号形成回路６０は、比較器５８とオア回
路５９で構成されている。前記電流検出器４５、５０で
検出された電流を比較器５８の入力として比較し、その
出力とパルス発生器５６で形成されたパルス信号をオア
回路５９の入力とし、その出力をスイッチ素子４８の信
号とし、駆動回路５５を介して、ゲートに加えられる。

【００３２】スイッチ４１、４６のゲート信号の形成に
ついては、出力直流電圧を検出して、出力電圧検出誤差
増幅器５７に接続され、予め定められた基準電圧と比較
し、その誤差を増幅し、パルス発生器５６に接続され
る。そして、パルス発生器５６により１８０度位相のず
れた信号を形成し、駆動回路５３、５４を介して、同期
した信号をスイッチ素子４１、４６のゲートに加えられ
る。

【００３３】次に図７は各部動作波形で、(A)はスイッ
チ素子４１、４６のゲート信号、(B)は従来のスイッチ
素子４８のゲート信号、(C)は電流検出器４５の矢印方
向を正とした時の検出電流、(D)は電流検出器５０の検
出電流に−αした電流、(E’)は比較器５８の出力、(E)
はスイッチ素子４８のゲート信号、(F)はダイオード４
９の電流、(G)はスイッチ素子４８の電流波形である。

【００３４】回路の動作について、スイッチ素子４１、
４６の動作は前記で説明したとおりであるので説明を省
略し、フライホイール側のスイッチ素子４８の信号形成
方法について図６の回路図および図７の波形図をもとに
説明する。

【００３５】スイッチ素子４１がオン及びオフ期間（図
７-A）において、トランス４２の二次側４４の電流検出
器４５は図７-Cのようになり、更にチョークコイル５１
の電流検出器５０の検出電流は図７-Dのようになる。図
７-Dは、前記第１の実施例と同様にチョークコイル５１
電流を電流検出器５０で検出したものからαのレベルを
下げたものである。

【００３６】次に電流検出器４５で検出された電流、図
７-Cと電流検出器５０で検出された電流、図７-Dを制御
回路６１内の比較器２９で比較する。図７-C波形と図７
-D波形を比較し、(C)が(D)より小さい期間、図７-a点〜
-b点をスイッチ素子４８のオン期間になるように比較器
５８で信号を形成する。その結果、図７-E’のようにな
る。

【００３７】次に比較器５８の出力（図７-E’）とパル
ス発生器５６の出力（図７-A）をオア回路５９の入力と
し、その出力は駆動回路５５を介してスイッチ素子４８
のゲート信号として加える。図７の例では、図７-E’が
そのままゲート信号となる。

【００３８】出力電流が小さい時は、前記第一実施例と
同様にパルス発生器５６によって形成された信号がスイ
ッチ素子４８のゲート信号に加えられるため、導通損失
を増すことはない。

【００３９】以上、スイッチ素子４８のゲート信号が形
成され、フライホイール期間、すなわちスイッチ素子４
１がオフしている期間において、従来の図７-Bのような
オン信号から図７-Eのような信号となり、オンし続ける
事が可能になる。その結果、スイッチ素子４８の電流は
図７-Gのように電流が流れ、ダイオード４９の電流は図
７-Fのように低減され、整流期間とフライホイル期間の
切り替わり時も含め、導通損失が小さくなる。また、ス
イッチ素子４８に逆電流が流れる前（図７-Gの(c)点）
にオフし、サージ電圧の少ないスイッチ素子の制御を可
能にする。

【００４０】

【発明の効果】以上の説明により本発明では、同期整流
回路のフライホイール期間に流れる電流において、スイ
ッチ素子のオン期間を出来るだけ長くし、そのスイッチ
素子に並列接続されているダイオードに流れる電流を減
らし、整流期間とフライホイール期間の切り替わり時も
含めて導通損失を低減させ、また、スイッチ素子に逆電
流が流れる前にオフさせ、且つ、サージ電圧の少ないス
イッチ素子の制御をさせることが可能になり、全体の効
率向上を可能にするものである。

【図面の簡単な説明】

【図１】従来例の回路構成図

【図２】従来例の回路動作波形

【図３】本発明の実施例１の回路構成図

【図４】本発明の実施例１の回路動作波形

【図５】本発明の実施例１の回路動作波形

【図６】本発明の実施例２の回路構成図

【図７】本発明の実施例２の回路動作波形

【符号の説明】

１〜４、１１〜１４、４１、４６、４８スイッチ素子
（ＭＯＳＦＥＴ）５〜８、１５〜１８、４７、４９ダイオード９、４２トランス１０、３５、６１制御回路１９、５１平滑用チョークコイル２０、５２コンデンサ２１、４３トランスの一次巻線２２、４４トランスの二次巻線２３〜２６、５３〜５５駆動回路２７、５６パルス発生器２８、５７出力電圧検出誤差増幅器２９、３２、５８比較器３０、３３、５９オア回路３１、３４、６０信号形成回路３６、３７、４５、５０電流検出器４０チョークコイル

Claims

【特許請求の範囲】

【請求項１】ブリッジ型又はプッシュプル型インバータ
のトランスの二次巻線にブリッジ型又はセンタータップ
型に接続された同期整流素子と平滑回路を接続し、該同
期整流整流素子と該インバータを構成するスイッチ素子
とを同期してオン、オフして該二次巻線の誘起電圧を整
流出力する同期整流回路において、該同期整流回路の入
力電流と出力電流とを検出し、該入力電流が該出力電流
より小さい期間を該同期整流素子のオン期間としたこと
を特徴とする同期整流回路。
【請求項２】メイントランスの一次巻線にスイッチ素子
を接続し、二次巻線に同期整流用のスイッチ素子とフラ
イホイール用のスイッチ素子と平滑回路とを接続した一
石フォワード型同期整流回路において、該同期整流回路
の入力電流と出力電流とを検出し、該入力電流が該出力
電流より小さい期間を該フライホイール用のスイッチ素
子のオン期間としたことを特徴とする同期整流回路。