JP2004032855A - 同期整流回路 - Google Patents
同期整流回路 Download PDFInfo
- Publication number
- JP2004032855A JP2004032855A JP2002182760A JP2002182760A JP2004032855A JP 2004032855 A JP2004032855 A JP 2004032855A JP 2002182760 A JP2002182760 A JP 2002182760A JP 2002182760 A JP2002182760 A JP 2002182760A JP 2004032855 A JP2004032855 A JP 2004032855A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- circuit
- gate
- drain
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】整流スイッチの寄生ダイオードの損失を低減する新規な同期整流回路を提供する。
【解決手段】一次−二次間が絶縁され、一次側にメインスイッチ1を設け、二次側にセンタータップ3を備えてあり、このセンタータップ3に相対してFETからなる整流スイッチ4を備えてある同期整流回路において、夫々の前記整流スイッチ4のドレイン・ゲート間に駆動回路11を設け、この駆動回路11に、前記整流スイッチ4のドレイン・ソース間にかかる電圧以下に常になるように設定してある補助電源10を接続し、前記整流スイッチ4のドレイン電圧が降下したことを検知して、前記整流スイッチ4のゲートをオンさせるように構成してあることを特徴とする同期整流回路。
【選択図】図1
【解決手段】一次−二次間が絶縁され、一次側にメインスイッチ1を設け、二次側にセンタータップ3を備えてあり、このセンタータップ3に相対してFETからなる整流スイッチ4を備えてある同期整流回路において、夫々の前記整流スイッチ4のドレイン・ゲート間に駆動回路11を設け、この駆動回路11に、前記整流スイッチ4のドレイン・ソース間にかかる電圧以下に常になるように設定してある補助電源10を接続し、前記整流スイッチ4のドレイン電圧が降下したことを検知して、前記整流スイッチ4のゲートをオンさせるように構成してあることを特徴とする同期整流回路。
【選択図】図1
Description
【0001】
【発明の属する技術分野】
本発明は、一次−二次間が絶縁され、二次側にセンタータップを備えてあるとともに、FETからなる整流スイッチを相対して備えてある同期整流回路に関するものである。
【0002】
【従来の技術】
図3に、従来の二次側にセンタータップを備えたハーフブリッジ方式の同期整流回路を示し、図4にこの従来例に於ける動作波形図を示してある。1はメインスイッチ、2はメイントランス、3はセンタータップ、4は整流スイッチ、5は出力チョーク、6は平滑コンデンサ、7は整流スイッチ4の寄生ダイオードである。この同期整流回路は、一次−二次間が絶縁され、一次側にメインスイッチ1を設け、二次側にセンタータップ3を備えてあり、このセンタータップ3に相対してFETからなる整流スイッチ4を備えてあるハーフブリッジ方式の同期整流回路である。
【0003】
一次側のメインスイッチ1のうちいずれか一方がオンしているとき、二次側の整流スイッチ4がオンされ負荷に電力を供給する。一方のメインスイッチ1がオフし、他方のメインスイッチ1がオンするまでの間、即ち、図4に示すようにデッドタイム期間になったとき、出力チョーク5の転流電流が整流スイッチ4の寄生ダイオード7を導通して流れる。そのため、寄生ダイオード7の損失が大きく効率が悪化するという課題が生じる。
【0004】
よって、一次側のメインスイッチ1のオフ期間で、出力チョーク5の転流電流が流れる期間も整流スイッチ4がオンするようにする必要がある。
【0005】
【発明が解決しようとする課題】
本発明は、上記問題に鑑みてなされたものであり、整流スイッチの寄生ダイオードの損失を低減する新規な同期整流回路を提供する。
【0006】
【課題を解決しようとする手段】
上記目的を達成するためになされた本発明は、一次側のメインスイッチがオフして出力チョークの転流電流が流れるようにすることにより、整流スイッチの寄生ダイオードに電流が流れ始め、急激にドレイン電圧が降下し始め、駆動回路のスイッチがオンして整流スイッチのゲートがオンとなり、寄生ダイオードでなく整流スイッチに電流が流れるようになるため、寄生ダイオードの損失を低減することができる。
【0007】
【発明の実施の形態】
以下、添付図面を用いて本発明同期整流回路に係る実施例を説明する。図1は本発明に係る同期整流回路の実施例であり、この動作波形を図2に示す。1はメインスイッチ、2はメイントランス、3はセンタータップ、4は整流スイッチ、5は出力チョーク、6は平滑コンデンサ、10は補助電源、11は駆動回路、12は駆動スイッチ、13は直列回路、14は抵抗、15はコンデンサ、16はダイオード、21は補助同期回路、22はゲート引き抜きスイッチ、23はパルストランスである。
【0008】
本実施例に係る同期整流回路は一次側のメインスイッチがブリッジ構成となっており、この同期整流回路は一次−二次間が絶縁され、一次側に2つのメインスイッチ1を設け、二次側にセンタータップ3を備えてあり、このセンタータップ3に相対してFETからなる整流スイッチ4を備えてある。この同期整流回路は、夫々の前記整流スイッチ4のドレイン・ゲート間に駆動回路11を設けてある。また、整流スイッチ4のドレイン・ソース間には、整流スイッチ4のドレイン・ソース間にかかる電圧以下に常になるように設定してある補助電源10を接続し、整流スイッチ4のドレイン電圧が降下したことを検知して整流スイッチのゲートをオンさせるようにしてある。
【0009】
本実施例に係る駆動回路11は、PチャンネルMOSFETからなる駆動スイッチ12と、抵抗14とコンデンサ15との直列回路13と、ダイオード16とを備えてある。なお、駆動スイッチ12はPチャンネルMOSFETの代わりにPNPトランジスタでもよい。この駆動スイッチ12のコレクタを整流スイッチ4のゲートに接続し、駆動スイッチ12のベースに前記直列回路13を接続してある。この直列回路13を整流スイッチ4のドレインに接続してあり、駆動スイッチ12のベースにダイオード16のアノードを接続し、このダイオード16のカソードを駆動スイッチ12のコレクタ及び補助電源10の一端に接続してある。
【0010】
本実施例に係る同期整流回路は、メインスイッチ1と同期する補助同期回路21を設けてある。この補助同期回路21は、メインスイッチ1と同期し、FETからなるゲート引き抜きスイッチ22とパルストランス23を設けてある。この補助同期回路21を構成するゲート引き抜きスイッチ22のドレイン・ソース間を整流スイッチ4のゲート・ソース間に接続し、このゲート引き抜きスイッチ22のゲートにパルストランス23の二次巻線の一端を接続し、この二次巻線の他端に補助電源10を接続してある。
【0011】
本実施例に係るスイッチング回路は、以上のように構成してあり、以下のように作用する。一次側のメインスイッチ1のうちいずれか一方がオンしているとき、二次側の整流スイッチ4がオンされ負荷に電力を供給する。一方のメインスイッチ1がオフし、他方のメインスイッチ1がオンするまでの間、即ち、デッドタイム期間になったとき、出力チョーク5の転流によりオフしていた側の整流スイッチ4の寄生ダイオードに電流が流れ始める。寄生ダイオードに電流が流れるため、整流スイッチ4のドレイン側の電圧がグランドレベルに降下する。
【0012】
このとき、整流スイッチ4のゲートに接続した駆動スイッチ12がオンし、整流スイッチ4のゲートにDC電圧がチャージされる。これにより、駆動スイッチ12はベースに接続した直列回路13の抵抗14及びコンデンサ15により定めた時定数に達するとオフする。このとき、整流スイッチ4はオンし続け、メインスイッチ1のオンのタイミングでパルストランス23とゲート引き抜きスイッチ22の作用によりオフする。以上より、図2に示すように、全域同期整流が図れるため、無負荷までカットオフすることなく、連続動作を行うことができ、整流スイッチ4の寄生ダイオードでなく整流スイッチ4に電流が流れるようになるため、寄生ダイオードの損失を低減することができる。
【0013】
なお、本実施例は、二次側にセンタータップを備えたハーフブリッジ方式の同期整流回路であるが、本発明はセンタータップを備えたものであれば実施可能であり、例えば、プッシュプル方式の同期整流回路やフルブリッジ方式の同期整流回路に於いても本発明を実施することが可能である。
【0014】
【発明の効果】
本発明によれば、一次側のメインスイッチがオフして出力チョークの転流電流が流れるようにすることにより、整流スイッチの寄生ダイオードに電流が流れ始め、急激にドレイン電圧が降下し始め、駆動回路のスイッチがオンして整流スイッチのゲートがオンとなり、寄生ダイオードでなく整流スイッチに電流が流れるようになるため、寄生ダイオードの損失を低減することができる効果がある。
【図面の簡単な説明】
【図1】本発明に係る一実施例を示す回路図である。
【図2】本発明に於ける動作波形図である。。
【図3】従来例を示す回路図である。
【図4】従来例に於ける動作波形図である。
【符号の説明】
1 メインスイッチ
2 メイントランス
3 センタータップ
4 整流スイッチ
5 出力チョーク
6 平滑コンデンサ
7 整流スイッチ4の寄生ダイオード
10 補助電源
11 駆動回路
12 駆動スイッチ
13 直列回路
14 抵抗
15 コンデンサ
16 ダイオード
21 補助同期回路
22 ゲート引き抜きスイッチ
23 パルストランス
【発明の属する技術分野】
本発明は、一次−二次間が絶縁され、二次側にセンタータップを備えてあるとともに、FETからなる整流スイッチを相対して備えてある同期整流回路に関するものである。
【0002】
【従来の技術】
図3に、従来の二次側にセンタータップを備えたハーフブリッジ方式の同期整流回路を示し、図4にこの従来例に於ける動作波形図を示してある。1はメインスイッチ、2はメイントランス、3はセンタータップ、4は整流スイッチ、5は出力チョーク、6は平滑コンデンサ、7は整流スイッチ4の寄生ダイオードである。この同期整流回路は、一次−二次間が絶縁され、一次側にメインスイッチ1を設け、二次側にセンタータップ3を備えてあり、このセンタータップ3に相対してFETからなる整流スイッチ4を備えてあるハーフブリッジ方式の同期整流回路である。
【0003】
一次側のメインスイッチ1のうちいずれか一方がオンしているとき、二次側の整流スイッチ4がオンされ負荷に電力を供給する。一方のメインスイッチ1がオフし、他方のメインスイッチ1がオンするまでの間、即ち、図4に示すようにデッドタイム期間になったとき、出力チョーク5の転流電流が整流スイッチ4の寄生ダイオード7を導通して流れる。そのため、寄生ダイオード7の損失が大きく効率が悪化するという課題が生じる。
【0004】
よって、一次側のメインスイッチ1のオフ期間で、出力チョーク5の転流電流が流れる期間も整流スイッチ4がオンするようにする必要がある。
【0005】
【発明が解決しようとする課題】
本発明は、上記問題に鑑みてなされたものであり、整流スイッチの寄生ダイオードの損失を低減する新規な同期整流回路を提供する。
【0006】
【課題を解決しようとする手段】
上記目的を達成するためになされた本発明は、一次側のメインスイッチがオフして出力チョークの転流電流が流れるようにすることにより、整流スイッチの寄生ダイオードに電流が流れ始め、急激にドレイン電圧が降下し始め、駆動回路のスイッチがオンして整流スイッチのゲートがオンとなり、寄生ダイオードでなく整流スイッチに電流が流れるようになるため、寄生ダイオードの損失を低減することができる。
【0007】
【発明の実施の形態】
以下、添付図面を用いて本発明同期整流回路に係る実施例を説明する。図1は本発明に係る同期整流回路の実施例であり、この動作波形を図2に示す。1はメインスイッチ、2はメイントランス、3はセンタータップ、4は整流スイッチ、5は出力チョーク、6は平滑コンデンサ、10は補助電源、11は駆動回路、12は駆動スイッチ、13は直列回路、14は抵抗、15はコンデンサ、16はダイオード、21は補助同期回路、22はゲート引き抜きスイッチ、23はパルストランスである。
【0008】
本実施例に係る同期整流回路は一次側のメインスイッチがブリッジ構成となっており、この同期整流回路は一次−二次間が絶縁され、一次側に2つのメインスイッチ1を設け、二次側にセンタータップ3を備えてあり、このセンタータップ3に相対してFETからなる整流スイッチ4を備えてある。この同期整流回路は、夫々の前記整流スイッチ4のドレイン・ゲート間に駆動回路11を設けてある。また、整流スイッチ4のドレイン・ソース間には、整流スイッチ4のドレイン・ソース間にかかる電圧以下に常になるように設定してある補助電源10を接続し、整流スイッチ4のドレイン電圧が降下したことを検知して整流スイッチのゲートをオンさせるようにしてある。
【0009】
本実施例に係る駆動回路11は、PチャンネルMOSFETからなる駆動スイッチ12と、抵抗14とコンデンサ15との直列回路13と、ダイオード16とを備えてある。なお、駆動スイッチ12はPチャンネルMOSFETの代わりにPNPトランジスタでもよい。この駆動スイッチ12のコレクタを整流スイッチ4のゲートに接続し、駆動スイッチ12のベースに前記直列回路13を接続してある。この直列回路13を整流スイッチ4のドレインに接続してあり、駆動スイッチ12のベースにダイオード16のアノードを接続し、このダイオード16のカソードを駆動スイッチ12のコレクタ及び補助電源10の一端に接続してある。
【0010】
本実施例に係る同期整流回路は、メインスイッチ1と同期する補助同期回路21を設けてある。この補助同期回路21は、メインスイッチ1と同期し、FETからなるゲート引き抜きスイッチ22とパルストランス23を設けてある。この補助同期回路21を構成するゲート引き抜きスイッチ22のドレイン・ソース間を整流スイッチ4のゲート・ソース間に接続し、このゲート引き抜きスイッチ22のゲートにパルストランス23の二次巻線の一端を接続し、この二次巻線の他端に補助電源10を接続してある。
【0011】
本実施例に係るスイッチング回路は、以上のように構成してあり、以下のように作用する。一次側のメインスイッチ1のうちいずれか一方がオンしているとき、二次側の整流スイッチ4がオンされ負荷に電力を供給する。一方のメインスイッチ1がオフし、他方のメインスイッチ1がオンするまでの間、即ち、デッドタイム期間になったとき、出力チョーク5の転流によりオフしていた側の整流スイッチ4の寄生ダイオードに電流が流れ始める。寄生ダイオードに電流が流れるため、整流スイッチ4のドレイン側の電圧がグランドレベルに降下する。
【0012】
このとき、整流スイッチ4のゲートに接続した駆動スイッチ12がオンし、整流スイッチ4のゲートにDC電圧がチャージされる。これにより、駆動スイッチ12はベースに接続した直列回路13の抵抗14及びコンデンサ15により定めた時定数に達するとオフする。このとき、整流スイッチ4はオンし続け、メインスイッチ1のオンのタイミングでパルストランス23とゲート引き抜きスイッチ22の作用によりオフする。以上より、図2に示すように、全域同期整流が図れるため、無負荷までカットオフすることなく、連続動作を行うことができ、整流スイッチ4の寄生ダイオードでなく整流スイッチ4に電流が流れるようになるため、寄生ダイオードの損失を低減することができる。
【0013】
なお、本実施例は、二次側にセンタータップを備えたハーフブリッジ方式の同期整流回路であるが、本発明はセンタータップを備えたものであれば実施可能であり、例えば、プッシュプル方式の同期整流回路やフルブリッジ方式の同期整流回路に於いても本発明を実施することが可能である。
【0014】
【発明の効果】
本発明によれば、一次側のメインスイッチがオフして出力チョークの転流電流が流れるようにすることにより、整流スイッチの寄生ダイオードに電流が流れ始め、急激にドレイン電圧が降下し始め、駆動回路のスイッチがオンして整流スイッチのゲートがオンとなり、寄生ダイオードでなく整流スイッチに電流が流れるようになるため、寄生ダイオードの損失を低減することができる効果がある。
【図面の簡単な説明】
【図1】本発明に係る一実施例を示す回路図である。
【図2】本発明に於ける動作波形図である。。
【図3】従来例を示す回路図である。
【図4】従来例に於ける動作波形図である。
【符号の説明】
1 メインスイッチ
2 メイントランス
3 センタータップ
4 整流スイッチ
5 出力チョーク
6 平滑コンデンサ
7 整流スイッチ4の寄生ダイオード
10 補助電源
11 駆動回路
12 駆動スイッチ
13 直列回路
14 抵抗
15 コンデンサ
16 ダイオード
21 補助同期回路
22 ゲート引き抜きスイッチ
23 パルストランス
Claims (5)
- 一次−二次間が絶縁され、一次側にメインスイッチを設け、二次側にセンタータップを備えてあり、このセンタータップに相対してFETからなる整流スイッチを備えてある同期整流回路において、夫々の前記整流スイッチのドレイン・ゲート間に駆動回路を設け、この駆動回路に、前記整流スイッチのドレイン・ソース間にかかる電圧以下に常になるように設定してある補助電源を接続し、前記整流スイッチのドレイン電圧が降下したことを検知して、前記整流スイッチのゲートをオンさせるように構成してあることを特徴とする同期整流回路。
- 前記駆動回路は、PNPトランジスタ又はPチャンネルMOSFETからなる駆動スイッチと、抵抗とコンデンサとの直列回路と、ダイオードとを備え、この駆動スイッチのコレクタ若しくはドレイン端子を前記整流スイッチのゲートに接続し、前記駆動スイッチのスイッチを制御する端子に前記直列回路を接続し、この直列回路を前記整流スイッチのドレインに接続してあり、前記駆動スイッチのスイッチを制御する端子に前記ダイオードのアノードを接続し、このダイオードのカソードを前記駆動スイッチの入力端子及び前記補助電源に接続してあることを特徴とする請求項1記載の同期整流回路。
- 前記メインスイッチと同期する補助同期回路を設け、この補助同期回路の一端を前記整流スイッチのゲート・ソース間に接続し、この補助同期回路の他端を前記補助電源に接続してあることを特徴とする請求項1又は2記載の同期整流回路。
- 前記補助同期回路は、前記メインスイッチと同期するFETからなるゲート引き抜きスイッチとパルストランスを設けてあり、前記整流スイッチのゲート・ソース間に前記ゲート引き抜きスイッチのドレイン・ソースを接続し、このゲート引き抜きスイッチのゲートに前記補助トランスの二次巻線の一端を接続し、この二次巻線の他端に前記補助電源を接続してあることを特徴とする請求項3記載の同期整流回路。
- 前記補助電源は1つであり、この補助電源の一端を夫々の前記駆動回路の入力端子に接続してあることを特徴とする請求項1乃至4のいずれかに記載の同期整流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002182760A JP2004032855A (ja) | 2002-06-24 | 2002-06-24 | 同期整流回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002182760A JP2004032855A (ja) | 2002-06-24 | 2002-06-24 | 同期整流回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004032855A true JP2004032855A (ja) | 2004-01-29 |
Family
ID=31179171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002182760A Pending JP2004032855A (ja) | 2002-06-24 | 2002-06-24 | 同期整流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004032855A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006187137A (ja) * | 2004-12-28 | 2006-07-13 | Tamura Seisakusho Co Ltd | スイッチング電源装置 |
KR100708564B1 (ko) * | 2004-09-30 | 2007-04-19 | 후지쯔 가부시끼가이샤 | 정류회로 |
WO2008041399A1 (fr) * | 2006-10-02 | 2008-04-10 | Murata Manufacturing Co., Ltd. | Convertisseur cc-cc d'isolation à double extrémité |
CN109633276A (zh) * | 2018-12-28 | 2019-04-16 | 蜂巢能源科技有限公司 | 基于全桥绝缘检测电路的绝缘电阻检测方法和装置 |
-
2002
- 2002-06-24 JP JP2002182760A patent/JP2004032855A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100708564B1 (ko) * | 2004-09-30 | 2007-04-19 | 후지쯔 가부시끼가이샤 | 정류회로 |
JP2006187137A (ja) * | 2004-12-28 | 2006-07-13 | Tamura Seisakusho Co Ltd | スイッチング電源装置 |
JP4503431B2 (ja) * | 2004-12-28 | 2010-07-14 | 株式会社タムラ製作所 | スイッチング電源装置 |
WO2008041399A1 (fr) * | 2006-10-02 | 2008-04-10 | Murata Manufacturing Co., Ltd. | Convertisseur cc-cc d'isolation à double extrémité |
US7596009B2 (en) | 2006-10-02 | 2009-09-29 | Murata Manufacturing Co., Ltd. | Double-ended isolated DC-DC converter |
JP5012807B2 (ja) * | 2006-10-02 | 2012-08-29 | 株式会社村田製作所 | ダブルエンド絶縁型dc−dcコンバータ |
CN109633276A (zh) * | 2018-12-28 | 2019-04-16 | 蜂巢能源科技有限公司 | 基于全桥绝缘检测电路的绝缘电阻检测方法和装置 |
CN109633276B (zh) * | 2018-12-28 | 2021-04-13 | 蜂巢能源科技有限公司 | 基于全桥绝缘检测电路的绝缘电阻检测方法和装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1055280B1 (en) | Self-drive synchronous rectification scheme | |
JP3339452B2 (ja) | 絶縁型dcーdcコンバータ | |
JP3475925B2 (ja) | スイッチング電源装置 | |
JP2004015886A (ja) | 同期整流の駆動回路 | |
US20130155727A1 (en) | Isolated switched mode power supply | |
SE0001055D0 (sv) | Method and arrangement for controlling a synchronous rectifier in a dc/dc converter | |
JP2006121885A (ja) | 同期整流器を有するフライバックコンバータ | |
US8284573B2 (en) | Synchronous rectifier circuit capable of preventing flow-through current | |
US9490717B2 (en) | Switching power supply circuit | |
US6859372B2 (en) | Bridge-buck converter with self-driven synchronous rectifiers | |
JP2009106012A (ja) | 同期整流型dc−dcコンバータ | |
US20190252990A1 (en) | Forward Converter with Self-Driven BJT Synchronous Rectifier | |
US20060083029A1 (en) | Switching power supply | |
JP2004032855A (ja) | 同期整流回路 | |
JP4395697B2 (ja) | フォワードコンバータ | |
JP2004072826A (ja) | 同期整流回路 | |
JP2004015901A (ja) | 電力変換装置 | |
JPH07337006A (ja) | 同期整流回路 | |
US7289340B2 (en) | Switching power supply device | |
JP2006141151A (ja) | スイッチング電源装置及び同期整流回路 | |
JP3785327B2 (ja) | 同期整流mosfetの駆動回路 | |
JP3623765B2 (ja) | スイッチングコンバータ | |
JPH0965650A (ja) | Dc−dcコンバータ | |
JP2006340562A (ja) | 同期整流コンバータ | |
JP3475953B2 (ja) | 絶縁型dcーdcコンバータ |