JP3248859B2 - 正弦波入力単相整流回路の定サンプリング型電流制御方式 - Google Patents
正弦波入力単相整流回路の定サンプリング型電流制御方式Info
- Publication number
- JP3248859B2 JP3248859B2 JP15163497A JP15163497A JP3248859B2 JP 3248859 B2 JP3248859 B2 JP 3248859B2 JP 15163497 A JP15163497 A JP 15163497A JP 15163497 A JP15163497 A JP 15163497A JP 3248859 B2 JP3248859 B2 JP 3248859B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- rectifier circuit
- sine wave
- phase rectifier
- control method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、直流電源として使
用される正弦波入力単相整流回路の定サンプリング型電
流制御方式に関する。
用される正弦波入力単相整流回路の定サンプリング型電
流制御方式に関する。
【０００２】
【従来の技術】家電製品及び通信機器等では直流電源が
使われる場合が多く、商用交流から直流を得るために近
年では半導体を用いた整流回路、なかんずく混合ブリッ
ジ回路を対象とするＰＷＭ手法を用いている。この場
合、家電製品や産業用電源機器は高調波発生源であるた
め、その入力電流の正弦波化が期待されている。そし
て、この種の方式としては図７（ａ）に示す三角波比較
方式と図７（ｂ）に示すヒステリシスコンパレータ方式
が提案されている。
使われる場合が多く、商用交流から直流を得るために近
年では半導体を用いた整流回路、なかんずく混合ブリッ
ジ回路を対象とするＰＷＭ手法を用いている。この場
合、家電製品や産業用電源機器は高調波発生源であるた
め、その入力電流の正弦波化が期待されている。そし
て、この種の方式としては図７（ａ）に示す三角波比較
方式と図７（ｂ）に示すヒステリシスコンパレータ方式
が提案されている。
【０００３】図７（ａ）はイギリス電気学会論文誌（Ｉ
ＥＥ ＰＲＯＣＥＥＤＩＮＧＳ−Ｂ，Ｖｏｌ．１３８，
Ｎｏ．５，ＳＥＰＴＥＭＢＥＲ １９９１）“Ｎｏｖｅ
ｌｆｕｌｌ ｂｒｉｄｇｅ ｓｅｍｉｃｏｎｔｒｏｌｌ
ｅｄ ｓｗｉｔｃｈ ｍｏｄｅ ｒｅｃｔｉｆｉｅｒ”
ｂｙ Ｓ． Ｍａｎｉａｓ（Ｆｉｇ７）に掲載されたも
ので、電流誤差Δ(t) ＝ｉ(t) −ｊ(t) と三角波キャリ
ア波とを比較し、交流系統と交直変換器との連系点電圧
ｖt (t) が下記の条件であるとき、対応する各スイッチ
ングゲートにＯＮ動作指令を出すものである。即ち、ｖ
t (t) ≧０のときはＸのゲートを、又、ｖt (t) ＜０の
ときはＹのゲートへ夫々動作指令を出す。
ＥＥ ＰＲＯＣＥＥＤＩＮＧＳ−Ｂ，Ｖｏｌ．１３８，
Ｎｏ．５，ＳＥＰＴＥＭＢＥＲ １９９１）“Ｎｏｖｅ
ｌｆｕｌｌ ｂｒｉｄｇｅ ｓｅｍｉｃｏｎｔｒｏｌｌ
ｅｄ ｓｗｉｔｃｈ ｍｏｄｅ ｒｅｃｔｉｆｉｅｒ”
ｂｙ Ｓ． Ｍａｎｉａｓ（Ｆｉｇ７）に掲載されたも
ので、電流誤差Δ(t) ＝ｉ(t) −ｊ(t) と三角波キャリ
ア波とを比較し、交流系統と交直変換器との連系点電圧
ｖt (t) が下記の条件であるとき、対応する各スイッチ
ングゲートにＯＮ動作指令を出すものである。即ち、ｖ
t (t) ≧０のときはＸのゲートを、又、ｖt (t) ＜０の
ときはＹのゲートへ夫々動作指令を出す。
【０００４】図７（ｂ）は電気学会誌（Ｔ．ＩＥＥ Ｊ
ａｐａｎ，Ｖｏｌ．１１５−Ｄ，Ｎｏ．２，１９９５）
“ハーフブリッジ形ＰＷＭコンバータのキャパシタ容量
低減”の図１に掲載されたもので、図７（ａ）のキャリ
ア波比較部分が点線部分で示すヒステリシスコンパレー
タにおき換ったもので、その他は同じである。
ａｐａｎ，Ｖｏｌ．１１５−Ｄ，Ｎｏ．２，１９９５）
“ハーフブリッジ形ＰＷＭコンバータのキャパシタ容量
低減”の図１に掲載されたもので、図７（ａ）のキャリ
ア波比較部分が点線部分で示すヒステリシスコンパレー
タにおき換ったもので、その他は同じである。
【０００５】
【発明が解決しようとする課題】上記したように主回路
を混合ブリッジとする各種制御方式が提案されてはいる
が、いずれも波形ひずみを起こす可能性が指摘されてお
り、正弦波入力動作は保証されていない。更に、平成６
年９月３０日、資源エネルギー庁による高調波ガイドラ
インの導入に伴ない、高調波の発生が少なく、シンプル
で扱い易いスイッチング型の整流回路（Ｓｗｉｔｃｈ
Ｍｏｄｅ Ｒｅｃｔｉｆｉｅｒ）への期待が高まってい
る。
を混合ブリッジとする各種制御方式が提案されてはいる
が、いずれも波形ひずみを起こす可能性が指摘されてお
り、正弦波入力動作は保証されていない。更に、平成６
年９月３０日、資源エネルギー庁による高調波ガイドラ
インの導入に伴ない、高調波の発生が少なく、シンプル
で扱い易いスイッチング型の整流回路（Ｓｗｉｔｃｈ
Ｍｏｄｅ Ｒｅｃｔｉｆｉｅｒ）への期待が高まってい
る。
【０００６】本発明は上記事情に鑑みてなされたもので
あり、混合ブリッジ回路において、入力電流をほゞ力率
１とするスイッチングアルゴリズムを達成できる、正弦
波入力単相整流回路の定サンプリング型電流制御方式を
提供することを目的としている。
あり、混合ブリッジ回路において、入力電流をほゞ力率
１とするスイッチングアルゴリズムを達成できる、正弦
波入力単相整流回路の定サンプリング型電流制御方式を
提供することを目的としている。
【０００７】
【課題を解決するための手段】本発明の［請求項１］に
係る正弦波入力単相整流回路の定サンプリング型電流制
御方式は、２個のスイッチング素子と２個のダイオード
とからなる単相整流回路であって、交流電流が必ずどち
らか１つのスイッチング素子のみを通過するように構成
された混合ブリッジと、前記単相交流系統と前記混合ブ
リッジとを接続する連系点の交流電流値を、予め決めら
れた一定サンプリング周期毎に検出して、正弦波電流指
令値による目標関数との電流誤差を求め、電流の符号と
前記電流誤差の大きさとスイッチングのキャリア信号又
はサンプリング信号とを比較した結果をもとに前記混合
ブリッジのスイッチングモードを決めるようにした。
係る正弦波入力単相整流回路の定サンプリング型電流制
御方式は、２個のスイッチング素子と２個のダイオード
とからなる単相整流回路であって、交流電流が必ずどち
らか１つのスイッチング素子のみを通過するように構成
された混合ブリッジと、前記単相交流系統と前記混合ブ
リッジとを接続する連系点の交流電流値を、予め決めら
れた一定サンプリング周期毎に検出して、正弦波電流指
令値による目標関数との電流誤差を求め、電流の符号と
前記電流誤差の大きさとスイッチングのキャリア信号又
はサンプリング信号とを比較した結果をもとに前記混合
ブリッジのスイッチングモードを決めるようにした。
【０００８】
【発明の実施の形態】図１は本発明による正弦波入力単
相整流回路の電流制御方式の実施の形態を示す構成図で
ある。図１においてＡ点より左側はＡＣ系統側を示し、
ｅA (t) は交流電圧であり、ＬS は系統のインダクタン
ス、ｉP (t) は連系点の交流電流値、ＣD は平滑用コン
デンサである。Ｂ点より右側は装置外を示し、ＬP は整
流装置内のインダクタンス、ＩD (t) は負荷電流値、ｖ
(t) はスイッチング電圧である。
相整流回路の電流制御方式の実施の形態を示す構成図で
ある。図１においてＡ点より左側はＡＣ系統側を示し、
ｅA (t) は交流電圧であり、ＬS は系統のインダクタン
ス、ｉP (t) は連系点の交流電流値、ＣD は平滑用コン
デンサである。Ｂ点より右側は装置外を示し、ＬP は整
流装置内のインダクタンス、ＩD (t) は負荷電流値、ｖ
(t) はスイッチング電圧である。
【０００９】主回路にあるＸ，Ｙは可制御の主素子であ
って夫々に対してダイオードＤX ，ＤY を並列に接続す
ると共に、前記各主素子には夫々に直列にダイオードＤ
U ，ＤV を直列に接続したものを並列接続して混合ブリ
ッジを構成している。即ち、可制御及び非可制御主アー
ムを持つブリッジ接続を有している。要するに混合ブリ
ッジとは２個のスイッチング素子と２個のダイオードと
からなる単相整流回路であって、交流電流が必ずどちら
か１つのスイッチング素子のみを通過するように構成さ
れたものである。ここでＣD は平滑用コンデンサである
が、これがコンデンサでなく２次電池であっても使用可
能である。但し、２次電池の場合には装置外に設置され
ることがない。
って夫々に対してダイオードＤX ，ＤY を並列に接続す
ると共に、前記各主素子には夫々に直列にダイオードＤ
U ，ＤV を直列に接続したものを並列接続して混合ブリ
ッジを構成している。即ち、可制御及び非可制御主アー
ムを持つブリッジ接続を有している。要するに混合ブリ
ッジとは２個のスイッチング素子と２個のダイオードと
からなる単相整流回路であって、交流電流が必ずどちら
か１つのスイッチング素子のみを通過するように構成さ
れたものである。ここでＣD は平滑用コンデンサである
が、これがコンデンサでなく２次電池であっても使用可
能である。但し、２次電池の場合には装置外に設置され
ることがない。
【００１０】又、１はパルス幅変調器でパルス発生器２
からのサンプリングパルスを受けて動作する。ここで、
目標関数ｊ(t) を任意の関数とし、主回路の連系点の交
流電流値ｉP (t) との差Δ(t) （誤差信号）が目標追従
範囲内であるかを一定サンプリング周期毎に判定し、こ
れが目標追従範囲から逸脱したとき、半導体素子からな
る混合ブリッジのスイッチングモードを選択して、連系
点の交流電流値ｉP (t) を所定範囲内に制御しようとす
るものである。
からのサンプリングパルスを受けて動作する。ここで、
目標関数ｊ(t) を任意の関数とし、主回路の連系点の交
流電流値ｉP (t) との差Δ(t) （誤差信号）が目標追従
範囲内であるかを一定サンプリング周期毎に判定し、こ
れが目標追従範囲から逸脱したとき、半導体素子からな
る混合ブリッジのスイッチングモードを選択して、連系
点の交流電流値ｉP (t) を所定範囲内に制御しようとす
るものである。
【００１１】なお、スイッチングモードは表１のように
した。
した。
【表１】
【００１２】パルス幅変調器１は各サンプリング時刻ｔ
n （ｔn −ｔn-1 ＝ＴS ：const ）毎に、目標関数ｊ
(ｔn )と電流誤差Δ(ｔn )（**ｉ(ｔn )−ｊ(ｔn )）の
値を読み込み、制御遅れ時間ＴC （ＴC ≦ＴS ）後のｔ
n ＋ｔc にて、前記表１に従って混合ブリッジの主素子
に対してゲート指令を出力する。なお、**印は左側に記
載した符号等の明細を表わす記号を示す（以下同じ）。
n （ｔn −ｔn-1 ＝ＴS ：const ）毎に、目標関数ｊ
(ｔn )と電流誤差Δ(ｔn )（**ｉ(ｔn )−ｊ(ｔn )）の
値を読み込み、制御遅れ時間ＴC （ＴC ≦ＴS ）後のｔ
n ＋ｔc にて、前記表１に従って混合ブリッジの主素子
に対してゲート指令を出力する。なお、**印は左側に記
載した符号等の明細を表わす記号を示す（以下同じ）。
【００１３】目標関数ｊ(t) は力率１か遅れの正弦波
で、整流装置の場合には図２に示すブロック図にて作成
される。この場合、時刻ｔでの負荷電流をＩD (t) [A]
，直流電圧の設定値をＶD [V] とする。なお、ここで
はＶD ＞＊２ＥA の場合のみを考える。従って、ここで
の整流装置は昇圧型整流装置である。又、連系点電流ｉ
P(t) の目標力率角をθ[rad] とする。但し、π／２≧
θ＞０。なお、＊印は数学式のルート記号を示す（以下
同じ）。
で、整流装置の場合には図２に示すブロック図にて作成
される。この場合、時刻ｔでの負荷電流をＩD (t) [A]
，直流電圧の設定値をＶD [V] とする。なお、ここで
はＶD ＞＊２ＥA の場合のみを考える。従って、ここで
の整流装置は昇圧型整流装置である。又、連系点電流ｉ
P(t) の目標力率角をθ[rad] とする。但し、π／２≧
θ＞０。なお、＊印は数学式のルート記号を示す（以下
同じ）。
【００１４】先ず、２４，２５ではＰＬＬ等にて受電
点の電圧位相を検出し、これを用いて２８にて受電点の
電圧＊２sin （ωｔ−θ）[V] の電圧を作成する。２
１，２２からＶD −ＥD をつくり、１次遅れ回路２６を
介して（ＶD −ＥD ）×Ｋ／（１＋Ｔ1 Ｓ）を作成す
る。２１，２３からＶD ・ＩD をつくり１次遅れ回路
２７を介してＶD ・ＩD ／ＥA cos θ（１＋Ｔ2 Ｓ）を
作成する。
点の電圧位相を検出し、これを用いて２８にて受電点の
電圧＊２sin （ωｔ−θ）[V] の電圧を作成する。２
１，２２からＶD −ＥD をつくり、１次遅れ回路２６を
介して（ＶD −ＥD ）×Ｋ／（１＋Ｔ1 Ｓ）を作成す
る。２１，２３からＶD ・ＩD をつくり１次遅れ回路
２７を介してＶD ・ＩD ／ＥA cos θ（１＋Ｔ2 Ｓ）を
作成する。
【００１５】上記〜から下記目標関数ｊ(t) を作成
する。
する。
【数１】 なお、Ｋ，Ｋ′はゲイン、Ｔ1 ，Ｔ2 は時定数である。
ここではフィードバック項、はフィードフォワード
項である。
ここではフィードバック項、はフィードフォワード
項である。
【００１６】既に説明したようにパルス幅変調器１は定
サンプリング型で（サンプリング周期をＴS [S] とす
る）、基本的な役目は連系点電流ｉP (t) を指令値であ
る目標関数ｊ(t) に追従するように制御することであ
る。
サンプリング型で（サンプリング周期をＴS [S] とす
る）、基本的な役目は連系点電流ｉP (t) を指令値であ
る目標関数ｊ(t) に追従するように制御することであ
る。
【００１７】ここでパルス変調器の性能は、以下に示す
〜の条件を満たせば、連系点電流ｉP (t) は目標関
数ｊ(t) に対して追従誤差幅±ｊe [A] の範囲内で追従
することが論理的に保証される。これらの論理的な証明
については本発明の目的ではないため省略し、後記する
実施の形態においてなされた実験結果が上記した各数式
による理論値に合うことから前記各条件式の証明に代え
る。なお、ｊe は追従誤差幅の目標値で、任意の値を設
定することができる。
〜の条件を満たせば、連系点電流ｉP (t) は目標関
数ｊ(t) に対して追従誤差幅±ｊe [A] の範囲内で追従
することが論理的に保証される。これらの論理的な証明
については本発明の目的ではないため省略し、後記する
実施の形態においてなされた実験結果が上記した各数式
による理論値に合うことから前記各条件式の証明に代え
る。なお、ｊe は追従誤差幅の目標値で、任意の値を設
定することができる。
【００１８】条件既に述べた通り、ＥD ＞＊２ＥA と
する。条件前掲した表に基づくゲートの作動、即ち、
任意のサンプリング時刻ｔnにおいて、目標関数ｊ
(ｔn )と電流誤差Δ(ｔn )とを読み込み、時刻ｔn ＋Ｔ
Cにて表に基づき、主素子ＸとＹのゲート指令を出す。
する。条件前掲した表に基づくゲートの作動、即ち、
任意のサンプリング時刻ｔnにおいて、目標関数ｊ
(ｔn )と電流誤差Δ(ｔn )とを読み込み、時刻ｔn ＋Ｔ
Cにて表に基づき、主素子ＸとＹのゲート指令を出す。
【００１９】条件整流装置内のインダクタンスＬP の
値を、下記の不等式を満たすようにする。但し、目標関
数ｊ(t) ＝＊２ＩA sin （ωｔ−θ）[A] とし、ｊ
e [A] は前記した通り目標追従誤差幅である。
値を、下記の不等式を満たすようにする。但し、目標関
数ｊ(t) ＝＊２ＩA sin （ωｔ−θ）[A] とし、ｊ
e [A] は前記した通り目標追従誤差幅である。
【数２】
【００２０】条件サンプリング周期ＴS [S] ，制御遅
れ時間ＴC [S] を、下記の不等式を満たすように定め
る。なお、ＬS は系統のインダクタンスである。
れ時間ＴC [S] を、下記の不等式を満たすように定め
る。なお、ＬS は系統のインダクタンスである。
【数３】
【００２１】以下に上記条件を設定したことの意味を定
性的に説明する。先ず、条件は、整流装置が昇圧型に
限定されることを意味する。条件は本発明の中心とな
る部分が定サンプリング型のパルス変調器であることを
意味する。
性的に説明する。先ず、条件は、整流装置が昇圧型に
限定されることを意味する。条件は本発明の中心とな
る部分が定サンプリング型のパルス変調器であることを
意味する。
【００２２】条件は整流装置内のインダクタンスＬP
の上限，下限を定めたことである。即ち、このＬP の値
が大き過ぎるとｄｉP ／ｄｔの大きさが小さくなって電
流追従性が悪くなり、一方、ＬP が小さ過ぎると、受電
電圧が０Ｖ付近で、連系点電流ｉP (t) が早く０に落
ち、遅れ力率である目標関数ｊ(t) に対して誤差を生ず
ることになるからである。
の上限，下限を定めたことである。即ち、このＬP の値
が大き過ぎるとｄｉP ／ｄｔの大きさが小さくなって電
流追従性が悪くなり、一方、ＬP が小さ過ぎると、受電
電圧が０Ｖ付近で、連系点電流ｉP (t) が早く０に落
ち、遅れ力率である目標関数ｊ(t) に対して誤差を生ず
ることになるからである。
【００２３】条件はＴS ＋ＴC の上限を定めるもの
で、この上限値を越えると、電流追従誤差がｊe 以内と
なることが保証されなくなるためである。
で、この上限値を越えると、電流追従誤差がｊe 以内と
なることが保証されなくなるためである。
【００２４】上記条件〜が同時に満たされると、整
流装置は以下の（イ），（ロ）の効果が、理論的にも実
験的にも保証されることがわかる。
流装置は以下の（イ），（ロ）の効果が、理論的にも実
験的にも保証されることがわかる。
【００２５】（イ）あるスイッチング時刻ｔn ＋ＴC で
｜Δ（ｔn ＋ＴC ）｜≦ｊe となれば、ｔn ＋ＴC ≦ｔ
となる任意の時刻ｔで、｜Δ(t) ｜≦ｊe となる。この
ことは追従誤差幅の保証を意味する。 （ロ）装置を起動すると、自動的にあるスイッチング時
刻ｔn ＋ＴC において、｜Δ（ｔn ＋ＴC ）｜≦ｊe と
なる。このことは自動追従開始がなされていることを意
味する。これらについては、前記した通りいずれも数学
的証明は省略する。
｜Δ（ｔn ＋ＴC ）｜≦ｊe となれば、ｔn ＋ＴC ≦ｔ
となる任意の時刻ｔで、｜Δ(t) ｜≦ｊe となる。この
ことは追従誤差幅の保証を意味する。 （ロ）装置を起動すると、自動的にあるスイッチング時
刻ｔn ＋ＴC において、｜Δ（ｔn ＋ＴC ）｜≦ｊe と
なる。このことは自動追従開始がなされていることを意
味する。これらについては、前記した通りいずれも数学
的証明は省略する。
【００２６】いずれにしても、上記（イ），（ロ）によ
り、本装置を起動すると、目標関数ｊ(t) に対する目標
誤差幅ｊe 以内での追従を自動的に開始し、又、目標関
数である正弦波が運転中に変化しても、自動的に新しい
目標への追従を開始するため、安定した制御が可能とな
る。
り、本装置を起動すると、目標関数ｊ(t) に対する目標
誤差幅ｊe 以内での追従を自動的に開始し、又、目標関
数である正弦波が運転中に変化しても、自動的に新しい
目標への追従を開始するため、安定した制御が可能とな
る。
【００２７】次に全体的な動作を説明する。ここで目標
関数（電流指令）を、ｊ(t) ＝＊２ＩA sin （ωｔ−
θ）[A] ，θは力率角，ωは系統角周波数とする。又、
一定サンプリング周期ＴS [S] ，各サンプリング時刻ｔ
0 ，ｔ1 ，…，ｔn ，ｔn-1 （ｔk −ｔk-1 ＝ＴS ：co
nst ），連系点電流ｉP (t) ，連系点誤差関数Δ(t) **
ｉ(t) −ｊ(t) ，制御遅れ時間ＴC （ＴC ≦ＴS ）とす
る。
関数（電流指令）を、ｊ(t) ＝＊２ＩA sin （ωｔ−
θ）[A] ，θは力率角，ωは系統角周波数とする。又、
一定サンプリング周期ＴS [S] ，各サンプリング時刻ｔ
0 ，ｔ1 ，…，ｔn ，ｔn-1 （ｔk −ｔk-1 ＝ＴS ：co
nst ），連系点電流ｉP (t) ，連系点誤差関数Δ(t) **
ｉ(t) −ｊ(t) ，制御遅れ時間ＴC （ＴC ≦ＴS ）とす
る。
【００２８】先ず、主回路の連系点の実交流電流ｉ
P (t) を検出し、目標関数であるｊ(t)との差Δ(t) を
求め、ｊ(t) とΔ(t) とをパルス幅変調器１に入力す
る。パルス幅変調器にはパルス発生器２からのパルスが
入力される。なお、パルス幅変調器には予め定められた
目標追従誤差信号ｊe が入力されている。ここで目標追
従誤差信号とは、目標関数ｊ(t) ±ｊe として設定され
た余裕限界幅を意味する。
P (t) を検出し、目標関数であるｊ(t)との差Δ(t) を
求め、ｊ(t) とΔ(t) とをパルス幅変調器１に入力す
る。パルス幅変調器にはパルス発生器２からのパルスが
入力される。なお、パルス幅変調器には予め定められた
目標追従誤差信号ｊe が入力されている。ここで目標追
従誤差信号とは、目標関数ｊ(t) ±ｊe として設定され
た余裕限界幅を意味する。
【００２９】［計算例］計算例１ １００Ｖ，５０Ｈｚの商用系統から受電する直流１８０
Ｖ，２００Ｗの整流器を対象とし、目標力率は遅れ０．
９９とし、受電点の短絡容量を表わすＬS の値を２％程
度のＬS ＝３ｍＨ（１．９％）とする。
Ｖ，２００Ｗの整流器を対象とし、目標力率は遅れ０．
９９とし、受電点の短絡容量を表わすＬS の値を２％程
度のＬS ＝３ｍＨ（１．９％）とする。
【００３０】受電点での有効電力Ｐ，無効電力Ｑは、ス
イッチ，ダイオードの損失を無視すると、Ｐ＝２００
Ｗ，Ｑ＝２８．５Ｖａｒとなるので目標関数ｊ(t) は
（１）式となる。なお、ＩA ＝２．０２Ａ，θ＝８．６
５°である。
イッチ，ダイオードの損失を無視すると、Ｐ＝２００
Ｗ，Ｑ＝２８．５Ｖａｒとなるので目標関数ｊ(t) は
（１）式となる。なお、ＩA ＝２．０２Ａ，θ＝８．６
５°である。
【数４】 ｊ(t) ＝２．０２＊２sin （１００πｔ−８．６５°）[A] …（１）
【００３１】又、追従誤差幅の目標値ｊe をｊe ＝０．
４Ａ（ｉ(t) の振幅の１４％）とする。ＬP の値は以下
に示す（２）式の不等式を満たせばよい。そして（２）
式を計算すると（３）式であればよい。
４Ａ（ｉ(t) の振幅の１４％）とする。ＬP の値は以下
に示す（２）式の不等式を満たせばよい。そして（２）
式を計算すると（３）式であればよい。
【数５】
【００３２】ＴS ，ＴC の値は同じく［請求項１］の方
法から、以下に示す（４）式の不等式を満たせばよく、
（５）式となるので、ここではＴS ＝２０μｓ，ＴC ＝
１５μｓに選定する。
法から、以下に示す（４）式の不等式を満たせばよく、
（５）式となるので、ここではＴS ＝２０μｓ，ＴC ＝
１５μｓに選定する。
【数６】
【００３３】図３は計算機による連系点電流，電流誤差
のシミュレーション結果であり、図３では横軸に時間
［ｍｓ］を、縦軸に電流［Ａ］をとって示したものであ
る。図３ではｔ＝５ｍｓで起動した時の状態を示し、連
系点電流ｉP (t) は目標関数ｊ(t) にきちんと追従して
おり、起動後の電流誤差は、理論通りに、｜Δ(t) ｜≦
ｊe ＝０．４Ａとなっていることが分かる。
のシミュレーション結果であり、図３では横軸に時間
［ｍｓ］を、縦軸に電流［Ａ］をとって示したものであ
る。図３ではｔ＝５ｍｓで起動した時の状態を示し、連
系点電流ｉP (t) は目標関数ｊ(t) にきちんと追従して
おり、起動後の電流誤差は、理論通りに、｜Δ(t) ｜≦
ｊe ＝０．４Ａとなっていることが分かる。
【００３４】図４はゲート指令を示した図であり、図４
では横軸に時間［ｍｓ］を，縦軸に電圧［Ｖ］をとって
示したものである。そして上側がＸゲート，下側がＹゲ
ートであり、ここで電圧値はスイッチング電圧を意味す
る。図４に示されるように、平均スイッチング周波数は
３．６ｋＨｚであり、おおよそ７回に１回、指令が出て
いることになる。
では横軸に時間［ｍｓ］を，縦軸に電圧［Ｖ］をとって
示したものである。そして上側がＸゲート，下側がＹゲ
ートであり、ここで電圧値はスイッチング電圧を意味す
る。図４に示されるように、平均スイッチング周波数は
３．６ｋＨｚであり、おおよそ７回に１回、指令が出て
いることになる。
【００３５】計算例２ 次に１００Ｖ，５０Ｈｚの系統から受電するｄ．ｃ．１
８０Ｖ，２００Ｗの整流器とし、主回路及びＰＷＭ制御
法については計算例１と同一とする。この場合、直流電
圧制御法を組み込むものとし、直流側のコンデンサより
ＣD は公知の手法により、ＣD ＝５００μＦ（直流電圧
変動が２％以内となる目標から）とする。
８０Ｖ，２００Ｗの整流器とし、主回路及びＰＷＭ制御
法については計算例１と同一とする。この場合、直流電
圧制御法を組み込むものとし、直流側のコンデンサより
ＣD は公知の手法により、ＣD ＝５００μＦ（直流電圧
変動が２％以内となる目標から）とする。
【００３６】電流指令ｊ(t) は（６）式とし、Ｋ＝０．
０５，Ｔ1 ＝２ｍｓ，Ｔ2 ＝２ｍｓとする。なお、ＶD
は前記したように１８０［Ｖ］である。
０５，Ｔ1 ＝２ｍｓ，Ｔ2 ＝２ｍｓとする。なお、ＶD
は前記したように１８０［Ｖ］である。
【数７】
【００３７】図５は直流電圧が１８０Ｖで運転中に、直
流負荷が定格の２００Ｗから、１／２０の１０Ｗへ急変
した場合の連系点電流，電圧，直流電圧の変化を、直流
負荷電力の変化と共にシミュレーションした図であり、
横軸に時間［ｍｓ］を、縦軸に電圧［Ｖ］をとって示し
たものである。
流負荷が定格の２００Ｗから、１／２０の１０Ｗへ急変
した場合の連系点電流，電圧，直流電圧の変化を、直流
負荷電力の変化と共にシミュレーションした図であり、
横軸に時間［ｍｓ］を、縦軸に電圧［Ｖ］をとって示し
たものである。
【００３８】図５からわかるように、時間が４０ｍｓ時
点で直流電力２００Ｗから１０Ｗに瞬時に１／２０に減
少しても、直流電圧はほゞ一定に保たれており、又、入
力交流電流波形もほゞ正弦波に保たれていることがわか
る。そして制御は直流側，交流側ともに極めて安定して
いる。
点で直流電力２００Ｗから１０Ｗに瞬時に１／２０に減
少しても、直流電圧はほゞ一定に保たれており、又、入
力交流電流波形もほゞ正弦波に保たれていることがわか
る。そして制御は直流側，交流側ともに極めて安定して
いる。
【００３９】上記各計算例及び計算機によるシミュレー
ションに示されるように、その理論値とシミュレーショ
ンがほとんど一致していることがわかる。従って本発明
は既に説明した資源エネルギー庁の高調波ガイドライン
に沿ったものであり、極めて有用であることが証明でき
た。
ションに示されるように、その理論値とシミュレーショ
ンがほとんど一致していることがわかる。従って本発明
は既に説明した資源エネルギー庁の高調波ガイドライン
に沿ったものであり、極めて有用であることが証明でき
た。
【００４０】上記実施の形態では一定サンプリング周期
のディジタル制御として説明したが、これに限定される
ものではなく、アナログ方式であってもよい。この場
合、三角波などのキャリア波との比較により、表１のス
イッチングアルゴリズムを実行すればよい。
のディジタル制御として説明したが、これに限定される
ものではなく、アナログ方式であってもよい。この場
合、三角波などのキャリア波との比較により、表１のス
イッチングアルゴリズムを実行すればよい。
【００４１】図６はアナログ方式の実施の形態を示す構
成図である。図６において、６１は第１の比較器で電流
誤差Δ(t) を作成する。即ち、実交流電流ｉP (t) と目
標関数（指令電流）ｊ(t) とから電流誤差Δ(t) を作成
する。６２は第２の比較器で前記目標関数の符号ｊ(t)
≧０か、ｊ(t) ＜０かを判断する。
成図である。図６において、６１は第１の比較器で電流
誤差Δ(t) を作成する。即ち、実交流電流ｉP (t) と目
標関数（指令電流）ｊ(t) とから電流誤差Δ(t) を作成
する。６２は第２の比較器で前記目標関数の符号ｊ(t)
≧０か、ｊ(t) ＜０かを判断する。
【００４２】６３は第３の比較器で第１の比較器からの
電流誤差Δ(t) を入力すると共に、キャリア発生器から
の三角波などを入力する。６４は第４の比較器で第１の
比較器６１からのΔ(t) とキャリア発生器からの三角波
などを入力する。なお、６５はＮＯＴ回路である。
電流誤差Δ(t) を入力すると共に、キャリア発生器から
の三角波などを入力する。６４は第４の比較器で第１の
比較器６１からのΔ(t) とキャリア発生器からの三角波
などを入力する。なお、６５はＮＯＴ回路である。
【００４３】なお、Ｘゲートは第２の比較器６２からの
入力と第３の比較器６３からの入力とが導入され、Δ
(t) ≦キャリア波、かつｊ(t) ≧０のときにＯＮ指令と
し、それ以外ではＸゲートはＯＦＦである。又、Ｙゲー
トは第２の比較器６２の反転出力と第４の比較器６４の
入力とが導入され、Δ(t) ＞キャリア波、かつｊ(t) ＜
０の時にＯＮ指令とし、それ以外ではＹゲートはＯＦＦ
である。
入力と第３の比較器６３からの入力とが導入され、Δ
(t) ≦キャリア波、かつｊ(t) ≧０のときにＯＮ指令と
し、それ以外ではＸゲートはＯＦＦである。又、Ｙゲー
トは第２の比較器６２の反転出力と第４の比較器６４の
入力とが導入され、Δ(t) ＞キャリア波、かつｊ(t) ＜
０の時にＯＮ指令とし、それ以外ではＹゲートはＯＦＦ
である。
【００４４】上記したように図６に示すアナログ方式に
よっても前記した混合ブリッジの主要素に対して動作指
令を出すことができて、作動することは当然であり、
Ｘ，Ｙゲートの構成（混合ブリッジ）は省略している。
よっても前記した混合ブリッジの主要素に対して動作指
令を出すことができて、作動することは当然であり、
Ｘ，Ｙゲートの構成（混合ブリッジ）は省略している。
【００４５】更に本実施の形態で示した目標関数ｊ(t)
の作成方法は混合ブリッジの主回路に対してのみ適用さ
れるものではなく、一般のフルブリッジ構成の整流回路
においても適用されるものである。ここではフルブリッ
ジそのものは公知のものであるため詳細説明は省略し
た。
の作成方法は混合ブリッジの主回路に対してのみ適用さ
れるものではなく、一般のフルブリッジ構成の整流回路
においても適用されるものである。ここではフルブリッ
ジそのものは公知のものであるため詳細説明は省略し
た。
【００４６】なお、上記した整流回路は家電製品の電源
回路（ＴＶ，エアコンなど）、通信用電源，単相ＵＰＳ
（Ｕｎｉｎｔｅｒｕｐｔｉｖｅ Ｐｏｗｅｒ Ｓｏｕｒ
ｃｅ）の入力コンバータ，その他各種直流電源装置など
の広汎な用途に適用が可能である。
回路（ＴＶ，エアコンなど）、通信用電源，単相ＵＰＳ
（Ｕｎｉｎｔｅｒｕｐｔｉｖｅ Ｐｏｗｅｒ Ｓｏｕｒ
ｃｅ）の入力コンバータ，その他各種直流電源装置など
の広汎な用途に適用が可能である。
【００４７】
【発明の効果】以上説明したように、本発明によれば混
合ブリッジを用いた単相整流回路においても十分目標追
従誤差幅内に入る制御方式を提供でき、特に家電製品に
適用して効果がある。
合ブリッジを用いた単相整流回路においても十分目標追
従誤差幅内に入る制御方式を提供でき、特に家電製品に
適用して効果がある。
【図１】本発明による正弦波入力単相整流回路の定サン
プリング型電流制御方式の実施の形態を示す構成図。
プリング型電流制御方式の実施の形態を示す構成図。
【図２】直流電圧を制御するための目標関数を作成する
ブロック図。
ブロック図。
【図３】連系点電流が目標関数に追従している状態を示
す計算機によるシミュレーション図。
す計算機によるシミュレーション図。
【図４】ゲート指令を示す図。
【図５】直流負荷電力が急変したときの連系点電流，電
圧，直流電圧の変化を示す図。
圧，直流電圧の変化を示す図。
【図６】アナログ方式の実施の形態を示す構成図。
【図７】混合ブリッジを用いた従来装置を説明する図。
１ パルス幅変調器 ２ パルス発生器 ６１〜６４ 比較器
フロントページの続き (56)参考文献 特開 平７−7950（ＪＰ，Ａ) 特開 平８−256479（ＪＰ，Ａ) 特開 平８−298774（ＪＰ，Ａ) 大西徳生、萩原茂教，ハーフブリッジ 型ＰＷＭコンバータのキャパした容量低 減，電気関係学会論文Ｄ，日本，電気関 係学会，115／２，174−175 大島正明、斉藤亮治、宇敷修一、山口 達史、高野誠治，能動スイッチ数を２と する定サンプル型単相正弦波入力整流回 路，電気学会論文誌Ｄ，日本，電気関係 学会，119／７，958−969 (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/219
Claims (1)
- 【請求項１】 ２個のスイッチング素子と２個のダイオ
ードとからなる単相整流回路であって、交流電流が必ず
どちらか１つのスイッチング素子のみを通過するように
構成された混合ブリッジと、前記単相交流系統と前記混
合ブリッジとを接続する連系点の交流電流値を、予め決
められた一定サンプリング周期毎に検出して、正弦波電
流指令値による目標関数との電流誤差を求め、電流の符
号と前記電流誤差の大きさとスイッチングのキャリア信
号又はサンプリング信号とを比較した結果をもとに前記
混合ブリッジのスイッチングモードを決めることを特徴
とする正弦波入力単相整流回路の定サンプリング型電流
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15163497A JP3248859B2 (ja) | 1997-05-26 | 1997-05-26 | 正弦波入力単相整流回路の定サンプリング型電流制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15163497A JP3248859B2 (ja) | 1997-05-26 | 1997-05-26 | 正弦波入力単相整流回路の定サンプリング型電流制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10337034A JPH10337034A (ja) | 1998-12-18 |
| JP3248859B2 true JP3248859B2 (ja) | 2002-01-21 |
Family
ID=15522841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15163497A Expired - Lifetime JP3248859B2 (ja) | 1997-05-26 | 1997-05-26 | 正弦波入力単相整流回路の定サンプリング型電流制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3248859B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001073933A1 (fr) | 2000-03-27 | 2001-10-04 | Mitsubishi Denki Kabushiki Kaisha | Convertisseur a une seule phase, convertisseur et dispositif pour cycle de refrigeration |
| JP4290085B2 (ja) | 2004-07-09 | 2009-07-01 | 三洋電機株式会社 | 電源回路 |
-
1997
- 1997-05-26 JP JP15163497A patent/JP3248859B2/ja not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| 大島正明、斉藤亮治、宇敷修一、山口達史、高野誠治，能動スイッチ数を２とする定サンプル型単相正弦波入力整流回路，電気学会論文誌Ｄ，日本，電気関係学会，１１９／７，９５８−９６９ |
| 大西徳生、萩原茂教，ハーフブリッジ型ＰＷＭコンバータのキャパした容量低減，電気関係学会論文Ｄ，日本，電気関係学会，１１５／２，１７４−１７５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10337034A (ja) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Fang et al. | Single-phase Z-source PWM ac-ac converters | |
| Qi et al. | Cell-by-cell-based finite-control-set model predictive control for a single-phase cascaded H-bridge rectifier | |
| KR102009509B1 (ko) | 3상 인버터의 옵셋 전압 생성 장치 및 방법 | |
| JP5939096B2 (ja) | 電力変換装置 | |
| US5610806A (en) | Pulse width modulation method for driving three phase power inverter/converter switches with balanced discontinuous phase commands | |
| JP2008092651A (ja) | 電力変換装置および電力変換システム | |
| KR20160122922A (ko) | 3상 인버터의 옵셋 전압 생성 장치 및 방법 | |
| Xu et al. | Model predictive control for a hybrid multilevel converter with different voltage ratios | |
| WO2017208639A1 (ja) | 双方向絶縁型ｄｃ／ｄｃコンバータおよびスマートネットワーク | |
| JP2010063326A (ja) | 電力変換装置 | |
| Xiao et al. | Active power decoupling method based on dual buck circuit with model predictive control | |
| JP3248859B2 (ja) | 正弦波入力単相整流回路の定サンプリング型電流制御方式 | |
| JPH07322634A (ja) | インバータ制御方法及びインバータ装置 | |
| WO2024065280A1 (zh) | 多电平变换电路、功率变换器和电力系统 | |
| Pires et al. | Three-phase T-type qZ source inverter with control current associated to a vectorial modulator for photovoltaic applications | |
| Pratomo et al. | Design and Implementation of One-Leg and PI Control Single-Phase H-Bridge Current Regulated Inverter | |
| Oh et al. | Three phase three-level PWM switched voltage source inverter with zero neutral point potential | |
| Zhang et al. | A PI controller with current feedforward to improve the steady-state error performance for a current controlled direct matrix converter | |
| Li et al. | A harmonic constrained minimum energy controller for a single-phase grid-tied inverter using model predictive control | |
| JPH06332554A (ja) | 太陽光発電システムの制御方法 | |
| Si et al. | Control strategy and simulation of a modular multilevel converter (MMC) based pump-back system for variable speed drive application | |
| Mahmoudi et al. | Modulated model predictive control of three level flying capacitor buck converter | |
| Renaudineau et al. | Single-phase dual-mode time-sharing PV string inverter | |
| Gargoom et al. | Voltage and frequency stabilizer based on fuzzy logic control for three-level NPC converters in stand-alone wind energy systems | |
| Singh et al. | Modifted Cost Function based Switching Frequency Reduction Analysis for Finite State-MPC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |