JP7326762B2 - 半導体モジュールおよび駆動回路 - Google Patents

Description

本発明は、インバータ装置などの電力変換装置に用いられる半導体スイッチング素子の過電流保護技術に係り、特に半導体スイッチング素子に流れる過電流を精度良く検出する半導体モジュール、および半導体スイッチング素子を駆動する駆動回路に関する。

一般に、インバータ装置などの電力変換装置では、半導体スイッチング素子に流れる過電流を検出して該半導体スイッチング素子のオン駆動を停止させる過電流保護回路が設けられている。この過電流保護回路は、過電流状態検出時に電力変換装置に接続された負荷、並びに半導体スイッチング素子を過電流から保護する役割を担う。ちなみに、半導体スイッチング素子は、例えば高耐圧のＩＧＢＴやＭＯＳ-ＦＥＴからなる。

過電流検出回路は、例えば半導体スイッチング素子に一体に組み込まれた電流検出素子（センス端子）から出力される該半導体スイッチング素子の主電流に比例したセンス電流を、電流検出抵抗を介して電圧値（センス電圧）に変換し、この電圧値と所定の参照電圧値とを比較して半導体スイッチング素子に流れる主電流が過電流状態にあることを検出する比較器を備えて構成される。そして、過電流検出回路は過電流状態を検出すると、半導体スイッチング素子を駆動する駆動回路を停止させる過電流保護動作を実行する。

従来、この過電流状態の検出精度を高めて誤動作を防止する技術が提案されている。例えば、特許文献１では、図７に示すように、センス端子ＴＳから出力されるセンス電流をもとに生成されたセンス電圧Ｖｓに発生するノイズによって、誤って過電流保護動作が実行される懸念がある。このような誤動作を防止するため、半導体スイッチング素子のコレクタ-エミッタ間電圧Ｖｃｅの変化量を検出し、当該電圧の変化量Ｖｃｓと所定の閾値電圧Ｖｒｅｆ２とを比較している。電圧の変化量Ｖｃｓが閾値電圧Ｖｒｅｆ２を超えた場合にＨレベル（ハイレベル）になる電圧変化検知用の比較器ＣＯＭＰ２を設けている。この比較器ＣＯＭＰ２は、従来の過電流状態検出用の比較器ＣＯＭＰ１とは別に設けられている。そして、両比較器ＣＯＭＰ１，ＣＯＭＰ２の出力のＡＮＤ条件によって過電流異常を検知して過電流保護動作を実行する駆動回路が開示されている。

しかしながら、過電流異常の場合、図８に示すように、従来の過電流状態を検出する比較器ＣＯＭＰ１によって過電流状態を検出するタイミングＴ0の付近では、コレクタ-エミッタ間電圧Ｖｃｅはほぼフラットな状態で推移し、急峻な変化は生じない。なお、図８中、タイミングＴ0より後にコレクタ-エミッタ間電圧Ｖｃｅが立ち上がっているが、これはタイミングＴ0において、比較器ＣＯＭＰ１による従来の過電流保護動作により、半導体スイッチ素子のゲート信号をオフにしたために生じたものである。したがって、タイミングＴ0付近あるいはそれより前の本来の検出タイミング、すなわち図８中符号Ａで示した丸印の範囲で、コレクタ-エミッタ間電圧Ｖｃｅの僅かな変化量Ｖｃｓを捉えて、過電流保護動作を実行するのは簡単ではない。特に過電流異常時のコレクタ電流Ｉｃを抑えるために過電流状態の検出タイミングを速めようとすると、図９に示すようにコレクタ-エミッタ間電圧Ｖｃｅは、図中符号Ａの範囲に示すように図８に比べてさらにフラットな状態になる。なお、図８，９は後述の図６に相当するものから関連信号を抜粋したものであり、図９は図１に示すコンデンサＣ１の静電容量値を小さくした場合の図である。

以上のごとく、特許文献１の技術を用いて過電流異常の検出を行う場合は、微分回路の時定数（図７のコンデンサＣ０，抵抗Ｒ０の値）の選択が極めて難しいという問題がある。

また、半導体スイッチング素子のセンス端子から出力されるセンス電流を用いて主電流の過電流状態を検知する場合、センス電流は主電流に必ずしも比例するものではなく、図１０に示すような特性を有することを考慮する必要がある。すなわち、センス電流（図１０ではセンス電圧Ｖｓ）と主電流Ｉｃとの比は全ての動作期間において一定ではなく、たとえば半導体スイッチング素子のターンオン直後の逆回復期間やミラー期間中は、センス電流が設計値（ミラー期間後の安定状態におけるセンス電流値）よりも大きな値となる。この期間中のセンス電流は設計値の２～３倍になることがある。このため、通常動作において過電流異常を誤検出しないように、半導体スイッチング素子のターンオン後、ミラー期間が経過し、センス電流が安定するまでは過電流異常を検出しないいわゆるブランキング期間を設けるなどの対応が必要となる。しかしながら、ブランキング期間を設けると通常動作時の誤検出は回避できるものの、過電流異常の検出が遅くなるという問題がある。

特開２００２－０８４１７３号

本発明は、上述のかかる事情に鑑みてなされたものであり、その目的は、上記のような長いブランキング期間を設けることなく、半導体スイッチング素子の過電流異常を迅速かつ精度良く検出することのできる半導体モジュールおよび駆動回路を提供することを目的とする。

上記目的を達成するため、本発明の半導体モジュールにおいては、
第１の主電極端子、第２の主電極端子、制御電極端子、および前記第１の主電極端子と前記第２の主電極端子との間に流れる電流に応じたセンス電流を出力するセンス端子を備え、前記制御電極端子に加えられる駆動信号の電圧に応じて前記第１の主電極端子と前記第２の主電極端子との間に流れる電流を制御する半導体スイッチング素子と、
通常動作中における入力信号に同期して前記駆動信号を生成し、該駆動信号により前記半導体スイッチング素子をオン・オフ制御するドライブ回路と、
ダイオードと第１のコンデンサを備える外部回路であって、前記ダイオードのカソードは前記第１の主電極端子に接続され、前記ダイオードのアノードは前記第１のコンデンサの一方の端子に接続され、前記第１のコンデンサの他方の端子は前記第２の主電極端子および基準電位に接続された外部回路と、
前記第１のコンデンサの前記一方の端子に接続され、前記入力信号に同期して前記第１のコンデンサの充電を行う充電回路と、
前記第１のコンデンサの充電電圧の値に基づいて、前記半導体スイッチング素子の前記第１の主電極端子と前記第２の主電極端子との間の電圧が不飽和電圧状態にあることを検出して不飽和電圧状態検出信号を出力する不飽和電圧検出回路と、
前記センス端子から出力されるセンス電流を電圧に変換してセンス電圧信号を出力するセンス電圧生成回路と、
前記センス電圧信号に基づいて、前記半導体スイッチング素子の前記第１の主電極端子と前記第２の主電極端子との間に流れる電流が過電流状態にあることを検出して過電流状態検出信号を出力する電流センス回路と、
前記入力信号がオン状態のときに、前記不飽和電圧検出回路から前記不飽和電圧状態検出信号が出力され、かつ前記電流センス回路から前記過電流状態検出信号が出力された場合に、遅延回路により前記第１のコンデンサの充電開始タイミングを遅延させて過電流保護信号を出力する遮断制御回路と、を備え、
前記ドライブ回路は、当該過電流保護信号に基づいて、前記駆動信号をオフにすることを特徴とする。

本発明では、電流センス回路と不飽和電圧検出回路の２つの回路の検出結果によって、過電流保護が必要か否かを決定する。半導体スイッチング素子の正常動作時は、ターンオンしたとき、通常は逆回復期間の開始時点付近では飽和電圧になる。この特性を利用して上記構成の外部回路のコンデンサを半導体スイッチのターンオンによって充電開始すると共に、充電された電荷はダイオードを介して半導体スイッチング素子側に速やかに逃がすようにする。これにより、不飽和電圧検出回路は、通常動作時は入力信号がオンになった直後は一旦不飽和電圧状態を検出するものの、半導体スイッチング素子の主電極間の電圧降下に伴ってすぐに不飽和電圧状態の不検出状態になる。一方、センス電流を用いた電流センス回路は、概略逆回復期間中に主電流との比例状態から逸脱して大きく立ち上がるセンス電圧によって過電流状態を検出する。したがって、電流センス回路によって過電流状態が検出されたときに、不飽和電圧検出回路が不飽和電圧状態を検出していなければ正常（過電流保護動作は不要）、不飽和電圧検出回路が不飽和電圧状態を検出していれば過電流異常（過電流保護動作が必要）と判定することにより、迅速にかつ精度良く過電流異常を検出することができる。

電流センス回路による過電流状態の検出タイミングと、不飽和電圧検出回路による不飽和電圧状態の検出／不検出のタイミングの調整は、外部回路のコンデンサの静電容量や充電電流の調整によって行うこともできるが、センス電圧生成回路と電流センス回路との間に、抵抗と第２のコンデンサを有するＣＲフィルタ回路を挿入し、このＣＲ時定数によって電流センス回路の過電流常態の検出タイミングを一定時間遅延させるようにしても良い。これにより、半導体スイッチング素子の正常動作時において、入力信号がオンになったとき、不飽和電圧検出回路が不飽和電圧状態の検出状態から不検出状態に変化した後に、電流センス回路が過電流状態を検出するように調整でき、センス電圧信号がノイズに強くなるのみならず、正常動作時での過電流異常の誤検出を確実に回避することができる。

なお、前記不飽和電圧検出回路は、前記第１のコンデンサの充電電圧の値と第１の基準電圧値とを比較して、前記第１のコンデンサの充電電圧の値の方が前記第１の基準電圧値よりも高いときに、前記半導体スイッチング素子の前記第１の主電極端子と前記第２の主電極端子との間の電圧は不飽和電圧状態であることを示す不飽和電圧状態検出信号を出力する比較器によって実現することができる。

また、前記電流センス回路は、前記ＣＲフィルタ回路から入力される遅延された前記センス電圧信号の値と第２の基準電圧値とを比較して、当該センス電圧信号の値の方が前記第２の基準電圧値よりも高いときに、前記半導体スイッチング素子の前記第１の主電極端子と前記第２の主電極端子との間に流れる電流が過電流状態であることを示す過電流状態検出信号を出力する比較器によって実現することができる。

この第１の基準電圧値は、半導体スイッチング素子の主電極間の飽和電圧値とダイオードの順方向降下電圧値の合計値よりも大きな値とする。第２の基準電圧値は、一般に半導体スイッチング素子の性能や負荷の仕様等によって過電流異常とされる値に設定される。

また、前記遮断制御回路は、不飽和電圧状態検出信号および過電流状態検出信号が共に出力されたときにセットされ、前記入力信号がオフのときにリセットされるラッチ回路を備え、当該ラッチ回路がセットされたときに前記過電流保護信号を出力する。

特に、前記充電回路は、前記第１のコンデンサの前記一方の端子と基準電位との間に介挿されたスイッチを備え、当該スイッチは、前記入力信号がオフ状態のとき、または前記ラッチ回路がセットされ前記過電流保護信号が出力されているときに導通状態となって前記第１のコンデンサに蓄積された電荷を放電し、前記入力信号がオン状態のときに非導通状態となって前記第１のコンデンサを充電することを特徴とする。

なお、前記ダイオードに並列に接続された第３のコンデンサを装着するようにしても良い。この第３のコンデンサは、前記半導体スイッチング素子の正常動作時において、前記入力信号がオンになったときに前記不飽和電圧検出回路が不飽和電圧状態の検出状態から不検出状態への変化のタイミングを速める役割を担う。

上記目的を達成するため、本発明に係わる駆動回路は、
第１の主電極端子、第２の主電極端子、制御電極端子、および前記第１の主電極端子と前記第２の主電極端子との間に流れる電流に応じたセンス電流を出力するセンス端子を備えた半導体スイッチング素子の前記制御電極端子に印加して前記第１の主電極端子と前記第２の主電極端子との間に流れる電流を制御するための駆動信号を出力する駆動回路であって、
通常動作中における入力信号に同期して前記駆動信号を生成し、該駆動信号により前記半導体スイッチング素子をオン・オフ制御するドライブ回路と、
ダイオードとコンデンサを備え、前記ダイオードのカソードは前記第１の主電極端子に接続され、前記ダイオードのアノードは前記コンデンサの一方の端子および充電回路に接続され、前記コンデンサの他方の端子は前記第２の主電極端子および基準電位に接続された外部回路の前記ダイオードのアノードと電気的に接続するためのＤｅｓａｔ端子と、
当該Ｄｅｓａｔ端子と基準電位との間に介挿され、前記コンデンサの充放電を行うためのスイッチと、
前記コンデンサの充電電圧の値に基づいて、前記半導体スイッチング素子の前記第１の主電極端子と前記第２の主電極端子との間の電圧が不飽和電圧状態にあることを検出して不飽和電圧状態検出信号を出力する不飽和電圧検出回路と、
前記センス電流をもとに生成されたセンス電圧信号に基づいて、前記半導体スイッチング素子の前記第１の主電極端子と前記第２の主電極端子間に流れる電流が過電流状態にあることを検出して過電流状態検出信号を出力する電流センス回路と、
前記入力信号がオン状態のときに、前記不飽和電圧検出回路から前記不飽和電圧状態検出信号が出力され、かつ前記電流センス回路から前記過電流状態検出信号が出力された場合に、遅延回路により前記コンデンサの充電開始タイミングを遅延させて過電流保護信号を出力する遮断制御回路と、を備え、
前記スイッチは、前記入力信号がオフ状態のとき、または前記過電流保護信号が出力されているときに導通状態となって前記コンデンサに蓄積された電荷を放電し、前記入力信号がオン状態のときに非導通状態となって前記充電回路により前記コンデンサを充電させ、前記ドライブ回路は、前記過電流保護信号に基づいて、前記駆動信号をオフにすることを特徴とする。この駆動回路は、高集積化した回路として実現することができる。

以上の如く、本発明によれば、電流センス回路が過電流状態を検知した時点において、不飽和電圧検出回路の検出結果に基づいて、過電流異常か否かを判定するので、従来のような長いブランキング期間を設けることなく、半導体スイッチング素子の過電流異常を迅速かつ精度良く検出することが可能となる。

本発明の実施の形態による半導体モジュールおよび駆動回路のブロック図である。 図１の他の実施例による半導体モジュールおよび駆動回路のブロック図である。 本発明回路の通常動作時の動作波形を示す図である。 ゲート抵抗が１Ω、ゲート、エミッタ間にコンデンサ２７ｎＦのときの波形図である。 ゲート抵抗が４７Ω、ゲート、エミッタ間にコンデンサ２７ｎＦのときの波形図である。 対向のＩＧＢＴが既にショートしている状態から、他方のＩＧＢＴがターンオンした場合の波形図である。 従来の過電流保護回路の回路図である。 図７の効果の説明図である。 図７の他の条件による効果の説明図である。 一般的な主電流とセンス電流との関係の説明図である。

以下に本発明に係る半導体モジュールおよび駆動回路の実施の形態を図１に基づいて説明する。なお、本実施の形態では、半導体スイッチング素子としてＩＧＢＴを例に説明するが、ＭＯＳ－ＦＥＴ等にも適用可能である。

（構成）
図１において、本実施の形態による半導体モジュール１は、半導体スイッチング素子であるＩＧＢＴ２を備える。このＩＧＢＴ２には、フリーホイールダイオード（ＦＷＤ）がＩＧＢＴ２のコレクタ-エミッタ間に逆並列に接続される。ＩＧＢＴ２には、コレクタ電流に応じたセンス電流を出力するセンス端子ＴＳが設けられる。

半導体モジュール１は、さらにＩＧＢＴ２を駆動するための駆動回路１０を備える。ＩＧＢＴ２のコレクタには、高耐圧ダイオードＤ１のカソードが接続され、高耐圧ダイオードＤ１のアノードは、コンデンサＣ１の一端および駆動回路１０のＤｅｓａｔ端子に接続される。コンデンサＣ１の他端は、ＩＧＢＴ２のエミッタおよび駆動回路１０の基準電位（図１ではＧＮＤ端子として例示）に接続される。この高耐圧ダイオードＤ１とコンデンサＣ１は、外部回路３を構成する。

ＩＧＢＴ２のセンス端子ＴＳは、直列に接続された分圧抵抗Ｒｓ１，Ｒｓ２を介して基準電位に接続される。この分圧抵抗Ｒｓ１，Ｒｓ２の接続点は抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端はコンデンサＣ２の一端に接続されると共に、駆動回路のＩsense端子に接続される。コンデンサＣ２の他端は基準電位に接続される。

分圧抵抗Ｒｓ１，Ｒｓ２は、ＩＧＢＴのセンス端子から出力されるセンス電流をもとにその接続点でセンス電圧信号Ｖｓを発生させる回路であり、センス電圧生成回路４を形成する。抵抗Ｒ２およびコンデンサＣ２は、センス電圧信号Ｖｓを一定時間遅延させて駆動回路１０のＩsense端子へ出力する、いわゆる積分回路を構成するＣＲフィルタ回路５を形成する。

駆動回路１０のＶＤＤ端子には、電源ＶＤＤが接続される。本実施の形態では、駆動回路１０に内蔵する定電流源１１ｂによってＶＤＤ端子を介して供給される電力から定電流を発生させる。この定電流源１１ｂの出力は、コンパレータ１（１２ａ）の正入力端子に接続されると共に、Ｄｅｓａｔ端子を介してコンデンサＣ１に供給される。

定電流源１１ｂの出力は、またＮチャンネルＭＯＳＦＥＴ１１ａのドレインに接続され、ＮチャンネルＭＯＳＦＥＴ１１ａのソースは基準電位に接続される。
コンパレータ１（１２ａ）の負入力端子には、閾値電圧Ｖｒｅｆ１が印加される。この閾値電圧Ｖｒｅｆ１は、電源電圧ＶＤＤの８割程度にするのが好ましい。

一方、コンパレータ２（１３ａ）の正入力端子はＩsense端子に接続され、センス電圧信号ＶｓがＣＲフィルタ回路５を介して印加される。コンパレータ２（１３ａ）の負入力端子には、閾値電圧Ｖｒｅｆ２が印加される。

コンパレータ１（１２ａ）およびコンパレータ２（１３ａ）の出力端子は、それぞれＮＡＮＤ回路１４ｃの入力端子に接続され、ＮＡＮＤ回路１４ｃの出力端子は、ＮＯＴ回路１４ｄを介してＨｉｇｈ時遅延回路１（１４ｅ）の入力端子に接続される。このＨｉｇｈ時遅延回路は、入力信号がＨレベルのときのみ一定時間その信号を遅延させて出力する機能を有する。すなわち、Ｈｉｇｈ時遅延回路は入力信号がＨレベルになりその状態が一定時間継続したときに出力がＨレベルになる。入力信号がＬレベルのときは、遅延させずにそのままＬレベルを出力する。このＨｉｇｈ時遅延回路の出力はラッチ回路１４ｆのセット入力（図中のＳ）になる。ラッチ回路１４ｆは例えばＲＳフリップフロップで実現することができる。

一方、外部から入力されるＩＧＢＴ２を制御するための入力信号ＩＮは、ＮＯＴ回路１４ｂ、Ｈｉｇｈ時遅延回路２（１４ａ）、およびドライブ回路１５の入力となる。ＮＯＴ回路１４ｂの出力はラッチ回路１４ｆのリセット入力（図中のＲ）になる。ラッチ回路１４ｆのＱ出力は、過電流保護信号としてＮＯＴ回路１４ｇを介してＮＡＮＤ回路１４ｈの入力端子に接続される。一方、ＮＡＮＤ回路１４ｈの他の入力端子にはＨｉｇｈ時遅延回路２（１４ａ）の出力端子が接続され、ＮＡＮＤ回路１４ｈの出力端子は、ＮチャンネルＭＯＳＦＥＴ１１ａのゲートに接続される。

ドライブ回路１５は、入力信号ＩＮをもとにＩＧＢＴ２を駆動する駆動信号を生成し、ＯＵＴ端子を介してその駆動信号をＩＧＢＴ２のゲートに供給する。このドライブ回路１５は、ラッチ回路のＱ出力がＨレベルすなわち過電流保護信号が有効になったことを検知すると、駆動信号の電圧を低下させてＩＧＢＴ２を緩やかにオフする、いわゆるソフトシャットダウン機能を有する。ソフトシャットダウン機能については、例えば特開２０１５－２０１９８０号に記載されている技術を用いることができる。

上記の構成において、コンパレータ１（１２ａ）は、ＩＧＢＴ２のコレクタ-エミッタ間電圧Ｖｃｅが不飽和電圧（定格内のコレクタ電流に対するコレクタ-エミッタ間電圧Ｖｃｅより高い電圧）状態にあることを検出して不飽和電圧状態検出信号を出力する不飽和電圧検出回路１２として機能する。、コンパレータ２（１３ａ）は、ＩＧＢＴ２のコレクタ電流Ｉｃが過電流状態にあることを検出して過電流状態検出信号を出力する電流センス回路１３として機能する。

また、各素子１４ａ～１４ｈは、入力信号ＩＮ、および不飽和電圧検出回路１２と電流センス回路１３の出力に基づいて、ＩＧＢＴ２に過電流異常が発生していることを検知しする。また、各素子１４ａ～１４ｈは、過電流保護信号をドライブ回路１５に出力することによって過電流保護動作を実行させる遮断制御回路１４として機能する。

（機能概要）
以上、本実施の形態による半導体モジュール１の構成は上述の如くであるが、その主な特徴は以下のとおりである。
（１）外付け部品に高耐圧ダイオードＤ１とコンデンサＣ１を接続することでＩＧＢＴ２のコレクタ-エミッタ間の不飽和電圧を検出する不飽和電圧検出回路１２を設けたこと。
（２）ＩＧＢＴ２のセンス電流出力端子ＴＳから出力された電流を抵抗によって電圧変換し、この生成した電圧値が閾値電圧Ｖｒｅｆ２を超えたことを検出する電流センス回路１３を設けたこと。
なお、過電流状態とは必ずしも過電流による異常発生（過電流異常）を意味するものではなく、センス電流が一定の値を超えたことを意味するものである。閾値電圧Ｖｒｅｆ２は実際に過電流異常を検出し得る値に設定される。
（３）不飽和電圧検出回路１２と電流センス回路１３の出力によって過電流異常を検出する遮断制御回路１４を設けたこと。

上記不飽和電圧検出回路１２においては、過電流状態になることによってコレクタ-エミッタ間電圧Ｖｃｅが上昇したとき、高耐圧ダイオードＤ１の逆耐圧の作用と、比較的大きな電流に設定した定電流源１１ｂによって、比較的小さな静電容量値の外付けコンデンサＣ１をすばやく充電する。このため、不飽和電圧検出回路１２は、コレクタ-エミッタ間の不飽和電圧状態をすばやく検出することができる。過電流状態検出の基準となる閾値電圧Ｖｒｅｆ１は、最大充電電圧（ＶＤＤ）に比較的近い電圧に設定し、外付けコンデンサＣ１が満充電状態から低下したことも素早く検出できるようにするのが好ましい。

遮断制御回路１４は、入力信号ＩＮがオン状態のときに、不飽和電圧検出回路１２が不飽和電圧状態を検出し、かつ電流センス回路１３が過電流状態を検出する場合に限り真の過電流異常が発生したと判断し、その後ある程度短く設定したＨｉｇｈ時遅延回路１（１４ｅ）の遅延時間をもってＩＧＢＴ２のゲートを強制ターンオフする機能を有する。これにより、ターンオン直後のブランキング時間の設定や大きな検出遅延を持たせることなく、過電流の不検出期間を従来よりも短くでき、かつ通常動作時においては過電流異常を誤検出しないようにすることが可能となる。なお、「入力信号ＩＮがオン状態」とは入力信号ＩＮがスイッチング素子（本実施の形態ではＩＧＢＴ）のオンを指示する状態になっていることを意味し、同様に「入力信号ＩＮがオフ状態」とは入力信号ＩＮがスイッチング素子のオフを指示する状態になっていることを意味する。

（動作）
図１において、充電回路１１を構成する定電流源１１ｂは、駆動回路１０に入力される電源ＶＤＤから作られ、コンデンサＣ１を充電する。このため、コンデンサＣ１の満充電電圧はＶＤＤ程度（本図では１６Ｖ）になる。閾値電圧Ｖｒｅｆ１はＶＤＤ電圧に比較的近い値に設定され、コンデンサＣ１が満充電状態から電圧低下したことを検出し易くすることが好ましい。コンデンサＣ１は、定電流源１１ｂの設定値にもよるが、Ｄｅｓａｔ端子電圧がＩＧＢＴ２のターンオン後、例えば５００ｎｓ程度までには閾値電圧Ｖｒｅｆ１を超えるような静電容量値にして、できる限り早い段階（逆回復期間より前）で不飽和電圧を検出できるように設定する。

通常動作時において、ＩＧＢＴ２がターンオンした直後のコレクタ-エミッタ間電圧がまだ高い正常な不飽和電圧状態においては、コレクタ-エミッタ間電圧がコンパレータ１（１２ａ）の閾値電圧Ｖｒｅｆ１より高ければ、コンデンサＣ１の充電電圧は、閾値電圧まで上昇する。するとコンパレータ１（１２ａ）の出力はＨレベルに反転する。ただし、一旦コンパレータ１（１２ａ）の出力がＨレベルになっても、その後コレクタ-エミッタ間電圧が低下して、Ｄｅｓａｔ端子電圧が閾値電圧Ｖｒｅｆ１以下まで低下するとコンパレータ１（１２ａ）の出力は再びＬレベル（ローレベル）に戻る。

図１の他の実施例を図２に示す。図１と図２の回路の違いは、Ｄｅｓａｔ端子のコンデンサＣ１の充電を駆動回路１０内の定電流源１１ｂで行うか、電源ＶＤＤから外付けの抵抗１１ｃを経由して行うかの違いのみである。図２の回路は図１の回路に比べて、外付け抵抗により調整範囲が広がるというメリットがある。

図３に、本発明回路の通常動作時の動作波形を示す。この図には、ゲート電圧Ｖｇｅ、コレクタ-エミッタ間電圧Ｖｃｅ、コレクタ電流Ｉｃ、Ｄｅｓａｔ端子電圧Ｖｄ、Ｉsense端子電圧Ｖｓ’の各波形が示されている。ターンオン直後は、まだコレクタ-エミッタ間電圧Ｖｃｅが高い期間である。このため、ターンオン後５００ｎｓ程度までにコンデンサＣ１は急速に充電される。このとき、Ｄｅｓａｔ端子電圧Ｖｄは、閾値電圧Ｖｒｅｆ１の１２．８Ｖ（本実施形態ではＶＤＤ値に対して０．８倍程度に設定）を超え、定電流源１１ｂのＶＤＤ電圧の１６Ｖ程度の状態になる。

その後、Ｄｅｓａｔ端子電圧Ｖｄは、ＩＧＢＴ２のコレクタ-エミッタ間電圧Ｖｃｅが低下し始めると、外付けの高耐圧ダイオードＤ１のアノード-カソード間の寄生容量Ｃ３によって、急激に低下させられる。なお、電圧Ｖｃｅの低下がある程度進むと高耐圧ダイオードＤ１が導通し、これによってもＤｅｓａｔ端子電圧Ｖｄの低下が進む。このとき、コンパレータ１（１２ａ）の閾値電圧Ｖｒｅｆ１は、上述したＶＤＤ電圧に近い値に設定されているため、Ｄｅｓａｔ端子電圧が閾値電圧Ｖｒｅｆ１より低下するとコンパレータ１（１２ａ）の出力はＬレベルに戻る。

ここで、コンデンサＣ１は、Ｄｅｓａｔ端子電圧Ｖｄをターンオン直後に素早く上昇させるために比較的小さい静電容量値に調整される。このため、Ｄｅｓａｔ端子電圧Ｖｄはコレクタ-エミッタ間電圧Ｖｃｅの低下の影響も受けやすい。すなわち、コレクタ-エミッタ間電圧Ｖｃｅが低下するとＤｅｓａｔ端子電圧Ｖｄもそれに追従して速やかに低下する。なお、高耐圧ダイオードＤ１と並列に高耐圧コンデンサを接続することによって、Ｄｅｓａｔ端子電圧Ｖｄの追従をさらに速めることができる。

次に、過電流状態検出機能について説明する。図１に示す如く、本実施の形態ではＩＧＢＴ２などの半導体スイッチング素子内に主電流に対して所定の割合で電流を分流する素子を内蔵して、その分流電流を出力する電流センス出力端子ＴＳを有しているモジュールを使用する。そして、電流センス出力端子ＴＳから出力された電流を抵抗Ｒｓ１，Ｒｓ２によって電圧変換して生成されたセンス電圧Ｖｓを、ＣＲフィルタ回路５を介して駆動回路１０のＩsense端子に入力する。ＣＲフィルタ回路５は、センス電圧信号に重畳するノイズを除去する効果がある。また、ＣＲフィルタ回路５は、時定数（Ｒ２，Ｃ２の値）によって過電流状態の検出タイミングを調整することもできる。

Ｉsense端子に入力された電圧Ｖｓ’は、駆動回路１０のコンパレータ２（１３ａ）によって閾値電圧Ｖｒｅｆ２と比較される。電流センス回路１３も不飽和電圧検出回路１２と同様に、コンパレータ２（１３ａ）の出力がＨレベルに反転しても、Ｉsense端子電圧Ｖｓ’がコンパレータ２（１３ａ）の閾値電圧Ｖｒｅｆ２以下に低下すれコンパレータ２（１３ａ）の出力は再びＬレベルに戻る。

本駆動回路１０の通常時の動作としては、図３に示すように、ＩＧＢＴ２がターンオンして逆回復時のコレクタ電流Ｉｃがピークになるまでは、その電圧波形に合わせて、Ｉsense端子電圧Ｖｓ’の波形もピークを迎えている。ここでＩsense端子のＣＲフィルタ回路５の時定数を調整することによって実際のコレクタ電流Ｉｃの波形に対して、Ｉsense端子電圧Ｖｓ’の波形を任意の時間遅れた波形にすることもできる。

次にコレクタ電流Ｉｃが所定の出力電流（図３では８００Ａ）に落ち着く期間であるミラー期間に入ると、一旦Ｉsense端子電圧Ｖｓ’の波形も一定になる。このとき、電流分流比は高い状態にある。その後、分流比が設計値（本来の分流比）に戻ることによってＩsense端子電圧Ｖｓ’も低下して一定レベルに落ち着く。

次に、コンパレータ１（１２ａ）、コンパレータ２（１３ａ）の出力から先の回路動作について説明する。コンパレータ１（１２ａ）の出力とコンパレータ２（１３ａ）の出力は、ＮＡＮＤ回路１４ｃの入力となる。そしてＮＡＮＤ回路１４ｃの出力は、ＮＯＴ回路１４ｄ，Ｈｉｇｈ時遅延回路１（１４ｅ）を通ってラッチ回路１４ｆのセット信号Ｓとして入力される。このラッチ回路１４ｆは、不飽和電圧検出回路１２が不飽和電圧状態を検出している状態において電流センス回路１３が過電流状態を検出したときのみセットされる。ちなみに、Ｈｉｇｈ時遅延回路１（１４ｅ）は、不飽和電圧検出回路１２および電流センス回路１３によってそれぞれ不飽和電圧状態および過電流状態が検出され、その状態がある時間継続しないとセットされないようにするためのもので、誤動作防止の役割を果す。

具体的に図３の波形を参照して説明する。ゲート電圧Ｖｇｅが上昇し始めてから約６００ｎｓ経過した時点近傍では、Ｄｅｓａｔ端子電圧が低下し、Ｉsense端子電圧が上昇している。この重なりの部分の誤検出を防止するため、Ｈｉｇｈ時遅延回路１（１４ｅ）の遅延時間は、１００ｎｓ～２００ｎｓ程度に設定するのが好ましい。なお、さらに分圧抵抗Ｒｓ１，Ｒｓ２とＩsense端子間のＣＲフィルタ回路５によってＩsense端子電圧Ｖｓ’の立ち上がりを遅らせてＤｅｓａｔ端子電圧とＩsense端子電圧波形の重なり（誤検出の原因）を減らすことできる。

ラッチ回路１４ｆのＱ出力信号はドライブ回路１５に入力されている。このドライブ回路１５は、ラッチ回路１４ｆのＱ出力がＨレベルになるとＩＧＢＴ２のゲートへ出力する駆動信号を低下させて、ＩＧＢＴ２を強制的にターンオフする。ただし、過電流が流れた状態でターンオン中のＩＧＢＴ２のゲート電圧を急速にＬレベルにすると大きなターンオフ時サージ電圧が発生する。このため、過電流保護時の強制ターンオフはソフトシャットダウンとするのが好ましい。ラッチ回路１４ｆのリセットには、ＩＧＢＴ２のオン、オフ用の入力信号ＩＮが利用される。ＩＧＢＴ２のターンオフ時にはラッチ回路１４ｆのリセット入力ＲにＨレベルが入力され、ターンオン時にはＬレベルが入力される。これにより、ＩＧＢＴ２のターンオン時にはセット信号Ｓを受け付け可能な状態になる。

また、ラッチ回路１４ｆのＱ出力はＮＯＴ回路１４ｇを通してＮＡＮＤ回路１４ｈの一方に入力される。ＩＧＢＴ２のＯＮ／ＯＦＦ用の入力信号ＩＮはＮＡＮＤ回路１４ｈの他方の入力に与えられる。ＮＡＮＤ回路１４ｈの出力はＮチャンネルＭＯＳＦＥＴ１１ａのゲートに接続される。このため、ラッチ回路１４ｆの出力がＨレベルになったとき、すなわち過電流保護信号が出力されたとき、または入力信号ＩＮがＬレベルになったときに、Ｄｅｓａｔ端子に接続されたコンデンサＣ１の電荷が引き抜かれる。

なお、入力信号ＩＮと、ＮチャンネルＭＯＳＦＥＴ１１ａをオン／オフするＮＡＮＤ回路１４ｈとの間には、Ｈｉｇｈ時遅延回路２（１４ａ）が存在する。Ｈｉｇｈ時遅延回路２（１４ａ）はＩＧＢＴ２のターンオン直後に、このＮチャンネルＭＯＳＦＥＴ１１ａをオフする。このときＩＧＢＴ２のコレクタ-エミッタ間電圧が高い場合は、コンデンサＣ１が充電されＤｅｓａｔ端子が上昇し始める。Ｈｉｇｈ時遅延回路２（１４ａ）は、この充電開始タイミングを調整する役割を果す。図３では、ゲート電圧Ｖｇｅが上昇しはじめてから、１２０ｎｓ程度してからＤｅｓａｔ端子電圧が上昇し始めているが、この充電開始タイミングの調整用であり、数１００ｎｓ程度の遅延時間で良い。

次にＩＧＢＴ２がオフ状態以降の駆動回路１０の動作説明をする。入力信号ＩＮがＬレベルでＩＧＢＴ２がオフしている状態では、Ｈｉｇｈ時遅延回路２（１４ａ）がＬレベルの入力を遅延させない。このため、ＮＡＮＤ回路１４ｈの出力はＨレベルとなっていて、ＮチャンネルＭＯＳＦＥＴ１１ａはオン（導通状態）になる。すると、Ｄｅｓａｔ端子は基準電位付近まで低くなる。すると、コンパレータ１（１２ａ）の出力はＬレベルとなり、ラッチ回路１４ｆのＳ入力は、Ｌレベルとなる。一方、ラッチ回路１４ｆのＲ入力はＨレベルになるので、ラッチ回路１４ｆのＱ出力はＬレベルとなる。

次に、入力信号ＩＮがＨレベルになりＩＧＢＴ２がターンオンされると、ラッチ回路１４ｆのＲ入力はＬレベルになる。このときＱ出力は変化せずＬレベルの状態を維持する。この結果、ＮＡＮＤ回路１４ｈの入力はＨｉｇｈ時遅延回路２（１４ａ）で設定された遅延時間後に両方ともＨレベルになる。すると、そのタイミングでＮＡＮＤ回路１４ｈの出力はＬレベルに反転し、ＮチャンネルＭＯＳＦＥＴ１１ａはオフ（非導通）になる。これにより、Ｄｅｓａｔ端子の強制Ｌｏｗ状態が解除され、定電流源１１ｂによってコンデンサＣ１が充電される。そして、Ｄｅｓａｔ端子電圧がコンパレータ１（１２ａ）の閾値電圧Ｖｒｅｆ１より高くなると、コンパレータ１（１２ａ）の出力がＨレベルに反転し、不飽和電圧状態を検出したことを示す。過電流異常のときはこの不飽和電圧状態が継続することになり、コンパレータ１（１２ａ）の出力がＨレベルとなる状態が正常時に比べて長時間維持される。この過電流異常のとき、同時にＩsense端子電圧がコンパレータ２（１３ａ）の閾値電圧Ｖｒｅｆ２より高くなると、コンパレータ２もＨレベルに反転する。このように両方の検出回路１２，１３がそれぞれ不飽和電圧状態、過電流状態を同時に検出するとＮＡＮＤ回路１４ｃの出力はＬレベルとなり、ＮＯＴ回路１４ｄはＨレベルとなる。

そして、この状態がＨｉｇｈ時遅延回路１（１４ｅ）の遅延時間分継続すると、ラッチ回路１４ｆのＳ入力がＨレベルになる。一方ラッチ回路１４ｆのＲ入力はＬレベルなので、ラッチ回路１４ｆのＱ出力はＨレベルにラッチされ、過電流保護信号が有効になる。この結果、ドライブ回路１５は強制的にＩＧＢＴ２のゲートをソフトシャットダウンさせる。また、ラッチ回路１４ｆのＱ出力がＨレベルになることによってＮＡＮＤ回路１４ｈの出力はＨレベルとなる。すると、ＮチャンネルＭＯＳＦＥＴ１１ａはオンして、Ｄｅｓａｔ端子のコンデンサＣ１の電荷は強制的に放電させられる。その結果、コンデンサＣ１はリセット状態に戻る。このように、本駆動回路１０は不飽和電圧検出回路１２と電流センス回路１３の両方が検出状態になって初めて、ＩＧＢＴを強制ターンオフする回路となっている。

（本実施の形態の効果）
図３の本発明回路を適用した場合の通常動作波形のとおり、Ｈｉｇｈ時遅延回路２（１４ａ）の設定値によって、ゲート電圧が上昇開始してから、１２０ｎｓ程度後からＤｅｓａｔ端子電圧が上昇し始めている。これはこの時点でＩＧＢＴ２のコレクタ-エミッタ間電圧がまだ十分に低下していない正常な不飽和電圧状態にあるからである。このときのＤｅｓａｔ端子電圧の上昇スピードは、図１のコンデンサＣ１の静電容量値によって調整可能である。図２の構成では抵抗１１ｃの抵抗値とコンデンサＣ１の静電容量値によって調整可能できる。Ｄｅｓａｔ端子電圧の上昇スピードを十分速く設定すれば、図３に示すようにＤｅｓａｔ端子電圧は定電流源１１ｂの電源電圧のＶＤＤ（本回路図で１６Ｖ）まで上昇してクランプされる。

その時点でＩＧＢＴ２のコレクタ-エミッタ間電圧は下降し始める。このｄｖ／ｄｔと高耐圧ダイオードＤ１の寄生容量（もしくは追加コンデンサ容量）Ｃ３の影響で、Ｄｅｓａｔ端子電圧Ｖｄは引き下げられる。具体的にＤｅｓａｔ端子内のコンパレータ１の閾値電圧Ｖｒｅｆ１は、例えば比較的高めのＶＤＤ×０．８＝１２．８Ｖ程度に設定されているとする。Ｄｅｓａｔ端子電圧Ｖｄはこの閾値電圧Ｖｒｅｆ１より低下して不飽和電圧検出状態が解除される。

それと同じタイミングにおいて、ＩＧＢＴ２のコレクタ電流は増大する。例えば、過電流状態の検出漏れがないようセンス電圧生成回路４の分圧抵抗Ｒｓ１，Ｒｓ２の分圧比を高めに設定したとする。このとき、ＩＧＢＴ２のターンオン時の逆回復期間において、Ｉsense端子電圧Ｖｓ’はコンパレータ２（１３ａ）の閾値電圧を超え、過電流検出状態になる可能性がある。しかし、本実施の形態の駆動回路１０では、Ｄｅｓａｔ端子電圧Ｖｄがコンパレータ１２ａの閾値電圧を超え、かつＩsense端子電圧Ｖｓ’がコンパレータ１２ａの閾値電圧を超えた状態が、Ｈｉｇｈ時遅延回路１（１４ｅ）で設定した遅延時間継続しないとラッチ回路１４ｆがセットされない。このため本実施形態においては、通常動作時の過電流保護動作が実行されない。

ある仕様のＩＧＢＴにおいて、ゲート抵抗Ｒｇを変更した場合の波形を図４、図５に示す。図４は、ＩＧＢＴ２のゲート抵抗Ｒｇの抵抗値を１Ω、ゲート-エミッタ間のコンデンサＣｇｅの静電容量値を２７ｎＦに設定して、ゲート電圧Ｖｇｅの波形をある程度なまらせた波形になっている。

図５は、図４に比べてＩＧＢＴ２のゲート抵抗Ｒｇの値のみを大きくしたときの波形図である。具体的には、ＩＧＢＴ２の抵抗値を４.７Ω、ゲート-エミッタ間のコンデンサＣｇｅの静電容量値を２７ｎＦに設定した。図４,図５からも分かるように、ＩＧＢＴの仕様の違いによってスイッチング波形は大きく変わる。これらの図に示すようにゲート電圧が上昇を開始してからＩＧＢＴがターンオンして逆回復期間に至るまでの時間が、２倍近くまで変化したとする。符号Ｂで示した点線の丸で囲んだ箇所は、逆回復期間のコレクタ電流Ｉｃがピークを迎えているタイミングである。このタイミングでは、不飽和電圧検出回路１２，電流センス回路１３がそれぞれ不飽和電圧検出状態，過電流検出状態に同時になる可能性は低い。このため、本実施形態にかかる半導体モジュールは、ゲート抵抗やゲート-エミッタ間の容量など周辺部品定数および半導体スイッチング素子のジャンクション温度などの動作条件が変わった場合でも、通常動作時の過電流保護機能の誤検出を防止できる。

図６は、対向のＩＧＢＴが既にショートしている状態において、他方のＩＧＢＴがターンオンしたときの波形を示す。コンパレータ１（１２ａ）の閾値電圧Ｖｒｅｆ１は１２．８Ｖ、コンパレータ２の閾値電圧Ｖｒｅｆ２は２Ｖに設定している。この図からわかるように、Ｉsense端子電圧Ｖｓ’の波形は、ほぼＩＧＢＴのコレクタ電流Ｉｃの波形に追従している。ゲート電圧が上昇を開始し始めてから、８００ｎｓ前後のタイミングでは、まずＩsense端子電圧Ｖｓ’が２Ｖを超え、次にＤｅｓａｔ端子電圧が１２．８Ｖを超えている。その時点からＨｉｇｈ時遅延回路１（１４ｅ）で設定された遅延時間後（図６の波形では１５０ｎｓ程度後）に過電流状態と判定され、ゲート電圧がソフトシャットダウン動作に入り低下し始めている。ソフトシャットダウン動作のためゲート電圧は比較的緩やかに低下する。このため、シャットダウン開始後もしばらくはコレクタ電流Ｉｃは上昇してピークを迎える。しかし、ピーク後、コレクタ電流Ｉｃは急速に低下する。また、過電流状態と判定されるとＮチャンネルＭＯＳＦＥＴ１１ａがオンするので、Ｉsense端子電圧Ｖｓ’は即座に低下する。

このように、本実施の形態の半導体モジュールおよび駆動回路によれば、ゲート抵抗、ゲート-エミッタ間容量などのドライブ条件の変更や、半導体スイッチング素子のジャンクション温度などが変化した場合においても、駆動回路に内蔵の過電流保護回路の特性を調整する機能などを必要とすることなく、短絡時に高速にシャットダウンでき、かつ高速検出設定による通常動作時にも誤検出の可能性の低い、安定した過電流保護機能を実現することができる。

１ 半導体モジュール
２ ＩＧＢＴ（半導体スイッチング素子）
３ 外部回路
４ センス電圧生成回路
５ ＣＲフィルタ回路
１０ 駆動回路
１１ 充電回路
１１ａ ＮチャンネルＭＯＳＦＥＴ（スイッチ）
１１ｂ 定電流源
１１ｃ 抵抗
１２ 不飽和電圧検出回路
１３ 電流センス回路
１４ 遮断制御回路
１４ａ，１４ｅ Ｈｉｇｈ時遅延回路
１４ｂ，１４ｄ，１４ｇ ＮＯＴ回路
１４ｃ，１４ｈ ＮＡＮＤ回路
１４ｆ ラッチ回路（ＲＳフリップフロップ）
１５ ドライブ回路
Ｃ０～Ｃ３ コンデンサ
ＣＯＭＰ１，ＣＯＭＰ２ 比較器
Ｄ１ 高耐圧ダイオード
Ｒ０，Ｒ２，Ｒｓ１，Ｒｓ２ 抵抗

Claims (10)

1. 第１の主電極端子、第２の主電極端子、制御電極端子、および前記第１の主電極端子と前記第２の主電極端子との間に流れる電流に応じたセンス電流を出力するセンス端子を備え、前記制御電極端子に加えられる駆動信号の電圧に応じて前記第１の主電極端子と前記第２の主電極端子との間に流れる電流を制御する半導体スイッチング素子と、
   通常動作中における入力信号に同期して前記駆動信号を生成し、該駆動信号により前記半導体スイッチング素子をオン・オフ制御するドライブ回路と、
   ダイオードと第１のコンデンサを備える外部回路であって、前記ダイオードのカソードは前記第１の主電極端子に接続され、前記ダイオードのアノードは前記第１のコンデンサの一方の端子に接続され、前記第１のコンデンサの他方の端子は前記第２の主電極端子および基準電位に接続された外部回路と、
   前記第１のコンデンサの前記一方の端子に接続され、前記入力信号に同期して前記第１のコンデンサの充電を行う充電回路と、
   前記第１のコンデンサの充電電圧の値に基づいて、前記半導体スイッチング素子の前記第１の主電極端子と前記第２の主電極端子との間の電圧が不飽和電圧状態にあることを検出して不飽和電圧状態検出信号を出力する不飽和電圧検出回路と、
   前記センス端子から出力されるセンス電流を電圧に変換してセンス電圧信号を出力するセンス電圧生成回路と、
   前記センス電圧信号に基づいて、前記半導体スイッチング素子の前記第１の主電極端子と前記第２の主電極端子との間に流れる電流が過電流状態にあることを検出して過電流状態検出信号を出力する電流センス回路と、
   前記入力信号がオン状態のときに、前記不飽和電圧検出回路から前記不飽和電圧状態検出信号が出力され、かつ前記電流センス回路から前記過電流状態検出信号が出力された場合に、遅延回路により前記第１のコンデンサの充電開始タイミングを遅延させて過電流保護信号を出力する遮断制御回路と、を備え、
   前記ドライブ回路は、当該過電流保護信号に基づいて、前記駆動信号をオフにすることを特徴とする半導体モジュール。
2. 抵抗と第２のコンデンサを有するＣＲフィルタ回路を備え、該ＣＲフィルタ回路は前記センス電圧生成回路と前記電流センス回路との間に介挿され、前記センス電圧信号を一定時間遅延させることを特徴とする請求項１に記載の半導体モジュール。
3. 前記ＣＲフィルタ回路の時定数は、前記半導体スイッチング素子の正常動作時において、前記入力信号がオンになったとき、前記不飽和電圧検出回路が不飽和電圧状態の検出状態から不検出状態に変化した後に、前記電流センス回路が過電流状態を検出するように設定されていることを特徴とする請求項２に記載の半導体モジュール。
4. 前記不飽和電圧検出回路は、前記第１のコンデンサの充電電圧の値と第１の基準電圧値とを比較して、前記第１のコンデンサの充電電圧の値の方が前記第１の基準電圧値よりも高いときに、前記半導体スイッチング素子の前記第１の主電極端子と前記第２の主電極端子との間の電圧が不飽和電圧状態であることを示す前記不飽和電圧状態検出信号を出力する比較器を備え、
   前記電流センス回路は、前記ＣＲフィルタ回路から出力される遅延された前記センス電圧信号の値と第２の基準電圧値とを比較して、当該センス電圧信号の値の方が前記第２の基準電圧値よりも高いときに、前記半導体スイッチング素子の前記第１の主電極端子と前記第２の主電極端子との間に流れる電流が過電流状態であることを示す前記過電流状態検出信号を出力する比較器を備えていることを特徴とする請求項２または３に記載の半導体モジュール。
5. 前記遮断制御回路は、前記不飽和電圧状態検出信号および前記過電流状態検出信号が共に出力されたときにセットされ、前記入力信号がオフのときにリセットされるラッチ回路を備え、
   当該ラッチ回路がセットされたときに前記過電流保護信号を出力することを特徴とする請求項４に記載の半導体モジュール。
6. 前記充電回路は、前記第１のコンデンサの前記一方の端子と基準電位との間に介挿されたスイッチを備え、当該スイッチは、前記入力信号がオフ状態のとき、または前記ラッチ回路がセットされ、かつ、前記過電流保護信号が出力されているときに導通状態となって前記第１のコンデンサに蓄積された電荷を放電し、前記入力信号がオン状態のときに非導通状態となって前記第１のコンデンサを充電することを特徴とする請求項５に記載の半導体モジュール。
7. 前記半導体スイッチング素子のターンオン時に前記不飽和電圧検出回路による不飽和電圧状態の検出状態から不検出状態へ変化するタイミングを速める第３のコンデンサが前記ダイオードに並列に接続されていることを特徴とすることを請求項１～６にいずれか一項に記載の半導体モジュール。
8. 第１の主電極端子、第２の主電極端子、制御電極端子、および前記第１の主電極端子と前記第２の主電極端子との間に流れる電流に応じたセンス電流を出力するセンス端子を備えた半導体スイッチング素子の前記制御電極端子に印加して前記第１の主電極端子と前記第２の主電極端子との間に流れる電流を制御する駆動信号を出力する駆動回路であって、
   通常動作中における入力信号に同期して前記駆動信号を生成し、該駆動信号により前記半導体スイッチング素子をオン・オフ制御するドライブ回路と、
   ダイオードとコンデンサを備え、前記ダイオードのカソードは前記第１の主電極端子に接続され、前記ダイオードのアノードは前記コンデンサの一方の端子および充電回路に接続され、前記コンデンサの他方の端子は前記第２の主電極端子および基準電位に接続され、前記ダイオードのアノードと電気的に接続するためのＤｅｓａｔ端子と、
   当該Ｄｅｓａｔ端子と基準電位との間に介挿され、前記コンデンサの充放電を行うためのスイッチと、
   前記コンデンサの充電電圧の値に基づいて、前記半導体スイッチング素子の前記第１の主電極端子と前記第２の主電極端子との間の電圧が不飽和電圧状態にあることを検出して不飽和電圧状態検出信号を出力する不飽和電圧検出回路と、
   前記センス電流をもとに生成されたセンス電圧信号に基づいて、前記半導体スイッチング素子の前記第１の主電極端子と前記第２の主電極端子との間に流れる電流が過電流状態にあることを検出して過電流状態検出信号を出力する電流センス回路と、
   前記入力信号がオン状態のときに、前記不飽和電圧検出回路から前記不飽和電圧状態検出信号が出力され、かつ前記電流センス回路から前記過電流状態検出信号が出力された場合に、遅延回路により前記コンデンサの充電開始タイミングを遅延させて過電流保護信号を出力する遮断制御回路と、を備え、
   前記スイッチは、前記入力信号がオフ状態のとき、または前記過電流保護信号が出力されているときに導通状態となって前記コンデンサに蓄積された電荷を放電し、前記入力信号がオン状態のときに非導通状態となって前記充電回路により前記コンデンサを充電させ、前記ドライブ回路は、前記過電流保護信号に基づいて、前記駆動信号をオフにすることを特徴とする駆動回路。
9. 前記不飽和電圧検出回路は、前記コンデンサの充電電圧の値と第１の基準電圧値とを比較して、前記コンデンサの充電電圧の値の方が前記第１の基準電圧値よりも高いときに、前記半導体スイッチング素子の前記第１の主電極端子と前記第２の主電極端子との間の電圧は不飽和電圧状態であることを示す前記不飽和電圧状態検出信号を出力する比較器を備え、
   前記電流センス回路は、前記センス電圧信号の値と第２の基準電圧値とを比較して、当
   該センス電圧信号の値の方が前記第２の基準電圧値よりも高いときに、前記半導体スイッチング素子の前記第１の主電極端子と前記第２の主電極端子との間に流れる電流が過電流状態であることを示す前記過電流状態検出信号を出力する比較器を備えていることを特徴とする請求項８に記載の駆動回路。
   
   
10. 前記遮断制御回路は、前記不飽和電圧状態検出信号および前記過電流状態検出信号が共に出力されたときにセットされ、前記入力信号がオフのときにリセットされるラッチ回路を備え、
    当該ラッチ回路がセットされたときに前記過電流保護信号を出力することを特徴とする請求項８または９に記載の駆動回路。