JP2022016749A - スイッチング装置および電力変換装置 - Google Patents

Abstract

【課題】スイッチング装置の過電流保護方式としてデサット方式を採用した際の過電流検出回路のフェールセーフ対策で、過電流検出回路のダイオードの短絡故障が発生した場合に対応できるスイッチング装置と電力変換装置を得ることを目的とする。【解決手段】第一端子、第二端子と、制御端子が設けられたスイッチング素子と、駆動端子と検出端子とが設けられ、駆動端子が制御端子に接続された駆動回路と、駆動回路の検出端子にアノードが接続され、スイッチング素子の第一端子にカソードが接続されたダイオードと、一端がダイオードのアノードに接続され、他端がスイッチング素子の第二端子に接続された容量素子と、スイッチング素子の第一端子からダイオードと容量素子とを介して第二端子まで接続された接続経路に設けられたヒューズ機構と、を備えたスイッチング装置および電力変換装置である。【選択図】図１

Description

本願は、スイッチング装置およびこのスイッチング装置を用いた電力変換装置に関するものである。

パワーエレクトロニクス分野におけるコンバータ、車載充電器などの電力変換装置において、スイッチング装置の過電流保護が重要である。スイッチング素子、スイッチング装置、および電力変換装置を保護し故障を防止するために、過大な電流が流れることを抑制しなくてはならない。

スイッチング素子に過大な電流が流れスイッチング素子等が故障することを防止するためには、スイッチング素子に過電流が流れているか否かを検出しなければならない。スイッチング素子に流れる過電流を検出する方法として、センス方式、デサット方式がある。

センス方式は、スイッチング素子に流れる主回路電流の一部をセンス端子に分流して取り出す。例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）ではエミッタ側、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であれば、ソース側から分流して電流を取り出す。この電流を抵抗器にて電流電圧変換した後、その電圧レベルを監視することで、過電流を検出する。

センス方式では、スイッチング素子に流れる主回路電流の数十分の一から数千分の一の電流を分流するので、自己のスイッチングノイズ、スイッチング電流に影響される外乱ノイズの影響を受ける。その結果、ノイズによって、保護機能が誤作動する可能性がある。特に、スイッチング素子を複数個並列接続させる場合においては、素子間の寄生インダクタンス成分、寄生容量成分などにより共振回路が形成され、スイッチングノイズの影響が大きくなる。この対策のため、半導体素子の構造変更、フィルタ回路に対する改良など対策が必要になるので、複雑、大型、高コストとなる場合が多い。

一方、デサット方式は、スイッチング素子のホット側電極に接続したダイオード、コンデンサ、抵抗、およびデサット検出機構から構成される。スイッチング素子のコレクタ、エミッタ間電圧またはドレイン、ソース間電圧は、スイッチング素子が適正な電流を流す場合は飽和状態となり低い電圧を示すが、適正な電流を超えて電流を流す場合に、非飽和状態となり飽和状態よりも高い非飽和電圧を発生する。そこで、この非飽和電圧を検出して過電流を判定することができる。デサット検出機構は、例えば、ゲートドライバＩＣ（Integrated Circuit）に内蔵された検出器と外部回路から構成される。ゲートドライバＩＣ内部から定電流を流して、コンデンサをチャージし、ゲートオン、ゲートオフタイミングに合わせて、所望の期間における電圧レベルを監視することで、スイッチング素子の過電流を検出する。

デサット方式は、センス方式のように分流した電流を流す必要がない。半導体の飽和電位が非飽和電位に移行する状況を確認する方式であり、スイッチングノイズの影響を受けにくく、ノイズの対策がしやすいので、広く使われている。

デサット方式では、ホット側に監視回路が接続される。このことから、保護検出回路が故障（例えば、ダイオードが短絡故障）したときにスイッチング素子をバイパスする短絡が発生する可能性がある。

特許文献１では、デサット方式で、スイッチング素子に過電流が流れたときに所定時間遅延させて、過電流を検出することができるスイッチング装置について開示されている。スイッチング素子であるＦＥＴ１５がオン状態のときのみ、電源＋ＶＢから抵抗Ｒ２を介してコンデンサＣ３を充電する。またコンデンサＣ３はダイオードＤ２を介してＦＥＴ１５のドレインに接続されている。よってコンデンサＣ３の充電電圧は、ＦＥＴ１５の飽和電圧もしくは不飽和電圧の影響を受ける。コンデンサＣ３の充電電圧が検出入力端子２１に入力される。ドライバ１１は、検出入力端子２１に入力された電圧が基準電圧以上である場合に、ＦＥＴ１５に過電流が流れていると判断し、駆動信号の出力を停止する技術が示されている。

特許文献２においては、デサット方式によりＩＧＢＴのコレクタ、エミッタ間の電圧を利用してＩＧＢＴに流れる電流を検出し、検出した電流により過電流及び短絡電流を判断して過電流及び短絡電流保護動作を遂行し、ＩＧＢＴの素子を保護する技術について示されている。パルス信号の入力信号Ｖｉｎに応答してＩＧＢＴの駆動ゲート電圧を出力させる駆動手段と、ＩＧＢＴのコレクタ、エミッタ間の電流を電圧で検出する電流検出手段と、その電流検出手段の検出電圧と過電流に対する基準電圧を比較して所定時間の遅延後、駆動手段の出力をローレベルにオフさせるように制御する過電流制御手段と、電流検出手段の検出電圧と短絡電流に対する基準電圧を比較して直ちにＩＧＢＴのゲート電圧を低下させる短絡電流制御手段とから構成されたＩＧＢＴ過電流保護回路の技術が示されている。マルチエミッタでない一般的なＩＧＢＴを使用することができ、温度変化に対して適切な素子保護をすることができる。

特開２００８－２０５６６２号公報 特開平０９－１８２２７５号公報

特許文献１および特許文献２には、デサット方式によって、スイッチング素子を保護する技術が記載されている。しかし、ダイオードを用いた過電流検出回路自体が故障した場合について記載されていない。特に、過電流検出回路が短絡故障を発生させた場合の対応を考慮する必要がある。

本願はスイッチング装置の過電流保護方式として、デサット方式を採用した際の過電流検出回路のフェールセーフ対策に関するものである。具体的には、過電流検出回路のダイオードの短絡故障が発生した場合に対応できるスイッチング装置を得ることを目的とする。

また、本願は、過電流検出回路のダイオードの短絡故障が発生した場合に対応できるスイッチング装置を用いた電力変換装置を得ることを目的とする。

本願に係るスイッチング装置は、
第一端子と、第二端子と、第一端子と第二端子の間の導通と遮断を切り替える制御端子と、が設けられたスイッチング素子と、
駆動端子と検出端子とが設けられ、駆動端子がスイッチング素子の制御端子に接続された駆動回路と、
駆動回路の検出端子にアノードが接続され、スイッチング素子の第一端子にカソードが接続されたダイオードと、
一端がダイオードのアノードに接続され、他端がスイッチング素子の第二端子に接続された容量素子と、
スイッチング素子の第一端子からダイオードと容量素子とを介して第二端子まで接続された接続経路に設けられたヒューズ機構と、
を備えたものである。

本願に係る電力変換装置は、前記のスイッチング装置を上側アームと下側アームに用いたものである。

本願に係るスイッチング装置によれば、過電流検出回路が短絡故障を発生させた場合、過電流検出回路のヒューズ機構によってフェールセーフ対策が実現でき、短絡電流を遮断することができる。また、本願に係る電力変換装置は、このようなスイッチング装置を上側アームと下側アームに用いたことによって、過電流検出回路の短絡故障が発生した場合に短絡電流を遮断することができる。

実施の形態１に係るスイッチング装置の概略構成図である。 実施の形態１に係るスイッチング装置の構成図である。 実施の形態２に係るスイッチング装置の構成図である。 実施の形態３に係るスイッチング装置の構成図である。 実施の形態４に係るスイッチング装置の構成図である。 実施の形態５に係るスイッチング装置の構成図である。 実施の形態６に係る電力変換装置の構成図である。 実施の形態７に係るスイッチング装置の構成図である。 実施の形態８に係るスイッチング装置の構成図である。

以下、本願に係るスイッチング装置３０、および電力変換装置３３の実施の形態について、図面を参照して説明する。

１．実施の形態１
＜スイッチング装置の構成＞
図１は、実施の形態１に係るスイッチング装置３０の概略構成図であり、基本的な構成を示す。スイッチング装置３０は、駆動回路１０と、スイッチング素子４と、外部回路８とから構成される。スイッチング素子４は、第一端子１、第二端子２、制御端子３を有し、制御端子３の入力信号に応じて第一端子１と第二端子２の間の導通と遮断を切り換える。駆動回路１０は、入力端子２２の信号に応じた出力信号をドライバ回路部５から駆動端子２１を介して周期的なオンオフ信号として出力し、スイッチング素子４の制御端子３に伝達する。

スイッチング素子４の第一端子１にはデサット方式の過電圧検出用の外部回路８が接続されており、駆動回路１０が内蔵する保護回路部９の過電流検出用の検出端子２０に接続されている。スイッチング素子４の第一端子１と第二端子２が導通している場合、通電電流が妥当な範囲内であれば、第一端子１と第二端子２の間の電圧は飽和電圧となり、小さい電圧となるが、通電電流が過大となると電位は非飽和電圧となり電圧は大きくなる。大きくなった電圧を、ダイオード６を介して容量素子７の電圧として検出端子２０で検出し、駆動回路１０の保護回路部９で検出する。駆動回路１０は、例えば汎用のゲートドライバＩＣを利用することができる。

図２は、実施の形態１に係るスイッチング装置３０の構成図である。図１に対して、図２では、より詳細に具体例を示している。スイッチング素子４の一例として、図２ではＦＥＴ（Field Effect Transistor）を用いた例を示している。スイッチング素子４としては、ＦＥＴではなく、バイポーラトランジスタ、ＩＧＢＴなどを用いることもできる。スイッチング素子４は、制御端子３が、駆動回路１０の駆動端子２１の出力によって制御され、第一端子１と第二端子２の導通、遮断が切り替えられる。スイッチング素子４は通常の導通状態では、第一端子１と第二端子２の間の電圧は飽和電圧となる。ＦＥＴの場合ドレイン、ソース間のオン抵抗は数十ミリオームから数百ミリオームであり、ドレイン、ソース間の電圧は電流に応じて変化する。例えば、オン抵抗が５０ミリオームの場合、１０Ａの電流に対し飽和電圧は０．５Ｖとなる。トランジスタの場合、コレクタ、エミッタ間の飽和電圧は０．７Ｖ程度、ＩＧＢＴの飽和電圧は例えば１．８Ｖ程度である。

＜デサット回路＞
外部回路８として、駆動回路１０の検出端子２０に、抵抗器１９を介してダイオード６のアノードが接続され、スイッチング素子４の第一端子１にダイオード６のカソードが接続されている。容量素子７の一端が検出端子２０と抵抗器１９の間に接続され、容量素子７の他端がスイッチング素子の第二端子２に接続されている。抵抗器１９は、図１では記載を省略しているが、駆動回路１０の保護回路部９の電流源１２から流し込まれる一定の電流を通過させる際に電圧を生じて、検出端子２０と容量素子７に印加される電圧を調整する。また、検出端子２０に加わるノイズを、容量素子７と抵抗器１９で形成するＣＲ回路で軽減する役割も果たしている。

デサット方式の保護方法について、図２を用いて説明する。駆動回路１０は、スイッチング素子４をオン、オフ駆動するドライバ回路部５と、スイッチング素子４を過電流保護するための保護回路部９を包含する。また、その他の機能として、温度、電源コントローラなどの機能を有する場合もある（不図示）。

駆動回路１０の保護回路部９には、切り替え可能な電流源１２、監視回路１３と、リセット回路１４が設けられており、検出端子２０に接続されている。この検出端子２０はデサット端子とも呼ばれる。検出端子２０は、抵抗器１９を介してダイオード６と接続している。駆動端子２１を介して伝達されるドライバ回路部５の出力がＨｉｇｈ（スイッチング素子４がオン）のとき、検出端子２０から電流を供給する。ここで、スイッチング素子４が飽和に至ると半導体素子側へ電流が流れるが、不飽和のときはこの電流は容量素子７を充電する。

監視回路１３にて、検出端子２０の電圧が設定した閾値を超えた場合は過電流が流れたことを検出する。過電流を検出した場合は、駆動回路１０はドライバ回路部の駆動出力を緩やかに立ち下げて、スイッチング素子４の出力電流を制限する。すなわち、スイッチング素子４の導通電流を制限する(ソフト遮断）動作をし、過電流検出を表示、もしくは情報伝達する。また、ドライバ回路部５の出力がＬｏｗ（スイッチング素子４がオフ）の場合には、リセット回路１４により容量素子７の電荷を引き抜き、検出端子２０の電圧をリセットする。

デサット方式では、一般的にダイオード６と容量素子７の間に抵抗器１９があって、下記の関係から閾値電圧を調整する。
Ｖｄｅｓａｔ＝Ｖｄｓ＋Ｉｄｅａｓｔ＊Ｒｄｅｓａｔ

ここで、Ｖｄｅｓａｔ：検出端子２０（デサット端子）にて検出する電圧、Ｖｄｓ（Ｖｃｅ）：第一端子１、第二端子２の間の電圧、Ｉｄｅｓａｔ：デサット端子からの供給電流、Ｒｄｅｓａｔ：検出端子２０に接続する抵抗器１９の値である。また、所望のブランキング時間を設定するため、容量素子７の容量を設定する。

＜ヒューズ機構＞
実施の形態１では、第一端子１からダイオード６、抵抗器１９、容量素子７を介して第二端子２までの経路にヒューズ機構を設ける(不図示)。ヒューズ機構は、例えば、表面実装タイプのヒューズ素子、スルーホールに接続するリードタイプのヒューズ素子でもよい。ここで、ヒューズの定格電流は、Ｉｄｅｓａｔか、スイッチング素子４と母線電圧による立ち上がり、もしくは立ち上がりスルーレートおよび容量素子７の定数から決まる値のいずれか大きい値を電流下限値として設定する。

このような構成をとることで、保護方式としてデサット方式を採用するに際して、外部回路の故障に対して、フェールセーフ対策を実現できる。具体的には、ダイオード６が短絡故障を起こした場合に、スイッチング素子４をバイパスして交流電流が流れることを防止できる。その結果、ダイオード６の短絡時に、ヒューズ機構にてスイッチング装置ならびに電力変換装置の高熱化、高熱化による部品の劣化などを防止することができる。

２．実施の形態２
図３は、実施の形態２に係るスイッチング装置３０の構成図である。前述の実施の形態１では、第一端子１からダイオード６、抵抗器１９、容量素子７を介して第二端子２まで接続された経路にヒューズ機構を設けることとしたが、抵抗器１９に替えて、図３のヒューズ用抵抗器１１で抵抗器１９が果たした役割とヒューズが果たした役割の両方を担うこととなる。ヒューズ用抵抗器１１は過電流による故障モードが、抵抗値が劣化した後、やがてオープン故障に到る特性を有する抵抗器を用いて、この特性を利用する。より望ましくは、所定の負荷条件で断線に至ることが保証されているヒューズ抵抗を用いることができる。このとき、表面実装タイプのヒューズ抵抗、もしくはスルーホールに接続するリードタイプのヒューズ抵抗を利用することができる。このように、実施の形態１における、外部回路８の抵抗器１９に替えて、ヒューズ用抵抗器１１を設けることができ、さらに別途ヒューズ機構を設ける構成に対して部品点数を減らすことができ、小型化、コスト低減に貢献できる。

この場合、ヒューズ用抵抗器１１の電力定格が、ダイオード６の定格より小さいものを選定することが望ましい。ダイオード６の短絡故障時に、フェールセーフを確実に実施できるようにするためである。

このような構成をとることで、保護方式としてデサット方式を採用するに際して、外部回路８の故障に対して、フェールセーフ対策を実現できる。具体的には、ダイオード６の短絡故障対策方法を実現できる。その結果、ダイオード短絡時にヒューズ用抵抗器１１によって短絡する経路を切り離すことができ、スイッチング装置ならびに回路の高熱化、高熱化による部品の劣化を防止することができる。また、装置全体の小型化、低コスト化を実現できる。

３．実施の形態３
図４は、実施の形態３に係るスイッチング装置３０の構成図である。実施の形態１の図２に対して、図４では、抵抗器１９に加えて、検出端子２０と抵抗器１９の接続点と容量素子７の間に特定して、ヒューズ機構として機能する第二の抵抗器１５を設けたところが異なる。実施の形態２と同様に第二の抵抗器１５は過電流による故障モードが、抵抗値が劣化した後、やがてオープン故障に到る特性を有する抵抗器を用いて、この特性を利用する。より望ましくは、所定の負荷条件で断線に至ることが保証されているヒューズ抵抗を用いることができる。

このとき、実施の形態２と同様に、第二の抵抗器１５の電力定格が、図４中のダイオード６の定格より小さいものを選定することが望ましい。ダイオード６の短絡故障時に、フェールセーフを確実に実施できるようにするためである。

このような構成をとることで、実施の形態１および２と同様の効果が期待できる。さらに、実施の形態２と併用することで、当該課題に対して二重に保護が可能となり信頼性が向上する。また、第二の抵抗器１５は過電流による故障モードが、抵抗値が劣化した後、やがてオープン故障に到る特性を有する抵抗器もしくはヒューズ抵抗を用いることで、安価な構成で実現が可能とすることができる。

４．実施の形態４
図５は、実施の形態４に係るスイッチング装置３０の構成図である。実施の形態２に係る図３の構成に加えて、図５に示すように、検出端子２０にツェナーダイオードまたはバリスタなどの保護素子１６を設けた構成である。図５では、実施の形態２に係る構成との比較で説明したが、実施の形態１のように、第一端子１からダイオード６、抵抗器１９、容量素子７を介して第二端子２までの経路にヒューズ機構を設ける構成に、さらに検出端子２０にツェナーダイオード、バリスタなどの保護素子１６を設けた構成としてもよい。

このような構成をとることで、実施の形態１および２と同様の効果が期待でき、さらに、ダイオード６が短絡故障したとしても、駆動回路１０の検出端子２０に設けた保護素子１６により、駆動回路１０を保護できる。特に、駆動回路１０が絶縁機能を有する場合、ダイオード６が短絡故障して駆動回路の検出端子２０に瞬間的に高電圧が生じることで駆動回路の一次側、二次側間（例えば、低圧、高圧間）の絶縁不良を生じる恐れがある。このため、駆動回路１０の検出端子２０を保護することで、このような故障の発生を抑制することができる。また、検出端子２０に設けられた保護素子１６によって、過電流検出におけるノイズを吸収し、ノイズ耐性を向上することもできる。

５．実施の形態５
図６は、実施の形態５に係るスイッチング装置３０の構成図である。実施の形態２に係る図３のダイオード６に替えて、図６では、ダイオード６を二個シリーズに接続する構成１７としている。ダイオード素子単体の耐圧は、電力変換装置で使用する母線電圧以下で設定し、ダイオードトータルの耐量を母線電圧以上となるよう設定する。図６では、実施の形態２に係る構成との比較で説明したが、実施の形態１のように、第一端子１からダイオード６、抵抗器１９、容量素子７を介して第二端子２までの経路にヒューズ機構を設ける構成に、さらにダイオード６を２つシリーズに接続する構成１７を設けた構成としてもよい。

このような構成をとることで、該当部位のトータルとしての耐圧を向上できるので短絡故障の発生を抑止できる。また、安価な低耐圧品を組み合わせることで低コスト化も可能となる。

６．実施の形態６
図７は、実施の形態６に係る電力変換装置３３の構成図である。図７のように、電力変換装置の上側アーム３１と下側アーム３２に、実施の形態１から５に記載したスイッチング装置３０の構成を２つ組合せて用いる。上側アーム３１と下側アーム３２を直列に接続して電力変換装置３３を形成する。図７では、実施の形態２に係る構成と同様に、外部回路８にヒューズ用抵抗器１１を設けた例で説明したが、実施の形態１のように、第一端子１からダイオード６、抵抗器１９、容量素子７を介して第二端子２までの経路にヒューズ機構を設ける構成としてもよい。また、図７では、駆動回路１０を二個設けた例を示しているが、一個の駆動回路で、複数のスイッチング素子を制御する構成としてもよい。

このように構成することで、デサット方式によって過電流を検出可能であって、過電流検出のための外部回路８のダイオード６の短絡故障に対応可能な電力変換装置３３を得ることができる。小型化、低コスト化を進めながら、信頼性の高い電力変換装置３３を実現することができる。

図７中のヒューズ用抵抗器１１の定格は同一のものを使用してもよい。しかし、上側アーム３１と下側アーム３２の、それぞれに設けたヒューズ用抵抗器１１を互いに異なる定格のものとすることもできる。例えば、下側アーム３２を堅牢な構成とするため、上側アーム３１のヒューズ用抵抗器１１を低格の小さいものとして、必ず、上側アーム３１のヒューズ用抵抗器１１が先に溶断するように設定することができる。

このようにすることで、部品点数を変えずに、部品定格の選定工夫によってヒュージブルリンクを疑似構築できるので、過渡の電気ストレスに対して所望のアーム側のヒューズ用抵抗器１１を切断するように構成できる。そのため、外部回路８の故障に対して、製品トータルでのフェールセーフ対策を実現できる。

７．実施の形態７
図８は、実施の形態７に係るスイッチング装置３０の構成図である。実施の形態２に係る図３に対して、図８では複数のスイッチング素子４からなるモジュール１８が設けられており、外部回路８のダイオード６、ヒューズ用抵抗器１１、容量素子７を、複数のスイッチング素子４が共用する構成としている。図８では、実施の形態２に係る構成との比較で説明したが、実施の形態１のように、第一端子１からダイオード６、抵抗器１９、容量素子７を介して第二端子２までの経路にヒューズ機構を設ける構成として、複数のスイッチング素子４からなるモジュール１８が設けられた構成としてもよい。その場合、外部回路８のダイオード６、抵抗器１９、容量素子７とヒューズ機構を、複数のスイッチング素子４が共用する構成としても良い。

この際、上記締結部の配置、プリント配線板上の配線パターンのレイアウト性を考慮しつつ、ノイズ影響が少なくなるように、第一端子１からダイオード６、ヒューズ用抵抗器１１、容量素子７、第二端子２までの経路長が最短になり、かつそれら経路により形成されるループ面積が最小となるように部品レイアウトを決定し、配線する。

このようにすることで、保護対象のスイッチング素子４を複数個並列駆動する場合であっても、実施の形態１から６と同様に、外部回路８の故障に対して、フェールセーフ対策を実現できる。また、ノイズの影響による誤作動を防止することができる。なお、説明を簡単にするため、モジュール１８は１つとしたが、複数個のモジュール１８を接続してもよい。

８．実施の形態８
図９は、実施の形態８に係るスイッチング装置３０の構成図である。実施の形態７に係る図８に対して、図９では、外部回路８のダイオード６とヒューズ用抵抗器１１が複数のスイッチング素子４ごとに設けられている部分が異なる。スイッチング素子４ごとに、外部回路８のダイオード６、ヒューズ用抵抗器１１が個別に接続され、１つの容量素子７に接続する構成とすることができる。図９でも、図８と同様、ヒューズ用抵抗器１１を用いた例で説明したが、実施の形態１のように、第一端子１からダイオード６、抵抗器１９、容量素子７を介して第二端子２までの経路にヒューズ機構を設ける構成として、複数のスイッチング素子４からなるモジュール１８が設けられた構成としてもよい。その場合、外部回路８のダイオード６、抵抗器１９が複数のスイッチング素子４ごとに設けられており、容量素子７とヒューズ機構を、複数のスイッチング素子４が共用する構成としても良い。

このようにすることで、保護対象のスイッチング素子４を複数個並列に設けた場合であっても、実施の形態７と同様に、外部回路８の故障に対して、フェールセーフ対策を実現できる。さらに、誤作動しないようにバランスさせて定数を調整することも可能である。

本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

１ 第一端子、２ 第二端子、３ 制御端子、４ スイッチング素子、６ ダイオード、７ 容量素子、９ 保護回路部、１０ 駆動回路、１１ ヒューズ用抵抗器、１５ 第二の抵抗器、１６ 保護素子、１７ 構成、１８ モジュール、１９ 抵抗器、２０ 検出端子、２１ 駆動端子、３０ スイッチング装置、３１ 上側アーム、３２ 下側アーム、３３ 電力変換装置

Claims (9)

1. 第一端子と、第二端子と、前記第一端子と前記第二端子の間の導通と遮断を切り替える制御端子と、が設けられたスイッチング素子と、
   駆動端子と検出端子とが設けられ、前記駆動端子が前記スイッチング素子の前記制御端子に接続された駆動回路と、
   前記駆動回路の前記検出端子にアノードが接続され、前記スイッチング素子の前記第一端子にカソードが接続されたダイオードと、
   一端が前記ダイオードの前記アノードに接続され、他端が前記スイッチング素子の前記第二端子に接続された容量素子と、
   前記スイッチング素子の前記第一端子から前記ダイオードと前記容量素子とを介して前記第二端子まで接続された接続経路に設けられたヒューズ機構と、を備えたスイッチング装置。
2. 前記ダイオードの前記アノードと、前記容量素子の前記一端と、の間にヒューズ機構として機能する第一の抵抗器を備えた請求項１に記載のスイッチング装置。
3. 前記ダイオードの前記アノードと、前記駆動回路の前記検出端子と前記容量素子の前記一端との接続部と、の間にヒューズ機構として機能する第二の抵抗器を備えた請求項１または２に記載のスイッチング装置。
4. 前記駆動回路の前記検出端子に過電圧保護素子が設けられた請求項１から３のいずれか一項に記載のスイッチング装置。
5. 前記ダイオードは直列に設けられた複数のダイオードで構成される請求項１から４のいずれか一項に記載のスイッチング装置。
6. 前記スイッチング素子の、前記第一端子と前記第二端子と前記制御端子とを共有するスイッチング素子が並列に設けられた請求項１から５のいずれか一項に記載のスイッチング装置。
7. 前記スイッチング素子の、前記第二端子と前記制御端子とを共有するスイッチング素子が並列に設けられ、
   前記スイッチング素子ごとに、前記スイッチング素子の前記第一端子にカソードが接続されたダイオードと、前記ダイオードのアノードと一端が接続されたヒューズ機構として機能する第一の抵抗器が設けられ、
   前記容量素子の一端は、前記駆動回路の前記検出端子と、複数の前記第一の抵抗器の他端との接続点に接続された、請求項１から５のいずれか一項に記載のスイッチング装置。
8. 直列に接続された、正極側の電流を供給する上側アームと、負極側の電流を供給する下側アームとを備えた電力変換装置において、
   請求項１から請求項７のいずれか一項に記載のスイッチング装置を前記上側アームと前記下側アームに用いたことを特徴とする電力変換装置。
9. 前記上側アームのスイッチング装置に備えたヒューズ機構の定格と、前記下側アームのスイッチング装置に備えたヒューズ機構の定格を異なる値に設定した請求項８に記載の電力変換装置。

Images