以下、本発明の実施形態を図面に基づいて説明する。
《第1実施形態》
図1は、本発明の実施形態に係る電力変換装置のブロック図である。電力変換装置は、複数のスイッチング素子を、例えば3相でブリッジ状に接続した電力変換器20と、電力変換器20に電力を供給する高電圧電源と、当該電力変換回路により変換された電力を消費する負荷と、当該電力変換回路のスイッチング素子を駆動させる駆動装置100とを備えている。電力変換回路を構成するスイッチング素子は、MOSFET等の電力変換用のトランジスタである。スイッチング素子は、インバータに限らず、例えばコンバータや、チョッパ回路などの電力変換用の素子であってもよい。
高電圧電源は、例えば複数の電池を接続することで構成され、電力変換回路の入力側に接続されている。負荷は、例えば3相の同期モータ又は誘導モータにより構成され、電力変換回路の出力側に接続されている。なお、図1では、複数のブリッジ回路のうち1相の分のアーム回路を図示しており、負荷、高電圧電源は図示していない。
図1に示すように、駆動装置100は、電源回路1、パルス入力回路2、同期回路3、レベルシフトトランジスタ4、トランジスタ5、抵抗6、7、ハイサイド駆動回路8、ローサイド駆動回路9、検知回路10、及び保護回路14を備えている。
電源回路1は、ハイサイド駆動回路8及びローサイド駆動回路9に電圧を供給する回路である。電源回路1の出力線は、ハイサイド駆動回路8への出力用の一対の配線と、ローサイド駆動回路9への出力用の一対の配線で構成されている。ハイサイド駆動回路8への出力線のうち、高電位側の配線は、ハイサイド駆動回路8の高電位側の端子(H+)に接続され、低電位側の配線は、ハイサイド駆動回路8の低電位側の端子(H−)に接続されている。また、ローサイド駆動回路9への出力配線のうち、高電位側の配線は、ローサイド駆動回路9の高電位側の端子(L+)に接続され、低電位側の配線は、ローサイド駆動回路9の低電位側の端子(L−)に接続されている。
パルス入力回路2は、レベルシフトトランジスタ4のゲート端子にパルスによる制御信号を出力することで、レベルシフトトランジスタ4を介して、ハイサイド駆動回路のオン及びオフを切り替える制御回路である。また、パルス入力回路2は、制御信号を、ローサイド駆動回路9に出力することで、ローサイド駆動回路のオン及びオフを切り替える制御回路である。パルス入力回路2の出力のうち、ハイサイド側は、ハイサイド制御信号線15により、レベルシフトトランジスタ4のゲート端子に接続されている。また、ローサイド側は、ローサイド制御信号線16により、ローサイド駆動回路9の制御端子(制御信号の入力端子)に接続されている。
同期回路3は、パルス入力回路2から出力される制御信号(パルス信号)と同期をとるための回路である。同期回路3の入力側は、同期信号線17によりパルス入力回路2に接続され、出力側は検知回路10に接続されている。同期回路3は、パルス入力回路2からの制御信号の出力パルスに対して、出力パルスの立ち上がりからトランジスタ5のドレイン電圧の立ち上がりまでの遅延時間分、遅らせた上で、同期信号を出力する。すなわち、同期回路3は、パルス入力回路2から出力される信号と同期をとることで、パルス入力回路2の出力を等価的に検知回路10に出力している。
レベルシフトトランジスタ4は、パルス入力回路2からの入力電圧を高い電圧に変換して、ハイサイド駆動回路8の制御端子に出力することで、レベルシフトトランジスタ4への入力電圧より高い電圧をハイサイド駆動回路8に出力するレベルシフト用の回路である。レベルシフトトランジスタ4のゲート端子は、パルス入力回路2のハイサイド側に接続され、レベルシフトトランジスタ4のドレイン端子は、ハイサイド駆動回路8の制御端子と、抵抗6を介して電源回路1の高電位側の出力に、電気的に接続されている。また、レベルシフトトランジスタ4のソース端子は、ローサイド駆動回路9の低電位側の端子に接続されている。
ハイサイド駆動回路8の負側の配線は、ハイサイド駆動回路8とスイッチング素子20aのソース端子と接続する配線を介して、電力変換器20の出力線13に、電気的に接続されている。また、ハイサイド駆動回路8の負側の電圧(H−の電圧)は、負荷に接続された出力線13の電圧変動に伴って変化する。
レベルシフトトランジスタ4は、出力線13の電圧変動に対して、ハイサイド駆動回路8とパルス入力回路2との間で、信号処理の上で絶縁性を確保するために、ハイサイド駆動回路8の低電位側(負側)の端子と、パルス入力回路2との間に接続されている。すなわち、レベルシフトトランジスタ4は、パルス入力回路2からハイサイド駆動回路8に送信される制御信号の送信経路に介在させることで、駆動回路の安全性を高めるための素子でもある。
トランジスタ5は、レベルシフトトランジスタ4のドレイン電圧を反転して出力するためのトランジスタである。トランジスタ5の制御端子であるゲート端子は、レベルトランジスタ4のドレイン端子に接続されている。トランジスタ5の高電位側の端子であるドレイン端子は、抵抗7を介して、ハイサイド駆動回路8の正側の端子(H+)と電源回路1の出力とを接続する配線に接続されている。また、ランジスタ5の低電位側の端子であるソース端子は、ローサイド駆動回路9の負側の端子(L−)と電源回路1の出力とを接続する配線に接続されている。
抵抗6は、電源回路1からハイサイド駆動回路8への入力される電圧を調整するための抵抗である。抵抗6は、電源回路1からハイサイド駆動回路8の出力線と電源回路1からローサイド駆動回路9への出力線のと間で、レベルシフトトランジスタ4に対して直列に接続されている。抵抗6の一端は、レベルシフト4のドレイン端子、トランジスタ5のゲート端子、及びハイサイド駆動回路8の制御端子に接続されている。また、抵抗6の他端は、ハイサイド駆動回路8の正側の端子(H+)と電源回路1の出力とを接続する配線に接続されている。
抵抗7は、電源回路1からレベルシフトトランジスタ4のゲート端子への入力電圧を調整するための抵抗であり、またトランジスタ5のドレイン電圧におけるインピーダンス整合をとるための抵抗である。抵抗7は、電源回路1からハイサイド駆動回路8への出力線と電源回路1からローサイド駆動回路9への出力線との間で、トランジスタ5に対して直列に接続されている。抵抗7の一端は、レベルシフト4のベース端子、トランジスタ5のドレイン端子、及び検知回路10に接続されている。抵抗7の他方は、ハイサイド駆動回路8の正側の端子(H+)と電源回路1の出力とを接続する配線に接続されている。
ハイサイド駆動回路8は、電力変換器20の直列に接続されたスイッチング素子20a、20bのうち、高電位側のスイッチング素子20aのオン及びオフを切り替える回路である。ハイサイド駆動回路8は、電源回路8からの電圧により駆動し、制御端子に入力される電圧に応じて、スイッチング素子20aのゲート端子に電圧を印加して、スイッチング素子20aを駆動させる。
ハイサイド駆動回路8の制御端子へ入力される電圧の状態は、直列に接続された抵抗6とシフトトランジスタ4の接続点の電圧(シフトトランジスタ4のドレイン電圧)により決まる。そして、シフトトランジスタ4のドレイン電圧は、ハイサイド制御信号線からシフトトランジスタ4への入力により決まる。そのため、レベルシフトトランジスタ4の出力(ドレイン電圧)は、ハイサイド制御信号線15からシフトトランジスタ4のゲート端子への入力に対して、反転して出力されて、この反転出力がハイサイド駆動回路8の制御端子に入力される。すなわち、パルス入力回路2とハイサイド駆動回路8とを接続する回路は、ハイサイド駆動回路8の制御端子への入力とパルス入力回路2の出力との間の関係で反転論理になるよう、構成されている。
また、レベルシフトトランジスタ4のドレイン端子は、トランジスタ5のゲート端子に接続されている。そして、トランジスタ5の出力(ドレイン電圧)は、レベルシフトトランジスタ4のドレインからトランジスタ5のゲートへの入力に対して、反転して出力されて、この反転出力が検知回路10に入力される。すなわち、レベルシフトトランジスタ4の出力とトランジスタ5の出力との間は、反転論理になっている。
ゆえに、トランジスタ5の出力(ドレイン電圧)の論理は、パルス入力回路2の入力の論理に対して、正転論理となるように、トランジスタ5がハイサイド駆動回路8と検知回路10との間に接続されている。そして、シフトトランジスタ4のゲートとトランジスタ5のドレインとの間は、正転論理の関係になっているため、トランジスタ5のドレイン端子が、インピーダンス整合をとった上で、レベルシフトトランジスタ4のベース端子に接続されている。なお、トランジスタ5のドレイン端子とレベルシフトトランジスタ4のベース端子との間の接続は、省略してもよい。
ローサイド駆動回路9は、電力変換器20の直列に接続されたスイッチング素子20a、20bのうち、低電位側のスイッチング素子20bのオン及びオフを切り替える回路である。ローサイド駆動回路9は、電源回路8からの電圧により駆動し、制御端子に入力される電圧に応じて、スイッチング素子20bのゲート端子に電圧を印加して、スイッチング素子20bのオン、オフを切り替える。ローサイド駆動回路9の制御端子へ入力される電圧の状態は、パルス入力回路2からローサイド制御信号線16で入力される電圧により決まる。
検知回路10は、パルス入力回路2の出力及びトランジスタ5の出力に基づき、レベルシフトトランジスタ4の状態を検知する。検知回路10は、同期回路3の出力からパルス入力回路2の出力パルスを検知することで、レベルシフトトランジスタ4のオン、オフの切り替えのタイミングを検知する。そして、検知回路10は、当該切り替えのタイミングに応じて変化するトランジスタ5の出力から、レベルシフトトランジスタ4の状態を検知し、その検知結果を示す信号を、保護回路14に出力する。
保護回路14は、検知回路10から出力される信号に基づき、ハイサイド駆動回路8及びローサイド駆動回路9を保護するための回路である。保護回路14は、検知回路10の出力に接続され、また保護信号線18を介してハイサイド駆動回路8及びローサイド駆動回路9にそれぞれ接続されている。
後述するように、トランジスタ5のドレイン電圧は、レベルシフトトランジスタ4の状態に応じて変化する。そして、本例では、検知回路10により、トランジスタ5のドレイン電圧が検知され、その検知結果が保護回路14に出力される。保護回路14は、検知結果により、レベルトランジスタ4に異常が生じている場合には、ハイサイド駆動回路8及びローサイド駆動回路9に保護信号を送信する。ハイサイド駆動回路8及びローサイド駆動回路9は、保護信号を受信すると、回路動作を停止させる。
駆動装置100に接続される電力変換器20は、直列に接続されたスイッチング素子20a、20bと、スイッチング素子20a、20bにそれぞれ並列に接続された複数のダイオード20c、20dとを備えている。スイッチング素子20aと、ダイオード20cは互いに逆方向の向きに接続され、スイッチング素子20bと、ダイオード20dは互いに逆方向の向きに接続されている。また、スイッチング素子20aのドレイン端子とダイオード20cのカソード端子は、電力変換器20の正側の配線11を介して、高電圧電源に接続されている。スイッチング素子20bのソース端子とダイオード20cのアソード端子は、電力変換器20の負側の配線12を介して、高電圧電源に接続されている。さらに、スイッチング素子20a、20b及びダイオード20c、20dで構成されるアーム回路の中性点は、出力線13を介して、負荷に接続されている。
次に、図1に示す駆動装置100の回路動作について説明する。
まず、レベルシフトトランジスタ4が正常な場合の動作について説明する。パルス入力回路2から矩形波状の制御信号がレベルシフトトランジスタ4のベース端子に出力されると、レベルシフトトランジスタ4はターンオンになる。ターンオンに伴い、レベルシフトトランジスタ4のドレイン電圧は、レベルシフトトランジスタ4のオフ状態のドレイン電圧よりも、低下する。ハイサイド駆動回路8は、制御端子への入力電圧の低下に応じて、スイッチング素子20aのオン、オフを切り替える。また、レベルシフトトランジスタ4のターンオンにより、レベルシフトトランジスタ4のドレイン電圧が低下すると、トランジスタ5のベース端子への入力電圧も低下するため、トランジスタ5はターンオフになる。そして、トランジスタ5のターンオフにより、トランジスタ5のドレイン電圧は高くなる。
そのため、トランジスタ5の出力電位は、パルス入力回路2から出力される制御信号に対して、時間遅れをもちつつ、制御信号の出力波形の特性と、同様な特性で変化する。上記の動作は、パルス入力回路2から出力されるパルスがローレベルからハイレベルに移行する際の回路動作を説明したが、当該パルスがハイレベルからローレベルに移行する際には、回路動作は、上記と逆に動作し、トランジスタ5の出力電位は、パルス入力回路2の制御信号に応じて変化する。
検知回路10は、同期回路3の出力から、パルス入力回路2の出力パルスの立ち上がりを検知し、立ち上がりのタイミングからtdonの時間を経過した時のトランジスタ5の出力により、レベルシフトトランジスタ4の状態を検知している。また、検知回路10は、同期回路3の出力から、パルス入力回路2の出力パルスの立ち下がりを検知し、立ち下がりのタイミングからtdoffの時間を経過した時のトランジスタ5の出力により、レベルシフトトランジスタ4の状態を検知している。なお、時間tdon、tdoffは、レベルシフトトランジスタ4及びトランジスタ5のオン、オフの切り替え後に、出力電圧が安定するまでの時間であり、予め設定されている。
上記の回路動作のタイムチャートと、検知回路10における検知制御について、図2を用いて説明する。図2は、レベルシフトトランジスタ4が正常な場合の特性を示しており、(a)は同期回路3の出力特性を示し、(b)はトランジスタ5の出力電位の特性を示す。なお横軸は時間を示している。
図2に示すように、パルス入力回路2からの出力パルスの立ち上がりにより、同期回路3の出力も立ち上がる(時刻ta0)。検知回路10は、時刻ta0の時点で、同期回路3の出力の立ち上がりを検知することで、レベルシフトトランジスタ4のオフからオンへの切り替えのタイミングを検知する。トランジスタ5のドレイン電圧(出力電位)は、パルス入力回路2からの出力パルスの立ち上がりに伴い、上昇する。検知回路10には、レベルシフトトランジスタ4の状態を検知するための電圧閾値(Vth)が予め設定されている。レベルシフトトランジスタ4が正常な状態である場合には、レベルシフトトランジスタ4のターンオンに伴い、トランジスタ5の出力電位は電圧閾値(Vth)よりも高くなる。
検知回路10は、レベルシフトトランジスタ4のターンオンのタイミングと対応させるように、時刻ta0から所定の時間(tdon)を経過した時点(時刻ta1)で、トランジスタ5の出力電位を検知し、時刻ta1でのトランジスタ5の出力電位と電圧閾値(Vth)とを比較する。レベルシフトトランジスタ4が正常な状態である場合には、トランジスタ5の出力電位は、時刻ta1で電圧閾値(Vth)より高くなる。そのため、検知回路10は、時刻ta1の時点で、トランジスタ5の出力電位が電圧閾値(Vth)より高くなったことを検知すると、レベルシフトトランジスタ4が正常であることを示す信号を保護回路14に出力する。
パルス入力回路2からの出力パルスの立ち下がりにより、同期回路3の出力も立ち下がる(時刻tb0)。検知回路10は、時刻tb0の時点で、同期回路3の出力の立ち下がりを検知することで、レベルシフトトランジスタ4のオンからオフへの切り替えのタイミングを検知する。レベルシフトトランジスタ4が正常な状態である場合には、レベルシフトトランジスタ4のターンオフに伴い、トランジスタ5の出力電位は電圧閾値(Vth)よりも低くなる。
検知回路10は、レベルシフトトランジスタ4のターンオフのタイミングと対応させるように、時刻tb0から所定の時間(tdoff)を経過した時点(時刻tb1)で、トランジスタ5の出力電位を検知し、時刻tb1でのトランジスタ5の出力電位と電圧閾値(Vth)とを比較する。そして、検知回路10は、時刻tb1の時点で、トランジスタ5の出力電位が電圧閾値(Vth)より低くなったことを検知すると、レベルシフトトランジスタ4が正常であることを示す信号を保護回路14に出力する。
次に、レベルシフトトランジスタ4に異常が生じた場合における、回路動作のタイムチャートと、検知回路10及び保護回路14における検知制御について、図3、図4を用いて説明する。図3はレベルシフトトランジスタ4において断線異常が発生した場合の特性を示し、図4はレベルシフトトランジスタ4において短絡異常が発生した場合の特性を示している。そして、図3、4の(a)は同期回路3の出力特性を示し、(b)はトランジスタ5の出力電位の特性を示す。なお横軸は時間を示している。
検知回路10によりパルス入力回路2からの出力パルスの立ち上がり及び立ち下がりを検知する点は上記と同様である、また、検知回路10により、レベルシフトトランジスタ4のオン、オフの切り替えタイミングと対応したトランジスタ5の出力電位を検知し、電圧閾値(Vth)と比較することで、レベルシフトトランジスタ4の状態を検知する点は、上記と同様である。
まず断線異常(オープン異常)について説明する。パルス入力回路2からの出力パルスが立ち上がったとしても、レベルシフトトランジスタ4は断線状態であるため、トランジスタ5はオン状態を維持する。そのため、トランジスタ5のドレイン電圧(出力電位)は、基本的には、一定の状態で推移する。ただし、レベルシフトトランジスタ4のベースとトランジスタ5のドレインが配線で接続されているため、パルス入力回路2のパルス出力による電圧が、トランジスタ5のドレイン電圧(出力電位)側にも印加される。しかしながら、トランジスタ5の出力電位は、時刻ta0から短時間で立ち下がり、所定の時間(tdon)の経過前に元の状態に戻り、時刻ta1で電圧閾値(Vth)より低くなる。
検知回路10は、時刻ta1の時点で、トランジスタ5の出力電位が電圧閾値(Vth)より低いことを検知すると、レベルシフトトランジスタ4に断線異常が生じていることを示す信号を保護回路14に出力する。保護回路14は、検知回路10から当該信号を受信すると、ハイサイド駆動回路8及びローサイド駆動回路9を停止させる。
次に、短絡異常について説明する。パルス入力回路2からの出力パルスがハイレベルからローレベルに立ち下がったとしても、レベルシフトトランジスタ4は短絡状態であるため、トランジスタ5はオフ状態を維持し、ターンオンにならない。そのため、トランジスタ5のドレイン電圧(出力電位)は、高電位の状態で維持し、電圧閾値より低くならない。なお、レベルシフトトランジスタ4は短絡状態であるため、パルス入力回路2からのパルスがシフトレベルトランジスタ4に入力されたとしても、トランジスタ5はオン状態になることはなく、トランジスタ5の出力電位は、高電位のままである。
検知回路10は、時刻tb1の時点で、トランジスタ5の出力電位が電圧閾値(Vth)より高いことを検知すると、レベルシフトトランジスタ4に短絡異常が生じていることを示す信号を保護回路14に出力する。保護回路14は、検知回路10から当該信号を受信すると、ハイサイド駆動回路8及びローサイド駆動回路9を停止させる。
上記のように、検知回路10は、同期回路3の出力より、シフトレベルトランジスタ4をターンオンさせるため制御信号の出力を検知したときには、ターンオンのタイミングと対応するトランジスタ5の出力電位が電圧閾値(Vth)より高くなったことを検知した場合に、シフトレベルトランジスタ4を正常状態として検知する。また、検知回路10は、ターンオンのタイミングと対応するトランジスタ5の出力電位が電圧閾値(Vth)より低くなったことを検知した場合に、シフトレベルトランジスタ4を断線状態として検知する。
さらに、検知回路10は、同期回路3の出力より、シフトレベルトランジスタ4をターンオフさせるため制御信号の出力を検知したときには、ターンオフのタイミングと対応するトランジスタ5の出力電位が電圧閾値(Vth)より低くなったことを検知した場合には、シフトレベルトランジスタ4を正常状態として検知する。また、検知回路10は、ターンオフのタイミングと対応するトランジスタ5の出力電圧が電圧閾値(Vth)より高くなったことを検知した場合には、シフトレベルトランジスタ4を短絡状態として検知する。
上記のように、本例は、レベルシフトトランジスタ4の高電位側の端子を電源回路1及びハイサイド駆動回路8の制御端子に、レベルシフトトランジスタ4の制御端子をパルス入力回路2に、それぞれ電気的に接続して、レベルシフトトランジスタ4により入力される電圧より高い電圧をハイサイド駆動回路8に出力する。また本例は、トランジスタ5の制御端子をレベルシフトトランジスタ4の高電位側の端子に電気的に接続して、レベルシフトトランジスタ4の高電位側の端子の電圧を反転して出力させて、パルス入力回路2の出力及びトランジスタ5の出力に基づき、レベルシフトトランジスタ4の状態を検知する。これにより、本例は、レベルシフトトランジスタ4の正常状態、オープン異常の状態、及び短絡異常の状態を検知ことができる。
そして、本例は、レベルシフトトランジスタ4に異常を検知することで、保護回路14によりハイサイド駆動回路8及びローサイド駆動回路9を停止させることできるため、例えばハイサイド駆動回路8の入力部分に高電圧が印加されることを防ぐことができる。
ところで、本例とは異なり、カレントミラー回路を用いて、レベルシフトトランジスタ4の異常を検知することも考えられるが、カレントミラーでは、レベルシフトトランジスタ4の短絡異常と、オープン異常とを区別して検知することは困難であった。
また、本例の駆動装置100を、高電圧のインバータやコンバータ等の電力変換装置の駆動回路として適用する場合には、駆動部分の回路と制御回路との間で、絶縁性を確保しなければならない。本例とは異なり、当該絶縁性を確保するために、絶縁トランスを設けることも考えられるが、駆動装置が大型化してしまう、という問題がある。
さらに、駆動装置100を、高電圧スイッチデバイスで構成された電力変換装置に用いた場合には、負荷側の異常や、電源側の短絡や落雷などの外乱により、高電圧スイッチデバイスの過電圧や過電流が発生する。そのため、回路内の2次障害を防ぐためにも、シフトレベルトランジスタ4の異常を的確に検知する駆動装置が求められている。
本例では、ハイサイド駆動回路8とパルス入力回路2との間に、レベルシフトトランジスタ4を接続しているため、駆動装置100の回路内において、駆動部分の回路と制御部分の回路との間で絶縁性を確保することができる。また、本例は、絶縁性を確保するための回路構成を簡略しつつ、部品点数を削減することができる。さらに、本例は、レベルシフトトランジスタ4の正常状態と各種の異常状態をそれぞれ区別して検知することができるため、2次障害の発生リスクを軽減させることができる。
また、本例は、パルス入力回路2の出力からレベルシフトトランジスタ4のオン及びオフを切り替えるタイミングを検知し、当該タイミングに対応するトランジスタ5の出力からレベルシフトトランジスタ4の状態を検知する。これにより、本例は、レベルシフトトランジスタ4の正常状態、オープン異常の状態、及び短絡異常の状態を検知ことができる。
また、本例は、駆動装置100を、複数のスイッチング素子を備えた電力変換装置に用いる。これにより、大容量の電力変換器に適用した場合に、電力変換装置の負荷など、接触、非接触に関わらず電力経路に接続された他のコンポーネントに対して、ノイズ発生、および、ノイズによる誤動作等の2次的な障害を抑制することができる。
なお、本例において、抵抗6、7に受動素子の抵抗を用いたが、トランジスタのベース領域や、MOSFETのドレイン-ソース間抵抗など、能動素子の内蔵抵抗を用いてもよい。
上記のレベルシフトトランジスタ4が本発明の「レベルシフト回路」に相当し、トランジスタ5が本発明の「第1トランジスタ」に相当し、検知回路10が本発明の「検知手段」に相当する。
《第2実施形態》
図5は、発明の他の実施形態に係る電力変換装置のブロック図である。本例では上述した第1実施形態に対して、電圧計測部19を設ける点が異なる。これ以外の構成は上述した第1実施形態と同じであるため、その記載を適宜、援用する。
電圧計測部19は、レベルシフトトランジスタ4のドレイン電圧と、トランジスタ5のドレイン電圧との電位差(V1)を検出し、検知回路10に出力する。検知回路10は、パルス入力回路2の出力と電位差(V1)に基づき、レベルシフトトランジスタ4の状態を検知する。
レベルシフトトランジスタ4が正常な状態であり、定常状態である場合には、レベルシフトトランジスタ4のドレイン電圧とトランジスタ5のドレイン電圧は、反転論理の関係になっている。そして、ハイサイド駆動回路8の負極側の端子は、電力変換器20の出力線13とほぼ同電位で設定されているため、トランジスタ4、5のドレイン電圧は、電力変換器20の正側の端子と、負側の端子との電位差によって決まる。例えば、電力変換器20の最大直流電圧が600Vである場合には、電位差(V1)は、−600Vから600Vの範囲内の値となる。
電位差(V1)の変動は、レベルシフトトランジスタ4の過渡状態で起きている。そのため、同期回路3は、パルス入力回路2の出力の立ち上がり及び立ち下がりのタイミングに対して、電位差(V1)の変動時間の経過後に同期信号を検知回路10に出力することで、矩形波(HI、LOW)の出力タイミングを遅らせている。これにより、検知回路10が、電位差(V1)の変動時間の終了後に、電位差(V1)に基づいて、レベルシフトトランジスタ4の検知を行うことができる。
図5に示す回路の動作のタイムチャートと、検知回路10及び保護回路14における検知制御について、図6を用いて説明する。図6は、レベルシフトトランジスタ4が正常である場合の特性を示しており、(a)は同期回路3の出力特性を示し、(b)は電位差(V1)の出力電位の特性を示す。なお横軸は時間を示している。
同期回路3の出力信号は、図6(a)に示すように、プラス側に立ち上がる矩形波(HI)と、マイナス側に立ち下がる矩形波(LOW)で示される。矩形波(HI)の立ち上がりのタイミングで、レベルシフトトランジスタ4はターンオンになり、矩形波(LOW)の立ち下がりのタイミングで、レベルシフトトランジスタ4はターンオフになる。
検知回路10は、同期回路3の出力から制御信号の矩形波(HI)の立ち上がりのタイミングを検知し、当該タイミング(時刻ta0)から所定の時間(tdon)の経過後のタイミング(時刻ta1)で、電位差を検知する。また、検知回路10は、同期回路3の出力から制御信号の矩形波(LOW)の立ち下がりのタイミングを検知し、当該タイミング(時刻tb0)から所定の時間(tdoff)の経過後のタイミング(時刻tb1)で、電位差を検知する。
レベルシフトトランジスタ4が正常な場合には、レベルシフトトランジスタ4のドレイン電圧とトランジスタ5のドレイン電圧が反転論理の関係になっているため、電位差(V1)は大きくなる。検知回路10は、時刻ta1で、電位差(V1)と電圧閾値(+Vth)より高くなったことを検知すると、レベルシフトトランジスタ4が正常であることを示す信号を保護回路14に出力する。また、検知回路10は、時刻tb1で、電位差(V1)と電圧閾値(−Vth)より低くなったことを検知すると、レベルシフトトランジスタ4が正常であることを示す信号を保護回路14に出力する。
次に、レベルシフトトランジスタ4に異常が生じた場合における、回路動作のタイムチャートと、検知回路10及び保護回路14における検知制御について、図7を用いて説明する。図7は、レベルシフトトランジスタ4が異常な状態である場合の特性を示しており、(a)は同期回路3の出力特性を示し、(b)は電位差(V1)の出力電位の特性を示す。なお横軸は時間を示している。
レベルシフトトランジスタ4に異常が生じた場合には、電位差(V1)は小さくなり、同期回路3の制御信号として、矩形波(HI)が出力された場合でも、電位差(V1)は電圧閾値(+Vth)より低く、また矩形波(LOW)が出力された場合でも、電位差(V1)は電圧閾値(−Vth)より高くなる。
検知回路10は、時刻ta1の時点で、電位差(V1)が電圧閾値(+Vth)より低いことを検知すると、レベルシフトトランジスタ4に異常が生じていることを示す信号を保護回路14に出力する。また、検知回路10は、時刻tb1の時点で、電位差(V1)が電圧閾値(−Vth)より高いことを検知すると、レベルシフトトランジスタ4に異常が生じていることを示す信号を保護回路14に出力する。
上記のように、本例は、電圧計測部19によりシフトレベルトランジスタ4の出力電圧とトランジスタ5の出力電圧との電位差を検知し、パルス入力回路2の出力と当該電位差に基づき、レベルシフトトランジスタ4の状態を検知する。これにより、レベルシフトトランジスタ4の短絡異常又はオープン異常が発生した場合には、レベルシフトトランジスタ4の異常を検知することができる。
さらに、本例は、同期回路3の出力タイミングを遅らせることで、過渡状態における、トランジスタ4、5の出力の変動を避けた上で、シフトレベルトランジスタ4の状態を検知することができる。これにより、シフトレベルトランジスタ4の状態の検知精度を高めることができる。
なお、本例は、同期回路3の出力タイミングを遅らせることで過渡状態における、トランジスタ4、5の出力の変動を避けた上で、シフトレベルトランジスタ4の状態を検知したが、検知回路10の検知タイミングを規定した所定の時間(tdon)又は所定の時間(tdoff)を、過渡状態における電圧変動時間に設定することで、トランジスタ4、5の出力の変動を避けてもよい。
なお、本例では、矩形波(HI)及び矩形波(LOW)を用いて、同期信号として3つのレベルを使用しているが、同期信号を2レベルにしてもよい。同期信号を2レベルにしたときには、同期信号の立ち上がりのタイミング及び立ち下がりのタイミングを検知して、当該タイミングに対応する電位差(V1)から、シフトレベルトランジスタ4の状態を検知すればよい。
上記の電圧計測部19が本発明の「第1電位差検知部」に相当する。
《第3実施形態》
図8は、発明の他の実施形態に係る電力変換装置のブロック図である。本例では上述した第1実施形態に対して、ツェナダイオード21及び抵抗22を設ける点が異なる。これ以外の構成は上述した第1実施形態と同じであるため、その記載を適宜、援用する。
ツェナダイオード21は、抵抗22と直列に接続されている。ツェナダイオード21のアノード端子は、シフトレベルトランジスタ4のゲート端子に接続され、カソード端子は、シフトレベルトランジスタ4のドレイン端子に接続されている。抵抗22は、電力回収用の抵抗であり、シフトレベルトランジスタ4のゲート−ソース間に接続されている。
ツェナダイオード21には、レベルシフトトランジスタ4で使用される半導体よりバンドギャップが大きな半導体が使用されている。例えばレベルシフトトランジスタ4の半導体としてSiが使用された場合には、ツェナダイオード21は、SiCやGaNなどのワイドバンドギャップを母材とした半導体により形成されている。
電力変換器20の最大直流電圧が600Vである場合には、シフトトランジスタ4のドレイン電圧とトランジスタ5のドレイン電圧の電位差は、−600Vから600Vの範囲内の値となる。このとき、ツェナダイオード21を保護用素子として機能するためには、耐圧は600V程度、必要になる。しかしながら、ツェナダイオード21の母材としてSiを用いてパワーデバイスを構成した場合には、耐圧は200V程度になってしまうため、保護用素子として機能しない。そのため、本例は、ツェナダイオード21を、レベルシフトトランジスタ4の母材よりバンドキャップの大きい母材で形成することで、ツェナダイオード21に保護機能をもたせている。
ツェナダイオード21は、レベルシフトトランジスタ4のドレイン電圧に対して制限を加えるための素子である。例えば、レベルシフトトランジスタ4の過電圧が印加された場合には、ツェナダイオード21の降伏効果により、レベルシフトトランジスタ4のドレイン−ソース間が短絡する。そのため、レベルシフトトランジスタ4の出力電位(ドレイン電圧)に対して制限を加えることができる。
また、レベルシフトトランジスタ4に短絡異常が発生した場合には、ハイサイド駆動回路8と電力変換器20の短絡部分、ツェナダイオード21、及び抵抗22を含む回路により、電力回収経路が形成される。そして、検知回路10によりレベルシフトトランジスタ4の短絡異常の検知制御、及び、保護回路14によるハイサイド駆動回路8及びローサイド駆動回路9の保護制御を組みあわせることで、2次障害の発生リスクを軽減させている。
次に、図9を用いて、図2に示した駆動装置100の回路のレイアウトについて説明する。図9は、駆動装置100の回路を基板上に実装した状態における、基板の平面図を示す。
図9に示すように、電源回路1、パルス入力回路2、レベルシフトトランジスタ4、トランジスタ5、ハイサイド駆動回路8、ローサイド駆動回路9、ツェナダイオード21、抵抗22、配線パターン31〜33、ハイサイド駆動回路8の出力端子34、及びハイサイド駆動回路9の出力端子35が基板30上に実装されている。
配線パターン31は、電源回路1及びパルス入力回路2と、ハイサイド駆動回路8及びローサイド駆動回路9との間を接続する配線のパターンである。配線パターン32は、レベルシフトトランジスタ4とトランジスタ5を接続する配線のパターンである。また、配線パターン33は、ツェナダイオード21と抵抗22を接続する配線のパターンである。
各回路の配置は、基板30の表面上(図9の紙面上)で、一番左側に、電源回路1及びパルス入力回路2が配置される。電源回路1及びパルス入力回路2の右側に、配線パターン31を介して、ハイサイド駆動回路8及びローサイド駆動回路9が配置される。また、レベルシフトトランジスタ4とトランジスタ5が配線パターン32の上に実装された状態で、レベルシフトトランジスタ4、トランジスタ5、及び配線パターン32が、ハイサイド駆動回路8とローサイド駆動回路9との間に配置される。さらに、ツェナダイオード21と抵抗22が配線パターン33の上に実装された状態で、ツェナダイオード21、抵抗22、及び配線パターン33がハイサイド駆動回路8に隣接する位置に、配置される。そして、基板30の表面上(図9の紙面上)で、一番右側の端部の位置に、出力端子34、35が配置されている。
また、レベルシフトトランジスタ4とツェナダイオード21との間の配線長をできる限り短くするために、レベルシフトトランジスタ4とツェナダイオード21はハイサイド駆動回路8に隣接した位置で互いに対向させることで、互いに近くなるように配置され、配線パターン32、33の配線も短くしている。
本例の駆動装置100を高電圧で大容量の電力変換装置に適用した場合には、電圧の変動範囲が大きくなる。特に、レベルシフトトランジスタ4の電圧変動が大きくなるため、レベルシフトトランジスタ4とツェナダイオード21との間の配線では、浮遊容量や寄生インダクタンスによる影響を抑えることが求められる。
本例では、図9に示すようなレイアウトで、各素子及び配線のパターンを配置することで、配線パターン32、33の配線長が短くなり、低インダクタンス化を図ることができる。その結果として、本例は、他の制御用端子や電子部品に対して、サージ電圧、浮遊容量による寄生電流等による影響を防ぐことができる。
上記のように本例は、レベルシフトトランジスタ4の高電位側の端子にツェナダイオード21のカソード端子を接続し、レベルシフトトランジスタ4の低電位側の端子にツェナダイオード21のアソード端子を接続し、ツェナダイオード21に対して直列に、電力回収用の抵抗22を接続する。これにより、レベルシフトトランジスタ4のドレイン電圧の上昇を抑えることができる。また、過電流等によりレベルシフトトランジスタ5に異常が発生した場合には、レベルシフトトランジスタ4、ツェナダイオード21、及び抵抗22の回路で、電力回収回路を形成することができ、抵抗22で回収した電力を消費させることができる。その結果として、駆動装置100の回路素子の保護を図ることができる。
また、本例は、レベルシフトトランジスタ4(半導体素子)の母材よりバンドキャップの大きい母材で、ツェナダイオード21を形成する。これにより、ツェナダイオード21の耐圧を高め、ツェナダイオード21に対して保護機能をもたせることができる。
なお、本発明の変形例として、図10に示すように、図5に示した駆動装置100に、上記のツェナダイオード21及び抵抗22を設けてもよい。図10は、本発明の変形例に係る電力変換装置のブロック図である。これにより、変形例に係る駆動装置100は、電力変換器20の他相の回路動作や、コモンモードノイズなどによる電圧振動を抑制することができる。
上記のツェナダイオード21が本発明の「ダイオード」に相当する。
《第4実施形態》
図11は、発明の他の実施形態に係る電力変換装置のブロック図である。本例では上述した第2実施形態に対して、ツェナダイオード21、トランジスタ23、及び抵抗24を設ける点が異なる。これ以外の構成は上述した第2実施形態と同じであり、第1〜第3実施形態の記載を適宜、援用する。
ツェナダイオード21は、トランジスタ23と直列に接続されている。ツェナダイオード21は、レベルシフトトランジスタ4の方向と、逆方向になるように、レベルシフトトランジスタ4のゲート−ドレイン間に接続されている。
トランジスタ23は、レベルシフトトランジスタ4のゲート−ソース間に接続されている。また、トランジスタ23の制御端子には、ハイサイド制御信号線15が接続されている。
抵抗24は、インピーダンスを調整するための抵抗であり、トランジスタ23のドレインとトランジスタ5のドレインとの間に接続されている。
トランジスタ23のドレイン端子は、レベルシフトトランジスタ4の制御端子に接続され、かつ、抵抗24を介してトランジスタ5のトレイン端子に接続されている。また、トランジスタ23のドレイン端子は同期回路3に接続されている。そのため、パルス入力回路2から出力される制御信号に対して、レベルシフトトランジスタ4のオン、オフの切り替えのタイミングと、トランジスタ5のドレイン電圧に基づく異常検知、及び、保護回路14による保護制御の同期をとることができる。これにより、同期回路の3の構成を簡略化させることができる、なお、同期回路3で同期タイミングを設定する際には、各素子間の配線パターンにおける回路遅延を考慮して設定するとよい。また、トランジスタ23には、例えばMOSFETが用いられる。
上記のように、本例は、レベルシフトトランジスタ4の高電位側の端子にツェナダイオード21のカソード端子を接続し、レベルシフトトランジスタ4の低電位側の端子にツェナダイオード21のアソード端子を接続する。また、本例は、ツェナダイオード21に対して直列にトランジスタ23を接続しつつ、レベルシフトトランジスタ4の制御端子と低電位側の端子との間にトランジスタ23を接続し、トランジスタ23の制御端子をパルス入力回路2に接続する。これにより、レベルシフトトランジスタ4のドレイン電圧の上昇を抑えることができる。また、過電流等によりレベルシフトトランジスタ5に異常が発生した場合には、レベルシフトトランジスタ4、ツェナダイオード21、及びトランジスタ24の回路で、電力回収回路を形成することができ、抵抗22で回収した電力を消費させることができる。その結果として、駆動装置100の回路素子の保護を図ることができる。すなわち、本例は、トランジスタ23により、第3実施形態で示した抵抗22を代用している。
なお、本発明において、レベルシフトトランジスタ4の異常を検知した場合に、保護回路から保護信号を、トランジスタ23の制御端子にフィードバックするように構成してもよい。そして、本例は、レベルシフトトランジスタ4の異常を示す保護信号を、トランジスタ23のゲートに入力して、トランジスタ23を導通状態にすることで、電力回収回路として機能させることができる。
上記のトランジスタ23が本発明の「第2トランジスタ」に相当する。
《第5実施形態》
図12は、発明の他の実施形態に係る電力変換装置のブロック図である。本例では上述した第4実施形態に対して、電流計測部19の代わりに、電流計測部25、26を設ける点が異なる。これ以外の構成は上述した第4実施形態と同じであり、第1〜第4実施形態の記載を適宜、援用する。
電流計測部25は、トランジスタ5のゲート−ドレイン間の電圧を計測し、計測した電位差(V2)を検知回路10に出力する。電流計測部26は、レベルシフトトランジスタ4のゲート−ドレイン間の電圧を計測し、計測した電位差(V3)を検知回路10に出力する。
検知回路10は、電位差(V2)及び電位差(V3)に基づき、レベルシフトトランジスタ4の状態とトランジスタ5の状態を検知する。レベルシフトトランジスタ4のゲートとドレインとの間は反転論理の関係になり、トランジスタ5のゲートとドレインとの間は反転論理の関係になっている。そのため、レベルトランジスタ4に異常が発生した場合には、電位差(V3)は、正常時の電位差と比較して低くなり、また、トランジスタ5に異常が発生した場合には、電位差(V2)は、正常時の電位差と比較して低くなる。そのため、検知回路10は、例えば予め設定された電圧閾値と、電位差(V2)及び電位差(V3)とをそれぞれ比較することで、レベルシフトトランジスタ4の状態とトランジスタ5の状態を検知する。
上記のように、本例は、トランジスタ5のゲート−ドレイン間の電圧、レベルシフトトランジスタ4のゲート−ドレイン間の電圧に基づき、レベルシフトトランジスタ4の状態とトランジスタ5の状態を検知する。これにより、本例は、レベルシフトトランジスタ4の異常に加えて、トランジスタ5の異常を検知することができる。
上記の電圧計測部25が本発明の「第2電位差検知部」に相当し、電圧計測部26が本発明の「第3電位差検知部」に相当する
《第6実施形態》
図13は、発明の他の実施形態に係る電力変換装置のブロック図である。本例では上述した第1実施形態に対して、電流計測部19、30、ツェナダイオード21、28、抵抗22、29、及びレベルシフトトランジスタ27を設ける点が異なる。これ以外の構成は上述した第1実施形態と同じであり、第1〜第4実施形態の記載を適宜、援用する。
ツェナダイオード21はレベルシフトトランジスタ4のゲート−ドレイン間で、レベルシフトトランジスタ4と逆方向に接続され、抵抗22はレベルシフトトランジスタ4のゲート−ソース間に接続されている。
ツェナダイオード28はトランジスタ27のゲート−ドレイン間で、トランジスタ27と逆方向に接続され、抵抗29はトランジスタ27のゲート−ソース間に接続されている。トランジスタ27は、レベルシフトトランジスタ4に対して並列に接続されている。そして、ハイサイド制御信号線15は、分岐して、レベルシフトトランジスタ4の制御端子及びレベルシフトトランジスタ27の制御端子に接続されている。
これにより、本例は、レベルシフトトランジスタ4、27を2並列にして、ツェナダイオードと抵抗との直列回路を、2並列のレベルシフトトランジスタ4、27にそれぞれ接続することで、電力回収回路も2並列にしている。また本例は、2並列としたレベルシフトトランジスタ4,27のドレイン電圧を、電圧計測部30で計測している。
電流計測器19は、トランジスタ5のゲート−ドレイン間の電圧を計測し、計測した電位差(V1)を検知回路10に出力する。電流計測部30は、レベルシフトトランジスタ4のドレイン電圧とレベルシフトトランジスタ27のドレイン電圧との電位差を計測し、計測した電位差(V4)を検知回路10に出力する。
検知回路10は、電位差(V1)に基づきトランジスタ5の状態を検知し、電位差(V4)に基づき、レベルシフトトランジスタ4、27の状態を検知する。レベルシフトトランジスタ4、27が正常である場合には、レベルシフトトランジスタ4、27のオン、オフを切り替えてとしても、ドレイン電圧は、同電位で推移するため、電位差(V4)は、ほぼゼロの一定値で推移する。一方、レベルシフトトランジスタ4又はレベルトランジスタ27の何れか一方に異常が発生した場合には、正常なレベルシフトトランジスタのドレイン電位は、トランジスタのオン、オフに伴って、異なる特性で推移するため、電位差(V4)は、一定値で推移しない。そのため、検知回路10は、電位差(V4)の特性から、レベルトランジスタ4、27の異常を検知することができる。検知回路10によるトランジスタ5の異常検知の方法は、第2実施形態と同様であるため、説明を省略する。
上記のように本例は、レベルシフトトランジスタ4、27を並列に接続し、レベルシフトトランジスタ4、27と対応するように、ツェナダイオード21、28と抵抗22、29との直列回路を並列に接続する。これにより、レベルシフトトランジスタ4、27の冗長性を確保しつつ、レベルシフトトランジスタ4、27の状態を検知することができる。
《第7実施形態》
図14は、発明の他の実施形態に係る電力変換装置のブロック図である。本例では上述した第1実施形態に対して、電源回路10の代わりにローサイド電源回路31を設けつつ、ハイサイド駆動回路8の電源をブートストラップ回路で構成している点が異なる。これ以外の構成は上述した第1実施形態と同じであり、第1〜第6実施形態の記載を適宜、援用する。
ローサイド電源回路31は、ローサイド駆動回路9への出力用の一対の配線で、ローサイド駆動回路9に接続されている。
ブートストラップ回路は、ブートストラップダイオード32とブートストラップコンデンサ33により構成されている。ブートストラップダイオード32のアノード端子は、ローサイド電源回路31の高電位側の出力線に接続されている。ブートストラップコンデンサ32のカソード端子は、抵抗6、7、ブートストラップコンデンサ33、及びハイサイド駆動回路8の高電位側の入力端子に接続されている。
ブートストラップコンデンサ33は、ハイサイド駆動回路6の電源入力用の配線間に接続されている。
上記のように、本例は、ハイサイド駆動回路に接続され、ローサイド電源回路31からの電圧を、ハイサイド駆動回路の駆動電圧として供給するブースストラップ回路を備えている。
ブートストラップ回路をハイサイド駆動回路8用の電源に適用した場合には、ローサイド側の制御信号の入力回路や駆動回路などに過電圧が印加される恐れがある。しかしながら、第1〜第6実施形態のように、レベルシフトトランジスタ4の状態の検知機能、レベルシフトトランジスタ5の異常時に動作させる電力回収回路の機能を組み合わせることで、レベルシフトトランジスタ5に異常が発生した場合でも、絶縁性を確保することができる。そのため、図14に示すように、ブートストラップ回路をハイサイド駆動回路8用の電源に用いた場合でも、過電圧の印加を抑制することができる。