JP5446851B2 - 電力変換装置 - Google Patents

Description

本発明は、出力に共振コンデンサと誘導加熱負荷を接続し、出力電圧に対し、出力電流を遅れ位相で運転する電力変換装置の半導体素子の保護回路に関する。

図５に、背景技術を説明するための回路図を、図６にその動作波形図を示す。最初に、図５に示す回路図について説明する。
直流電圧源８を直流入力として接続した電力変換器７は、直流コンデンサ７ｅ、半導体素子７ａ、７ｂ、７ｃ、７ｄ（この例ではダイオードが逆並列接続されたＩＧＢＴ）により構成される単相矩形波出力電圧形フルブリッジインバータである。

その出力には、共振コンデンサ９とインダクタンス成分１０ａと抵抗成分１０ｂからなる誘導加熱負荷１０が接続され、全体で共振回路を構成している。ここで、図示しない制御回路から出力された周波数指令値はパルス生成回路１１に入力され、制御信号が生成される。制御信号はゲート駆動回路１２に入力され、その出力は、電力変換器７の半導体素子７ａ、７ｂ、７ｃ、７ｄ（ＩＧＢＴ）のゲートに入力される。

次に、図６について説明する。
電力変換器７の出力電圧Ｖｏは矩形波であるが、その出力には共振回路が接続されているため、その共振曲線の共振点付近の出力周波数で運転しているとき、出力電流Ｉｏは、正弦波に近い波形となる。また、共振点より高い出力周波数で運転しているため、出力電圧Ｖｏに対し、出力電流Ｉｏは遅れ位相となる。

正常な動作状態である遅れ位相での運転期間のＡ点でゲート信号Ｇ７ａ、Ｇ７ｄをオフすると、ＩＧＢＴ７ａ、７ｄの両端電圧Ｖ７ａ、Ｖ７ｄが立上り、ＩＧＢＴに流れている電流Ｉ７ａ、Ｉ７ｄは７ａ、７ｄから７ｂ、７ｃに転流する。転流後のＩ７ｂ、Ｉ７ｃの極性は負であるので、フリーホイールダイオードに流れているが、出力に接続されている共振回路により、徐々に電流が減少して、極性が正となった後電流が増加する。ここで、Ａ点からある一定時間後のフリーホイールダイオードに流れている期間のＢ点で、ゲート信号Ｇ７ｂ、Ｇ７ｃをオンすることで、電流はフリーホイールダイオードからＩＧＢＴにスムーズに切り替わる。

次に、異常な動作状態である進み位相での運転期間のＣ点を見てみる。誘導加熱負荷１０の異常（インダクタンス成分１０ａ、具体的には加熱用コイルの短絡）などで、共振周波数が高くなった場合で、ＩＧＢＴの電流Ｉ７ａ、Ｉ７ｄは、ゲート信号Ｇ７ａ、Ｇ７ｄがオフする前に、極性が負になっており、フリーホイールダイオードに流れている。すなわち、出力電圧Ｖｏに対し、出力電流Ｉｏは進み位相となっている。

そのため、Ｃ点でゲート信号Ｇ７ａ、Ｇ７ｄがオフになっても、電流はＩＧＢＴ７ｂ、７ｃに転流せずに７ａ、７ｄのフリーホイールダイオードにそのまま流れている。その後、Ｃ点からある一定時間後のＤ点で、ゲート信号Ｇ７ｂ、Ｇ７ｃをオンするとＩＧＢＴ７ａ、７ｄのフリーホイールダイオードが急峻に逆回復し電流Ｉ７ａ、Ｉ７ｄは、ＩＧＢＴ７ｂ、７ｃに転流する。

この場合、例えば小電流などの電流領域おいては、フリーホイールダイオードの急峻な逆回復により、サージ電圧が発生し、半導体素子が破壊することがある。また、電力変換器の半導体素子にＭＯＳＦＥＴを用い、寄生ダイオードをフリーホイールダイオードとして用いている場合、急峻な逆回復をすることだけで破壊する。特許文献１に、背景の技術が記載されている。

しかし、背景の技術はＰＷＭスイッチングにより徐々に出力電流を制御する用途向けであり、１回でもフリーホイールダイオードが急峻に逆回復すると半導体素子が破壊する場合には適さない。

特開２００４−１１２９１６号公報

解決しようとする課題は、出力に共振コンデンサと誘導加熱負荷を接続し、出力電圧に対して出力電流を遅れ位相で運転する電力変換器に関し、負荷の異常などで、出力電圧に対して出力電流が進み位相となった場合にフリーホイールダイオードを急峻に逆回復させないように保護することである。また、負荷の異常や誤点弧などによる素子の過電流の保護を簡単な制御回路で実現することである。

上述の課題を解決するために、第1の発明においては出力に共振コンデンサと誘導加熱負荷を接続し、出力電圧に対して出力電流を遅れ位相で運転する電力変換装置において、半導体素子の主端子間電圧を検出する電圧検出回路と、電圧設定値と前記電圧検出値を比較する電圧比較回路と、を備え、前記半導体素子をオフするオフ信号期間に前記電圧設定値と前記電圧検出値とを比較して、前記電圧検出値が大であるとき、制御信号がオン信号になっても前記半導体素子をオンしない半導体素子の保護回路を備える。

第２の発明においては、前記電圧検出回路は、半導体素子と並列に接続した複数の分圧抵抗で構成する。

第３の発明においては、前記電圧検出回路は、制御回路電源を複数の抵抗で分圧し、前記複数の抵抗による分圧点と半導体素子の主電極との間にダイオードを接続して構成する。

第４の発明においては、第1〜第3の発明における前記オフ信号期間に前記電圧設定値と前記電圧検出値とを比較して、前記電圧検出値が大であるとき、前記オフ信号がオン信号に変化した時点以降で故障信号を出力することを特徴とする。

第５の発明においては、出力に共振コンデンサと誘導加熱負荷を接続し、出力電圧に対して出力電流を遅れ位相で運転する電力変換装置において、半導体素子の主端子間電圧を検出する電圧検出回路と、電圧設定値と前記電圧検出回路の検出値とを比較する電圧比較回路と、を備え、前記半導体素子をオフするオフ信号期間に前記電圧設定値と前記電圧検出値とを比較して、前記電圧検出値が大であるとき、制御信号がオン信号になっても、前記半導体素子をオンしない半導体素子の第１の保護回路と、前記半導体素子をオンするオン信号期間に前記電圧設定値と前記電圧検出値とを比較して、前記電圧検出値が大であるとき、制御信号がオフ信号になったら前記半導体素子を通常のオフ動作よりもゆっくりオフさせる半導体素子の第２の保護回路と、を兼ね備えたことを特徴とする。

第６の発明においては、第５の発明における前記オフ信号期間に前記電圧設定値と前記電圧検出値とを比較する電圧比較回路と、前記オン信号期間に前記電圧設定値と前記電圧検出値とを比較する電圧比較回路とを、共用化したことを特徴とする。

第７の発明においては、第５又は６の発明において、前記オン信号期間に前記電圧設定値と前記電圧検出値とを比較して、前記電圧検出値が大であるとき故障と判定した第１の故障信号、又は前記オフ信号期間に前記電圧設定値と前記電圧検出値とを比較して、前記電圧検出値が大であるとき故障と判定した第２の故障信号を出力することを特徴とする。

本発明によれば、半導体素子に電圧が印加されているときに、オンしないため、対向アームのフリーホイールダイオードに電流が流れている場合に、それが急峻に逆回復することがない。この結果、小電流領域などにおいてサージ電圧が発生せず、半導体素子が破壊しない。また、ＭＯＳＦＥＴの寄生ダイオードをフリーホイールダイオードとして用いている場合も、急峻な逆回復をしないため、破壊を防止できる。また、素子の過電流時、素子をゆっくりとオフさせる保護回路を共用化できるため、信頼性の高い素子の保護を実現できる。

さらに、半導体素子の主電極電圧の検出値と設定値との比較により、保護の判断を行うため、電流検出器などが不要で、検出した電圧の絶縁も不要であり、簡易な回路で構成できる。その他、故障信号を保護回路の外に出力することにより、信頼性の高い保護が可能となる。

本発明の第１の実施例を示す回路図である。 本発明の第２の実施例を示す回路図である。 本発明の第３の実施例を示す回路図である。 本発明の第４の実施例を示す回路図である。 従来の実施例を示す回路図である。 各部の動作を示す波形図である。

本発明の要点は、出力に共振コンデンサと誘導加熱負荷を接続し、出力電圧に対して出力電流を遅れ位相で運転する電力変換装置において、半導体素子の主端子間電圧を検出する電圧検出回路と、電圧設定値と前記電圧検出値を比較する電圧比較回路と、を備え、オフ信号期間に前記電圧設定値と前記電圧検出値とを比較して、前記電圧検出値が大であるとき、前記半導体素子をオンしないようにしている点と、オン期間に前記電圧比較回路で前記電圧検出値が大であるとき、半導体素子を通常よりゆっくりオフさせるようにしている点である。

図１に、本発明の実施例を説明するための回路図を示す。その波形図は、背景の技術と同様に図６に示す。
まず、図６について説明する。
通常の出力電圧Ｖｏに対し、出力電流Ｉｏが遅れ位相のときのＢ点で、ゲート信号Ｇ７ｂ、Ｇ７ｃをオンするとき、オンするＩＧＢＴ７ｂ、７ｃのフリーホイールダイオードに電流が流れており、ＩＧＢＴ７ｂ、７ｃの電圧はダイオード導通時の順方向降下電圧の−数Ｖ程度である。

誘導加熱負荷の異常などで、出力電圧Ｖｏに対し、出力電流Ｉｏが進み位相のときのＤ点では、ゲート信号Ｇ７ｂ、Ｇ７ｃをオンするとき、対向アームのＩＧＢＴ７ａ、７ｄのフリーホイールダイオードに電流が流れており、ＩＧＢＴ７ｂ、７ｃの電圧は直流コンデンサ７ｅの電圧Ｅｄが印加され、本電源では数百Ｖ以上となる。
この電圧の違いを利用して、保護を行うのが、本提案である。

次に、図１について説明する。半導体素子としてＩＧＢＴを使用の場合の実施例である。
半導体素子７Ｘの主電極間の電圧を検出した値を分圧する抵抗Ｒ１、Ｒ２からなる分圧抵抗１とそれを電圧設定値と比較するコンパレータ２、制御信号がオンする際のタイミングをとるフリップフロップ３、ディレイ回路４、およびＡＮＤ回路５、ゲート信号を生成する増幅回路６から構成される。

半導体素子７Ｘの主電極間の電圧を分圧抵抗１により取り扱いの容易な数Ｖ程度の電圧に分圧した後、コンパレータ２は電圧設定値とこの値を比較し、半導体素子７Ｘの主電極間の電圧が、上述のダイオードの導通時の電圧の−数Ｖ程度のときは、ハイ（Ｈｉ）を出力し、直流中間コンデンサ７ｅの電圧（本電源では数百Ｖ以上）のときはロー（Ｌｏ）を出力する。

通常の出力電圧Ｖｏに対し、出力電流Ｉｏが遅れ位相のときのＢ点では、コンパレータ２はハイ（Ｈｉ）を出力しているため、制御信号がオン、すなわちロー（Ｌｏ）→ハイ（Ｈｉ）になったとき、フリップフロップ３はハイ（Ｈｉ）を出力する。フリップフロップ３の入力→出力の遅れ時間以上に設定されたディレイ回路４の出力がロー（Ｌｏ）→ハイ（Ｈｉ）になったとき、ＡＮＤ回路５の他方の入力もハイ（Ｈｉ）であるので、出力もハイ（Ｈｉ）となり、増幅回路６を介して、半導体素子７Ｘ（ＩＧＢＴ）をオンする。

誘導加熱負荷の異常などで、出力電圧Ｖｏに対し、出力電流Ｉｏが進み位相のときのＤ点では、コンパレータ２はロー（Ｌｏ）を出力しているため、制御信号がオン、すなわちロー（Ｌｏ）→ハイ（Ｈｉ）になったとき、フリップフロップ３はロー（Ｌｏ）を出力する。ディレイ回路４の出力がロー（Ｌｏ）→ハイ（Ｈｉ）になったとき、ＡＮＤ回路５の他方の入力はロー（Ｌｏ）であるので、出力はロー（Ｌｏ）のままでＩＧＢＴはオンしない。同時に、制御信号がロー（Ｌｏ）→ハイ（Ｈｉ）になった時点で、フリップフロップ３の出力がロー（Ｌｏ）となり、故障信号が図示しない制御回路に送出され、運転を停止させる。この時、表示回路にも送出して故障要因を表示することができる。

本提案の有効な用途は、制御信号がオフ（Ｌｏ）となった後、ゲート駆動回路などの諸々の遅れの後、半導体素子の電圧が立上り、対向アームのフリーホイールダイオードが導通し、電圧が立下がった後でも、対向アームの制御信号にオンを出力することが可能な時間に余裕のある装置である。

図２に、本発明の第２の実施例を示す。実施例１との違いは、電圧検出回路である。本実施例では、制御回路の電源Ｖｃｃの電圧を抵抗Ｒ１、Ｒ２で分圧し、この分圧点とＩＧＢＴ７Ｘの主電極（コレクタ）との間にダイオードＤ１を接続している点である。
ＩＧＢＴ７Ｘがオンしている時や、ＩＧＢＴと逆並列接続されたダイオードがオンしている時は、ダイオードＤ１が導通するため、抵抗分圧点の電圧はＩＧＢＴの主電極（コレクタ）の電圧＋ダイオードＤ１の順方向降下電圧となる。

従って、通常の出力電圧Ｖｏに対し、出力電流Ｉｏが遅れ位相のときのＢ点では、コンパレータ２はハイ（Ｈｉ）を出力する。誘導加熱負荷の異常などで、出力電圧Ｖｏに対し、出力電流Ｉｏが進み位相のときのＤ点では、コンパレータ２はロー（Ｌｏ）を出力しているため、動作は第１の実施例と同じである。制御電源は通常１５Ｖ程度であるため、実施例１に対して分圧抵抗の損失を小さく抑制することができる。

図３に、本発明の第３の実施例を示す。第１および第２の実施例との違いは、負荷やＩＧＢＴの短絡時などの過電流時の保護回路を付加している点である。過電流時ＩＧＢＴなどの半導体素子の主端子間（コレクタ−エミッタ間）電圧は過電流の値に応じて上昇するため、これを検出し、ＩＧＢＴを緩やかにオフさせることにより保護することができる。回路は、第1の実施例にＡＮＤ回路１３、ディレイ回路１４、ＡＮＤ回路１５及び時定数変更回路１６を付加した構成である。

以下に、動作を説明する。遅れ負荷が負荷の異常で進み動作になった時の保護は第1の実施例と同じであるので、新たに追加した過電流保護回路部分について説明する。制御信号がオン（Ｈｉ）のときに、ＩＧＢＴの電流が過電流になると、コレクタ−エミッタ間電圧が上昇し、コンパレータ２の出力はロ−（Ｌｏ）となる。その結果、ＡＮＤ回路１３の出力はロー（Ｌｏ）となる。ディレイ回路１４は、通常動作で制御信号がオン（Ｈｉ）となった後、ＩＧＢＴがオンし、数Ｖのオン電圧に低下するまでの遅れ時間以上を設定し、故障信号が通常の正常な動作で出力されるのを防止する。過電流により故障信号がロー（Ｌｏ）になると、ＡＮＤ回路１５にロー（Ｌｏ）が入力され、他方の入力はハイ（Ｈｉ）であるが、出力はロー（Ｌｏ）となり増幅回路６はゲート電圧を低くするように動作する。同時に、時定数変更回路１６にロー（Ｌｏ）が入力され、時定数を長くしてゲート電圧が通常の動作に比べてゆっくりと低下するように増幅回路６と合わせて動作する。

ここで、通常のＰＷＭインバータなどでは、制御信号がオン（Ｈｉ）となってから、ＩＧＢＴのコレクタ−エミッタ間電圧Ｖ７Ｘが数Ｖの電圧に下がるまでの時間が長いため、ディレイ回路１４が必要であるが、遅れ負荷で運転する電源では、上述の通り、制御信号がオン（Ｈｉ）となるとき、ＩＧＢＴの電圧Ｖ７Ｘは−数Ｖ程度であるので、このディレイ回路１４は不要とすることができる。また、ディレイ回路１４の出力は過電流時の故障信号として、フリップフロップ３の出力は負荷異常による進み動作の信号として、それぞれ制御回路や表示回路に送出され、装置の停止や故障要因表示に用いられる。本実施例回路は、第１の実施例で用いた電圧検出回路を用いた例であるが、第２の実施例の電圧検出回路を用いても同様である。このように、遅れ負荷が異常で進み動作になった時の保護と過電流時の保護のためのＩＧＢＴのコレクタ−エミッタ間電圧の検出を共用化できるため、簡単な制御回路で、確実な素子の保護を実現できる。

図４に、本発明の第４の実施例の回路図を示す。第１〜第３の実施例との違いは、負荷の異常で遅れ負荷が進み負荷になった場合の保護と、ＩＧＢＴの短絡時などの過電流時の保護を共用化している点である。何れの保護の場合でもＩＧＢＴの主端子間（コレクタ−エミッタ間）電圧が所定値より高いことを検出したら、ＩＧＢＴを緩やかにオフさせるようにして、保護回路を共通化している。

回路は、ＩＧＢＴのコレクタ−エミッタ間電圧のレベルを検出するための分圧抵抗１とコンパレータ２からなる電圧レベル判定回路の出力をＡＮＤ回路１３の一方の入力に、他方の入力に制御信号を、各々接続する。ＡＮＤ回路１３の出力はＡＮＤ回路１５の一方の入力及び時定数変更回路の入力に、ＡＮＤ回路１５の他方の入力には制御信号を、各々接続する。ＡＮＤ回路１５の出力と時定数変更回路の出力は、各々増幅回路６の入力に接続され、増幅回路６の出力はＩＧＢＴ７Ｘのゲートに接続される。

このような構成において、通常の出力電圧Ｖｏに対し、出力電流Ｉｏが遅れ位相の場合に、制御信号がオン（Ｈｉ）になると、コンパレータ２の出力はハイ（Ｈｉ）であるので故障信号はハイ（Ｈｉ）のままであり、ＡＮＤ回路１５はハイ（Ｈｉ）を出力し、増幅回路６はゲート電圧を高くするように動作する。時定数変更回路１６の入力はハイ（Ｈｉ）であるので動作せず、増幅回路６は通常の時定数でゲート電圧を高くするように動作する。

通常の出力電圧Ｖｏに対し、出力電流Ｉｏが遅れ位相の場合に、制御信号がオフ（Ｌｏ）になると、コンパレータ２の出力はロー（Ｌｏ）となるが、制御信号がオフ（Ｌｏ）であるため、故障信号はハイ（Ｈｉ）のままである。この時、ＡＮＤ回路１５の出力は、制御信号がオフ（Ｌｏ）で、故障信号がＨｉであるので、ロー（Ｌｏ）を出力する。この結果、増幅回路６はゲート電圧を低くするように動作する。時定数変更回路１６の入力はハイ（Ｈｉ）であるので、時定数変更回路１６は動作せず、増幅回路６は通常の時定数でゲート電圧を低くするように動作する。

出力電圧Ｖｏに対し、出力電流Ｉｏが進み位相の場合に、制御信号がオン（Ｈｉ）になっても、コンパレータ２の出力はロー（Ｌｏ）であるので故障信号はロー（Ｌｏ）となる。その結果、ＡＮＤ回路１５はロー（Ｌｏ）のままであり、ゲート電圧はオフ時の電圧（通常−数Ｖ）であるので、ＩＧＢＴはオンしない。

ここで、共振負荷でない通常のＰＷＭインバータなどでは、制御信号がオン(Ｈｉ)となると、ＩＧＢＴの両端電圧Ｖ７Ｘが直流コンデンサ７ｅの電圧Ｅｄ程度（本電源では数百Ｖ以上）から、数Ｖの電圧に下がるまでの時間以上をディレイさせて故障信号を出力するようにしているが、本電源のような共振型の回路ではこのディレイ回路を省くことができるため、両保護回路を共通化することができる。

制御信号がオン（Ｈｉ）となっている時、負荷短絡や対向アームのＩＧＢＴ短絡時などの過大な電流の場合は、コンパレータ２の出力はロー（Ｌｏ）となるので故障信号もロー（Ｌｏ）となる。この結果、ＡＮＤ回路１５はロー（Ｌｏ）を出力し、増幅回路６はゲート電圧を低くするように動作する。この時、時定数変更回路１６の入力はロー（Ｌｏ）であるので、時定数を長くしてゲート電圧をゆっくり低下させるように増幅回路６と合わせて動作する。また、ＡＮＤ回路１３の出力は故障信号として制御回路や故障表示回路に送出され、装置の停止や故障要因表示に用いられる。
本実施例は、第１の実施例で用いた電圧検出回路を用いた例であるが、第２の実施例の電圧検出回路を用いても同様である。
尚、上記実施例には、半導体素子としてＩＧＢＴを適用した例を示したが、ＭＯＳＦＥＴを適用した場合も同様に実現可能である。

本願では誘導加熱装置について説明したが、共振回路を使用するスイッチング電源やＤＣ−ＤＣコンバータなどにも適用可能である。

１・・・分圧抵抗 ２・・・コンパレータ ５・・・ＡＮＤ回路
３・・・フリップフロップ ４・・・ディレイ回路
６・・・増幅回路 ７・・・電力変換器 ９・・・共振コンデンサ
７Ｘ、７ａ〜７ｄ・・・半導体素子（ＩＧＢＴ） １０・・・誘導加熱負荷
７ｅ・・・直流コンデンサ ８・・・直流電源
１０ａ・・・インダクタンス成分 １０ｂ・・・抵抗成分
１１・・・パルス生成回路 １２・・・ゲート駆動回路
１３・・・ＡＮＤ回路 １４・・・ディレイ回路
１５・・・ＡＮＤ回路 １６・・・時定数変更回路

Claims (7)

1. 出力に共振コンデンサと誘導加熱負荷を接続し、出力電圧に対して出力電流を遅れ位相で運転する電力変換装置において、
   半導体素子の主端子間電圧を検出する電圧検出回路と、電圧設定値と前記電圧検出回路の検出値とを比較する電圧比較回路と、を備え、
   前記半導体素子をオフするオフ信号期間に前記電圧設定値と前記電圧検出値とを比較して、前記電圧検出値が大であるとき、制御信号がオン信号になっても、前記半導体素子をオンしない半導体素子の保護回路を備えたことを特徴とする電力変換装置。
2. 前記電圧検出回路は、前記半導体素子と並列に接続した複数の分圧抵抗で構成したことを特徴とする請求項１に記載の電力変換装置。
3. 前記電圧検出回路は、制御回路電源を複数の抵抗で分圧し、前記複数の抵抗による分圧点と半導体素子の主電極との間にダイオードを接続して構成したことを特徴とする請求項１に記載の電力変換装置。
4. 前記オフ信号期間に前記電圧設定値と前記電圧検出値とを比較して、前記電圧検出値が大であるとき、前記オフ信号がオン信号に変化した時点以降で故障信号を出力することを特徴とする請求項１〜３のいずれか１項に記載の電力変換装置。
5. 出力に共振コンデンサと誘導加熱負荷を接続し、出力電圧に対して出力電流を遅れ位相で運転する電力変換装置において、
   半導体素子の主端子間電圧を検出する電圧検出回路と、電圧設定値と前記電圧検出回路の検出値とを比較する電圧比較回路と、を備え、
   前記半導体素子をオフするオフ信号期間に前記電圧設定値と前記電圧検出値とを比較して、前記電圧検出値が大であるとき、制御信号がオン信号になっても、前記半導体素子をオンしない半導体素子の第１の保護回路と、前記半導体素子をオンするオン信号期間に前記電圧設定値と前記電圧検出値とを比較して、前記電圧検出値が大であるとき、制御信号がオフ信号になったら前記半導体素子を通常のオフ動作よりもゆっくりオフさせる半導体素子の第２の保護回路と、を兼ね備えたことを特徴とする電力変換装置。
6. 前記オフ信号期間に前記電圧設定値と前記電圧検出値とを比較する電圧比較回路と、前記オン信号期間に前記電圧設定値と前記電圧検出値とを比較する電圧比較回路とを、共用化したことを特徴とする請求項５に記載の電力変換装置。
7. 前記オン信号期間に前記電圧設定値と前記電圧検出値とを比較して、前記電圧検出値が大であるとき故障と判定した第１の故障信号、又は前記オフ信号期間に前記電圧設定値と前記電圧検出値とを比較して、前記電圧検出値が大であるとき故障と判定した第２の故障信号を出力することを特徴とする請求項５又は６に記載の電力変換装置。

Images