JP2011135758A - 整流回路 - Google Patents

Abstract

【課題】停電からの復電時や電源投入時に突入電流が流れても装置を破損させることなく、安全に動作させることができる整流回路を提供する。
【解決手段】交流電源に接続されて交流電圧を直流電圧に変換するスイッチングを備えた高力率の整流回路において、直流出力側に設けられた平滑用コンデンサの電圧よりも交流電源の電圧が高くなったとき、スイッチング部への導通を断ち、交流電源からコンデンサに流れる充電電流をバイパスさせるバイパス回路を備えて構成される。
【選択図】図１

Description

本発明は、交流電圧を直流電圧に変換するいわゆる整流回路に係り、特に交流電源が停電後に復電したときや電源投入時にスイッチング素子に過大な突入電流が流れることによってスイッチング素子が破壊されることを防止する整流回路に関する。

従来、図１９に示す整流回路が知られている。この整流回路では、上アームを構成する高速ダイオードＤ_１，Ｄ_２ が下アームを構成するＭＯＳＦＥＴからなるそれぞれのスイッチング素子Ｑ_１，Ｑ_２ に直列に接続されて、並列に接続された複数のレグ（直列回路部）を構成している。これら高速ダイオードＤ_１およびＭＯＳＦＥＴ（Ｑ_１ ）が接続される接続点、ならびに高速ダイオードおよびＭＯＳＦＥＴ（Ｑ _２ ）が接続される接続点には、それぞれリアクトルＬ_１，Ｌ_２を介して交流電源１から交流電圧が与えられる。また、直列回路部と並列に整流された直流電圧の平滑用のコンデンサＣが接続され、平滑された直流電圧Ｅ_ｄが負荷Ｒ_Ｌに与えられるようになっている。

このように構成された整流回路の動作を順次説明する。交流電源１の電圧Ｖ_ｉｎ の極性が正のとき（矢印の先端が正側、矢印の付け根が負側のとき、以下同様）、ＭＯＳＦＥＴ（Ｑ_１）をオンにする。すると電流は、交流電源１→リアクトルＬ_１→ＭＯＳＦＥＴ（Ｑ_１）→ＭＯＳＦＥＴ（Ｑ_２）のボディダイオード（破線で図示）→リアクトルＬ_２→交流電源１の経路で流れて増加する。

次にＭＯＳＦＥＴ（Ｑ_１）をオフにするとリアクトルＬ_１，Ｌ_２に流れている電流は、リアクトルＬ_１→高速ダイオードＤ_１→コンデンサＣ→スイッチング素子Ｑ_２のボディダイオード→リアクトルＬ_２→交流電源１→リアクトルＬ_１の経路に転流して減少していく。このとき負荷Ｒ_Ｌにエネルギーが供給される。

交流電源１の電圧Ｖ _ｉｎ の極性が負のとき（矢印の先端が負側、矢印の付け根が正側のとき、以下同様）も回路の対称性からＭＯＳＦＥＴ（Ｑ_２）をオン・オフさせることで同様な動作となる。このようにＭＯＳＦＥＴ（Ｑ_１，Ｑ_２）を適切な制御信号で駆動させれば、入力電流の波形を正弦波状に制御しながら、所望の直流電圧を得ることができる。なお、上述した整流回路は、昇圧動作となる。このため通常動作における直流出力電圧は入力された交流電圧の最大値以上になる。

ところで上述したように構成された整流回路では、交流電源投入時や停電後に復電したときなど、コンデンサＣの電圧よりも交流電源１の電圧の方が高くなる場合がある。このとき、例えば交流電源１の電圧Ｖ_ｉｎ の極性が正ならば、交流電源１→リアクトルＬ_１→高速ダイオードＤ_１→コンデンサＣ→スイッチング素子Ｑ_２のボディダイオード→リアクトルＬ_２→交流電源１の経路で突入電流が流れる。即ち過大な電流が高速ダイオードＤ_１，Ｄ_２、スイッチング素子Ｑ_１，Ｑ_２に流れることになる。

通常動作では、スイッチング素子Ｑ_１がオンするときに、高速ダイオードＤ_１がオフし、コンデンサＣの電圧が高速ダイオードＤ_１に印加される。このため、高速ダイオードＤ_１ は、逆回復する。同様に、スイッチング素子Ｑ_２がオンするときに高速ダイオードＤ_２が逆回復するので、ダイオードＤ_１，Ｄ_２には逆回復時間が短い高速ダイオードが必要となる。高速ダイオードやスイッチング素子（ボディダイオードを含む）はサージ電流耐量が小さく、突入電流が流れると破損してしまう恐れがある。なお、ＳｉＣ（シリコンカーバイド）を材料としたショットキーダイオードも逆回復特性に優れているので、高速ダイオードＤ_１やＤ_２の代わりに適用できるが、このようなショットキーダイオードも同様にサージ電流耐量が小さく、突入電流が流れると破損してしまう恐れがある。

そこで突入電流から高速ダイオードやスイッチング素子を保護するため、これらの素子に過大な電流を流さない整流装置が知られている（例えば、特許文献１を参照）。この整流装置は、図２０に示すようにレグの上アームを構成する低速ダイオードＤ_１０，Ｄ_１１およびレグの下アームを構成するサイリスタＴｈ_１，Ｔｈ_２からなる二つのレグ（直列回路）を設ける。交流電源１とリアクトルＬ_１との接続点には、一方の直列回路における低速ダイオードＤ _１０ を有する上アームとサイリスタＴｈ _１ を有する下アームの接続点が接続され、交流電源１とリアクトルＬ _２ との接続点には、他方の直列回路における低速ダイオードＤ _１１ を有する上アームとサイリスタＴｈ _２ を有する下アームの接続点が接続される。また、低速ダイオードＤ_１０，Ｄ_１１のカソードは、直流電源ラインの正極側に、Ｔｈ_２のアノードは、直流電源ラインの負極側にそれぞれ接続される。

整流回路をこのように構成することで上述した突入電流は、高速ダイオードＤ_１，Ｄ_２やスイッチング素子Ｑ_１，Ｑ_２に流れることなく、サージ電流耐量の大きな低速ダイオードＤ_１０，Ｄ_１１やサイリスタＴｈ_１，Ｔｈ_２に流れる。このため特許文献１に開示された整流装置は、装置を構成する素子を破損させることなく、安全に動作させることができる。なお、このような構成の整流装置の基準電位は、各スイッチング素子Ｑ_１，Ｑ_２のソースの電位であるのに対して、サイリスタＴｈ_１，Ｔｈ_２はカソードを基準に駆動される（例えば、非特許文献１を参照）。

特開２００４―７２８４６号公報

電気学会 半導体電力変換方式調査専門委員会編，「半導体電力変換回路」，第１版，社団法人電気学会，１９８７年２月，ｐ．２３（図２.５.２）

上述した整流装置の基準電位はスイッチング素子Ｑ_１，Ｑ_２のソース電位であるのに対して、サイリスタＴｈ_１，Ｔｈ_２はカソードを基準に駆動する必要がある。このため駆動回路には非特許文献１に示されているように絶縁のためのパルストランス等が必要となる。このため上述した整流装置は、駆動回路が複雑になってしまい、装置が大形化・高コスト化してしまうという新たな課題が生ずる。

本発明は、このような課題を解決するべくなされたものであり、その目的とするところは、停電からの復電時や電源投入時に突入電流が流れても装置を破損させることなく、安全に動作させることができる整流回路を提供することにある。また本発明は、高耐圧のサイリスタを用いることなく、低耐圧のスイッチング素子と低速ダイオードで突入電流のバイパス回路を構成し、さらには全ての自己消弧形スイッチング素子を同電位で駆動させることで、小形化、低コスト化を実現可能な整流回路を提供しようとするものである。

上述した目的を達成するため本発明に係る整流回路は、交流電源に第一端部が接続されたリアクトルと、それぞれに第一ダイオードの第一端部と例えばＭＯＳＦＥＴやＩＧＢＴ等の自己消弧形スイッチング素子を有するスイッチング部の第一端部とが接続され、前記第一ダイオードの第一端部およびスイッチング部の第一端部とが接続された接続点に前記リアクトルの第二端部が接続された複数の直列回路部と、これら複数の直列回路部の各々の前記第一ダイオードの第二端部が接続される第一直流ラインと、前記複数の直列回路部の各々の前記スイッチング部の第二端部が接続される第二の直流ラインと、前記第一および第二直流ライン間に接続されるコンデンサと、前記リアクトルが接続された第一端部と前記第一直流ライン間に接続される第二ダイオードとを備え、上記整流回路は、前記コンデンサ両端の電圧よりも前記交流電源の電圧が高くなったとき、前記スイッチング部の導通を断つことによって、前記交流電源から前記コンデンサに流れる充電電流を前記複数の直列回路部からバイパスさせるように形成されたバイパス回路を備えることを特徴としている。

上述の整流回路は、電源投入時や停電から復電したとき、即ち直流側に設けられた平滑用のコンデンサ電圧よりも交流電源電圧が高くなったとき、スイッチング部の導通を断つ。すると交流電源からコンデンサに流れ込む突入電流（サージ電流）は、バイパス回路に流れる。したがって本発明の整流回路は、スイッチング部の自己消弧形スイッチング素子や高速ダイオードをサージ電流から保護することができる。

より具体的に前記スイッチング部は、第三ダイオードが逆並列に接続されたＭＯＳＦＥＴやＩＧＢＴ等の第一半導体スイッチング素子と、第四ダイオードが逆並列に接続されたＭＯＳＦＥＴやＩＧＢＴ等の第二半導体スイッチング素子とを具備し、これら第一および第二半導体スイッチング素子が導通方向を互いに逆にして直列に接続され、前記バイパス回路は、前記スイッチング部と並列に接続された第五ダイオードを有し、前記第五ダイオードは、前記第一ダイオードよりサージ電流耐量が高いものを用いて構成される。例えば第二および第五ダイオードには、低速ダイオードが適用される。

あるいは前記スイッチング部は、第一半導体スイッチング素子と逆並列に接続された第三ダイオードと、前記第一ダイオードの第一端部および前記第一半導体スイッチング素子の第一端部が接続された接続点に前記リアクトルの第二端部が接続され、前記第二半導体スイッチング素子と逆並列に接続された第四ダイオードと、前記第二直流ラインと前記各直列回路部の前記第一ダイオードの第一端部と第一半導体スイッチング素子の第一端部とが接続された接続点との間に接続された第五ダイオードとを具備し、前記第五ダイオードは、前記第一ダイオードよりサージ電流耐量が高いものとして構成してもよい。

上述の整流回路では、コンデンサにサージ電流が流入しようとするとき、サージ電流耐量が低いスイッチング部を非導通とし、サージ電流耐量が高い第二ダイオードおよび第五ダイオードに流す。

また本発明の整流回路は、前記第一ダイオードに換えて第六ダイオードが逆並列に接続された第三半導体スイッチング素子を用いて構成してもよい。
あるいは本発明の整流回路は、前記第一ダイオードに換えて第二直列回路部を備えるようにし、この第二直列回路部は、第六ダイオードが逆並列に接続された第三半導体スイッチング素子と、第七ダイオードが逆並列に接続された第四半導体スイッチング素子と
を備え、前記第三半導体スイッチング素子と前記第四半導体スイッチング素子を前記第六ダイオードと前記第七ダイオードの導通方向が互いに逆方向になるように接続するように構成してもよい。

さらに本発明の整流回路は、直列接続された二つの第一ダイオードと、この第一ダイオードのサージ電流耐量よりも高いサージ電流耐量を有する二つの直列接続された第四ダイオードの四つのダイオードから構成されたブリッジ回路と、このブリッジ回路と交流電源との間に一端が該交流電源に接続され、他端が該ブリッジ回路の直列接続された二つの第一ダイオードの接続点および直列接続された二つの第四ダイオードの接続点の一方に接続されるように介挿された少なくとも一つのリアクトルと、前記ブリッジ回路から出力される直流電流が流れる第一および第二直流ラインと、前記第一および第二直流ライン間に接続されるコンデンサと、第二ダイオードが逆並列に接続された第一半導体スイッチング素子と、第三ダイオードが逆並列に接続された第二半導体スイッチング素子と、前記第一半導体スイッチング素子の導通方向と前記第二半導体スイッチング素子の導通方向が互いに逆方向になるように接続した直列回路部と、この直列回路部がさらに前記直列接続された二つの第四ダイオードのそれぞれに並列接続されて、前記第一および第二直流ラインライン間に接続されるスイッチング部とを備えて構成される。

前記直列回路部と並列に接続されないダイオードよりも前記直列回路部と並列に接続される第四ダイオードは、前記直列回路部と並列に接続されない第一ダイオードのサージ電流耐量よりも高いサージ耐量を有する。これにより、コンデンサにサージ電流が流入しようとするとき、サージ電流耐量の低い直列回路部を非導通とし、サージ電流をサージ電流耐量の高い第四ダイオードに流す。

また前記第五ダイオードは、複数個のダイオードを直列に接続した構成としてもよい。
あるいは本発明の整流回路は、交流電源に第一端部が接続されたリアクトルと、第一ダイオードの第一端部とスイッチング部の第一端部とが接続され、前記第一ダイオードの第一端部およびスイッチング部の第一端部とが接続された接続点に前記リアクトルの第二端部が接続された複数の直列回路部と、これら複数の直列回路部の各々の前記第一ダイオードの第二端部が接続される第一直流ラインと、前記複数の直列回路部の各々の前記スイッチング部の第二端部が接続される第二の直流ラインと、前記第一および第二直流ライン間に接続されるコンデンサと、前記リアクトルが接続された第一端部と前記第一直流ライン間に接続される第二ダイオードとを備え、
前記交流電源から前記スイッチング部へ流れる電流の値が所定値以上になった場合に前記スイッチング部の導通を断つことによって、前記交流電源から前記コンデンサに流れる充電電流が前記複数の直列回路部をバイパスさせるように形成されるバイパス回路を備え、前記充電電流の値が所定値以下になった場合に再び前記スイッチング部を導通することを特徴としている。

また本発明の整流回路において前記充電電流は、前記バイパス回路を流れる電流経路に介挿された電流検出器によって検出することを特徴としている。
あるいは前記充電電流は、前記第五ダイオードのアノード−カソード間電圧を検出する第一電圧検出器によって検出してもよい。

また前記充電電流は、前記スイッチング部の第二スイッチング素子の主回路端子間電圧を検出する第二電圧検出器によって検出してもよい。
上述したように構成した整流回路によれば、ダイオードの順方向電圧降下を大きくすることができ、通常動作中の整流回路における電流分流量を十分小または零にすることができる。また低速ダイオードには電流容量の小さい部品として例えば表面実装型のような小形・低価格な素子を適用することができ、電流容量の大きなダイオードを一個用いるよりも装置の小型化、低コスト化を図ることができる。さらに低速ダイオードは、通常時に損失を発生しないため、冷却手段を設けることも不要である。

さらに本発明の整流回路は、サージ電流耐量の高い低速ダイオードに突入電流を流してサージ電流耐量の低いスイッチング素子やダイオードをバイパスさせている。このため、スイッチング素子を破損させることなく、安全に動作させることができる。また本発明の整流回路は、突入電流が低くなった場合においても安全にかつ速やかに通常動作に復帰することができる。

本発明の整流回路によれば、停電からの復電時や電源投入時にスイッチング部をオフし、突入電流をバイパス回路に流しているので、サージ耐量の低い半導体スイッチング素子を保護することができる。このため本発明の整流回路は、サージ電流による整流回路の破壊を防止し、安全に動作させることが可能となる。またバイパス回路は、高耐圧のサイリスタを用いることなく、低耐圧のスイッチング素子と低速ダイオードで構成することができる。さらに本発明の整流回路は、自己消弧形スイッチング素子を同電位で駆動させることが可能であり、駆動回路を非絶縁とすることができる。

このように本発明の整流回路は、小形化、低コスト化させることが可能となるという実用上優れた効果を奏し得る。

本発明の実施例１に係る整流回路を示す回路図。 図１に示す実施例１の整流回路を変形した一例としての整流回路を示す回路図。 本発明の実施例２に係る整流回路を示す回路図。 図３に示す実施例２の整流回路を変形した一例としての整流回路を示す回路図。 本発明の実施例３に係る整流回路を示す回路図。 本発明の実施例４に係る整流回路を示す回路図。 本発明の実施例５に係る整流回路を示す回路図。 図７に示す実施例５の整流回路を変形した一例としての整流回路を示す回路図。 本発明の実施例６に係る整流回路を示す回路図。 図９に示す実施例６の整流回路を変形した一例としての整流回路を示す図。 本発明の実施例７に係る整流回路を示す回路図。 本発明の実施例８に係る整流回路を示す回路図。 本発明の実施例９に係る整流回路を示す回路図。 本発明の実施例９に係る整流回路の動作を説明するための図。 本発明の実施例１０に係る整流回路を示す回路図。 一般的なダイオードの順方向電圧−順方向電流特性を示す図。 本発明の実施例１１に係る整流回路を示す回路図。 本発明の別の実施形態に係る整流回路を示す回路図。 従来の整流回路を示す回路図。 図１９に示す回路とは異なる従来の別の整流回路を示す回路図。

以下、本発明の実施の形態を示すいくつかの実施例について添付図面を参照しながら説明する。なお、ここで説明する実施例は、本発明を説明するための実施の形態例であって、この形態に限定されるものではない。

図１は発明の実施例１に係る整流回路を示す回路図である。図１中、図１９における符号と同一の符号を付した構成要素は基本的な構成が図１９に示す従来の整流回路の構成要素と同様の同一物である。図１において１は、交流電源である。交流電源１の一端は、リアクトルＬ_１を介して直列回路部１０に接続され、交流電源１の他端は、リアクトルＬ _２ を介して他方の直列回路部１０に接続される。これら直列回路部１０は、交流電圧を直流電圧に変換する整流回路を構成する。直列回路部１０から出力される正極性の直流電圧は、第一直流ライン２０に与えられ、負極性の直流電圧は、第二直流ライン３０にそれぞれ与えられる。これら第一および第二直流ライン間には、平滑用のコンデンサＣが接続される。このコンデンサＣの両端に得られる直流電圧Ｅ_ｄが負荷Ｒ_Ｌに供給される。また交流電源１の一端とリアクトルＬ_１一端（第一端部）がそれぞれ接続された接続点ｍと第一直流ライン２０との間には、低速ダイオードＤ_１０が接続される。交流電源１の他端とリアクトルＬ _２ の一端（第一端部）が接続された接続点ｎと第一直流ライン２０との間には、低速ダイオードＤ _１１ が接続される。

概略的には上述したように構成される本発明の特徴とする点は、直列回路部１０の構成にある。一方の直列回路部１０においては、逆並列に接続された第三ダイオード（破線で図示）を備えた第一半導体スイッチング素子Ｑ_１および逆並列に接続された第四ダイオード（破線で図示）を備えた第二半導体スイッチング素子（Ｑ_１１が互いに逆導通方向に直列に接続され、一方のスイッチング部１１を構成する。また、他方の直列回路部１０においては、逆並列に接続された第三ダイオード（破線で図示）を備えた第一半導体スイッチング素子Ｑ _２ および逆並列に接続された第四ダイオード（破線で図示）を備えた第二半導体スイッチング素子Ｑ _１２ が互いに逆導通方向に直列に接続され、他方のスイッチング部１１を構成する。このスイッチング部１１の両端（第一端部は第一半導体スイッチング素子であるＭＯＳＦＥＴ（Ｑ_１，Ｑ_２）のドレイン、第二端部は、第二半導体スイッチング素子であるＭＯＳＦＥＴ（Ｑ_１１，Ｑ_１２）のドレインには、第五ダイオード（Ｄ_１２，Ｄ_１３）がそれぞれ並列に接続される。そしてスイッチング部１１の第一端部と第一直流ライン２０の間には、高速ダイオードである第一ダイオード（Ｄ_１，Ｄ_２）が接続され、直列回路部１０を構成する。

前記第五ダイオード（Ｄ_１２，Ｄ_１３）は、第一ダイオード（Ｄ_１，Ｄ_２）よりサージ電流耐量が高いものである。具体的には低速ダイオードが用いられる。
なお、直列回路部１０の第一ダイオード（Ｄ_１，Ｄ_２の各アノード）とスイッチング部１１の第一端部とが接続された接続点にリアクトルＬ_１，Ｌ_２の他端（第二端部）がそれぞれ接続される。

このように構成された本発明の整流回路の動作について説明する。
通常動作時、図示しないゲート制御部によってＭＯＳＦＥＴ（Ｑ_１１，Ｑ_１２）は、常にオンにされる。一方、ＭＯＳＦＥＴ（Ｑ_１，Ｑ_２）は、ゲート制御部によって高速でスイッチングされる。そして交流電源１から入力される入力電流と、直列回路部１０から出力される出力電圧が制御される。ここで例えば、交流電源１の電圧Ｖ_ｉｎ の極性が正の期間でゲート制御部によってＭＯＳＦＥＴ（Ｑ_１）がオンにされたとする。すると交流電源１→リアクトルＬ_１→ＭＯＳＦＥＴ（Ｑ_１）→ＭＯＳＦＥＴ（Ｑ_１１）→ＭＯＳＦＥＴ（Ｑ_１２）→ＭＯＳＦＥＴ（Ｑ_２）ボディダイオード（破線で図示）→リアクトルＬ_２→交流電源１の経路で流れる電流が増加する。このとき各リアクトルＬ_１，Ｌ_２には、エネルギーが蓄えられる。

次にゲート制御部によってＭＯＳＦＥＴ（Ｑ_１）がオフされると、リアクトルＬ_１→高速ダイオードＤ_１→コンデンサＣ→ＭＯＳＦＥＴ（Ｑ_１２）→ＭＯＳＦＥＴ（Ｑ_２）のボディダイオード→リアクトルＬ_２→交流電源１→リアクトルＬ_１の経路で流れる電流が減少する。このときリアクトルＬ_１，Ｌ_２に蓄えられていたエネルギーが負荷Ｒ_Ｌに供給される。

交流電源１の電圧Ｖ _ｉｎ の極性が負の期間においても回路の対称性からＭＯＳＦＥＴ（Ｑ_２）をオン・オフさせることによって同様な動作になる。つまり、図１に示した整流回路は、図１９に示した従来の整流回路と同様にＭＯＳＦＥＴ（Ｑ_１，Ｑ_２）をゲート制御部が適切に駆動することで入力電流と出力電圧を制御することができる。

ところで電源投入時や停電から復電したとき、コンデンサＣの電圧は、交流電源１の電圧Ｖ_ｉｎよりも低くなる場合がある。例えば交流電源１の電圧Ｖ_ｉｎが正のときにコンデンサＣの電圧よりも交流電源１の電圧Ｖ_ｉｎが高くなった場合、ゲート制御部はＭＯＳＦＥＴ（Ｑ_１１，Ｑ_１２）をオフする。すると突入電流は、交流電源１→低速ダイオードＤ_１０→コンデンサＣ→低速ダイオードＤ_１３→リアクトルＬ_２→交流電源１の経路で流れる。したがってサージ電流耐量が低い高速ダイオードＤ_１とＭＯＳＦＥＴ（Ｑ_２）に突入電流は流れない。つまり本発明の整流回路は、低速ダイオードＤ_１０，Ｄ_１３ を用いて突入電流を高速ダイオードＤ _１ やＭＯＳＦＥＴ（Ｑ _２ ）からバイパスさせることができる。

同様に交流電源１の電圧Ｖ_ｉｎの極性が負の期間でも低速ダイオードＤ_１１，Ｄ_１２に突入電流が流れ、高速ダイオードＤ_２とＭＯＳＦＥＴ（Ｑ_１）に過大な電流は流れない。
このように本発明の整流回路は、サージ電流耐量の高い低速ダイオードに突入電流を流して高速ダイオードＤ _１ ，Ｄ _２ やＭＯＳＦＥＴ（Ｑ _１ ，Ｑ _２ ）をバイパスさせているので、これらのスイッチング素子を破損させることなく、安全に動作させることができる。また、ＭＯＳＦＥＴ（Ｑ_１１，Ｑ_１２）にそれぞれ印加される最大電圧は、低速ダイオードＤ_１２，Ｄ_１３の順方向電圧であり、非常に低い電圧である。このためＭＯＳＦＥＴ（Ｑ_１１，Ｑ_１２）には、低耐圧のスイッチング素子を適用することができる。低耐圧のＭＯＳＦＥＴはオン抵抗値が小さいので、ＭＯＳＦＥＴ（Ｑ_１１ ，Ｑ_１２ ）の導通損失は非常に小さくなる。したがって、本発明によればＭＯＳＦＥＴ（Ｑ_１１，Ｑ_１２）に小形・低価格な素子が適用でき、整流回路の損失も抑えることができる。

なお、図２は、図１に示す本実施例１の整流回路を変形した例である整流回路を示す回路図である。この整流回路では、実施例１におけるスイッチング素子の極性を逆にしている。即ち交流電源１の両端は、それぞれリアクトルＬ_１，Ｌ_２を介して直列回路部１０に接続される。直列回路部１０から出力される正極性の直流電圧は、第一直流ライン２０に与えられ、負極性の直流電圧は、各高速ダイオード（Ｄ_１，Ｄ_２）を介して第二直流ライン３０に与えられる。

また交流電源１とリアクトルＬ_１の一端（第一端部）が接続された接続点ｍと第二直流ライン３０との間には、低速ダイオードＤ_１０が接続される。交流電源１の他端とリアクトルＬ _２ の一端（第一端部）が接続された接続点ｎと第二直流ライン３０との間には、低速ダイオードＤ _１１ が接続される。そして前記第五ダイオード（Ｄ_１２，Ｄ_１３）は、第一ダイオード（Ｄ_１，Ｄ_２）よりサージ電流耐量が高いものである。具体的には低速ダイオードが用いられる。

このように構成された実施例１の変形例であっても同様の効果が得られることは言うまでもない。

図３は本発明の実施例２に係る整流回路を示す回路図である。上述した実施例１と異なるところは、スイッチング部１１の構成である。この実施例２におけるスイッチング部１１は、第三ダイオードが逆並列に接続された第一半導体スイッチング素子（Ｑ_１，Ｑ_２）の第二端部（ソース）がそれぞれ接続され、さらに第四ダイオード（破線で図示）が逆並列に接続されたＭＯＳＦＥＴ（Ｑ_２１；第二半導体スイッチング素子）のソースが接続されている。

通常動作時は、図示しないゲート制御部によってＭＯＳＦＥＴ（Ｑ_２１）が常にオンにされ、ＭＯＳＦＥＴ（Ｑ_１，Ｑ_２）が高速でスイッチングされる。ゲート制御部が適切にＭＯＳＦＥＴ（Ｑ_１，Ｑ_２）を駆動することで入力電流と出力電圧が制御できる。具体的には、交流電源１の電圧Ｖ_ｉｎ の極性が正の期間でＭＯＳＦＥＴ（Ｑ_１）がゲート制御部によってオンされると、交流電源１→リアクトルＬ_１→ＭＯＳＦＥＴ（Ｑ_１）→ＭＯＳＦＥＴ（Ｑ_２）のボディダイオード→リアクトルＬ_２→交流電源１の経路で流れる電流が増加し、リアクトルＬ_１，Ｌ_２にエネルギーが蓄えられる。

次に、ＭＯＳＦＥＴ（Ｑ_１）がゲート制御部によってオフされると、リアクトルＬ_１→高速ダイオードＤ_１→コンデンサＣ→スイッチング素子Ｑ_２１→スイッチング素子Ｑ_２のボディダイオード→リアクトルＬ_２→交流電源１→リアクトルＬ_１の経路で流れる電流が減少する。このときリアクトルＬ_１，Ｌ_２に蓄えられていたエネルギーは、負荷Ｒ_Ｌに供給される。

なお、交流電源１の電圧Ｖ _ｉｎ の極性が負の期間においても回路の対称性からＭＯＳＦＥＴ（Ｑ_２）をオン・オフさせることによって同様な動作になる。このように本発明の整流回路は、図１９に示した従来の整流回路と同等に、ＭＯＳＦＥＴ（Ｑ_１，Ｑ_２）を適切に駆動することで入力電流と出力電圧を制御することができる。

さらに本発明の整流回路は、電源投入時や停電から復電したときにコンデンサＣを充電する突入電流を低速ダイオードＤ_１０〜Ｄ_１３ によって高速ダイオードＤ _１ ，Ｄ _２ やＭＯＳＦＥＴ（Ｑ _１ ，Ｑ _２ ）からバイパスさせることができる。例えば、交流電源１の電圧Ｖ _ｉｎ の極性が正の期間にコンデンサＣの電圧よりも交流電源１の電圧が高くなった場合、ゲート制御部はＭＯＳＦＥＴ（Ｑ_２１）をオフする。すると突入電流は、交流電源１→低速ダイオードＤ_１０→コンデンサＣ→低速ダイオードＤ_１３→リアクトルＬ_２→交流電源１の経路で流れる。したがってサージ電流耐量が低い高速ダイオードＤ_１やＭＯＳＦＥＴ（Ｑ_２）には突入電流が流れない。同様に交流電源１の電圧Ｖ _ｉｎ の極性が負の期間も低速ダイオードＤ_１１，Ｄ_１２に突入電流が流れ、高速ダイオードＤ_２とＭＯＳＦＥＴ（Ｑ_１）には過大な電流が流れない。

このように本発明の整流回路は、サージ電流耐量の高い低速ダイオードに突入電流を流して高速ダイオードＤ _１ ，Ｄ _２ やＭＯＳＦＥＴ（Ｑ _１ ，Ｑ _２ ）からバイパスさせているので、スイッチング素子や高速ダイオードを破損させることなく、安全に動作させることができる。また、ＭＯＳＦＥＴ（Ｑ_２１）に印加される電圧の最大値は、低速ダイオードＤ_１２，Ｄ_１３の各々の順方向電圧であり、非常に低い電圧である。このためＭＯＳＦＥＴ（Ｑ_２１）には低耐圧のスイッチング素子を適用できる。

また、本実施例２では、実施例１におけるＭＯＳＦＥＴ（Ｑ_１１，Ｑ_１２）の役割を一つのＭＯＳＦＥＴ（Ｑ_２１）で果たすことができるので部品点数を削減することができる。さらに実施例１では、通常動作時にＭＯＳＦＥＴ（Ｑ_１１，Ｑ_１２）の両方または一方に電流が流れるのに対して、本実施例では、二つのＭＯＳＦＥＴ（Ｑ_１，Ｑ_２）のいずれかがオンしている期間（電流増加期間）にＭＯＳＦＥＴ（Ｑ_２１）に電流が流れないので、さらなる低損失化を図ることができる。

さらに本実施例は、三つのＭＯＳＦＥＴ（Ｑ_１１，Ｑ_１２，Ｑ_２１）のソースが同電位におかれる。このためこれら三つのＭＯＳＦＥＴ（Ｑ_１１，Ｑ_１２，Ｑ_２１）は、これらのＭＯＳＦＥＴと共通電位のゲート駆動回路で駆動することができる。このように本実施例に係る整流回路は、従来方式とは異なり、全てのスイッチング素子を非絶縁で直接駆動することができ、ゲート駆動回路の小形化、低コスト化が図れる。

なお、図４は、図３に示す実施例２の整流回路を変形した例である整流回路を示す回路図である。この図は、実施例２におけるスイッチング素子の極性を逆にしたものである。即ち交流電源１の一端は、リアクトルＬ_１を介してＭＯＳＦＥＴ（Ｑ_１）と高速ダイオードＤ_１の接続点に接続され、交流電源１の他端は、リアクトルＬ _２ を介してＭＯＳＦＥＴ（Ｑ _２ ）と高速ダイオードＤ _２ の接続点に接続される。ＭＯＳＦＥＴ（Ｑ_１，Ｑ_２）のドレインは、ＭＯＳＦＥＴ（Ｑ_２１）のドレインに接続される。このＭＯＳＦＥＴ（Ｑ_２１）のソースは、第一直流ライン２０に接続されている。このＭＯＳＦＥＴ（Ｑ_２１）のソースと、ＭＯＳＦＥＴ（Ｑ_１）と高速ダイオードＤ_１の接続点との間には、低速ダイオードＤ_１２が接続され、このＭＯＳＦＥＴ（Ｑ _２１ ）のソースと、ＭＯＳＦＥＴ（Ｑ _２ ）と高速ダイオードＤ _２ の接続点との間には、低速ダイオードＤ _１２ が接続される。

また交流電源１とリアクトルＬ_１，Ｌ_２の一端（第一端部）がそれぞれ接続された接続点ｍ，ｎと第二直流ライン３０との間には、低速ダイオードＤ_１０，Ｄ_１１が接続される。そして前記第五ダイオード（Ｄ_１２，Ｄ_１３）には、第一ダイオード（Ｄ_１，Ｄ_２）よりサージ電流耐量が高い低速ダイオードが用いられる。

このように構成された実施例２の変形例であっても同様の効果が得られることは言うまでもない。

図５は、本発明の実施例３に係る整流回路を示す回路図である。この図５に示される実施例３が図１に示した実施例１と異なるところは、実施例１の高速ダイオード（Ｄ_１，Ｄ_２）に換えて逆並列に接続されたダイオード（第六ダイオード）を有するＭＯＳＦＥＴ（Ｑ_３，Ｑ_４；第三半導体スイッチング素子）に置き換えた点である。

このように構成された本発明の実施例３に係る整流回路の動作について説明する。
通常動作時、ＭＯＳＦＥＴ（Ｑ_１１，Ｑ_１２）は、図示しないゲート制御部によって常にオンにされる。一方、ＭＯＳＦＥＴ（Ｑ_１，Ｑ_２）は、ゲート制御部によって高速でスイッチングされる。そして交流電源１から入力される入力電流と整流回路から出力される直流出力電圧が制御される。ここで例えば、交流電源１の電圧Ｖ_ｉｎ の極性が正の期間でゲート制御部によってＭＯＳＦＥＴ（Ｑ_１）がオンにされたとする。すると交流電源１→リアクトルＬ_１→ＭＯＳＦＥＴ（Ｑ_１）→ＭＯＳＦＥＴ（Ｑ_１１）→ＭＯＳＦＥＴ（Ｑ_１２）→ＭＯＳＦＥＴ（Ｑ_２）のボディダイオード（破線で図示）→リアクトルＬ_２→交流電源１の経路で流れる電流が増加する。このときリアクトルＬ_１，Ｌ_２には、各々エネルギーが蓄えられる。

次にゲート制御部によってＭＯＳＦＥＴ（Ｑ_１）がオフされ、ＭＯＳＦＥＴ（Ｑ_３）がオンにされると、リアクトルＬ_１→ＭＯＳＦＥＴ（Ｑ_３）のボディダイオード→コンデンサＣ→ＭＯＳＦＥＴ（Ｑ_１２）→ＭＯＳＦＥＴ（Ｑ_２）のボディダイオード→リアクトルＬ_２→交流電源１→リアクトルＬ_１の経路で流れる電流が減少する。このときリアクトルＬ_１，Ｌ_２に蓄えられていたエネルギーが負荷Ｒ_Ｌに供給される。

交流電源１の電圧Ｖ_ｉｎ の極性が負の期間においても回路の対称性からＭＯＳＦＥＴ（Ｑ_２，Ｑ_３）をオン・オフさせることによって同様な動作となる。このように図５に示した整流回路は、図１９に示した従来の整流回路と同様にＭＯＳＦＥＴ（Ｑ_１〜Ｑ_４）をゲート制御部が適切に駆動することで入力電流と出力電圧を制御することができる。

なお、ＭＯＳＦＥＴ（Ｑ_３，Ｑ_４）をスイッチング動作させることで負荷Ｒ _Ｌ に蓄積されたエネルギーを交流電源１に回生させることができる。よって、負荷としてインバータなどを介して電動機などが接続される場合、負荷で生じたエネルギーを回生させることができ、電力損失を低減できる。

さらに電源投入時や停電から復電して例えば交流電源１の電圧Ｖ_ｉｎ の極性が正のときにコンデンサＣの電圧よりも交流電源１の電圧Ｖ_ｉｎが高くなった場合、ゲート制御部はＭＯＳＦＥＴ（Ｑ_３，Ｑ_４，Ｑ_１１，Ｑ_１２）をオフする。すると突入電流は、交流電源１→低速ダイオードＤ_１０→コンデンサＣ→低速ダイオードＤ_１３→リアクトルＬ_２→交流電源１の経路で流れる。したがってサージ電流耐量が低いＭＯＳＦＥＴ（Ｑ_２，Ｑ_３）に突入電流は流れない。つまり本発明の整流回路は、ＭＯＳＦＥＴ（Ｑ _２ ，Ｑ _３ ）に流れ込もうとする突入電流を低速ダイオードＤ_１０，Ｄ_１３ にバイパスさせることができる。

同様に交流電源１の電圧Ｖ_ｉｎ の極性が負の期間のときに突入電流が流れる場合、ゲート制御部はＭＯＳＦＥＴ（Ｑ_３，Ｑ_４，Ｑ_１１，Ｑ_１２）をオフする。すると上述したことと同様に低速ダイオードＤ_１１，Ｄ_１２に突入電流が流れ、ＭＯＳＦＥＴ（Ｑ_１，Ｑ_４）に過大な電流は流れない。

このように本発明の整流回路は、サージ耐量の高い低速ダイオードに突入電流を流してＭＯＳＦＥＴ（Ｑ _１ 〜Ｑ _４ ）をバイパスさせているので、スイッチング素子を破損させることなく、安全に動作させることができる。

図６は、本発明の実施例４に係る整流回路を示す回路図である。この図６に示される実施例４が図３に示した実施例２と異なるところは、高速ダイオード（Ｄ_１，Ｄ_２）に換えて逆並列に接続されたダイオード（第六ダイオード）を有するＭＯＳＦＥＴ（Ｑ_３，Ｑ_４；第三半導体スイッチング素子）に置き換えた点である。

このような構成をとる実施例４に係る整流回路も、説明は省略するが上述した実施例２，３と同様な制御を行うことでサージ耐量の高い低速ダイオードに突入電流を流してＭＯＳＦＥＴ（Ｑ _１ 〜Ｑ _４ ）をバイパスさせているので、スイッチング素子を破損させることなく、安全に動作させることができる。

また本実施例４では、三つのＭＯＳＦＥＴ（Ｑ_１，Ｑ_２，Ｑ_２１）のソースが同電位におかれる。このためこれら三つのＭＯＳＦＥＴ（Ｑ_１，Ｑ_２，Ｑ_２１）は、これら三つのＭＯＳＦＥＴと共通電位にあるゲート駆動回路で駆動することができゲート駆動回路の小形化、低コスト化が図れる。

図７は、本発明の実施例５に係る整流回路を示す回路図である。この図７に示される実施例５が前述した実施例１と異なるところは、実施例１の第一ダイオード（高速ダイオードＤ_１，Ｄ_２）に換えて、第二直列回路部４０を備えた点にある。この第二直列回路部４０は、ダイオード（第六ダイオード）が逆並列に接続されたＭＯＳＦＥＴ（Ｑ_３ ，Ｑ _４ ；第三半導体スイッチング素子）と、ダイオード（第七ダイオード）が逆並列に接続されたＭＯＳＦＥＴ（Ｑ _１３ ，Ｑ _１４；第四半導体スイッチング素子）を備え、これら第三半導体スイッチング素子と第四半導体スイッチング素子を第六、第七ダイオードの導通方向が互いに逆方向になるように直列に接続した点にある。

このような構成をとる実施例５に係る整流回路も、図示しないゲート制御部によって常時はＭＯＳＦＥＴ（Ｑ_１１〜Ｑ_１４）をオンにし、コンデンサＣに突入電流が流れるとき、これらのＭＯＳＦＥＴ（Ｑ_１１〜Ｑ_１４）をオフにするようにして、上述した実施例１，３と同様な制御を行うことで同様な効果を得ることができる。

なお、実施例５は、図８に示すように変形して実施することも可能である。この実施例５の変形例は、交流電源１から第一および第二直列回路部の接続点に至る箇所に介挿された一方のリアクトルＬ_２を除いた整流回路である。この変形例についてもサージ耐量の高い低速ダイオードに突入電流を流してＭＯＳＦＥＴ（Ｑ _１ 〜Ｑ _４ ）をバイパスさせているので、スイッチング素子を破損させることなく、安全に動作させることができる。

図９は、本発明の実施例６に係る整流回路を示す回路図である。この図９に示される実施例６が前述した実施例２と異なるところは、実施例２の高速ダイオード（第一ダイオードＤ_１，Ｄ_２）に換えて、第二直列回路部４０を備えた点にある。第二直列回路部４０については、上述した実施例５のものと同様であるので、その説明を省略する。

このような構成をとる実施例６に係る整流回路も、説明は省略するが上述した実施例２，４，５と同様な制御を行うことで同様な効果を得ることができる。
なお、実施例６は、図１０に示すように変形して実施することも可能である。この実施例６の変形例は、交流電源１から第二直列回路部に至る箇所に介挿された一方のリアクトルＬ_２を除いた整流回路である。この変形例においてもサージ耐量の高い低速ダイオードに突入電流を流してＭＯＳＦＥＴ（Ｑ _１ 〜Ｑ _４ ）をバイパスさせているので、スイッチング素子を破損させることなく、安全に動作させることができる。

また図９，１０に示されるように本実施例６では、三つのＭＯＳＦＥＴ（Ｑ _１ ，Ｑ _２ ，Ｑ _２１ ）のソースが同電位におかれる。このためこれら三つのＭＯＳＦＥＴ（Ｑ _１ ，Ｑ _２ ，Ｑ _２１ ）は、これら三つのＭＯＳＦＥＴと共通電位にあるゲート駆動回路で駆動することができゲート駆動回路の小形化、低コスト化が図れる。

図１１は、本発明の実施例７に係る整流回路を示す回路図である。この回路は、四つのダイオードから構成されたブリッジ回路を備えている。このブリッジ回路は、二つの低速ダイオードＤ_１，Ｄ_２の直列回路と、二つの低速ダイオードＤ_１２，Ｄ_１３の直列回路を備えている。このブリッジ回路の一方の直列回路の低速ダイオードＤ _１２ とＤ _１３ との接続点と交流電源１の一端との間には、リアクトルＬ_１が介挿されている。一方、このブリッジ回路の他方の直列回路の低速ダイオードＤ _１ とＤ _２ との接続点と交流電源１の他端との間には、リアクトルＬ _２ が介挿されている。またブリッジ回路から出力される直流電流が流れる第一直流ライン２０および第二直流ライン３０との間には、平滑用のコンデンサＣが接続される。このコンデンサＣの両端に得られる直流電圧Ｅ_ｄが負荷Ｒ_Ｌに供給される。

整流回路はさらに二つの直列回路部を備える。その内の一つには、ダイオードが逆並列に接続された第一半導体スイッチング素子であるＭＯＳＦＥＴ（Ｑ_１）とダイオードが逆並列に接続された第二半導体スイッチング素子であるＭＯＳＦＥＴ（Ｑ_１１）とが直列に接続されている。他方にはダイオードが逆並列に接続された第一半導体スイッチング素子であるＭＯＳＦＥＴ（Ｑ _２ ）とダイオードが逆並列に接続された第二半導体スイッチング素子であるＭＯＳＦＥＴ（Ｑ _１２ ）とが直列に接続される。これらの二つの直列回路部には、前述した低速ダイオード（Ｄ_１２，Ｄ_１３）がそれぞれ並列に接続される。そして、これら二つの直列回路部は、さらに直列に接続され、その接続点に一端が交流電源１に接続されたリアクトル（Ｌ_１）の他端が接続される。

このように構成された本発明の実施例７に係る整流回路の動作について説明する。
通常動作時、図示しないゲート制御部によって、ＭＯＳＦＥＴ（Ｑ_１１，Ｑ_１２）は、常にオンにされる。一方、ＭＯＳＦＥＴ（Ｑ_１，Ｑ_２）は、図示しないゲート制御部によって高速でスイッチングされる。そして交流電源１から入力される入力電流と整流回路から出力される直流出力電圧が制御される。

ここで例えば、交流電源１の電圧Ｖ_ｉｎ の極性が正の期間でゲート制御部によってＭＯＳＦＥＴ（Ｑ_１）がオンにされたとする。すると交流電源１→リアクトルＬ_１→ＭＯＳＦＥＴ（Ｑ_１）→ＭＯＳＦＥＴ（Ｑ_１１）→低速ダイオードＤ_１→リアクトルＬ_２→交流電源１の経路で流れる電流が増加する。このときリアクトルＬ_１，Ｌ_２ の各々には、エネルギーが蓄えられる。

次にゲート制御部によってＭＯＳＦＥＴ（Ｑ_１）がオフされ、ＭＯＳＦＥＴ（Ｑ_２）がオンされると、リアクトルＬ_１→ＭＯＳＦＥＴ（Ｑ_１２）→ＭＯＳＦＥＴ（Ｑ_２）→コンデンサＣ→低速ダイオードＤ_１→リアクトルＬ_２→交流電源１→リアクトルＬ_１の経路で流れる電流が減少する。このときリアクトルＬ_１，Ｌ_２に蓄えられていたエネルギーが負荷Ｒ_Ｌに供給される。

交流電源１の電圧Ｖ _ｉｎ の極性が負の期間においても回路の対称性からＭＯＳＦＥＴ（Ｑ_１，Ｑ_２）をオン・オフさせることによって同様な動作となる。つまり、図１１に示した整流回路は、図１９に示した従来の整流回路と同様にゲート制御部がＭＯＳＦＥＴ（Ｑ_１，Ｑ_２）を適切に駆動することで入力電流と出力電圧を制御することができる。

さらに電源投入時や停電から復電したとき、例えば交流電源１の電圧Ｖ_ｉｎ の極性が正のときにコンデンサＣの電圧よりも交流電源１の電圧Ｖ _ｉｎ の方が高くなった場合、ゲート制御部はＭＯＳＦＥＴ（Ｑ_１１，Ｑ_１２）をオフする。すると突入電流は、交流電源１→リアクトルＬ１→低速ダイオードＤ_１３→コンデンサＣ→低速ダイオードＤ_１→リアクトルＬ_２→交流電源１の経路で流れる。したがってサージ電流耐量が低いＭＯＳＦＥＴ（Ｑ_２）に突入電流は流れない。つまり本発明の整流回路は、ＭＯＳＦＥＴ（Ｑ _２ ）に流れ込む突入電流を低速ダイオードＤ_１，Ｄ_１３ でバイパスさせることができる。

同様に交流電源１の電圧Ｖ _ｉｎ の極性が負の期間にも同様に低速ダイオードＤ_２，Ｄ_１２に突入電流が流れ、ＭＯＳＦＥＴ（Ｑ_１）に過大な電流は流れない。

図１２は本発明の実施例８に係る整流回路を示す回路図である。この実施例８が上述した実施例１と異なるところは、一つの第五ダイオード（Ｄ _１２ ，Ｄ _１３ ）に換えて直列に接続した二つのダイオード（Ｄ_１２およびＤ_１２ａ，Ｄ_１３およびＤ_１３ａ）で第五ダイオードの各々を構成した点にある。このように構成された本発明の実施例８に係る整流回路も実施例１についての説明で述べたように作動する。

ここで、第五ダイオード（Ｄ_１２およびＤ_１２ａ，Ｄ_１３およびＤ_１３ａ）を構成するそれぞれの低速ダイオードは一般的に順方向の電圧降下が低い。このため、ＭＯＳＦＥＴ（Ｑ_１１）からＭＯＳＦＥＴ（Ｑ_１２）に流れる電流の一部、またはコンデンサＣからＭＯＳＦＥＴ（Ｑ_１２）に流れる電流の一部が第五ダイオード（Ｄ_１３およびＤ_１３ａ）に分流する。あるいはＭＯＳＦＥＴ（Ｑ_１２）からＭＯＳＦＥＴ（Ｑ_１１）に流れる電流の一部、またはコンデンサＣからＭＯＳＦＥＴ（Ｑ_１１）に流れる電流の一部が第五ダイオード（Ｄ_１２およびＤ_１２ａ）に分流する。本実施例８は図１２に示すように低速ダイオードを二個直列に接続し、直列に接続されたダイオードでの順方向電圧降下を大きくすることで通常動作中の整流回路における電流分流量を十分に少なくし、または零にすることができる。

さらに低速ダイオードには電流容量の小さい部品（例えば表面実装型のような小形・低価格な素子）を適用することができ、電流容量の大きなダイオードを一個用いる場合に比べて装置の小型化、低コスト化が可能である。また、低速ダイオードは通常動作時には損失を発生しないため、冷却手段を設けることも不要となる。

したがって本実施例８に係る整流回路は、第五ダイオードの容量を実施例１に比べてより小さくすることができ、電源回路の小型化、コスト低減が可能である。
なお、低速ダイオードの数は二個に限定されるものではなく、三個以上を直列に接続して構成しても構わない。

また、低速ダイオードを複数個直列に接続する構成は、実施例２〜７の回路でも同様の効果を奏する（効果は同様であるので、その説明を省略する）。

図１３は本発明の実施例９に係る整流回路を示す回路図である。この実施例９が上述した実施例１と異なるところは、電源投入時や停電から復電したときなどに発生する突入電流に対して、直列回路部１０に流れる電流を制限する点にある。

この実施例９に係る整流回路の動作について図１４を用いて説明する。前述した様に突入電流を低速ダイオードＤ_１，Ｄ_２、ＭＯＳＦＥＴ（Ｑ_１,Ｑ_２）に流さないようにするためには、ＭＯＳＦＥＴ（Ｑ_１１,Ｑ_１２）をオフするだけでなくＭＯＳＦＥＴ（Ｑ_１,Ｑ_２）もオフすればよい。

一方、突入電流が流れている時にＭＯＳＦＥＴ（Ｑ_１）またはＭＯＳＦＥＴ（Ｑ_２）がオンすると、低速ダイオードＤ_１０またはＤ_１１を流れていた電流がＭＯＳＦＥＴ（Ｑ_１）またはＭＯＳＦＥＴ（Ｑ_２）に転流する。例えば交流電源１の電圧Ｖ_ｉｎ の極性が正の期間、かつ、ＭＯＳＦＥＴ（Ｑ_１１）とＭＯＳＦＥＴ（Ｑ_１２）はオフの状態でＭＯＳＦＥＴ（Ｑ_１）がオンしたとすると、電流は交流電源１→リアクトルＬ_１→ＭＯＳＦＥＴ（Ｑ_１）→ＭＯＳＦＥＴ（Ｑ_１１）ボディダイオード（破線で図示）→低速ダイオードＤ_１３→リアクトルＬ_２→交流電源１の経路で流れ、さらに増加する。

前述した直列回路部１０へ流れる電流が所定の値を超えるような場合にはゲート制御部はＭＯＳＦＥＴ（Ｑ_１,Ｑ_２）もオフし、サージ電流耐量が低いスイッチング素子（ボディダイオードを含む）や高速ダイオードを突入電流による破損から防ぐため、各素子をオフするようにそのゲートを制御する。すると突入電流は、交流電源１→低速ダイオードＤ_１０→コンデンサＣ→リアクトルＬ_２→交流電源１の経路で流れる（前述した様に入力電圧が正の期間の場合）。

整流回路をこのように構成して制御することでサージ電流耐量が低い高速ダイオードＤ_１やＭＯＳＦＥＴ（Ｑ_２）には所定値以上の電流が流れない。同様に交流電源１の電圧Ｖ_ｉｎ の極性が負である期間も低速ダイオードＤ_１１，Ｄ_１２に突入電流が流れ、高速ダイオードＤ_２とＭＯＳＦＥＴ（Ｑ_１）には所定値以上の電流が流れない。

一方、交流電源１によるコンデンサＣの充電が完了し、突入電流が少なくなった場合に回路は速やかに通常動作に復帰する。具体的には、突入電流が所定値以下の場合にゲート制御部はＭＯＳＦＥＴ（Ｑ_１１，Ｑ_１２）を再びオンし、ＭＯＳＦＥＴ（Ｑ_１,Ｑ_２）を適切に駆動することで入力電流と出力電圧を制御する。

突入電流の電流値の判別は前述のバイパス回路に流れる電流を検出することにより行う。具体的には、ＭＯＳＦＥＴ（Ｑ_１,Ｑ_２）それぞれのドレイン−ソース間（主回路端子間）に流れる電流を図示しない電流検出器（カレントトランス；ＣＴ）等などで検出し、入力電流の制御に用いればよい。このような場合、交流電源１の電流Ｉ_ｉｎを検出する通常の構成では、交流電源１の周波数（５０Ｈｚや６０Ｈｚなどの商用周波数）でコアが磁気飽和しない大型のＣＴが必要であるのに対して、ＭＯＳＦＥＴ（Ｑ _１ ，Ｑ _２ ）それぞれのドレイン―ソース間に流れる電流を検出する構成では、ＭＯＳＦＥＴ（Ｑ_１,Ｑ_２）がスイッチング動作するときのドレイン−ソース間に流れる電流の周波数は数１０ｋＨｚ〜１００ｋＨｚであるため、小型のコアを用いても磁気飽和しない。このため本実施例９では、ＣＴを小型化でき、また部品コストも抑えることができる。

ところで電流検出をするにはＭＯＳＦＥＴ（Ｑ_１,Ｑ_２）をオンする必要がある。このため突入電流が流れている際にＭＯＳＦＥＴ（Ｑ_１,Ｑ_２）をオンすると、前述したように突入電流はバイパス回路からＭＯＳＦＥＴ（Ｑ_１,Ｑ_２）へ転流する。したがって、直列回路部１０に流れる電流を制限しつつ整流回路を速やかに通常動作に復帰するためには、バイパス回路に流れる電流を検出し、この電流の値が一定値以下かを判別する必要がある。そこで、バイパス回路の電流Ｉ_ｂまたはＩ_ｂ１２,Ｉ_ｂ１３（図１３に示す）をカレントトランス（ＣＴ）等で検出し、この検出された電流の値が一定値以下になった場合に整流回路を通常動作に復帰させる。バイパス回路には突入電流のような短時間の電流のみが流れるので、突入電流検出には小型かつ低コストのＣＴを使用することができる。なお、通常動作時の入力電流制御にはＭＯＳＦＥＴ（Ｑ_１,Ｑ_２）のドレイン−ソース間に流れる電流が用いられる。

このように本発明の整流回路は、サージ電流耐量の高い低速ダイオードに突入電流を流して、サージ電流耐量が低いスイッチング素子や高速ダイオードをバイパスさせており、スイッチング素子を破損させることなく、安全に動作させることができる。また、突入電流が低くなった場合においても安全にかつ速やかに通常動作に復帰することができる。

なお、上述した構成は実施例９に示した回路に対する構成に限定されるものではなく、実施例２〜７に示した回路でも同様の効果を奏する（効果は同様であるので、その説明を省略する）。

図１５は本発明の実施例１０に係る整流回路を示す回路図である。この実施例１０が前述した実施例９と異なるところは、バイパス回路に流れる突入電流Ｉ_ｂを第五ダイオードＤ_１２,Ｄ_１３のアノード−カソード間電圧Ｖ_ｄ１２,Ｖ_ｄ１３で判別する第一電圧検出器（図示せず）を設けた点にある。

一般にダイオードの順方向電圧は、図１６に示したように順方向電流量に応じて増加する特性を有している。このため順方向電圧値から電流値が推定できる。ただし、ダイオードの順方向電圧値は温度依存性や個々の部品によるバラツキがあり、順方向電圧値から正確に通電電流値を推定することは難しい。

しかしながら電源投入時における突入電流のような過大な電流が流れているか否かを判別するには、高い電流検出精度は不要である。本実施例は、このような点に着目してなされたもので、実施例９で述べた電流検出の役割を担うＡＣＣＴのような部品を追加することなく、整流回路の小型化、低コスト化を図りながらスイッチング素子の破損を防止することができる。

なお、上述した構成は実施例１０に示した回路に限定されるものではなく、実施例２〜６に示した回路でも同様の効果を奏する（効果は同様であり、その説明を省略する）。

図１７は本発明の実施例１１に係る整流回路を示す回路図である。この実施例１１が前述した実施例９と異なるところは、バイパス回路に流れる突入電流Ｉ_ｂをＭＯＳＦＥＴ（Ｑ_１１，Ｑ_１２）のドレイン−ソース間電圧Ｖ_ｄｓ１１,Ｖ_ｄｓ１２で判別する第二電圧検出器（図示せず）を設けた点にある。

前述したようにＭＯＳＦＥＴ（Ｑ_１１,Ｑ_１２）がオフしている時のドレイン−ソース間電圧Ｖ_ｄｓ１１,Ｖ_ｄｓ１２は第五ダイオード（Ｄ_１２,Ｄ_１３）の順電圧降下分に相当する電圧になる。このため本実施例１１によれば実施例１０と同様に第五ダイオード（Ｄ _１２ ,Ｄ _１３ ）の順方向電圧値からバイパス回路に流れる電流の値を推定できる。したがって本実施例１１は、実施例１０と同様に整流回路の小型化、低コスト化が可能となる。

なお、本発明は実施例１１として図１７に示した回路に限定されるものではなく、例えば、図１８に示す他の実施形態のようにＭＯＳＦＥＴ（Ｑ_２１）がオフしている時のドレイン−ソース間電圧Ｖ_ｄｓ２１を用いて電流値を推定する構成に変形してもよい。すなわち、このときのドレイン−ソース間電圧Ｖ_ｄｓ２１は、第五ダイオードＤ_１２またはＤ_１３の順電圧降下分の電圧Ｖ_ｄ１２,Ｖ_ｄ１３に相当するからである（入力電圧が正の場合はＶ_ｄ１２, 負の場合はＶ_ｄ１３）。したがって前述したようにダイオードの順方向電圧値から電流値を推定することができる。

このように本発明の整流回路は、サージ耐量の高い低速ダイオードに突入電流を流して、サージ耐量が低いスイッチング素子やダイオードをバイパスさせているので、スイッチング素子を破損させることなく、安全に動作させることができる等の実用上多大なる効果を奏する。

１ 交流電源
１０ 直列回路部
１１ スイッチング部
２０ 第一直流ライン
３０ 第二直流ライン
Ｃ コンデンサ
Ｄ_１，Ｄ_２ 高速ダイオード
Ｄ_１０-Ｄ_１３ 低速ダイオード
Ｌ_１，Ｌ_２ リアクトル
Ｑ_１，Ｑ_２ スイッチング素子
Ｑ_１１，Ｑ_１２ スイッチング素子

Claims (21)

1. 交流電源に第一端部が接続されたリアクトルと、
   第一ダイオードの第一端部とスイッチング部の第一端部とが接続された複数の直列回路部と、
   これら直列回路部の前記各第一ダイオードの第二端部がそれぞれ接続される第一直流ラインと、
   前記直列回路部の前記各スイッチング部の第二端部がそれぞれ接続される第二の直流ラインと、
   前記第一および第二直流ライン間に接続されるコンデンサと、
   前記リアクトルが接続された第一端部と前記第一直流ライン間に接続される第二ダイオードと
   を備え、
   前記第一ダイオードの第一端部およびスイッチング部の第一端部とが接続された接続点に前記リアクトルの第二端部が接続される整流回路であって、
   上記整流回路は、前記コンデンサ両端の電圧よりも前記交流電源の電圧が高くなったとき、前記スイッチング部の導通を断ち、前記交流電源から前記コンデンサに流れる充電電流をバイパスさせるバイパス回路を備えることを特徴とする整流回路。
2. 前記スイッチング部は、第三ダイオードが逆並列に接続された第一半導体スイッチング素子と、
   第四ダイオードが逆並列に接続された第二半導体スイッチング素子と、
   これら第一および第二半導体スイッチング素子が互いに逆導通方向に直列に接続された直列スイッチング部と
   を具備し、
   前記バイパス回路は、前記直列スイッチング部と並列に接続された第五ダイオードを有し、
   前記第五ダイオードは、前記第一ダイオードよりサージ電流耐量が大きいものであることを特徴とする請求項１に記載の整流回路。
3. 前記スイッチング部は、第一半導体スイッチング素子と逆並列にそれぞれ接続された第三ダイオードと、
   前記第一ダイオードの第一端部および前記第一半導体スイッチング素子の第一端部が接続された接続点に前記リアクトルの第二端部を接続し、
   前記第二半導体スイッチング素子と逆並列に接続された第四ダイオードと、
   この第二直流ラインと前記各直列回路部の前記第一ダイオードの第一端部と第一半導体スイッチング素子の第一端部とが接続された接続点にそれぞれ接続された第五ダイオードと
   を具備し、
   前記第五ダイオードは、前記第一ダイオードよりサージ電流耐量が大きいものであることを特徴とする請求項１に記載の整流回路。
4. 請求項２または３に記載の整流回路であって、
   前記第一ダイオードに替えて第六ダイオードが逆並列に接続された第三半導体スイッチング素子からなることを特徴とする整流回路。
5. 請求項２または３に記載の整流回路であって、
   前記第一ダイオードに替えて第二直列回路部を備え、
   この第二直列回路部は、第六ダイオードが逆並列に接続された第三半導体スイッチング素子と、
   第七ダイオードが逆並列に接続された第四半導体スイッチング素子と
   を備え、
   前記第六ダイオードと前記第七ダイオードの導通方向が互いに逆方向になるように接続したことを特徴とする整流回路。
6. 四つのダイオードから構成されたブリッジ回路と、
   このブリッジ回路と交流電源との間に介挿されたリアクトルと、
   前記ブリッジ回路から出力される直流電流が流れる第一および第二直流ラインと、
   前記第一および第二直流ライン間に接続されるコンデンサと、
   第二ダイオードが逆並列に接続された第一半導体スイッチング素子と、
   第三ダイオードが逆並列に接続された第二半導体スイッチング素子と、
   前記第一ダイオードと前記第二ダイオードの導通方向が逆方向になるように接続した直列回路部と、
   この直列回路部を縦列接続した接続点に前記リアクトルの他端を接続し、前記第一および第二直流ラインライン間に接続されるスイッチング部と
   を備え、
   前記ブリッジ回路は、前記直列回路部と並列に接続されないダイオードよりも前記直列回路部と並列に接続されるダイオードのサージ電流耐量が大きいことを特徴とする整流回路。
7. 請求項２または３に記載の整流回路であって、
   前記第五ダイオードは、複数個のダイオードを直列に接続したものであることを特徴とした整流回路。
8. 請求項４または５に記載の整流回路であって、
   前記第五ダイオードは、複数個のダイオードを直列に接続したものであることを特徴とした整流回路。
9. 交流電源に第一端部が接続されたリアクトルと、
   第一ダイオードの第一端部とスイッチング部の第一端部とが接続された複数の直列回路部と、
   これら直列回路部の前記各第一ダイオードの第二端部がそれぞれ接続される第一直流ラインと、
   前記直列回路部の前記各スイッチング部の第二端部がそれぞれ接続される第二の直流ラインと、
   前記第一および第二直流ライン間に接続されるコンデンサと、
   前記リアクトルが接続された第一端部と前記第一直流ライン間に接続される第二ダイオードと
   を備え、
   前記第一ダイオードの第一端部およびスイッチング部の第一端部とが接続された接続点に前記リアクトルの第二端部が接続される整流回路であって、
   交流電源から前記スイッチング部へ流れる電流が所定値以上になった場合に前記スイッチング部の導通を断ち、
   前記交流電源から前記コンデンサに流れる充電電流をバイパスさせるバイパス回路を備え、
   前記充電電流が所定値以下になった場合に再び前記スイッチング部を導通することを特徴とする整流回路。
10. 前記スイッチング部は、第三ダイオードが逆並列に接続された第一半導体スイッチング素子と、
    第四ダイオードが逆並列に接続された第二半導体スイッチング素子と、
    これら第一および第二半導体スイッチング素子が互いに逆導通方向に直列に接続された直列スイッチング部と
    を具備し、
    前記バイパス回路は、前記直列スイッチング部と並列に接続された第五ダイオードを有し、
    前記第五ダイオードは、前記第一ダイオードよりサージ電流耐量が大きいものであることを特徴とする請求項９に記載の整流回路。
11. 前記スイッチング部は、第一半導体スイッチング素子と逆並列にそれぞれ接続された第三ダイオードと、
    前記第一ダイオードの第一端部および前記第一半導体スイッチング素子の第一端部が接続された接続点に前記リアクトルの第二端部を接続し、
    前記第二半導体スイッチング素子と逆並列に接続された第四ダイオードと、
    この第二直流ラインと前記各直列回路部の前記第一ダイオードの第一端部と第一半導体スイッチング素子の第一端部とが接続された接続点にそれぞれ接続された第五ダイオードと
    を具備し、
    前記第五ダイオードは、前記第一ダイオードよりサージ電流耐量が大きいものであることを特徴とする請求項９に記載の整流回路。
12. 請求項１０または１１に記載の整流回路であって、
    前記第一ダイオードに替えて第六ダイオードが逆並列に接続された第三半導体スイッチング素子からなることを特徴とする整流回路。
13. 請求項１０または１１に記載の整流回路であって、
    前記第一ダイオードに替えて第二直列回路部を有し、
    この第二直列回路部は、第六ダイオードが逆並列に接続された第三半導体スイッチング素子と、
    第七ダイオードが逆並列に接続された第四半導体スイッチング素子と
    を備え、
    前記第六ダイオードと前記第七ダイオードの導通方向が互いに逆方向になるように接続したことを特徴とする整流回路。
14. 請求項９〜１１のいずれか一項に記載の整流回路であって、
    前記充電電流は、前記バイパス回路を流れる電流経路に介装された電流検出器によって検出することを特徴とする整流回路。
15. 請求項１２または１３に記載の整流回路であって、
    前記充電電流は、前記バイパス回路を流れる電流経路に介装された電流検出器によって検出することを特徴とする整流回路。
16. 請求項９〜１１のいずれか一項に記載の整流回路であって、
    前記充電電流は、前記第五ダイオードのアノード−カソード間電圧を検出する第一電圧検出器によって検出することを特徴とする整流回路。
17. 請求項１２または１３に記載の整流回路であって、
    前記充電電流は、前記第五ダイオードのアノード−カソード間電圧を検出する第一電圧検出器によって検出することを特徴とする整流回路。
18. 請求項９〜１１のいずれか一項に記載の整流回路であって、
    前記充電電流は、前記スイッチング部の第二スイッチング素子の主回路端子間電圧を検出する第二電圧検出器によって検出することを特徴とする、
19. 請求項１２または１３に記載の整流回路であって、
    前記充電電流は、前記スイッチング部の第二スイッチング素子の主回路端子間電圧を検出する第二電圧検出器によって検出することを特徴とする、
20. 請求項９〜１１のいずれか一項に記載の整流回路であって、
    前記第五ダイオードは複数個のダイオードを直列に接続したものであることを特徴とする整流回路。
21. 請求項１２または１３に記載の整流回路であって、
    前記第五ダイオードは複数個のダイオードを直列に接続したものであることを特徴とする整流回路。
    

Images