JP2022129346A - 短絡故障検出装置および電力変換装置 - Google Patents

Abstract

【課題】 電力変換装置全体の大型化および複雑化を回避しつつ電力変換装置における短絡故障を検出する。【解決手段】 電力変換装置１００では、２以上のアームのうちの第１のアーム１１０および第２のアーム１２０に短絡故障検出装置５０が設けられ、短絡故障検出装置５０は、第１のアーム１１０および負荷に共通に流れる第１の電流が通過する第１の電流路１０３Ｐと、第２のアーム１２０および負荷に共通に流れる第２の電流が通過する第２の電流路１０３Ｎの両方の電流路に挿入されたロゴスキーコイル４０と、ロゴスキーコイル４０から得られる検出信号Ｖｍに基づいて、電力変換装置１００のアームまたは負荷の短絡故障を検出する短絡判定回路３０と、を具備する。【選択図】図１

Description

本発明は、短絡故障検出装置および同装置を備えた電力変換装置に関する。

モータ等の負荷を駆動する電力変換装置では、電力変換装置を構成する半導体スイッチング素子に過大電流が流れる場合がある。このような過大電流が長時間に亙って流れると、半導体スイッチング素子が破壊に至る恐れがある。そこで、半導体スイッチング素子に流れる過大電流を検知し、電力変換装置を停止させる短絡故障検出装置が電力変換装置に設けられる。

この種の短絡故障検出装置では、半導体スイッチング素子に流れる電流を検出するために、シャント抵抗、ＣＴ（Current Transformer；変流器）、またはロゴスキーコイル等が利用される。その中で、ロゴスキーコイルは、コアがないため、短絡故障検出装置を小型にすることが可能であり、また、大電流の測定が可能であるという利点がある。

特許文献１に開示の技術では、半導体スイッチング素子を各々含む複数のアームを備え、複数のアームを介して負荷に電力を供給する電力変換装置において、複数のアームの各々に対し、ロゴスキーコイルと、ロゴスキーコイルの出力電圧に基づく短絡判定回路を設け、電力変換装置の短絡故障を検出している。

特開２０１９－２１６５４０号公報

上述した特許文献１に開示された技術は、複数のアームの各々に対し、ロゴスキーコイルと短絡判定回路を設けるので、コストが増加し、電力変換装置全体の大型化を招く問題がある。また、ＳｉＣ等の高速の半導体スイッチング素子を備えた電力変換装置では、負荷短絡時の短絡電流の時間勾配ｄｉ／ｄｔがμｓ程度であるのに対し、アーム短絡時の短絡電流の時間勾配ｄｉ／ｄｔがｎｓ程度になるため、負荷短絡およびアーム短絡のそれぞれの検知に最適なロゴスキーコイルの巻き数が大きく異なる。このため、負荷短絡およびアーム短絡のそれぞれの検知を両立させた設計が必要になり、ロゴスキーコイルの大型化と、短絡判定回路の大型化および複雑化を招く問題がある。

この発明は以上に説明した課題に鑑みてなされたものであり、電力変換装置全体の大型化および複雑化を回避しつつ電力変換装置における短絡故障を検出する技術的手段を提供することを目的とする。

この発明の一態様である短絡故障検出装置は、半導体スイッチング素子を各々含む２以上のアームを介して負荷に電力を供給する電力変換装置の短絡故障検出装置において、前記２以上のアームのうちの第１のアームおよび前記負荷に共通に流れる第１の電流が通過する第１の電流路と、前記２以上のアームのうちの第２のアームおよび前記負荷に共通に流れる第２の電流が通過する第２の電流路の両方の電流路に挿入されたロゴスキーコイルを具備し、前記ロゴスキーコイルから得られる検出信号に基づいて、前記電力変換装置のアームまたは前記負荷の短絡故障を検出することを特徴とする。

この発明の他の態様である電力変換装置は、半導体スイッチング素子を各々含む２以上のアームを介して負荷に電力を供給する電力変換装置において、前記２以上のアームのうちの第１のアームおよび第２のアームに短絡故障検出装置が設けられ、前記短絡故障検出装置は、前記第１のアームおよび前記負荷に共通に流れる第１の電流が通過する第１の電流路と、前記第２のアームおよび前記負荷に共通に流れる第２の電流が通過する第２の電流路の両方の電流路に挿入されたロゴスキーコイルと、前記ロゴスキーコイルから得られる検出信号に基づいて、前記電力変換装置のアームまたは前記負荷の短絡故障を検出する短絡判定回路と、を具備することを特徴とする。

この発明によれば、第１のアームおよび第２のアームに設けられたロゴスキーコイルおよび短絡判定回路により短絡故障を検出するので、電力変換装置全体の大型化および複雑化を回避しつつ電力変換装置における短絡故障を検出することができる。

この発明の一実施形態である短絡故障検出装置を備えた電力変換装置の構成を示す回路図である。 同電力変換装置の動作を示す回路図である。 同実施形態の通常ターンオン時の動作を示す波形図である。 同実施形態の通常ターンオン時の動作を示す回路図である。 同実施形態のアーム短絡発生時の動作を示す波形図である。 同実施形態のアーム短絡発生時の動作を示す回路図である。 同実施形態の負荷短絡発生時の動作を示す波形図である。 同実施形態の負荷短絡発生時の動作を示す回路図である。 この発明の他の実施形態である短絡故障検出装置を備えた電力変換装置の構成を示す回路図である。 図１に示す電力変換装置の実装例を示す側面図である。 同実装例の平面図である。 図９に示す電力変換装置の実装例を示す側面図である。 同実装例の平面図である。 図９に示す電力変換装置の他の実装例を示す平面図である。 同実装例の側面図である。 図１４および図１５の実装例の変形例を示す側面図である。

以下、図面を参照しつつ本発明の実施形態について説明する。
図１はこの発明の一実施形態である短絡故障検出装置５０を備えた電力変換装置１００の構成を示す回路図である。この電力変換装置１００は、インバータ１相分に相当する装置であり、第１のアームである上アーム１１０と、第２のアームである下アーム１２０とを有する。ここで、上アーム１１０および下アーム１２０は、図示しない電源の正極に接続された高電位電源線１０１Ｐおよび同電源の負極に接続された低電位電源線１０１Ｎ間に直列接続されており、その共通接続点が電力変換装置１００のＡＣ出力端子１０２となっている。このＡＣ出力端子１０２にはモータの巻線等の負荷Ｚが接続される。なお、電力変換装置１００は、複数相分の上アーム１１０および下アーム１２０が高電位電源線１０１Ｐおよび低電位電源線１０１Ｎ間に並列接続されることでインバータを構成する。

上アーム１１０は、半導体スイッチング素子Ｑ１とこれに対して逆並列接続されたダイオードＤ１により構成されている。同様に、下アーム１２０は、半導体スイッチング素子Ｑ２とこれに対して逆並列接続されたダイオードＤ２により構成されている。半導体スイッチング素子Ｑ１およびＱ２は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor；金属酸化膜半導体構造の電界効果トランジスタ）等のトランジスタであり、炭化ケイ素、窒化ガリウム、酸化ガリウムおよびダイアモンドの少なくとも１つを主材料とするワイドバンドギャップ半導体素子により構成されている。

また、電力変換装置１００は、図示しない制御部から供給される上アーム制御信号に基づいて、上アーム１１０の半導体スイッチング素子Ｑ１をオン／オフ駆動する上アーム用ゲート駆動回路１０と、同制御部から供給される下アーム制御信号に基づいて、下アーム１２０の半導体スイッチング素子Ｑ２をオン／オフ駆動する下アーム用ゲート駆動回路２０とを有する。電力変換装置１００は、上アーム用ゲート駆動回路１０と下アーム用ゲート駆動回路２０によりオン／オフ駆動される半導体スイッチング素子Ｑ１およびＱ２を含む上アーム１１０および下アーム１２０を介して、負荷Ｚに交流電力を供給する。

図１に示す電力変換装置１００において、例えば上アーム１１０に短絡故障が発生すると、下アーム１２０がオンになったときに上アーム１１０および下アーム１２０の両方にアーム短絡電流が流れる。また、下アーム１２０に短絡故障が発生すると、上アーム１１０がオンになったときに上アーム１１０および下アーム１２０の両方にアーム短絡電流が流れる。また、電力変換装置１００において、負荷Ｚの短絡故障が発生すると、上アーム１１０または下アーム１２０に負荷短絡電流が流れる。

このようなアーム短絡電流または負荷短絡電流が長時間に亙って上アーム１１０または下アーム１２０に流れると、上アーム１１０の半導体スイッチング素子Ｑ１または下アーム１２０の半導体スイッチング素子Ｑ２が破壊に至る恐れがある。そこで、アーム短絡または負荷短絡の発生を検知し、上アーム用ゲート駆動回路１０による半導体スイッチング素子Ｑ１の駆動と、下アーム用ゲート駆動回路２０による半導体スイッチング素子Ｑ２の駆動とを停止させる短絡故障検出装置５０が電力変換装置１００に設けられている。

短絡故障検出装置５０は、第１のアームである上アーム１１０および第２のアームである下アーム１２０に対して設けられたロゴスキーコイル４０と、このロゴスキーコイル４０から得られる検出信号である誘起電圧Ｖｍに基づいて電力変換装置１００における短絡故障を検出する短絡判定回路３０とを有する。

本実施形態において、ロゴスキーコイル４０は、上アーム１１０および負荷Ｚに共通に流れる第１の電流が通過する第１の電流路１０３Ｐと、下アーム１２０および負荷Ｚに共通に流れる第２の電流が通過する第２の電流路１０３Ｎの両方の電流路に挿入されている。具体的には、上述のように上アーム１１０および下アーム１２０は、高電位電源線１０１Ｐおよび低電位電源線１０１Ｎ間に直列接続され、負荷Ｚは上アーム１１０および下アーム１２０の共通接続点であるＡＣ出力端子１０２に接続されている。そして、第１の電流路１０３Ｐは、上アーム１１０とＡＣ出力端子１０２との間の電流路であり、第２の電流路１０３Ｎは、下アーム１２０とＡＣ出力端子１０２との間の電流路である。そして、第１の電流路１０３Ｐおよび第２の電流路１０３Ｎは、第１の電流路１０３Ｐにおける上アーム１１０から負荷Ｚに向かう方向と、第２の電流路１０３Ｎにおける下アーム１２０から負荷Ｚに向かう方向とが、ロゴスキーコイル４０内において同一方向になるように、ロゴスキーコイル４０に挿通されている。

このような構成において、第１の電流路１０３Ｐまたは第２の電流路１０３Ｎに電流が流れると、同電流路を中心とする円状の磁界が発生する。そして、同電流路に流れる電流が変化すると、その電流の時間勾配ｄｉ／ｄｔに比例した誘起電圧Ｖｍがロゴスキーコイル４０から出力される。この誘起電圧Ｖｍがロゴスキーコイル４０から得られる検出信号である。

短絡判定回路３０は、誘起電圧検出回路３１と、零電圧期間判定回路３２と、電圧値比較回路３３と、ＯＲゲート３４とを含む。

誘起電圧検出回路３１は、ロゴスキーコイル４０から得られる検出信号である誘起電圧値Ｖｍを検出し、電圧値比較回路３３に出力する。また、誘起電圧検出回路３１は、誘起電圧値Ｖｍが零電圧である期間、具体的には誘起電圧値Ｖｍの絶対値が微小な閾値未満である間、零電圧期間信号Ｅ０を出力する。

零電圧期間判定回路３２は、零電圧期間信号Ｅ０に基づいてアーム短絡を検出する回路である。さらに詳述すると、本実施形態において、上アーム１１０または下アーム１２０の一方に短絡故障や誤オンといった異常が生じ、アーム短絡が発生すると、他方のアームのターンオン時、第１の電流路１０３Ｐおよび第２の電流路１０３Ｎに互いに逆極性の同じ大きさの電流が長時間継続して流れ、ロゴスキーコイル４０から得られる誘起電圧Ｖｍが長時間継続して零電圧となる。そこで、零電圧期間判定回路３２は、上アーム１１０または下アーム１２０のターンオン開始タイミングから所定の基準時間Δｔ０以上に亙って零電圧期間信号Ｅ０が継続した場合に、アーム短絡の発生を示すアーム短絡検知信号Ｅ１を出力する。

電圧値比較回路３３は、誘起電圧値Ｖｍに基づいて、負荷短絡を検出する回路である。さらに詳述すると、本実施形態において、負荷Ｚの短絡が起こると、通常時よりも過大な電流が第１の電流路１０３Ｐまたは第２の電流路１０３Ｎに流れ、かつ、その電流値が時間経過に伴って増加するため、通常よりも過大な誘起電圧Ｖｍがロゴスキーコイル４０から出力される。そこで、電圧値比較回路３３は、誘起電圧検出回路３１により検出される誘起電圧Ｖｍの絶対値が第２の閾値である基準値Ｖ０以上になったとき、負荷短絡検知信号Ｅ２を出力する。

ＯＲゲート３４は、アーム短絡検知信号Ｅ１が出力された場合または負荷短絡検知信号Ｅ２が出力された場合に、短絡検知信号Ｅを上アーム用ゲート駆動回路１０および下アーム用ゲート駆動回路２０を出力し、上アーム用ゲート駆動回路１０による半導体スイッチング素子Ｑ１の駆動および下アーム用ゲート駆動回路２０による半導体スイッチング素子Ｑ２の駆動を停止させる。

上アーム用ゲート駆動回路１０は、ドライブ回路１１と、短絡電流遮断回路１２と、切換回路１３とを含む。ドライブ回路１１には、半導体スイッチング素子Ｑ１のオン／オフを指示する上アーム制御信号が与えられる。オンを指示する上アーム制御信号が与えられた場合、ドライブ回路１１は、半導体スイッチング素子Ｑ１をオンさせるゲート－ソース間電圧ＶＧＳ（Ｑ１）を出力する。また、オフを指示する上アーム制御信号が与えられた場合、ドライブ回路１１は、半導体スイッチング素子Ｑ１をオフさせるゲート－ソース間電圧ＶＧＳ（Ｑ１）を出力する。短絡電流遮断回路１２は、半導体スイッチング素子Ｑ１に短絡電流が流れるのを遮断することができるゲート－ソース間電圧ＶＧＳ（Ｑ１）を出力する。切換回路１３は、短絡検知信号Ｅが出力されていない場合には、ドライブ回路１１から出力されるゲート－ソース間電圧ＶＧＳ（Ｑ１）を半導体スイッチング素子Ｑ１のゲート－ソース間に供給する。また、切換回路１３は、短絡検知信号Ｅが出力された場合には、短絡電流遮断回路１２から出力されるゲート－ソース間電圧ＶＧＳ（Ｑ１）を半導体スイッチング素子Ｑ１のゲート－ソース間に供給する。

下アーム用ゲート駆動回路２０は、上アーム用ゲート駆動回路１０に設けられたものと同様なドライブ回路２１と、短絡電流遮断回路２２と、切換回路２３とを含む。切換回路２３は、短絡検知信号Ｅが出力されていない場合には、ドライブ回路２１から出力されるゲート－ソース間電圧ＶＧＳ（Ｑ２）を半導体スイッチング素子Ｑ２のゲート－ソース間に供給する。また、切換回路２３は、短絡検知信号Ｅが出力された場合には、短絡電流遮断回路２２から出力されるゲート－ソース間電圧ＶＧＳ（Ｑ２）を半導体スイッチング素子Ｑ１のゲート－ソース間に供給する。

次に本実施形態の動作を説明する。図２は電力変換装置１００の一般的な動作例を示す回路図である。この図２に示す例では、下アーム１２０がオフの状態において上アーム１１０および図示しない他相の下アームがオンとなる上アームオン動作、その後、上アーム１１０および図示しない他相の下アームがオフになる上アームオフ動作（還流モード）、および、下アーム１２０および図示しない他相の上アームがオンになる下アームオン動作、その後、下アーム１２０および図示しない他相の上アームがオフになる下アームオフ動作（還流モード）により負荷Ｚに電力を供給する。

上アームオン動作では、半導体スイッチング素子Ｑ１をオンにするゲート－ソース間電圧ＶＧＳ（Ｑ１）が上アーム用ゲート駆動回路１０から出力される。このとき図示しない他相の下アームの半導体スイッチング素子が半導体スイッチング素子Ｑ１と同時にオンされる。半導体スイッチング素子Ｑ１と他相の下アームがオンすることで、高電位電源線１０１Ｐから半導体スイッチング素子Ｑ１を介してドレイン電流である上アーム電流Ｉ１１０が流れ、この上アーム電流Ｉ１１０はロゴスキーコイル４０内の第１の電流路１０３Ｐを介して負荷Ｚに流れる（実線矢印）。この上アームオン動作では、時間経過に伴って増加する上アーム電流Ｉ１１０が第１の電流路１０３Ｐを上アーム１１０側から負荷Ｚ側に流れる。本実施形態では半導体スイッチング素子Ｑ１を介して負荷Ｚに流れる電流が増加する際にロゴスキーコイル４０が正の誘起電圧Ｖｍを出力するようにロゴスキーコイル４０を配置している。

その後の上アームオフ動作では、半導体スイッチング素子Ｑ１をオフにするゲート－ソース間電圧ＶＧＳ（Ｑ１）が上アーム用ゲート駆動回路１０から出力され、半導体スイッチング素子Ｑ１がオフになる。また、同時に図示しないオンしていた他相の下アームもオフになる。この結果、その時点まで負荷Ｚに流れていた電流を維持する起電力を負荷Ｚが発生し、低電位電源線１０１ＮからダイオードＤ２およびロゴスキーコイル４０内の第２の電流路１０３Ｎを介して負荷Ｚに還流電流である下アーム電流Ｉ１２０が流れる（破線矢印）。この上アームオフ動作では、時間経過に伴って減少する下アーム電流Ｉ１２０（還流電流）が第２の電流路１０３Ｎを下アーム１２０側から負荷Ｚ側に流れる。すなわち、上アームオフ動作は、上アームオン動作に対しロゴスキーコイル４０を通過する電流の向きは同じであるが、電流の変化率はマイナスとなる。よって、ロゴスキーコイル４０は負の誘起電圧Ｖｍを出力する。

その後の下アームオン動作では、半導体スイッチング素子Ｑ２をオンにするゲート－ソース間電圧ＶＧＳ（Ｑ２）が下アーム用ゲート駆動回路２０から出力される。このとき図示しない他相の上アームの半導体スイッチング素子が、半導体スイッチング素子Ｑ２と同時にオンされる。半導体スイッチング素子Ｑ２と他相の上アームがオンすることで、負荷Ｚからロゴスキーコイル４０内の第２の電流路１０３Ｎおよび半導体スイッチング素子Ｑ２を介して低電位電源線１０１Ｎにドレイン電流である下アーム電流Ｉ１２０が流れる（実線矢印）。この下アームオン動作では、時間経過に伴って増加する下アーム電流Ｉ１２０が第２の電流路１０３Ｎを負荷Ｚ側から下アーム１２０側に流れる。すなわち、下アームオン動作は、上アームオン動作に対しロゴスキーコイル４０を通過する電流の変化率は同じ極性となるが、ロゴスキーコイル４０を通過する電流の向きは逆方向となる。よって、ロゴスキーコイル４０は負の誘起電圧Ｖｍを出力する。

その後の下アームオフ動作では、半導体スイッチング素子Ｑ２をオフにするゲート－ソース間電圧ＶＧＳ（Ｑ２）が下アーム用ゲート駆動回路２０から出力され、半導体スイッチング素子Ｑ２がオフになる。また、同時に図示しないオンしていた他相の上アームもオフになる。この結果、その時点まで負荷Ｚに流れていた電流を維持する起電力を負荷Ｚが発生し、負荷Ｚからロゴスキーコイル４０内の第１の電流路１０３ＰおよびダイオードＤ１を介して高電位電源線１０１Ｐに還流電流である上アーム電流Ｉ１１０が流れる（破線矢印）。この下アームオフ動作では、時間経過に伴って減少する上アーム電流Ｉ１１０が第１の電流路１０３Ｐを負荷Ｚ側から上アーム１１０側に流れる。すなわち、下アームオフ動作は、上アームオン動作に対しロゴスキーコイル４０を通過する電流の向きが逆方向、電流の変化率もマイナスとなる。よって、ロゴスキーコイル４０は正の誘起電圧Ｖｍを出力する。以上が図２に示された電力変換装置１００の一般的な動作例である。

図３は上アーム１１０のスイッチング時において短絡故障のない通常のターンオンが行われる動作例における各部の波形を示す波形図である。図４は図３の期間Ａ、ＢおよびＣにおける電力変換装置１００の動作状態を示す回路図である。

図３および図４に示す動作例では、上アーム１１０のスイッチング、すなわち、図２に示す上アームオン動作と上アームオフ動作（還流モード）を交互に繰り返している。図３および図４には、このように繰り返される一連の動作のうちの上アームオフ動作とそれに続く上アームオン動作が示されている。

図３における期間Ａと期間Ｂとの境界が上アーム１１０のターンオン開始タイミングである。上アーム１１０のターンオン開始前の期間Ａでは、図４に示すように、低電位電源線１０１ＮからダイオードＤ２およびロゴスキーコイル４０内の第２の電流路１０３Ｎを介して負荷Ｚに還流電流である下アーム電流Ｉ１２０が流れる。この動作モードは上アームオフ動作となるため、図３に示すように、期間Ａではロゴスキーコイル４０から負の誘起電圧Ｖｍが出力される。

上アーム１１０のターンオンが開始され、期間Ｂになると、図４に示すように、高電位電源線１０１Ｐから半導体スイッチング素子Ｑ１を介してドレイン電流である上アーム電流Ｉ１１０が流れる。期間Ｂでは、時間経過に伴って、スイッチング素子Ｑ１のドレイン－ソース間電圧ＶＤＳ（Ｑ１）が減少し、ドレイン電流である上アーム電流Ｉ１１０が増加する。期間Ｂの開始タイミングにおいて、下アーム１２０では、ダイオードＤ２に還流電流が流れている。そして、期間Ｂにおいて、上アーム電流Ｉ１１０は、ロゴスキーコイル４０内の第１の電流路１０３Ｐを通過した後、第２の電流路１０３Ｎを通過し、下アーム１２０に向かい、ダイオードＤ２の還流電流を減少させる。このため、期間Ｂでは、還流電流である負の下アーム電流Ｉ１２０が時間経過に伴って０に向かう。そして、上アーム電流Ｉ１１０の増加により、ダイオードＤ２に流れる下アーム電流（還流電流）１２０が０になると、それ以後の上アーム電流Ｉ１１０は、順方向バイアス時にダイオードＤ２に蓄積した小数キャリアを消滅させる逆回復電流となる。この逆回復電流が流れると、その後、下アーム電流１２０が正のピークに達し、減少し始める。このようにしてダイオードＤ２がオフに向かい、下アーム１２０の半導体スイッチング素子Ｑ２のドレインーソース間電圧ＶＤＳ（Ｑ２）が増加する。

ダイオードＤ２がオフになるまでの期間は、第１の電流路１０３Ｐを通過した上アーム電流Ｉ１１０は、第２の電流路１０３Ｎを通過して下アーム１２０に向かう。すなわち、第１の電流路１０３Ｐと第２の電流路１０３Ｎに逆極性の同じ変化率の電流が流れる。このような場合、ロゴスキーコイル４０内で磁束が打消しあうため、ロゴスキーコイル４０から誘起電圧Ｖｍとして零電圧が出力される。ダイオードＤ２がオフになると、以後、第１の電流路１０３Ｐを通過した上アーム電流Ｉ１１０は、第２の電流路１０３Ｎに流れず、負荷Ｚに流れる。この期間が図３に示す期間Ｃである。この期間Ｃでは、上アームオン動作となるため、ロゴスキーコイル４０から正の誘起電圧Ｖｍが出力される。

アーム短絡のない状態では、誘起電圧Ｖｍとして零電圧が発生する期間は、ダイオードＤ２の特性により定まる短い時間である。図３に示す例では、誘起電圧Ｖｍとして零電圧が発生する時間が所定の基準時間Δｔ０よりも短いため、アーム短絡検知信号Ｅ１が出力されない。

また、負荷短絡のない状態では、過大な上アーム電流Ｉ１１０または下アーム電流Ｉ１２０が流れないため、ロゴスキーコイル４０から得られる誘起電圧Ｖｍも大きな値とならない。図３に示す例では、ロゴスキーコイル４０から得られる誘起電圧Ｖｍが所定の基準値±Ｖ０の範囲から外れていないため、電圧値比較信号Ｅ２が出力されない。従って、図３に示す例では短絡検知信号Ｅが出力されない。

図５は上アーム１１０のスイッチング時において下アーム１２０に短絡故障が発生する動作例における各部の波形を示す波形図である。図６は図５の期間Ａ、ＢおよびＤにおける電力変換装置１００の動作状態を示す回路図である。

前掲図３および図４と同様、図５および図６に示す動作例では、上アーム１１０のスイッチング、すなわち、図２に示す上アームオン動作と上アームオフ動作（還流モード）を交互に繰り返している。

図５における期間Ａと期間Ｂとの境界が上アーム１１０のターンオン開始タイミングである。期間Ａの動作は、上述した通常ターンオン時（図３および図４）の動作と同じである。

上アーム１１０のターンオンが開始され、期間Ｂになると、図６に示すように、高電位電源線１０１Ｐから半導体スイッチング素子Ｑ１を介してドレイン電流である上アーム電流Ｉ１１０が流れる。上述した通常ターンオン時の動作と同様、期間Ｂでは、上アーム電流Ｉ１１０が第１の電流路１０３Ｐおよび第２の電流路１０３Ｎを介して下アーム１２０に向かい、ダイオードＤ２の還流電流を減少させ、その後、ダイオードＤ２の逆回復電流となる。

一方、下アーム１２０の半導体スイッチング素子Ｑ２に短絡故障があると、期間Ｂにおいて、上アーム電流Ｉ１１０は、第１の電流路１０３Ｐおよび第２の電流路１０３Ｎを介して半導体スイッチング素子Ｑ２に流れる。ここで、半導体スイッチング素子Ｑ２の短絡故障には、半導体スイッチング素子Ｑ２のブレークダウン等の故障の他、ノイズ等の影響により誤ってオンになる故障が含まれる。

このように下アーム１２０のアーム短絡が発生した場合、期間Ｂにおいて、ダイオードＤ２の還流電流を減少させ、その後、ダイオードＤ２に逆回復電流を流す過程と、下アーム１２０の半導体スイッチング素子Ｑ２に上アーム電流Ｉ１１０を流す過程とが同時並列に進行する。このため、第１の電流路１０３Ｐと第２の電流路１０３Ｎに逆極性の同じ変化率の電流が長期に亙って継続して流れ、ロゴスキーコイル４０の誘起電圧Ｖｍが零電圧を維持する期間が基準時間Δｔ０を越え、アーム短絡検知信号Ｅ１が出力される。この結果、短絡検知信号Ｅが出力される。

短絡検知信号Ｅが出力されると、上アーム用ゲート駆動回路１０では、切換回路１３によってゲート－ソース間電圧ＶＧＳ（Ｑ１）の供給元がドライブ回路１１から短絡電流遮断回路１２に切り換えられ、半導体スイッチング素子Ｑ１をオフさせるゲート－ソース間電圧ＶＧＳ（Ｑ１）が上アーム用ゲート駆動回路１０から出力される。また、短絡検知信号Ｅが出力されると、下アーム用ゲート駆動回路２０では、切換回路２３によってゲート－ソース間電圧ＶＧＳ（Ｑ２）の供給元がドライブ回路２１から短絡電流遮断回路２２に切り換えられ、半導体スイッチング素子Ｑ２をオフさせるゲート－ソース間電圧ＶＧＳ（Ｑ２）が下アーム用ゲート駆動回路２０から出力される。

この結果、上アーム電流Ｉ１１０および下アーム電流Ｉ１２０の双方が減少する期間Ｄが開始される。このように本実施形態では、アーム短絡故障の検知により、アーム短絡電流が遮断される。

以上、上アームスイッチング時に下アームの短絡故障が発生した場合を例にアーム短絡検知の動作を説明したが、下アームスイッチング時に上アームの短絡故障が発生した場合にも同様な動作によりアーム短絡が検知される。すなわち、下アームスイッチング時に上アームの短絡故障が発生した場合にも、下アームのターンオン開始後、第１の電流路１０３Ｐおよび第２の電流路１０３Ｎに逆極性の同じ大きさの電流が流れ、ロゴスキーコイル４０の誘起電圧Ｖｍが基準時間Δｔ０以上に亘って零電圧になるので、この零電圧の継続時間に基づいてアーム短絡が検知される。

図７は上アーム１１０のスイッチング時において負荷Ｚに短絡故障が発生する動作例における各部の波形を示す波形図である。図８は図７の期間Ａ、Ｂ、ＣおよびＥにおける電力変換装置１００の動作状態を示す回路図である。

通常ターンオン時の動作を示す前掲図３および図４と同様、図７および図８に示す動作例では、上アーム１１０のスイッチング、すなわち、図２に示す上アームオン動作と上アームオフ動作（還流モード）を交互に繰り返している。

図７における期間Ａと期間Ｂとの境界が上アーム１１０のターンオン開始タイミングである。期間Ａ、ＢおよびＣの動作は、上述した通常ターンオン時（図３および図４）の期間Ａ、ＢおよびＣの動作と同じである。

負荷Ｚに短絡故障が発生すると、期間Ｃにおいて、時間経過に伴って増加する上アーム電流Ｉ１１０が過大になり、第１の電流路１０３Ｐに流れる上アーム電流Ｉ１１０の時間勾配ｄｉ／ｄｔも過大になる。このため、ロゴスキーコイル４０の誘起電圧Ｖｍが閾値＋Ｖ０以上になる。この結果、負荷短絡検知信号Ｅ２および短絡検知信号Ｅが出力され、期間Ｅとなる。

期間Ｅでは、短絡検知信号Ｅに応じて、半導体スイッチング素子Ｑ１をオフさせるゲート－ソース間電圧ＶＧＳ（Ｑ１）が上アーム用ゲート駆動回路１０から出力され、半導体スイッチング素子Ｑ２をオフさせるゲート－ソース間電圧ＶＧＳ（Ｑ２）が下アーム用ゲート駆動回路２０から出力される。これにより負荷短絡電流が遮断される。

以上のように本実施形態によれば、上アーム１１０および下アーム１２０の両方に対して設けられた１個のロゴスキーコイル４０および１個の短絡判定回路３０により電力変換装置１００におけるアーム短絡および負荷短絡を検知し、短絡電流を遮断することができる。よって、本実施形態によれば、電力変換装置１００全体の大型化および複雑化を回避しつつ電力変換装置１００における短絡故障を検出することができる。

＜他の実施形態＞
以上、この発明の一実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。

（１）図９はこの発明の他の実施形態である短絡故障検出装置５０’を備えた電力変換装置１００の構成を示す回路図である。上記実施形態（図１）において、短絡故障検出装置５０のロゴスキーコイル４０には、上アーム１１０と上アーム１１０および下アーム１２０の共通接続点との間の第１の電流路１０３Ｐと、下アーム１２０と上アーム１１０および下アーム１２０の共通接続点との間の第２の電流路１０３Ｎが挿通された。これに対し、図９に示す短絡故障検出装置５０’では、上アーム１１０と高電位電源線１０１Ｐとの間の第１の電流路１０３Ｐ’と、下アーム１２０と低電位電源線１０１Ｎとの間の第２の電流路１０３Ｎ’とがロゴスキーコイル４０’に挿通されている。この態様においても、アーム短絡が発生した場合に第１の電流路１０３Ｐ’と第２の電流路１０３Ｎ’とに互いに逆極性の同じ大きさの電流が流れるため、アーム短絡を検知することができる。また、この態様においても、負荷短絡の発生時に、第１の電流路１０３Ｐ’または第２の電流路１０３Ｎ’に時間経過に伴った増加する過大な電流が流れるため、負荷短絡を検知することができる。

（２）この発明は、直流電力から交流電力への変換を行うインバータ以外の電力変換装置、例えばＤＣ／ＤＣコンバータやＡＣ／ＡＣコンバータ等に適用してもよい。

（３）上記実施形態では、半導体スインチング素子の例としてＭＯＳＦＥＴを挙げたが、半導体スイッチング素子はこれに限定されるものではなく、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲート型バイポーラトランジスタ）等の他の半導体スイッチング素子であってもよい。

（４）上記実施形態において、基準時間Δｔ０および基準値±Ｖ０を操作子の操作により調整できるようにしてもよい。

（５）電力変換装置１００を制御する上位装置から上アーム制御信号および下アーム制御信号の供給期間中はアクティブレベル、それ以外の期間は非アクティブレベルとなる制御信号を受け取り、この制御信号と短絡検知信号Ｅとの論理積を切換回路１３、２３に供給してもよい。この制御信号と短絡検知信号Ｅとの論理積を取ることで、半導体スイッチング素子Ｑ１、Ｑ２が動作していないときにロゴスキーコイル４０の出力電圧Ｖｍが基準時間Δｔ０を超えて零電圧を維持した場合に、切換回路１３、２３が半導体スイッチング素子Ｑ１、Ｑ２の駆動部をドライブ回路１１、２１から短絡電流遮断回路１２、２２に切り換えることを防ぐことができる。

（６）図１０は上述した図１の電力変換装置の実装例を示す側面図である。図１０において、半導体モジュール２１０は、パッケージ２１０ｐとこのパッケージ２１０ｐの底面から突出した３本の端子２１１～２１３とを有する。また、半導体モジュール２２０は、パッケージ２２０ｐとこのパッケージ２２０ｐの底面から突出した３本の端子２２１～２２３とを有する。パッケージ２１０p内には図１に示す上アーム１１０を構成する半導体スイッチング素子Ｑ１およびこれに逆並列接続されたダイオードＤ１が収容されている。ここで、端子２１１は、半導体スイッチング素子Ｑ１のゲートに接続され、端子２１２は、半導体スイッチング素子Ｑ１のドレインに接続され、端子２１３は、半導体スイッチング素子Ｑ１のソースに接続されている。また、パッケージ２２０p内には図１に示す下アーム１２０を構成する半導体スイッチング素子Ｑ２およびこれに逆並列接続されたダイオードＤ２が収容されている。ここで、端子２２１は、半導体スイッチング素子Ｑ２のゲートに接続され、端子２２２は、半導体スイッチング素子Ｑ２のドレインに接続され、端子２２３は、半導体スイッチング素子Ｑ２のソースに接続されている。

半導体モジュール２１０の端子２１１～２１３と、半導体モジュール２２０の端子２２１～２２３は、間隔を空けて一直線に並んでおり、これらの端子の各々は、ゲート配線基板２３０と、ロゴスキー配線基板２４０と、主回路配線基板２５０とを貫通している。

ゲート配線基板２３０には、図１に示す上アーム用ゲート駆動回路１０と、下アーム用ゲート駆動回路２０と、短絡判定回路３０とが形成されている。また、ゲート配線基板２３０には、上アーム用ゲート駆動回路１０の出力信号が与えられる導体パターンが形成されており、端子２１１はこの導体パターンに接続されている。また、ゲート配線基板２３０には、下アーム用ゲート駆動回路２０の出力信号が与えられる導体パターンが形成されており、端子２２１はこの導体パターンに接続されている。

主回路配線基２５０には、図１に示す高電位電源線１０１Ｐに対応した導体パターンが形成されており、端子２１２はこの導体パターンに接続されている。また、主回路配線基２５０には、図１に示す低電位電源線１０１Ｎに対応した導体パターンが形成されており、端子２２３はこの導体パターンに接続されている。また、主回路配線基２５０には、図１に示す出力端子１０２に対応した導体パターンが形成されており、端子２１３および２２２はこの導体パターンに接続されている。すなわち、この例では端子２１３および２２２が図１における第１の電流路１０３Ｐおよび第２の電流路１０３Ｎとなっている。

ロゴスキー配線基板２４０には、図１に示すロゴスキーコイル４０に相当するロゴスキーコイル２４３が形成されている。図１１は半導体モジュール２１０および２２０側から見たロゴスキー配線基板２４０の平面図である。図１１に示すように、ロゴスキーコイル２４３は渦巻き状のコイル２４１と、このコイル２４１内をその終了点から開始点に戻る戻り線２４２とからなる。そして、ロゴスキーコイル２４３は、端子２１３および２２２（すなわち、図１における第１の電流路１０３Ｐおよび第２の電流路１０３Ｎ）をまとめて囲っており、このロゴスキーコイル２４３のコイル２４１の端部および戻り線２４２の端部は、図示しないスルーホール配線を介してゲート配線基板２３０上の短絡判定回路３０に接続されている。

従って、この態様によれば、上述した図１の実施形態と同様な効果が得られる。なお、この態様では、ロゴスキーコイル２４３が実装されるロゴスキー配線基板２４０と、ゲート配線基板２３０とを別個の基板としたが、同一の基板としてもよい。後述する図１２および図１３の実装例についても同様である。

（７）図１２は上述した図９の電力変換装置の実装例を示す側面図である。前掲図１０および図１１の実装例と同様、電力変換装置は、半導体モジュール２１０および２２０と、ゲート配線基板２３０と、ロゴスキー配線基板２４０と、主回路配線基２５０とを有する。図１３は半導体モジュール２１０および２２０側から見たロゴスキー配線基板２４０の平面図である。

この実装例は、次の点のみが図１０および図１１の実装例と異なる。図１０および図１１の実装例において、ロゴスキー配線基板２４０上のロゴスキーコイル２４３は、端子２１３および２２２（すなわち、図１における第１の電流路１０３Ｐおよび第２の電流路１０３Ｎ）をまとめて囲っていた。これに対し、図１２および図１３の実装例において、ロゴスキー配線基板２４０上のロゴスキーコイル２４３は、端子２１２および２２３（すなわち、図９における第１の電流路１０３Ｐ’および第２の電流路１０３Ｎ’）をまとめて囲っている。

従って、この態様によれば、上述した図９の実施形態と同様な効果が得られる。

（８）図１４は上述した図９の電力変換装置の他の実装例を示す平面図である。また、図１５は同実装例の側面図である。図１４および図１５において半導体モジュール３００は、２ｉｎ１型半導体モジュールであり、図９の上アーム１１０および下アーム１２０を構成する各素子を収容している。半導体モジュール３００の上面には絶縁体からなるスペーサ３１１、３１２および３１３がある。スペーサ３１１、３１２および３１３の上部には、それぞれ端子部３６１、３６２および３６３が形成されている。また、スペー３１２および３１３をまとめて囲うように回路基板３２０が配置されている。この回路基板３２０には駆動制御回路部３３０が実装されている。この駆動制御回路部３３０は、図９に示す上アーム用ゲート駆動回路１０と、下アーム用ゲート駆動回路２０と、短絡判定回路３０とを含む。

半導体モジュール３００内において、上アーム１１０の半導体スイッチング素子Ｑ１のソースと下アーム１２０の半導体スイッチング素子Ｑ２のドレインは共通接続されており、この共通接続点は端子部３６１に接続される。すなわち、端子部３６１は、図９の出力端子１０２に対応しており、図示しない負荷に接続される。

また、半導体モジュール３００内において、上アーム１１０の半導体スイッチング素子Ｑ１のドレインは、端子部３６２に接続される。この端子部３６２は、図９における高電位電源線１０１Ｐに対応している。すなわち、この例では、端子部３６２と半導体モジュール３００に内包された上アーム１１０の半導体スイッチング素子Ｑ１のドレインを接続する配線が、図９における第１の電流路１０３Ｐ’となる。

また、半導体モジュール３００内において、下アーム１２０の半導体スイッチング素子Ｑ２のソースは、端子部３６３に接続される。この端子部３６３は、図９における低電位電源線１０１Ｎに対応している。すなわち、この例では、端子部３６３と半導体モジュール３００に内包された半導体スイッチング素子Ｑ２のソースを接続する配線が、図９における第２の電流路１０３Ｎ’となる。

図１４に示すように、回路基板３２０には、半導体モジュール３００から端子部３６２に至る第１の電流路１０３Ｐ’と半導体モジュール３００から端子部３６３に至る第２の電流路１０３Ｎ’の周囲を一巡するロゴスキーコイル３４０が形成されている。このロゴスキーコイル３４０は、渦巻き状のコイル３４１と、このコイル３４１内をその終了点から開始点に戻る戻り線３４２とからなる。そして、ロゴスキーコイル３４０のコイル３４１の端部と戻り線３４２の端部は、駆動制御回路部３３０内の短絡判定回路３０に接続されている。

従って、この態様によれば、上述した図９の実施形態と同様な効果が得られる。また、この態様によれば、高電位電源線１０１Ｐに対応した端子部３６２と低電位電源線１０１Ｎに対応した端子部３６３とが図１４に示すように隣り合っており、ロゴスキーコイル３４０は、この隣り合った端子部３６２および３６３に接続される第１の電流路１０３Ｐ’および第２の電流路１０３Ｎ’をまとめて囲うので、その構成が簡素なものとなるという効果がある。

（９）上記実装例では、半導体モジュールの外部にロゴスキーコイルを設けた。しかし、ロゴスキーコイルは、半導体モジュール内に埋め込んでも良い。

図１６は図１４および図１５の実装例の変形例を示す側面図である。なお、図１６において、図１４および図１５に示された部分と対応する部分には共通の符号を使用し、説明を省略する。

図１６に示す実装例において、回路基板３２０ａは、図１４の回路基板３２０に相当するものであるが、図１４におけるロゴスキーコイル３４０を有していない。その代わりに、図１６に示す実装例では、半導体モジュール３２０ａ内にロゴスキーコイル３４０ａが埋め込まれており、このロゴスキーコイル３４０ａが回路基板３２０ａの駆動制御回路部３３０（図１４参照）に接続されている。

さらに詳述すると、図１６において、半導体モジュール３００ａ内の素子形成領域３７０には、図９の上アーム１１０および下アーム１２０を構成する各素子が形成されている。そして、素子形成領域３７０では、上アーム１１０の半導体スイッチング素子Ｑ１のソースと下アーム１２０の半導体スイッチング素子Ｑ２のドレインとが共通接続され、この共通接続点が導体層３６１ａを介して端子部３６１に接続される。

また、素子形成領域３７０において、上アーム１１０の半導体スイッチング素子Ｑ１のドレインは、導体層３６２ａを介して端子部３６２に接続される。すなわち、この例では、端子部３６２と半導体モジュール３００ａに内包された上アーム１１０の半導体スイッチング素子Ｑ１のドレインを接続する導体層３６２ａが、図９における第１の電流路１０３Ｐ’となる。

また、素子形成領域３７０において、下アーム１２０の半導体スイッチング素子Ｑ２のソースは、導体層３６３ａを介して端子部３６３に接続される。すなわち、この例では、端子部３６３と半導体モジュール３００ａに内包された半導体スイッチング素子Ｑ２のソースを接続する導体層３６３ａが、図９における第２の電流路１０３Ｎ’となる。このように図１６に示す実装例では、上アーム１１０および下アーム１２０に加えて、第１の電流路１０３Ｐ’および第２の電流路１０３Ｎ’が半導体モジュール３００内に収容されている。

そして、図１６の実装例において、半導体モジュール３００ａ内には、導体層３６２ａおよび３６３ａ、すなわち、第１の電流路１０３Ｐ’および第２の電流路１０３Ｎ’の周囲を一巡するロゴスキーコイル３４０ａが埋め込まれている。ロゴスキーコイル３４０ａを半導体モジュール３００ａ内に埋め込むための手段には各種の方法が考えられるが、例えば半導体モジュール内に、第１の電流路１０３Ｐ’および第２の電流路１０３Ｎ’の周囲を一巡するスペースを形成し、このスペース内にロゴスキーコイル３４０ａを挿通してもよい。あるいは半導体モジュール３００ａに第１の電流路１０３Ｐ’および第２の電流路１０３Ｎ’の周囲を一巡するロゴスキーコイル３４０ａを形成した後、樹脂等の絶縁部材により封止してもよい。

図１６の実装例によれば、図１４および図１５の実装例と同様な効果が得られる。また、図１６の実装例によれば、半導体モジュール３００ａ内にロゴスキーコイル３４０ａを埋め込むので、図１４および図１５の実装例に比べて、実装をより簡素にすることができる。また、図１４および図１５の実装例と比べ、スペーサ３１１、３１２間および、３１２、３１３間の沿面距離の減少を抑制することができる。

１００……電力変換装置、１０１Ｐ……高電位電源線、１０１Ｎ……低電位電源線、１１０……上アーム、１２０……下アーム、Ｑ１，Ｑ２……半導体スイッチング素子、Ｄ１，Ｄ２……ダイオード、１０……上アーム用ゲート駆動回路、２０……下アーム用ゲート駆動回路、１１，２１……ドライブ回路、２１，２２……短絡電流遮断回路、１３，２３……切換回路、５０，５０’……短絡故障検出装置、４０，４０’……ロゴスキーコイル、１０２……ＡＣ出力端子、１０３Ｐ，１０３Ｐ’……第１の電流路、１０３Ｎ，１０３Ｎ’……第２の電流路、３０……短絡判定回路、３１……誘起電圧検出回路、３２……零電圧期間判定回路、３３……電圧値比較回路、３４……ＯＲゲート、２１０，２２０，３００，３００ａ……半導体モジュール、２１０ｐ，２２０ｐ……パッケージ、２１１～２１３，２２１～２２３……端子、２４０，３２０，３２０ａ……回路基板、２４３，３４０，３４０ａ……ロゴスキーコイル、２４１，３４１……コイル、２４２，３４２……戻り線、３１１～３１３……スペーサ、３２０……回路基板、３３０……駆動制御回路部、３６１～３６３……端子部、３６１ａ～３６３ａ……導体層、３７０……素子形成領域、２３０……ゲート配線基板、２４０……ロゴスキー配線基板、２５０……主回路配線基板。

Claims (11)

1. 半導体スイッチング素子を各々含む２以上のアームを介して負荷に電力を供給する電力変換装置の短絡故障検出装置において、
   前記２以上のアームのうちの第１のアームおよび前記負荷に共通に流れる第１の電流が通過する第１の電流路と、前記２以上のアームのうちの第２のアームおよび前記負荷に共通に流れる第２の電流が通過する第２の電流路の両方の電流路に挿入されたロゴスキーコイルを具備し、
   前記ロゴスキーコイルから得られる検出信号に基づいて、前記電力変換装置のアームまたは前記負荷の短絡故障を検出することを特徴とする短絡故障検出装置。
2. 前記第１のアームおよび前記第２のアームは、高電位電源線および低電位電源線間に直列接続され、前記負荷は前記第１のアームおよび前記第２のアームの共通接続点に接続されており、
   前記第１の電流路は、前記第１のアームと前記共通接続点との間の電流路であり、
   前記第２の電流路は、前記第２のアームと前記共通接続点との間の電流路である
   請求項１に記載の短絡故障検出装置。
3. 前記第１のアームは、第１の半導体モジュールに収容され、前記第１の半導体モジュールの端子により前記高電位電源線に接続され、
   前記第２のアームは、第２の半導体モジュールに収容され、前記第２の半導体モジュールの端子により前記低電位電源線に接続され、
   前記ロゴスキーコイルは、前記第１の半導体モジュールの端子と、前記第２の半導体モジュールの端子とをまとめて囲む
   請求項２に記載の短絡故障検出装置。
4. 前記第１のアームおよび前記第２のアームは、高電位電源線および低電位電源線間に直列接続され、前記負荷は前記第１のアームおよび前記第２のアームの共通接続点に接続されており、
   前記第１の電流路は、前記第１のアームと前記高電位電源線との間の電流路であり、
   前記第２の電流路は、前記第２のアームと前記低電位電源線との間の電流路である
   請求項１に記載の短絡故障検出装置。
5. 前記第１のアームは、第１の半導体モジュールに収容され、前記第１の半導体モジュールの端子により前記共通接続点に接続され、
   前記第２のアームは、第２の半導体モジュールに収容され、前記第２の半導体モジュールの端子により前記共通接続点に接続され、
   前記ロゴスキーコイルは、前記第１の半導体モジュールの端子と、前記第２の半導体モジュールの端子とをまとめて囲む
   請求項４に記載の短絡故障検出装置。
6. 前記第１のアームおよび前記第２のアームは、半導体モジュールに収容され、前記第１のアームは、前記半導体モジュールの外部の前記高電位電源線に前記第１の電流路を介して接続され、前記第２のアームは、前記半導体モジュールの外部の前記低電位電源線に前記第２の電流郎を介して接続され、
   前記半導体モジュールの外部において前記高電位電源線および前記低電位電源線は隣り合っており、
   前記ロゴスキーコイルは、前記第１の電流路と、前記第２の電流路とをまとめて囲む
   請求項４に記載の短絡故障検出装置。
7. 前記第１のアームおよび前記第２のアームと、前記第１の電流路および前記第２の電流路とが半導体モジュールに収容され、前記第１のアームは、前記半導体モジュールの外部の前記高電位電源線に前記第１の電流路を介して接続され、前記第２のアームは、前記半導体モジュールの外部の前記低電位電源線に前記第２の電流郎を介して接続され、
   前記ロゴスキーコイルは、前記半導体モジュールに埋め込まれており、前記第１の電流路と、前記第２の電流路とをまとめて囲む
   請求項４に記載の短絡故障検出装置。
8. 前記検出信号の絶対値が第１の閾値以内である状態の継続時間に基づいて前記アームの短絡故障を検出する請求項１～７のいずれか１項に記載の短絡故障検出装置。
9. 前記検出信号の絶対値が第２の閾値以上である場合に前記負荷の短絡故障を検出する請求項１～８のいずれか１項に記載の短絡故障検出装置。
10. 短絡故障を検出した場合に前記第１のアームおよび前記第２のアームの各半導体スイッチング素子の駆動を停止させることを特徴とする請求項１～９のいずれか１項に記載の短絡故障検出装置。
11. 半導体スイッチング素子を各々含む２以上のアームを介して負荷に電力を供給する電力変換装置において、
    前記２以上のアームのうちの第１のアームおよび第２のアームに短絡故障検出装置が設けられ、
    前記短絡故障検出装置は、
    前記第１のアームおよび前記負荷に共通に流れる第１の電流が通過する第１の電流路と、前記第２のアームおよび前記負荷に共通に流れる第２の電流が通過する第２の電流路の両方の電流路に挿入されたロゴスキーコイルと、
    前記ロゴスキーコイルから得られる検出信号に基づいて、前記電力変換装置のアームまたは前記負荷の短絡故障を検出する短絡判定回路と
    を具備することを特徴とする電力変換装置。

Images