JPWO2006075388A1 - インバータ装置 - Google Patents

Abstract

インバータ装置において、高耐圧ＩＣの破壊および誤動作（ラッチアップ）を防止する。互いに逆並列接続された上アームのスイッチング素子（Ｔ１）およびダイオード（Ｄ１）からなる上アーム部（４）と互いに逆並列接続された下アームのスイッチング素子（Ｔ２）およびダイオード（Ｄ２）からなる下アーム部（５）とが直列に接続され、かつ直流電源（７）の正負極間に接続されてなるブリッジ回路（６）を具備するインバータ回路（３）と、上アームのスイッチング素子および前記下アームのスイッチング素子をそれぞれ駆動する高耐圧ＩＣ（１０）を具備するインバータ駆動部（２）と、高耐圧ＩＣの下アーム駆動用基準電源端と該高耐圧ＩＣの上アーム駆動用高圧側電源端との間の電位差をクランプするクランプ手段（Ｄ１０）とを備える。

Description

本発明は、インバータ装置に関するものであり、特に負荷を駆動するためのスイッチング素子を具備するインバータ回路の駆動制御を行う高耐圧ＩＣの耐圧破壊および誤動作を防止する回路を備えたインバータ装置に関するものである。

従来のインバータ装置において、負荷の駆動を行うスイッチング素子のスイッチング時に、電流の単位時間あたりの変化量（ｄｉ／ｄｔ）と配線のインダクタンスとに起因して発生するマイナスサージ対策として、このスイッチング素子を駆動制御する高耐圧ＩＣの低圧側基準端子と高圧側基準端子との間にクランプダイオードを接続する技術が開示されている（特許文献１参照）。

この特許文献１では、高耐圧ＩＣの破壊原因となるチップパターンや配線などの僅かなインダクタンスにより発生する負電圧をクランプダイオードによりクランプすることで、高耐圧ＩＣの破壊を防止するようにしている。

また、特許文献１に開示されたクランプダイオードに加え、このクランプダイオードに直列に接続される分圧回路（抵抗素子）を備えたインバータ装置の構成例が開示されている（特許文献２参照）。

この特許文献２では、クランプダイオードだけでは抑圧できない負電圧をクランプダイオードと分圧回路の抵抗素子とで分圧することにより、高耐圧ＩＣに印加される負電圧を低減するようにしている。

特開平１０−４２５７５号公報 特許第３５７７４７８号明細書

しかしながら、上記特許文献１に示される従来技術では、クランプダイオードと下アームのスイッチング素子に逆並列接続されたダイオード（環流電流を流すためのダイオード）とが並列に接続されるため、クランプダイオード自身にも環流電流が流れる可能性があり、電流定格の大きなダイオード（逆並列接続ダイオードと同程度定格のダイオード）を選定する必要があり、コスト増とサイズ増に直結するといった不利点が存在していた。

また、上記特許文献２に示される従来技術では、クランプダイオードおよび分圧回路の双方に環流電流が流れる可能性があり、特許文献１に示される従来技術と同様に、電流定格の大きなダイオードと抵抗素子とをそれぞれ選定する必要があり、コスト増とサイズ増に直結するという前述の不利点を回避することができなかった。

一方、一般的な高耐圧ＩＣは、例えば入力バッファ、ＭＯＳトランジスタ、抵抗、ドライバ回路などを含んで構成されるため、前述のような負電圧が発生した場合に、ＭＯＳトランジスタの寄生容量を介した貫通電流が高耐圧ＩＣの内部に流れ、この貫通電流に起因して高耐圧ＩＣのドライバ回路が誤った信号を出力するラッチアップと呼ばれる現象が生起する場合があるといった問題点があった。なお、上記特許文献１および２に示される双方の従来技術では、このラッチアップの問題点を解決するには不十分であった。

本発明は、上記に鑑みてなされたものであって、インバータ回路を制御するための高耐圧ＩＣの破壊および誤動作（ラッチアップ）の防止を可能とするインバータ装置を提供するとともに、回路規模の増加やコストの増加を抑制可能な回路技術を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明にかかるインバータ装置は、互いに逆並列接続された上アームのスイッチング素子およびダイオードからなる上アーム部と互いに逆並列接続された下アームのスイッチング素子およびダイオードからなる下アーム部とが直列に接続され、かつ直流電源の正負極間に接続されてなるブリッジ回路を具備するインバータ回路と、前記上アームのスイッチング素子および前記下アームのスイッチング素子をそれぞれ駆動する高耐圧ＩＣを具備するインバータ駆動部と、前記高耐圧ＩＣの下アーム駆動用基準電源端と該高耐圧ＩＣの上アーム駆動用高圧側電源端との間の電位差をクランプするクランプ手段と、を備えたことを特徴とする。

この発明によれば、高耐圧ＩＣの下アーム駆動用基準電源端と高耐圧ＩＣの上アーム駆動用高圧側電源端との間の電位差をクランプするクランプ手段によって、配線インダクタンスや環流電流などに起因して高耐圧ＩＣの耐圧破壊を引き起こす負電圧がクランプされるとともに、高耐圧ＩＣの内部に流れ込もうとする貫通電流が低減される。

本発明にかかるインバータ装置によれば、高耐圧ＩＣの下アーム駆動用基準電源端と高耐圧ＩＣの上アーム駆動用高圧側電源端との間の電位差をクランプするクランプ手段が、高耐圧ＩＣの耐圧破壊を引き起こす負電圧をクランプするとともに、高耐圧ＩＣの内部に流れ込む貫通電流の大部分を阻止することができるので、高耐圧ＩＣの破壊および誤動作（ラッチアップ）の防止し、回路規模の増加やコストの増加を抑制することができるという効果を奏する。

図１は、本発明の実施の形態１にかかるインバータ装置（単相インバータ構成）を説明するための概略構成を示す図である。 図２は、クランプダイオードが接続されていないインバータ装置における高耐圧ＩＣの誤動作を説明するための図である。 図３は、実施の形態１にかかるインバータ装置において、高耐圧ＩＣに流れ込もうとする貫通電流をクランプダイオード側に引き込んだ状態を示す図である。 図４は、本発明の実施の形態２にかかるインバータ装置（３相インバータ構成：独立電源）を説明するための概略構成を示す図である。 図５は、本発明の実施の形態３にかかるインバータ装置（３相インバータ構成：共通電源）を説明するための概略構成を示す図である。

符号の説明

２，２ａ インバータ駆動部
３，３ａ インバータ回路
４，４ａ，４ｂ，４ｃ 上アーム部
５，５ａ，５ｂ，５ｃ 下アーム部
６，６ａ ブリッジ回路
７ 直流電源
８ 負荷
１０，１０ａ 高耐圧ＩＣ
１２ ドライバ回路
１４ 入力バッファ
１６ ＮＭＯＳトランジスタ
１７ 寄生ダイオード
２０ 抵抗
Ｃ１，Ｃ２，Ｃ３，Ｃ５ デカップリングコンデンサ
Ｄ１，Ｄ３，Ｄ５ 上アームダイオード
Ｄ２，Ｄ４，Ｄ６ 下アームダイオード
Ｄ１０，Ｄ１１，Ｄ１２，Ｄ１３，Ｄ２１，Ｄ２２，Ｄ２３ クランプダイオード
Ｄ１７ 寄生ダイオード
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６ ゲート抵抗
Ｔ１，Ｔ３，Ｔ５ 上アームスイッチング素子
Ｔ２，Ｔ４，Ｔ６ 下アームスイッチング素子

以下に、本発明にかかるインバータ装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。

実施の形態１．
図１は、本発明の実施の形態１にかかるインバータ装置を説明するための概略構成を示す図である。同図に示すインバータ装置では、高耐圧ＩＣ１０を具備するインバータ駆動部２にてインバータ回路３の上下アームのスイッチング素子Ｔ１，Ｔ２を駆動するように構成された一般的な単相インバータ装置の構成が示されている。以下、図１を用いて、この実施の形態にかかるインバータ装置の構成を説明する。

図１に示すインバータ回路３において、互いに逆並列接続された上アームのスイッチング素子（上アームスイッチング素子）Ｔ１およびダイオード（上アームダイオード）Ｄ１からなる上アーム部４と、互いに逆並列接続された下アームのスイッチング素子（下アームスイッチング素子）Ｔ２およびダイオード（下アームダイオード）Ｄ２からなる下アーム部５とが直列接続されたブリッジ回路６が構成される。ブリッジ回路６の上アームスイッチング素子Ｔ１のコレクタには直流電源７の正極が接続され、下アームスイッチング素子Ｔ２のエミッタには直流電源７の負極が接続される。このように、図１に示すインバータ回路３は、単相インバータ回路を構成している。

一方、図１に示すインバータ駆動部２の高耐圧ＩＣ１０は、インバータ回路３の上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２をそれぞれ駆動するＩＣである。この高耐圧ＩＣ１０は、以下に示す各入出力端を有している。すなわち、自身の制御用高圧側電源端であるＶＤＤ、同じく自身の制御用基準電源端であるＣＯＭ、上アーム部４を制御するための制御信号が入力される上アーム制御信号入力端ＨＩＮ、下アーム部５を制御するための制御信号が入力される下アーム制御信号入力端ＬＩＮ、上アーム部４を駆動する駆動電源の高圧側に接続される上アーム駆動用高圧側電源端ＶＢ、上アーム部４を駆動する駆動電源の基準端である上アーム駆動用基準電源端ＶＳ、上アーム部４を駆動するための駆動信号が出力される上アームスイッチング素子駆動信号出力端ＨＯ、下アーム部５を駆動する駆動電源の高圧側に接続される下アーム駆動用高圧側電源端ＶＣＣ、下アーム部５を駆動する駆動電源の基準端である下アーム駆動用基準電源端ＣＯＭ、下アーム部５を駆動するための駆動信号が出力される下アームスイッチング素子駆動信号出力端ＬＯの各端子を備えている。

また、上アーム駆動用高圧側電源端ＶＢと上アーム駆動用基準電源端ＶＳとの間にはデカップリングコンデンサＣ１が接続され、下アーム駆動用高圧側電源端ＶＣＣと下アーム駆動用基準電源端ＣＯＭとの間にはデカップリングコンデンサＣ２が接続されている。

さらに、インバータ回路３と高耐圧ＩＣ１０との間は、上アームスイッチング素子駆動信号出力端ＨＯと上アームスイッチング素子Ｔ１のゲートとの間がゲート電流を制御するためのゲート抵抗Ｒ１を介して接続され、上アーム駆動用基準電源端ＶＳと上アームスイッチング素子Ｔ１のエミッタとの間が直接的に接続されている。同様に、下アームスイッチング素子駆動信号出力端ＬＯと下アームスイッチング素子Ｔ２のゲートとの間がゲート抵抗Ｒ２を介して接続され、下アーム駆動用基準電源端ＣＯＭと下アームスイッチング素子Ｔ２のエミッタとの間が直接的に接続されている。

ところで、図１に示すインバータ装置では、例えば上アームスイッチング素子Ｔ１と下アームスイッチング素子Ｔ２との間を複数本のワイヤ（ワイヤ束）で接続したり、これらの各スイッチング素子と出力端との接続に際してワイヤを用いずにボンディングパッドなどに直結したり、各スイッチング素子のコレクタとエミッタとを基板の表面と裏面とにそれぞれ分離して設けるなどの措置を施すことで、配線インダクタンスが可能な限り小さくなるようにしている。なお、インバータ回路３の下アームスイッチング素子Ｔ２のエミッタと高耐圧ＩＣ１０の下アーム駆動用基準電源端ＣＯＭとの間に示されている合成インダクタンスＬ１１は、環流電流が流れる下アームダイオードＤ２を含む回路部の合成インダクタンスを示しており、これらの措置によって数ｎＨ〜数十ｎＨ程度の値に抑え込むことができる。

一方、環流電流が流れる期間は短期間であり、単位時間当たりの電流変化量（ｄｉ／ｄｔ）が大きいため、上述のように環流電流が流れる回路部の合成インダクタンスを小さくしたとしても、数Ｖ程度の誘起電圧が発生する。この誘起電圧の極性は、下アーム駆動用基準電源端ＣＯＭの電位を基準とすると上アーム駆動用基準電源端ＶＳの電位が負となるような負電圧となるので、高耐圧ＩＣ１０が耐圧破壊を起こしてしまう。また、この負電圧は、高耐圧ＩＣ１０のドライバ回路が誤った信号を出力するラッチアップを引き起こす。

そこで、図１に示す実施の形態１にかかるインバータ装置では、下アーム駆動用基準電源端ＣＯＭと上アーム駆動用高圧側電源端ＶＢとの間の電位差を所定電圧にクランプするためのクランプ手段として、自身のアノードが下アーム駆動用基準電源端ＣＯＭに接続されるとともに、自身のカソードが上アーム駆動用高圧側電源端ＶＢに接続されるクランプダイオードＤ１０を備えるようにしている。なお、本発明におけるクランプダイオードＤ１０の接続部位は、上述の特許文献１，２に示された各クランプダイオードの接続部位とは異なっており、その理由については後述する。

つぎに、図１において、クランプダイオードＤ１０を下アーム駆動用基準電源端ＣＯＭと上アーム駆動用高圧側電源端ＶＢとの間に接続した理由について、図２および図３を用いて説明する。なお、図２は、クランプダイオードが接続されていないインバータ装置における高耐圧ＩＣの誤動作を説明するための図であり、図３は、実施の形態１にかかるインバータ装置において、高耐圧ＩＣに流れ込もうとする貫通電流をクランプダイオード側に引き込んだ状態を示す図である。

図２では、図１に示した高耐圧ＩＣ１０の内部をより詳細に示している。同図において、高耐圧ＩＣ１０は、入力バッファ１４、ＮＭＯＳトランジスタ１６、寄生ダイオード１７、抵抗２０、ドライバ回路１２を備えている。入力バッファ１４の入力端は上アーム制御信号入力端ＨＩＮに接続され、出力端はＮＭＯＳトランジスタ１６のゲートに接続されている。ＮＭＯＳトランジスタ１６には寄生ダイオード１７が並列に接続される。また、ＮＭＯＳトランジスタ１６のコレクタはドライバ回路１２の入力端に接続されるとともに、ドライバ回路１２の入力端に一端が接続された抵抗２０を介して上アーム駆動用高圧側電源端ＶＢに接続されている。

つぎに高耐圧ＩＣ１０が誤動作を引き起こすメカニズムについて説明する。図２において、まず、上アームスイッチング素子Ｔ１がオンすると、同図の波線で示すような主回路電流Ｉ１がインダクタンス成分を有するものとして示した負荷８に流れる。その後、上アームスイッチング素子Ｔ１がオフすると負荷８に流れていた電流が急峻な傾きを持った環流電流Ｉ２として下アームダイオードＤ２を介して負荷８に流れる。上述したように、インバータ回路３の各部品間はパターンやワイヤ等で接続されており、これらの部品間には少なからずインダクタ成分が存在している。これらのインダクタンス成分の中で環流電流Ｉ２が流れる部位のインダクタンス成分を同図に示すようにＬ１１で表す。いま、環流電流Ｉ２が流れた際にインダクタンス成分Ｌ１１に発生する誘起電圧をＶＬとすれば、この誘起電圧ＶＬは次式で表すことができる。

ＶＬ＝Ｌ１１×（ｄｉ／ｄｔ） ・・・（１）

なお、負荷８のインピーダンスが低ければ低いほど急峻な傾きを持つ電流が流れる（すなわち式（１）の「ｄｉ／ｄｔ」が大となる）ので、誘起電圧ＶＬが大きくなる。

また、環流電流Ｉ２が流れることで下アームダイオードＤ２にはオン電圧ＶＦが発生する。したがって上アームスイッチング素子Ｔ１のエミッタと下アームスイッチング素子Ｔ２のエミッタとの間には、次式で示される電位差が生ずる。

ΔＶ＝ＶＬ＋ＶＦ ・・・（２）

上アームスイッチング素子Ｔ１のエミッタおよび下アームスイッチング素子Ｔ２のエミッタは、それぞれ高耐圧ＩＣ１０の上アーム駆動用基準電源端ＶＳおよび下アーム駆動用基準電源端ＣＯＭに接続されているので、これらの端子間には式（２）で示されるΔＶが印加される。

高耐圧ＩＣ１０は、上述のように入力バッファ１４、ＮＭＯＳトランジスタ１６、寄生ダイオード１７、抵抗２０、ドライバ回路１２を備えているので、このΔＶ１が印加されると寄生ダイオード１７から抵抗２０を通じて貫通電流Ｉ３が流れる。なお、この貫通電流Ｉ３は、ドライバ回路１２が誤った信号を出力するラッチアップと呼ばれる現象を生起させる主因となる。

一方、この実施の形態にかかるインバータ装置では、下アーム駆動用基準電源端ＣＯＭと上アーム駆動用高圧側電源端ＶＢとの間にクランプダイオードＤ１０を備えるようにしているので、図２に示す回路構成では高耐圧ＩＣ１０の内部を流れていた貫通電流Ｉ３を図３に示すように、クランプダイオードＤ１０側に引き込むことができる。なお、貫通電流の一部は高耐圧ＩＣ１０の内部を流れる可能性もあるが、貫通電流Ｉ３が流れる寄生ダイオードＤ１７と抵抗２０との直列回路のインピーダンスに比べて、同一端子間に接続されるクランプダイオードＤ１０のインピーダンスの方が小さいので、貫通電流Ｉ３の大部分をクランプダイオードＤ１０側に引き込むことができる。したがって、高耐圧ＩＣ１０の内部に流れる貫通電流Ｉ３を減少させることができ、上述したラッチアップに起因する誤動作の発生を防止することができる。

なお、上述の特許文献１、２に示されたインバータ装置では、クランプダイオードの一端（カソード）が上アーム駆動用基準電源端ＶＳに接続されているので、貫通電流を引き込む効果が、この実施の形態のクランプダイオードＤ１０に比べて小さい。

また、この実施の形態にかかるインバータ装置では、クランプダイオードＤ１０のカソードが高耐圧ＩＣ１０の上アーム駆動用高圧側電源端ＶＢ（例えば＋１５Ｖ端）に接続されているので、クランプダイオードＤ１０に流れる電流を、例えば特許文献１、２に示されたクランプダイオードに流れる電流に比べて小さくすることができる。したがって、特許文献１、２に示されたクランプダイオードに比べて定格電流の小さなダイオードを選定することができる。

以上説明したように、この実施の形態のインバータ装置によれば、高耐圧ＩＣの下アーム駆動用基準電源端と高耐圧ＩＣの上アーム駆動用高圧側電源端との間に接続されたクランプダイオードが、下アーム駆動用基準電源端と上アーム駆動用高圧側電源端との間の電位差をクランプするようにしているので、高耐圧ＩＣの破壊および高耐圧ＩＣの誤動作を防止することができるとともに、回路規模の増加やコストの増加を抑制することができる。

なお、この実施の形態では、クランプダイオードを高耐圧ＩＣの外部に外付けするようにしているが、高耐圧ＩＣの内部に備えるようにしてもよい。ただし、高耐圧ＩＣの外部に外付けする方が、高耐圧ＩＣの設計変更が不要であるといった利点や、既存の高耐圧ＩＣを使用したインバータ装置にも本発明を適用できるといった利点を有効に活用することができる。

また、この実施の形態では、下アーム駆動用基準電源端と上アーム駆動用高圧側電源端との間の電位差をクランプするクランプ手段としてダイオードを用いるようにしているが、ダイオードに限定されるものではない。例えば、ツェナーダイオードや、バイポーラトランジスタのＰＮ接合部のように、特定の電圧以上でオン状態となって略一定の電圧を出力することができるような任意の素子を利用してもよい。

実施の形態２．
図４は、本発明の実施の形態２にかかるインバータ装置を説明するための概略構成を示す図である。実施の形態１のインバータ装置が単相インバータ回路を備えていたのに対し、この実施の形態のインバータ装置は、３相インバータ回路を備えるように構成されている。すなわち、同図に示すインバータ装置では、高耐圧ＩＣ１０ａを具備するインバータ駆動部２ａによりインバータ回路３ａの上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５および下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の各素子を駆動するように構成された３相インバータ装置の構成が示されている。以下、図４を用いて、この実施の形態にかかるインバータ装置の構成を説明する。なお、実施の形態１と同一あるいは同等の部分については同一符号を付して示し、その説明を省略、あるいは簡潔化する。

図４に示すインバータ回路３ａにおいて、互いに逆並列接続された上アームスイッチング素子Ｔ１および上アームダイオードＤ１からなる上アーム部４ａ、上アームスイッチング素子Ｔ３および上アームダイオードＤ３からなる上アーム部４ｂならびに上アームスイッチング素子Ｔ５および上アームダイオードＤ５からなる上アーム部４ｃと、互いに逆並列接続された下アームスイッチング素子Ｔ２および下アームダイオードＤ２からなる下アーム部５ａ、下アームスイッチング素子Ｔ４および下アームダイオードＤ４からなる下アーム部５ｂならびに下アームスイッチング素子Ｔ６および下アームダイオードＤ６からなる下アーム部５ｃが構成され、上アーム部４ａ，４ｂ，４ｃの逆並列接続回路のぞれぞれと、下アーム部５ａの逆並列接続回路のそれぞれとが直列接続されたブリッジ回路６ａが構成される。また、ブリッジ回路６ａの上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５の各コレクタには直流電源７の正極が接続され、下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の各のエミッタには直流電源７の負極が接続される。このように、図４に示すインバータ回路３ａは、３相インバータ回路を構成している。

一方、図４に示すインバータ駆動部２ａの高耐圧ＩＣ１０ａは、インバータ回路３ａの上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５および下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６をそれぞれ駆動するＩＣである。この高耐圧ＩＣ１０ａは、以下に示す各入出力端を有している。すなわち、制御用高圧側電源端ＶＤＤ、制御用基準電源端ＣＯＭ、上アーム制御信号入力端ＨＩＮ、下アーム制御信号入力端ＬＩＮ、上アーム駆動用高圧側電源端ＶＢ１，ＶＢ３，ＶＢ５、上アーム駆動用基準電源端ＶＳ１，ＶＳ３，ＶＳ５、上アームスイッチング素子駆動信号出力端ＨＯ１，ＨＯ３，ＨＯ５、下アーム駆動用高圧側電源端ＶＣＣ、下アーム駆動用基準電源端ＣＯＭ、下アームスイッチング素子駆動信号出力端ＬＯ２，ＬＯ４，ＬＯ６の各端子を備えている。

また、上アーム駆動用高圧側電源端ＶＢ１，ＶＢ３，ＶＢ５の各端子と上アーム駆動用基準電源端ＶＳ１，ＶＳ３，ＶＳ５の各端子との間にはデカップリングコンデンサＣ１，Ｃ３，Ｃ５がそれぞれ接続され、下アーム駆動用高圧側電源端ＶＣＣと下アーム駆動用基準電源端ＣＯＭとの間にはデカップリングコンデンサＣ２が接続されている。

さらに、インバータ回路３ａと高耐圧ＩＣ１０ａとの間は、上アームスイッチング素子駆動信号出力端ＨＯ１，ＨＯ３，ＨＯ５の各端子と上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５の各ゲートとのそれぞれの間が、ゲート抵抗Ｒ１，Ｒ３，Ｒ５を介してそれぞれ接続され、上アーム駆動用基準電源端ＶＳ１，ＶＳ３，ＶＳ５の各端子との間と、上アームスイッチング素子Ｔ１の各エミッタとのそれぞれの間が直接的に接続されている。同様に、下アームスイッチング素子駆動信号出力端ＬＯ１，ＨＯ３，ＨＯ５の各端子と、下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６各ゲートとのそれぞれの間が、ゲート抵抗Ｒ２，Ｒ４，Ｒ６を介してそれぞれ接続され、下アーム駆動用基準電源端ＣＯＭと下アームスイッチング素子Ｔ２の各エミッタとの間が直接的に接続されている。

上述のように構成された実施の形態２にかかるインバータ装置では、下アーム駆動用基準電源端ＣＯＭと上アーム駆動用高圧側電源端ＶＢ１，ＶＢ３，ＶＢ５の端子間の各電位差を所定電圧にクランプするためのクランプ手段として、自身のアノードが下アーム駆動用基準電源端ＣＯＭに接続され、自身のカソードが上アーム駆動用高圧側電源端ＶＢ１，ＶＢ３，ＶＢ５の各端子にそれぞれ接続されるクランプダイオードＤ１１，Ｄ１２，Ｄ１３をそれぞれ備えるようにしている。

したがって、この実施の形態にかかるインバータ装置では、実施の形態１のときと同様に、高耐圧ＩＣ１０ａの内部を流れようとする貫通電流の大部分をクランプダイオードＤ１１，Ｄ１２，Ｄ１３側に引き込むことができるので、高耐圧ＩＣ１０の内部に流れようとする貫通電流を減少させることができ、ラッチアップに起因する誤動作の発生を防止することができる。

また、この実施の形態にかかるインバータ装置では、クランプダイオードＤ１１，Ｄ１２，Ｄ１３の各カソードが上アーム駆動用高圧側電源端ＶＢ１，ＶＢ３，ＶＢ５の各端子に接続されているので、クランプダイオードＤ１１，Ｄ１２，Ｄ１３にそれぞれ流れる電流を、例えば特許文献１、２に示されたクランプダイオードに流れる電流に比べて小さくすることができる。したがって、特許文献１、２に示されたクランプダイオードに比べて定格電流の小さなダイオードを選定することができる。

以上説明したように、この実施の形態のインバータ装置によれば、高耐圧ＩＣの下アーム駆動用基準電源端と高耐圧ＩＣの上アーム駆動用高圧側電源端の各端子との間に接続された各クランプダイオードが、下アーム駆動用基準電源端と上アーム駆動用高圧側電源端の各端子との間の各電位差をそれぞれクランプするようにしているので、高耐圧ＩＣの破壊および高耐圧ＩＣの誤動作を防止することができるとともに、回路規模の増加やコストの増加を抑制することができる。

なお、この実施の形態では、各クランプダイオードを高耐圧ＩＣの外部に外付けするようにしているが、高耐圧ＩＣの内部に備えるようにしてもよい。ただし、高耐圧ＩＣの外部に外付けする方が、高耐圧ＩＣの設計変更が不要であるといった利点や、既存の高耐圧ＩＣを使用したインバータ装置にも本発明を適用できるといった利点を有効に活用することができる。

また、この実施の形態では、下アーム駆動用基準電源端と上アーム駆動用高圧側電源端の各端子との間の各電位差をそれぞれクランプするクランプ手段としてダイオードを用いるようにしているが、ダイオードに限定されるものではない。例えば、ツェナーダイオードや、バイポーラトランジスタのＰＮ接合部のように、特定の電圧以上でオン状態となって略一定の電圧を出力することができるような任意の素子を利用してもよい。

実施の形態３．
図５は、本発明の実施の形態３にかかるインバータ装置を説明するための概略構成を示す図である。実施の形態２のインバータ装置が、上アーム部の各スイッチング素子を駆動するための電源を独立電源としてそれぞれ個別に用いるとともに、下アーム部の各スイッチング素子を駆動するための電源は共通電源を用いているのに対し、この実施の形態のインバータ装置では、上下アーム部の各スイッチング素子を駆動するための電源を共通電源としている点に特徴を有している。このため、クランプダイオードの接続構成が実施の形態２とは異なっている。なお、その他の構成については、実施の形態２同一あるいは同等であり、これらの部分には同一符号を付して示し、その説明を省略する。

図５のように構成された実施の形態３にかかるインバータ装置では、下アーム駆動用基準電源端ＣＯＭと上アーム駆動用高圧側電源端ＶＢ１，ＶＢ３，ＶＢ５の端子間の各電位差を所定電圧にクランプするためのクランプ手段として、まず、アノードが下アーム駆動用基準電源端ＣＯＭに接続されるとともに、カソードが下アーム駆動用高圧側電源端ＶＣＣに接続される第１のクランプダイオードＤ１０と、アノードが下アーム駆動用高圧側電源端ＶＣＣに接続されるとともに、カソードが上アーム駆動用高圧側電源端ＶＢ１，ＶＢ３，ＶＢ５の各端子に接続される第２のクランプダイオードＤ２１，Ｄ２２，Ｄ２３をそれぞれ備えるようにしている。

したがって、この実施の形態にかかるインバータ装置では、実施の形態１，２のときと同様に、高耐圧ＩＣ１０ａの内部を流れようとする貫通電流の大部分を第１のクランプダイオードＤ１０および第２のクランプダイオードＤ１１，Ｄ１２，Ｄ１３側に引き込むことができるので、高耐圧ＩＣ１０の内部に流れようとする貫通電流を減少させることができ、ラッチアップに起因する誤動作の発生を防止することができる。

また、この実施の形態にかかるインバータ装置では、第２のクランプダイオードＤ２１，Ｄ２２，Ｄ２３の各カソードが上アーム駆動用高圧側電源端ＶＢ１，ＶＢ３，ＶＢ５の各端子に接続されているので、第２のクランプダイオードＤ２１，Ｄ２２，Ｄ２３にそれぞれ流れる電流を、例えば特許文献１、２に示されたクランプダイオードに流れる電流に比べて小さくすることができる。したがって、特許文献１、２に示されたクランプダイオードに比べて定格電流の小さなダイオードを選定することができる。

以上説明したように、この実施の形態のインバータ装置によれば、高耐圧ＩＣの下アーム駆動用基準電源端と高耐圧ＩＣの下アーム駆動用高圧側電源端との間に接続された第１のクランプダイオードと、高耐圧ＩＣの下アーム駆動用高圧側電源端と高耐圧ＩＣの上アーム駆動用高圧側電源端の各端子との間に接続された第２のクランプダイオードのそれぞれとが、下アーム駆動用基準電源端と上アーム駆動用高圧側電源端の各端子との間の各電位差をそれぞれクランプするようにしているので、高耐圧ＩＣの破壊および高耐圧ＩＣの誤動作を防止することができるとともに、回路規模の増加やコストの増加を抑制することができる。

なお、この実施の形態では、各クランプダイオードを高耐圧ＩＣの外部に外付けするようにしているが、高耐圧ＩＣの内部に備えるようにしてもよい。ただし、高耐圧ＩＣの外部に外付けする方が、高耐圧ＩＣの設計変更が不要であるといった利点や、既存の高耐圧ＩＣを使用したインバータ装置にも本発明を適用できるといった利点を有効に活用することができる。

また、この実施の形態では、下アーム駆動用基準電源端と上アーム駆動用高圧側電源端の各端子との間の各電位差をそれぞれクランプするクランプ手段としてダイオードを用いるようにしているが、ダイオードに限定されるものではない。例えば、ツェナーダイオードや、バイポーラトランジスタのＰＮ接合部のように、特定の電圧以上でオン状態となって略一定の電圧を出力することができるような任意の素子を利用してもよい。

以上のように、本発明にかかるインバータ装置は、例えば単相インバータ回路や３相インバータ回路の備えたインバータ装置に対して広く適用することができ、特に、高耐圧ＩＣの誤動作や耐圧破壊の防止が重要視されるインバータ装置に好適である。

Claims (9)

1. 互いに逆並列接続された上アームのスイッチング素子およびダイオードからなる上アーム部と互いに逆並列接続された下アームのスイッチング素子およびダイオードからなる下アーム部とが直列に接続され、かつ直流電源の正負極間に接続されてなるブリッジ回路を具備するインバータ回路と、
   前記上アームのスイッチング素子および前記下アームのスイッチング素子をそれぞれ駆動する高耐圧ＩＣを具備するインバータ駆動部と、
   前記高耐圧ＩＣの下アーム駆動用基準電源端と該高耐圧ＩＣの上アーム駆動用高圧側電源端との間の電位差をクランプするクランプ手段と、
   を備えたことを特徴とするインバータ装置。
2. 前記インバータ回路が、単相インバータ回路であることを特徴とする請求項１に記載のインバータ装置。
3. 前記クランプ手段が、クランプダイオードであることを特徴とする請求項２に記載のインバータ装置。
4. 前記クランプダイオードに必要とされる定格電流が、下アームのスイッチング素子に逆並列接続されたダイオードに必要とされる定格電流よりも小さいことを特徴とする請求項３に記載のインバータ装置。
5. 前記クランプダイオードは、前記高耐圧ＩＣに外付けされていることを特徴とする請求項３に記載のインバータ装置。
6. 前記インバータ回路が、３相インバータ回路であることを特徴とする請求項１に記載のインバータ装置。
7. 前記クランプ手段が、３相インバータ回路の各相ごとに設けられたクランプダイオードであることを特徴とする請求項６に記載のインバータ装置。
8. 前記クランプダイオードが、前記高耐圧ＩＣの下アーム駆動用基準電源端と該高耐圧ＩＣの上アーム駆動用高圧側電源端との間のそれぞれに接続されていることを特徴とする請求項７に記載のインバータ装置。
9. 前記クランプダイオードが、
   前記高耐圧ＩＣの下アーム駆動用基準電源端と該高耐圧ＩＣの下アーム駆動用高圧側電源端との間に接続される第１のクランプダイオードと、
   前記高耐圧ＩＣの下アーム駆動用高圧側電源端と該高耐圧ＩＣの上アーム駆動用高圧側電源端との間のそれぞれに接続される第２のクランプダイオードと、
   を具備していることを特徴とする請求項７に記載のインバータ装置。
   

Images