JP4992876B2 - インバータ装置 - Google Patents

Description

この発明は、インバータ装置に関し、特にスイッチング素子を駆動制御する高耐圧ＩＣの耐圧破壊および誤動作を防止する回路を備えたインバータ装置に関する。

従来のインバータ装置として、スイッチング素子のスイッチング時に発生する電流の変化量（電流変化ｄｉ／ｄｔ）に起因する負電位のサージ（以下、マイナスサージと称す）の対策として、高耐圧ＩＣの低圧側基準端子の電位を高圧側基準端子の電位にクランプする両基準端子間に接続されたクランプ回路部と、低圧側基準端子と直流電源負極との間の電圧を分圧する分圧回路部とを備えることで高耐圧ＩＣの耐圧破壊および誤動作を防止している（例えば、特許文献１参照）。

ＷＯ０１／０５９９１８公報（第７−１０頁、第２図）

従来のインバータ装置では、分圧回路部の抵抗は電気回路的にゲート抵抗を分割したものとなるため、分圧回路部の抵抗値とスイッチング素子に接続するゲート抵抗の抵抗値との和は、分圧回路部を設けない場合のゲート抵抗の抵抗値と等しくなければいけないという制限が存在する。このため、スイッチング素子のスイッチング動作に加え、外来ノイズなどによる極端に大きい電流変化ｄｉ／ｄｔが発生する場合には上記のような抵抗値の制限から充分な分圧ができない。さらに、クランプ回路部において、クランプダイオードが過渡特性上すぐにオンしないため、結果としてマイナスサージを高耐圧ＩＣの設計基準内に抑制できないという問題点があった。

この発明は、上述のような課題を解決するためになされたもので、スイッチング素子を駆動制御する高耐圧ＩＣに設計基準を超えるマイナスサージが印加されず、高耐圧ＩＣの耐圧破壊および誤動作を防止するインバータ装置を得るものである。

この発明に係るインバータ装置は、直流電源の正負極間に接続され、少なくとも１対のスイッチング素子によって構成されるインバータ回路と、入力信号の基準電位と出力信号の基準電位とが異なる駆動回路を有し、スイッチング素子を駆動するインバータ駆動回路とを備え、インバータ駆動回路は、駆動回路の高電位側の信号の基準となる電位が印加される高圧側基準端子にカソードが接続されるダイオードによって構成され、ダイオードのアノード側接続点の電位を高圧側基準端子の電位にクランプするクランプ回路部と、ダイオードに並列接続される容量性素子からなる充電回路部と、ダイオードのアノード側接続点と直流電源の負極との間、およびダイオードのカソード側接続点と１対のスイッチング素子を構成する各スイッチング素子の接続点との間のうちの少なくともいずれか一方を分圧する分圧回路部と、ダイオードのアノード側接続点と駆動回路の低圧側基準端子との間、およびダイオードのカソード側接続点と駆動回路の高圧側基準端子との間のうちの少なくともいずれか一方を分圧する第２分圧回路部とを有することを特徴とするものである。

また、この発明に係るインバータ装置は、直流電源の正負極間に接続され、少なくとも１対のスイッチング素子によって構成されるインバータ回路と、入力信号の基準電位と出力信号の基準電位とが異なる駆動回路を有し、スイッチング素子を駆動するインバータ駆動回路とを備え、インバータ駆動回路は、駆動回路の高電位側の信号の基準となる電位が印加される高圧側基準端子にカソードが接続され、複数のダイオードの並列体によって構成され、複数のダイオードのアノード側接続点の電位を高圧側基準端子の電位にクランプするクランプ回路部と、複数のダイオードのアノード側接続点と直流電源の負極との間、および複数のダイオードのカソード側接続点と１対のスイッチング素子を構成する各スイッチング素子の接続点との間のうちの少なくともいずれか一方を分圧する分圧回路部と、ダイオードのアノード側接続点と駆動回路の低圧側基準端子との間、およびダイオードのカソード側接続点と駆動回路の高圧側基準端子との間のうちの少なくともいずれか一方を分圧する第２分圧回路部とを有することを特徴とするものである。

この発明に係るインバータ装置は、ダイオードのアノード側接続点の電位を高圧側基準端子の電位にクランプするクランプ回路部と、ダイオードに並列接続される容量性素子からなる充電回路部と、ダイオードのアノード側接続点と駆動回路の低圧側基準端子との間、およびダイオードのカソード側接続点と駆動回路の高圧側基準端子との間のうちの少なくともいずれか一方を分圧する第２分圧回路部とを備えたので、スイッチング素子を駆動制御する高耐圧ＩＣに設計基準を超えるマイナスサージが印加されず、高耐圧ＩＣの耐圧破壊および誤動作を防止することができる。

また、この発明に係るインバータ装置は、複数のダイオードの並列体によって構成され、複数のダイオードのアノード側接続点の電位を高圧側基準端子の電位にクランプするクランプ回路部と、ダイオードのアノード側接続点と駆動回路の低圧側基準端子との間、およびダイオードのカソード側接続点と駆動回路の高圧側基準端子との間のうちの少なくともいずれか一方を分圧する第２分圧回路部とを備えたので、スイッチング素子を駆動制御する高耐圧ＩＣに設計基準を超えるマイナスサージが印加されず、高耐圧ＩＣの耐圧破壊および誤動作を防止することができる。

実施の形態１．
図１は、この発明を実施するための実施の形態１におけるインバータ装置の回路図である。図１では、３相インバータ装置を一例として示している。図１において、３相インバータ装置１は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などといったスイッチング機能を持つ素子からなる６個のスイッチング素子Ｔ１〜Ｔ６、およびスイッチング素子Ｔ１〜Ｔ６に対応してそれぞれ逆並列接続されたダイオードＤ１〜Ｄ６からなるインバータ回路である電圧型インバータ２と、電圧型インバータ２の駆動を行うインバータ駆動回路３とを備えている。

電圧型インバータ２において、スイッチング素子Ｔ１，Ｔ３，Ｔ５は上アーム（正側アーム）を構成し、スイッチング素子Ｔ２，Ｔ４，Ｔ６は下アーム（負側アーム）を構成する。スイッチング素子Ｔ１，Ｔ３，Ｔ５の各コレクタは、電圧型インバータ２に正の電源電圧を印加する電源端子Ｐにそれぞれ接続される。スイッチング素子Ｔ２，Ｔ４，Ｔ６の各エミッタは、電圧型インバータ２に負の電源電圧を印加する電源端子Ｎにそれぞれ接続される。電圧型インバータ２は、直流電源の正負極間である電源端子Ｐと電源端子Ｎとの間に接続され、少なくとも１対のスイッチング素子によって構成されるインバータ回路である。

また、スイッチング素子Ｔ１のエミッタおよびスイッチング素子Ｔ２のコレクタはそれぞれ電圧型インバータ２のＵ相の出力端子Ｕに接続される。同様に、スイッチング素子Ｔ３のエミッタおよびスイッチング素子Ｔ４のコレクタはそれぞれ電圧型インバータ２のＶ相の出力端子Ｖに接続され、スイッチング素子Ｔ５のエミッタおよびスイッチング素子Ｔ６のコレクタはそれぞれ電圧型インバータ２のＷ相の出力端子Ｗに接続される。更に、スイッチング素子Ｔ１〜Ｔ６の各ゲートは、対応するゲート抵抗である抵抗Ｒ１〜Ｒ６を介してインバータ駆動回路３に接続される。インバータ駆動回路３は、外部から入力される制御信号に応じて各スイッチング素子Ｔ１〜Ｔ６のスイッチング制御を行う。

インバータ駆動回路３は、入力信号の基準電位と出力信号の基準電位とが異なる駆動回路である高耐圧ＩＣ４、保護回路５、フローティング電源６〜８、および定電圧ダイオードＤ１０によって構成されている。高耐圧ＩＣ４は、電圧形インバータ２の各スイッチング素子Ｔ１〜Ｔ６の駆動を行うＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）である。保護回路５は、クランプ回路部を構成するダイオードであるＵ相のクランプダイオードＤ７、Ｖ相のクランプダイオードＤ８、Ｗ相のクランプダイオードＤ９、各相のクランプダイオードＤ７〜Ｄ９に対して並列接続された充電回路部である容量性素子Ｃ１〜Ｃ３、および分圧回路部であるインピーダンス素子Ｚ１によって構成されている。

クランプダイオードＤ７〜Ｄ９の各アノードは、高耐圧ＩＣ４の低圧側基準端子ＶＳ０につながる共通点Ｆにそれぞれ接続されている。クランプダイオードＤ７〜Ｄ９の各カソードは、高耐圧ＩＣ４の各相の高圧側基準端子ＶＳ１〜ＶＳ３にそれぞれ対応するように接続されている。クランプダイオードＤ７〜Ｄ９は、駆動回路である高耐圧ＩＣ４の高電位側の信号の基準となる電位が印加される高圧側基準端子ＶＳ１〜ＶＳ３にカソードが接続され、アノード側接続点である共通点Ｆの電位を高圧側基準端子ＶＳ１〜ＶＳ３の電位にクランプする。

次に、インピーダンス素子Ｚ１について説明する。インピーダンス素子Ｚ１は、クランプダイオードＤ７〜Ｄ９のアノード側接続点である共通点Ｆと直流電源の負極である電源端子Ｎとの間に接続されている。なお、インピーダンス素子Ｚ１は、各相のクランプダイオードＤ７〜Ｄ９のカソード側接続点と１対のスイッチング素子Ｔ１およびＴ２、Ｔ３およびＴ４，Ｔ５およびＴ６の接続点でもある各相の出力端子Ｕ，Ｖ，Ｗとの間にそれぞれ接続してもよいし、共通点Ｆと電源端子Ｎとの間および各相のクランプダイオードＤ７〜Ｄ９のカソード側接続点と各相の出力端子Ｕ，Ｖ，Ｗとの間の両方の箇所に同時接続してもよい。

図２に、インピーダンス素子Ｚ１の回路図の一例を示す。分圧回路部であるインピーダンス素子Ｚ１は、図２（ａ）に示すように抵抗Ｒ０とダイオードＤ０との並列体で構成してもよいし、図２（ｂ）に示すようにインダクタＬ０とダイオードＤ０との並列体で構成してもよいし、分圧する機能とバイパスする機能があれば、それぞれの機能を果たす別の素子で構成してもよい。本実施の形態では、分圧回路部であるインピーダンス素子Ｚ１に用いられるダイオードをクランプダイオードＤ７〜Ｄ９と区別して説明するが、インピーダンス素子Ｚ１のダイオードとクランプダイオードとが同じタイプのダイオードであってもよい。図２（ａ）、図２（ｂ）において、ダイオードＤ０のカソード側が電圧型インバータ２の電源端子Ｎ側に接続されるように構成されている。このダイオードＤ０はインピーダンス素子Ｚ１の抵抗値が大きい場合に、低圧側基準端子ＶＳ０から電源端子Ｎへ流れる高耐圧ＩＣ４の動作電流が制限されないよう電流をバイパスするものであり、動作電流に問題となる影響を与えない程度の抵抗値であれば動作電流をバイパスするためのダイオードを省くことできるのは言うまでもない。なお、高耐圧ＩＣ４の低圧側基準端子ＶＳ０は、インピーダンス素子Ｚ１を介して電源端子Ｎに接続されると共に、定電圧ダイオードＤ１０を介して高耐圧ＩＣ４のＶＳＳ端子に接続されている。ＶＳＳ端子は接地されている。

高耐圧ＩＣ４は、入力信号の基準電位と出力信号の基準電位とが異なっており、３個のレベルシフタｂ２〜ｂ４、上アーム側ドライバ回路ｂ５〜ｂ７、下アーム側ドライバ回路ｂ８〜ｂ１０、過電流検出器ｂ１１、およびエラー信号発生器ｂ１２を備えている。３個のレベルシフタｂ２〜ｂ４は、外部制御信号入力端子ＵＰｉ，ＵＮｉ，ＶＰｉ，ＶＮｉ，ＷＰｉ，ＷＮｉ、入力バッファｂ１、入力バッファｂ１の出力信号を受け取ってその入力信号の電位から浮いたフローティング電位の信号を生成する。３個の上アーム側ドライバ回路ｂ５〜ｂ７は、レベルシフタｂ２〜ｂ４の各出力信号を受け取ってそれぞれ上アームのスイッチング素子Ｔ１，Ｔ３，Ｔ５を駆動する。下アーム側ドライバ回路ｂ８〜ｂ１０は、入力バッファｂ１から出力される３個の信号を受け取ってそれぞれ下アームのスイッチング素子Ｔ２，Ｔ４，Ｔ６を駆動する。過電流検出器ｂ１１は、過電流の検出を行う。そして、エラー信号発生器ｂ１２は、過電流検出器ｂ１１から出力される検出信号を受け取ってエラー信号を生成する。

上下アームのスイッチング素子の各ドライバ回路ｂ５〜ｂ１０は、スイッチング素子駆動信号出力端子ＵＰｏ，ＶＰｏ，ＷＰｏ，ＵＮｏ，ＶＮｏ，ＷＮｏを介して上下アームの各スイッチング素子Ｔ１〜Ｔ６に駆動信号を出力する。各上アーム側ドライバ回路ｂ５〜ｂ７のフローティング電源正側入力端子ＶＢ１〜ＶＢ３と高圧側基準端子ＶＳ１〜ＶＳ３との間には対応するフローティング電源６〜８がそれぞれ接続されている。各下アーム側ドライバ回路ｂ８〜ｂ１０には正側電源入力端子ＶＣＣを介して直流電源９より正の電圧が印加されるとともに、低圧側基準端子ＶＳ０に共通接続されている。

図３は、図１における高耐圧ＩＣ４の周辺回路を、保護回路５を中心としてＵ相の１相分の主要部分を抽出して示した回路図である。図３を用いて保護回路５の動作について説明する。スイッチング素子Ｔ１〜Ｔ６のスイッチングや外来ノイズによって高耐圧ＩＣ４の高圧側基準端子ＶＳ１〜ＶＳ３と低圧側基準端子ＶＳ０との間に発生したマイナスサージを、保護回路５のインピーダンス素子Ｚ１とクランプダイオードＤ７とによって分圧させる。また、クランプダイオードＤ７がオン電圧に至るまでの期間、クランプダイオードＤ７に並列接続された容量性素子Ｃ１は充電を行う。このような動作によって、クランプダイオードＤ７がオン電圧に至るまでの期間、容量性素子Ｃ１が充電を行うことによって、高耐圧ＩＣ４に印加される負電圧を小さくすることができる。また、インピーダンス素子Ｚ１にクランプダイオードＤ７〜Ｄ９の順方向過渡電圧特性と等価となるような電圧特性を持たせることによって高耐圧ＩＣ４に印加される負電圧を小さくすることができる。

以上のように、本実施の形態における３相インバータ装置１は、保護回路５のクランプダイオードＤ７〜Ｄ９とインピーダンス素子Ｚ１とによる分圧とともに、容量性素子Ｃ１〜Ｃ３が、クランプダイオードＤ７〜Ｄ９がオンするまでの期間、充電を行うことでクランプダイオードＤ７〜Ｄ９のアノードとカソードとの間に発生するマイナスサージを小さく抑えることができる。マイナスサージを小さく抑えることができるので、簡単な回路の付加により高耐圧ＩＣ４の高圧側基準端子ＶＳ１〜ＶＳ３および低圧側基準端子ＶＳ０に印加されるマイナスサージを高耐圧ＩＣ４の設計基準内により確実に抑えることができ、安価に高耐圧ＩＣ４の耐圧破壊および誤動作を防止することができる。さらに、高耐圧ＩＣの設計変更が不要であるため、既存の高耐圧ＩＣを使用したインバータ装置にも本発明を適用することができ、既存装置の高耐圧ＩＣの破壊を防止することができる。

実施の形態２．
図４は、この発明を実施するための実施の形態２におけるインバータ装置の回路図である。本実施の形態のインバータ装置は、クランプダイオードに容量性素子を並列に接続した保護回路の構成の代わりに、複数のクランプダイオードの並列体を接続した点が実施の形態１と異なっている。図４において、図１と同一の符号を付したものは、同一またはこれに相当するものであり、このことは明細書の全文において共通することである。また、明細書全文に表れている構成要素の態様は、あくまで例示であってこれらの記載に限定されるものではない。ここでは、実施の形態１との相違点のみを説明する。

マイナスサージが発生する一因として、高耐圧ＩＣ４の高圧側基準端子ＶＳ１〜ＶＳ３と共通点Ｆとの間に接続されたクランプダイオードが導通するまでの期間に、順方向過渡電圧を持つことが挙げられる。この順方向過渡電圧の大きさはクランプダイオードを流れる過渡電流の大きさに依存するため、マイナスサージを抑えるにはクランプダイオードに流れる過渡電流を小さくすればよい。そこで、複数のクランプダイオードを並列接続することによって、１個のクランプダイオードに流れる過渡電流を小さくする。

図４において、３相インバータ装置１０は、電圧型インバータ２と、電圧型インバータ２の駆動を行うインバータ駆動回路１１とを備えている。インバータ駆動回路１１は、高耐圧ＩＣ４、保護回路１２、フローティング電源６〜８、および定電圧ダイオードＤ１０によって構成されている。ここで、電圧型インバータ２および高耐圧ＩＣ４などの保護回路１２以外の構成については実施の形態１と同様であるので説明を省略する。

保護回路１２は、複数のクランプダイオードが並列接続されたＵ相のクランプダイオードＤ１１、複数のクランプダイオードが並列接続されたＶ相のクランプダイオードＤ１２、複数のクランプダイオードが並列接続されたＷ相のクランプダイオードＤ１３、およびインピーダンス素子Ｚ１によって構成されている。各クランプダイオードＤ１１〜Ｄ１３において、複数のクランプダイオードは、相互に順方向が同じになるように並列接続されている。各相のクランプダイオードＤ１１〜Ｄ１３を構成するクランプダイオードの個数は２個以上であれば特に限定しないが、図４では各相のクランプダイオードＤ１１〜Ｄ１３は並列接続された２個のクランプダイオードから構成される。

クランプダイオードＤ１１〜Ｄ１３の各アノードは、高耐圧ＩＣ４の低圧側基準端子ＶＳ０につながる共通点Ｆにそれぞれ接続されている。クランプダイオードＤ１１〜Ｄ１３の各カソードは、高耐圧ＩＣ４の各相の高圧側基準端子ＶＳ１〜ＶＳ３にそれぞれ対応するように接続されている。また、高耐圧ＩＣ４の低圧側基準端子ＶＳ０は、インピーダンス素子Ｚ１を介して電源端子Ｎに接続されると共に、定電圧ダイオードＤ１０を介して高耐圧のＶＳＳ端子に接続されている。

インピーダンス素子Ｚ１は、共通点Ｆと電源端子Ｎとの間に接続されている。ここで、インピーダンス素子Ｚ１の構成例については実施の形態１と同様であるので説明を省略するが、実施の形態１と同様に、インピーダンス素子Ｚ１は、各相のクランプダイオードＤ７〜Ｄ９のカソード側接続点と各相の出力端子Ｕ，Ｖ，Ｗとの間にそれぞれ接続してもよいし、共通点Ｆと電源端子Ｎとの間および各相のクランプダイオードＤ７〜Ｄ９のカソード側接続点と各相の出力端子Ｕ，Ｖ，Ｗとの間の両方の箇所に同時接続してもよい。

次に、保護回路１２の動作について説明する。図４のような構成において、スイッチング素子Ｔ１〜Ｔ６のスイッチングや外来ノイズによって高耐圧ＩＣ４の高圧側基準端子ＶＳ１〜ＶＳ３と低圧側基準端子ＶＳ０との間に発生したマイナスサージを、保護回路１２のインピーダンス素子Ｚ１とクランプダイオードＤ１１〜Ｄ１３によって分圧させるとともに、各相のクランプダイオードＤ１１〜Ｄ１３において並列接続された複数のクランプダイオードによって過渡電流を分流する。マイナスサージの大きさはクランプダイオードＤ１１〜Ｄ１３に流れる電流に依存しているため、過渡電流を分流することによって個々のクランプダイオードＤ１１〜Ｄ１３におけるマイナスサージを小さくすることができる。

以上のように、本実施の形態におけるインバータ装置は、保護回路１２のクランプダイオードＤ１１〜Ｄ１３とインピーダンス素子Ｚ１とによる分圧とともに、各相のクランプダイオードＤ１１〜Ｄ１３において並列接続されているクランプダイオードに過渡電流を分流することによって、クランプダイオードに流れる過渡電流を小さくすることができるので、クランプダイオードＤ１１〜Ｄ１３のアノードとカソードとの間に発生するマイナスサージを小さく抑えることができる。

マイナスサージを小さく抑えることができるので、簡単な回路の付加により高耐圧ＩＣ４の高圧側基準端子ＶＳ１〜ＶＳ３と低圧側基準端子ＶＳ０に印加されるマイナスサージを高耐圧ＩＣ４の設計基準内により確実に抑えることができ、安価に高耐圧ＩＣ４の耐圧破壊および誤動作を防止することができる。さらに、高耐圧ＩＣの設計変更が不要であるため、既存の高耐圧ＩＣを使用したインバータ装置にも本発明を適用することができ、既存装置の高耐圧ＩＣの破壊を防止することができる効果がある。

実施の形態３．
図５は、この発明を実施するための実施の形態３におけるインバータ装置の回路図である。本実施の形態のインバータ装置は、クランプダイオードに印加される電圧を更に分圧する第２分圧回路部であるインピーダンス素子Ｚ２を低圧側基準端子ＶＳ０と共通点Ｆとの間に接続し、保護回路に追加した点が実施の形態１と異なっている。

図５において、３相インバータ装置１３は、電圧型インバータ２と、電圧型インバータ２の駆動を行うインバータ駆動回路１４とを備えている。インバータ駆動回路１４は、高耐圧ＩＣ４、保護回路１５、フローティング電源６〜８、および定電圧ダイオードＤ１０によって構成されている。ここで、電圧型インバータ２および高耐圧ＩＣ４などの保護回路１５以外の構成については実施の形態１と同様であるので説明を省略する。

保護回路１５は、Ｕ相のクランプダイオードＤ７、Ｖ相のクランプダイオードＤ８、Ｗ相のクランプダイオードＤ９、各相のクランプダイオードＤ７〜Ｄ９に対して並列接続された容量性素子Ｃ１〜Ｃ３、およびインピーダンス素子Ｚ１、Ｚ２によって構成されている。クランプダイオードＤ７〜Ｄ９の各アノードは、高耐圧ＩＣ４の低圧側基準端子ＶＳ０につながる共通点Ｆにそれぞれ接続されている。クランプダイオードＤ７〜Ｄ９の各カソードは、高耐圧ＩＣ４の各相の高圧側基準端子ＶＳ１〜ＶＳ３にそれぞれ対応するように接続されている。

インピーダンス素子Ｚ１は、共通点Ｆと電源端子Ｎとの間に接続されている。インピーダンス素子Ｚ２は、高耐圧ＩＣ４の低圧側基準端子ＶＳ０とクランプダイオードＤ７〜Ｄ９のアノード側接続点である共通点Ｆとの間に接続されている。ここで、インピーダンス素子Ｚ１の他の接続形態および構成については実施の形態１と同様であるのでその説明を省略する。なお、インピーダンス素子Ｚ２は、各相の高圧側基準端子ＶＳ１〜ＶＳ３と各相のクランプダイオードＤ７〜Ｄ９のカソード側との間にそれぞれ接続してもよいし、低圧側基準端子ＶＳ０と共通点Ｆとの間および各相の高圧側基準端子ＶＳ１〜ＶＳ３と各相のクランプダイオードＤ７〜Ｄ９のカソード側との間の両方の箇所に同時接続してもよい。また、インピーダンス素子Ｚ１およびインピーダンス素子Ｚ２を接続した構成は、本実施の形態の保護回路１５以外の保護回路の構成と組合せてもよい。

インピーダンス素子Ｚ２は、インピーダンス素子Ｚ１と同様に、例えばアノードが駆動回路である高耐圧ＩＣ４の低圧側基準端子ＶＳ０に接続されるダイオードと抵抗またはインダクタとを並列接続した構成である。インピーダンス素子Ｚ２は、分圧する機能とバイパスする機能があれば、ダイオードと抵抗またはインダクタとを並列接続した構成でなくても、それぞれの機能を果たす別の素子で構成してもよい。また、本実施の形態では、第２分圧回路部であるインピーダンス素子Ｚ２に用いられるダイオードをクランプダイオードＤ７〜Ｄ９と区別して説明するが、インピーダンス素子Ｚ２のダイオードとクランプダイオードとが同じタイプのダイオードであってもよい。なお、高耐圧ＩＣ４の低圧側基準端子ＶＳ０は、インピーダンス素子Ｚ２とインピーダンス素子Ｚ１とを介して電源端子Ｎに接続されると共に、定電圧ダイオードＤ１０を介して高耐圧ＩＣ４のＶＳＳ端子に接続されている。

インピーダンス素子Ｚ２は、インピーダンス素子Ｚ１側から過渡電流が流入したときに順方向過渡電圧を持つので、クランプダイオードＤ７〜９のアノードとカソードとの間に生じるマイナスサージを打ち消すように高耐圧ＩＣ４の低圧側基準端子ＶＳ０の電位を変動させることで、高圧側基準端子ＶＳ１〜ＶＳ３と低圧側基準端子ＶＳ０との間に発生する電圧差を抑制してマイナスサージを小さく抑えることができる。また、インピーダンス素子Ｚ２を接続することによって、クランプダイオードＤ７〜９に印加される電圧を更に分圧できるので、マイナスサージを小さく抑えることができる。なお、保護回路１５にも実施の形態１で説明したようなマイナスサージを小さくする効果があるので、インピーダンス素子Ｚ２を接続することによって、さらにマイナスサージを小さくすることができる。

以上のように、本実施の形態における３相インバータ装置１３は、保護回路１５のクランプダイオードＤ７〜Ｄ９とインピーダンス素子Ｚ１とによる分圧とともに、容量性素子Ｃ１〜Ｃ３が、クランプダイオードＤ７〜Ｄ９がオンするまでの期間、充電を行うことでクランプダイオードＤ７〜Ｄ９のアノードとカソード間に発生するマイナスサージを小さく抑えることができる。また、インピーダンス素子Ｚ２により、クランプダイオードＤ７〜Ｄ９における電圧変動に対応して低圧側基準端子ＶＳ０の電位を変動させることで、高圧側基準端子ＶＳ１〜ＶＳ３と低圧側基準端子ＶＳ０の間に発生する電圧差を抑制してマイナスサージを小さく抑えることができる。

マイナスサージを小さく抑えることができるので、簡単な回路の付加により高耐圧ＩＣ４の高圧側基準端子ＶＳ１〜ＶＳ３および低圧側基準端子ＶＳ０に印加されるマイナスサージを高耐圧ＩＣ４の設計基準内により確実に抑えることができ、安価に高耐圧ＩＣの耐圧破壊および誤動作を防止することができる。さらに、高耐圧ＩＣの設計変更が不要であるため、既存の高耐圧ＩＣを使用したインバータ装置にも本発明を適用することができ、既存装置の高耐圧ＩＣの破壊を防止することができる。

実施の形態４．
図６は、この発明を実施するための実施の形態４におけるインバータ装置の回路図である。実施の形態１では特に言及していないが、一般的に保護回路を構成するクランプダイオードにはＳｉ（ケイ素）ダイオードが用いられる。本実施の形態のインバータ装置では、クランプダイオードとして特にＳｉＣ（炭化ケイ素）ショットキーバリアダイオードを用いた構成とする。

ショットキーバリアダイオードは、一般的なＰＮ接合やＰＩＮ（ｐ−ｉｎｔｒｉｎｓｉｃ−ｎ）接合のダイオードと異なり、多数キャリアによって電荷が移動する原理で動作するため、スイッチングを妨げる接合面での少数キャリアの蓄積がなく高速スイッチングが可能であり、大きな過渡電流による順方向過渡電圧の発生を小さくすることができる特徴を持つ。さらに、材料としてＳｉＣを用いることで優れた逆方向耐電圧を得ることができ、従来、ショットキーバリアダイオードを適用できなかった高電圧回路での使用が可能となる。

図６において、実施の形態１の図１との相違点は、保護回路１８を構成するクランプダイオードＤ１４〜Ｄ１６をＳｉＣショットキーバリアダイオードとした点、インピーダンス素子Ｚ２を接続している点である。なお、インピーダンス素子Ｚ２を接続しなくてもよい。３相インバータ装置１６は、電圧型インバータ２と、電圧型インバータ２の駆動を行うインバータ駆動回路１７とを備えている。インバータ駆動回路１７は、高耐圧ＩＣ４、保護回路１８、フローティング電源６〜８、および定電圧ダイオードＤ１０によって構成されている。ここで、電圧型インバータ２および高耐圧ＩＣ４などの保護回路１８以外の構成については実施の形態１と同様であるので説明を省略する。

保護回路１８は、Ｕ相のクランプダイオードＤ１４、Ｖ相のクランプダイオードＤ１５、Ｗ相のクランプダイオードＤ１６、各相のクランプダイオードＤ１４〜１６に対して並列接続された容量性素子Ｃ１〜Ｃ３、およびインピーダンス素子Ｚ１、Ｚ２によって構成されている。クランプダイオードＤ１４〜１６の各アノードは、高耐圧ＩＣ４の低圧側基準端子ＶＳ０につながる共通点Ｆにそれぞれ接続されている。クランプダイオードＤ１４〜１６の各カソードは、高耐圧ＩＣ４の各相の高圧側基準端子ＶＳ１〜ＶＳ３にそれぞれ対応するように接続されている。

インピーダンス素子Ｚ１は、共通点Ｆと電源端子Ｎとの間に接続されている。インピーダンス素子Ｚ２は、高耐圧ＩＣ４の低圧側基準端子ＶＳ０と共通点Ｆとの間に接続されている。ここで、インピーダンス素子Ｚ１の他の接続形態および構成については実施の形態１と同様であるのでその説明を省略する。なお、特に限定しないが、クランプダイオードＤ１４〜Ｄ１６は２つの並列接続されたクランプダイオードで構成される。また、高耐圧ＩＣ４の低圧側基準端子ＶＳ０は、インピーダンス素子Ｚ２およびインピーダンス素子Ｚ１を介して電源端子Ｎに接続されると共に、インピーダンス素子Ｚ２および定電圧ダイオードＤ１０を介して高耐圧ＩＣ４のＶＳＳ端子に接続されている。

このように保護回路１８を構成することによって、スイッチング素子Ｔ１〜Ｔ６のスイッチングや外来ノイズによって高耐圧ＩＣ４の高圧側基準端子ＶＳ１〜ＶＳ３と低圧側基準端子ＶＳ０との間に発生したマイナスサージを、保護回路１８のインピーダンス素子Ｚ１とクランプダイオードＤ１４〜Ｄ１６とによって分圧させるとともに、並列接続されたクランプダイオードＤ１４〜Ｄ１６によって過渡電流を分流する。また、容量性素子Ｃ１〜Ｃ３は、クランプダイオードＤ１４〜Ｄ１６がオン電圧に至るまでの期間中、充電を行う。さらに、インピーダンス素子Ｚ２はインピーダンス素子Ｚ１側から過渡電流が流入したときに順方向過渡電圧を持ち、クランプダイオードＤ１４〜１６のアノードとカソードとの間に生じる電圧変動に対応して高耐圧ＩＣ４の低圧側基準端子ＶＳ０の電位を変動させることで、高圧側基準端子ＶＳ１〜ＶＳ３と低圧側基準端子ＶＳ０の間に発生する電圧差を抑制してマイナスサージを小さく抑えることができる。

以上のように、本実施の形態における３相インバータ装置１６は、保護回路１８のクランプダイオードＤ１４〜Ｄ１６および容量性素子Ｃ１〜Ｃ３を接続することによって、クランプダイオードＤ１４〜Ｄ１６のアノードとカソードとの間に発生するマイナスサージを小さく抑えることができるとともに、ＳｉＣショットキーバリアダイオードが持つ高速なスイッチング特性により、クランプダイオードＤ１４〜Ｄ１６のアノードとカソードとの間に発生するマイナスサージを小さく抑えることができる。

マイナスサージを小さく抑えることができるので、簡単な回路の付加により高耐圧ＩＣ４の高圧側基準端子ＶＳ１〜ＶＳ３および低圧側基準端子ＶＳ０に印加されるマイナスサージを高耐圧ＩＣ４の設計基準内により確実に抑えることができ、安価に高耐圧ＩＣ４の耐圧破壊および誤動作を防止することができる。さらに、高耐圧ＩＣの設計変更が不要であるため、既存の高耐圧ＩＣを使用したインバータ装置にも本発明を適用することができ、既存装置の高耐圧ＩＣの破壊を防止することができる。

実施の形態５．
図７は、この発明を実施するための実施の形態５におけるインバータ装置の回路図である。実施の形態３および実施の形態４では、インピーダンス素子Ｚ２を高耐圧ＩＣ４の低圧側基準端子ＶＳ０とクランプダイオードのアノード側との間に接続したり、インピーダンス素子Ｚ２を各相の高圧側基準端子ＶＳ１〜ＶＳ３と各相のクランプダイオードのカソード側との間にそれぞれ接続したり、インピーダンス素子Ｚ２をこれら２つの領域の両方に同時接続したりしていた。本実施の形態のインバータ装置は、インピーダンス素子Ｚ２と等価の特性になる所望の抵抗値またはインダクタンスとなる配線を施し、インピーダンス素子Ｚ２を配置しない点が実施の形態３などと異なる。また、電圧型インバータと保護回路とを一体化してモジュールとし、配線を介してモジュールと高耐圧ＩＣとを接続した点が上記実施の形態と異なる。

図７において、３相インバータ装置１９は、制御回路２０と、モジュール２２とを備えている。制御回路２０は、高耐圧ＩＣ４、および直流電源９によって構成されている。モジュール２２は、電圧型インバータ２、保護回路２１、フローティング電源６〜８、および定電圧ダイオードＤ１０によって構成されている。ここで、電圧型インバータ２および高耐圧ＩＣ４などの保護回路２１および配線Ｊ１以外の構成については実施の形態１と同様であるので説明を省略する。

制御回路２０の高耐圧ＩＣ４の低圧側基準端子ＶＳ０とモジュール２２の保護回路２１の共通点Ｆとの間には、実施の形態３に示したようなインピーダンス素子Ｚ２と等価の特性を持つように設計された配線Ｊ１が配置されている。ここで、配線Ｊ１は、配線形状や配線長を機能的に設計して、例えばインダクタを付加した回路構成と同等にする。これによって、配線Ｊ１は、順方向過渡電圧を有する。高耐圧ＩＣ４の低圧側基準端子ＶＳ０は、配線Ｊ１を介してクランプダイオードＤ１１〜Ｄ１３のアノードに接続され、インピーダンス素子Ｚ１を介して電源端子Ｎに接続されると共に、定電圧ダイオードＤ１０を介して高耐圧ＩＣ４のＶＳＳ端子に接続されている。制御回路２０において、高耐圧ＩＣ４は電圧形インバータ２の各スイッチング素子Ｔ１〜Ｔ６の駆動を行う高耐圧ＩＣである。

保護回路２１は、Ｕ相のクランプダイオードＤ１１、Ｖ相のクランプダイオードＤ１２、Ｗ相のクランプダイオードＤ１３、各相のクランプダイオードＤ１１〜Ｄ１３に対して並列接続された容量性素子Ｃ１〜Ｃ３、およびインピーダンス素子Ｚ１によって構成されている。クランプダイオードＤ１１〜Ｄ１３の各アノードは、高耐圧ＩＣ４の低圧側基準端子ＶＳ０につながる共通点Ｆにそれぞれ接続されている。クランプダイオードＤ１１〜Ｄ１３の各カソードは、高耐圧ＩＣ４の各相の高圧側基準端子ＶＳ１〜ＶＳ３にそれぞれ対応するように接続されている。特に限定しないが、本実施の形態においては、クランプダイオードＤ１１〜Ｄ１３は２つの並列接続されたクランプダイオードで構成される。インピーダンス素子Ｚ１は、共通点Ｆと電源端子Ｎとの間に接続されている。ここで、インピーダンス素子Ｚ１の他の接続形態と構成については実施の形態１と同様であるのでその説明を省略する。

このように保護回路２１を構成することによって、スイッチング素子Ｔ１〜Ｔ６のスイッチングや外来ノイズによって高耐圧ＩＣ４の高圧側基準端子ＶＳ１〜ＶＳ３と低圧側基準端子ＶＳ０との間に発生したマイナスサージを、保護回路２１のインピーダンス素子Ｚ１とクランプダイオードＤ１１〜Ｄ１３とによって分圧させるとともに、複数のクランプダイオードが並列接続されたクランプダイオードＤ１１〜Ｄ１３によって過渡電流を分流する。また、容量性素子Ｃ１〜Ｃ３は、クランプダイオードＤ１１〜Ｄ１３がオン電圧に至るまでの期間中、充電を行う。また、低圧側基準端子ＶＳ０と各クランプダイオードＤ１１〜Ｄ１３のアノード側とを結ぶ配線Ｊ１は、抵抗やインダクタといったインピーダンス素子と等価となる特性を持ち、クランプダイオードＤ１１〜Ｄ１３のアノードとカソードとの間に生じる電圧変動に対応して高耐圧ＩＣ４の低圧側基準端子ＶＳ０の電位を変動させる。

以上のように、本実施の形態における３相インバータ装置１９は、保護回路２１のクランプダイオードＤ１１〜Ｄ１３および容量性素子Ｃ１〜Ｃ３を接続することによって、クランプダイオードＤ１１〜Ｄ１３のアノードとカソードとの間に発生するマイナスサージを小さく抑えることができる。また、電圧型インバータ２と保護回路２１とを一体化してモジュール２２とした場合でも、モジュール２２と高耐圧ＩＣ４とを配線Ｊ１で接続することによって、クランプダイオードＤ１１〜Ｄ１３における電圧変動に対応して低圧側基準端子ＶＳ０の電位を変動させることで、高圧側基準端子ＶＳ１〜ＶＳ３と低圧側基準端子ＶＳ０との間に発生する電圧差を抑制してマイナスサージを小さく抑えることができる。

マイナスサージを小さく抑えることができるので、素子数の少ない簡単な回路の付加により高耐圧ＩＣ４の高圧側基準端子ＶＳ１〜ＶＳ３および低圧側基準端子ＶＳ０に印加されるマイナスサージを高耐圧ＩＣ４の設計基準内により確実に抑えることができ、安価に高耐圧ＩＣ４の耐圧破壊および誤動作を防止することができる。さらに、高耐圧ＩＣの設計変更が不要であるため、既存の高耐圧ＩＣを使用したインバータ装置にも本発明を適用することができ、既存装置の高耐圧ＩＣの破壊を防止することができる。

なお、制御回路２０およびモジュール２２に相当する回路は、同一基板上にあることに限定するものではなく、分離した基板から構成される回路にも適用することができる。

実施の形態６．
図８は、この発明を実施するための実施の形態６におけるインバータ装置の回路図である。本実施の形態のインバータ装置は、マイナスサージを抑制するために保護回路に接続するインピーダンス素子Ｚ１，Ｚ２を、互いに逆方向に並列接続されたダイオードによって構成している点が実施の形態３と異なる。

図８において、３相インバータ装置２３は、電圧型インバータ２と、電圧型インバータ２の駆動を行うインバータ駆動回路２４とを備えている。インバータ駆動回路２４は、高耐圧ＩＣ４、保護回路２５、フローティング電源６〜８、および定電圧ダイオードＤ１０によって構成されている。ここで、電圧型インバータ２および高耐圧ＩＣ４などの保護回路２５以外の構成については実施の形態１と同様であるので説明を省略する。インバータ駆動回路２４において、高耐圧ＩＣ４は電圧形インバータ２の各スイッチング素子Ｔ１〜Ｔ６の駆動を行う高耐圧ＩＣである。

保護回路２５は、Ｕ相のクランプダイオードＤ１１、Ｖ相のクランプダイオードＤ１２、Ｗ相のクランプダイオードＤ１３、各相のクランプダイオードＤ１１〜Ｄ１３に対して並列接続された容量性素子Ｃ１〜Ｃ３、およびインピーダンス素子Ｚ１，Ｚ２によって構成されている。クランプダイオードＤ１１〜Ｄ１３の各アノードは、高耐圧ＩＣ４の低圧側基準端子ＶＳ０につながる共通点Ｆにそれぞれ接続されている。クランプダイオードＤ１１〜Ｄ１３の各カソードは、高耐圧ＩＣ４の各相の高圧側基準端子ＶＳ１〜ＶＳ３にそれぞれ対応するように接続されている。特に限定しないが、本実施の形態においては、クランプダイオードＤ１１〜Ｄ１３は２つの並列接続されたクランプダイオードで構成される。また、高耐圧ＩＣ４の低圧側基準端子ＶＳ０は、インピーダンス素子Ｚ２とインピーダンス素子Ｚ１を介して電源端子Ｎに接続されると共に、定電圧ダイオードＤ１０を介して高耐圧ＩＣ４のＶＳＳ端子に接続されている。

分圧回路部であるインピーダンス素子Ｚ１は、互いに逆方向に並列接続されたダイオードＤ１７，Ｄ１８によって構成され、共通点Ｆと電源端子Ｎとの間に接続されている。第２分圧回路部であるインピーダンス素子Ｚ２は、互いに逆方向に並列接続されたダイオードＤ１９，Ｄ２０によって構成され、共通点Ｆと高耐圧ＩＣ４の低圧側基準端子ＶＳ０との間に接続されている。なお、インピーダンス素子Ｚ１，Ｚ２に用いられるダイオードはクランプダイオードＤ１１〜Ｄ１３と区別して説明するが、インピーダンス素子Ｚ１，Ｚ２のダイオードがクランプダイオードと同じタイプのダイオードであってもよい。ダイオードＤ１８およびダイオードＤ２０は、高耐圧ＩＣ４の低圧側基準端子ＶＳ０から電源端子Ｎへ流れる高耐圧ＩＣ４の動作電流が制限されないように電流をバイパスするものである。そして、ダイオードＤ１７およびダイオードＤ１９は、クランプダイオードＤ１１〜Ｄ１３の順方向過渡電圧よりも大きな順方向過渡電圧となる特性を持つダイオードである。

このように保護回路２５を構成することによって、スイッチング素子のスイッチングや外来ノイズによって高耐圧ＩＣ４の高圧側基準端子ＶＳ１〜ＶＳ３と低圧側基準端子ＶＳ０との間に発生したマイナスサージを、保護回路２５のインピーダンス素子Ｚ１とクランプダイオードＤ１１〜Ｄ１３によって分圧させるとともに、並列接続されたクランプダイオードＤ１１〜Ｄ１３で過渡電流を分流する。また、容量性素子Ｃ１〜Ｃ３は、クランプダイオードＤ１１〜Ｄ１３がオン電圧に至るまでの期間中、充電を行う。さらに、インピーダンス素子Ｚ２を構成するＤ１９は過渡電流が流入した時に順方向過渡電圧を持ち、クランプダイオードＤ１１〜Ｄ１３のアノードとカソードとの間に生じる電圧変動に対応して高耐圧ＩＣ４の低圧側基準端子ＶＳ０の電位を変動させる。また、インピーダンス素子Ｚ１とスイッチング素子Ｔ１〜Ｔ６のゲート抵抗Ｒ１〜Ｒ６とによってスイッチング素子Ｔ１〜Ｔ６のゲート抵抗が決まるため、ゲート抵抗Ｒ１〜Ｒ６の抵抗値の選択の範囲が狭くなることがあるが、インピーダンス素子Ｚ１とインピーダンス素子Ｚ２にダイオードＤ１７とダイオードＤ１９を用いることで、各スイッチング素子Ｔ１〜Ｔ６のゲート抵抗Ｒ１〜Ｒ６に与える影響を最小限にすることができ、スイッチングの自由度を高めることができる。

以上のように、本実施の形態における３相インバータ装置２３は、保護回路２５のクランプダイオードＤ１１〜Ｄ１３および容量性素子Ｃ１〜Ｃ３を接続することによって、クランプダイオードＤ１１〜Ｄ１３のアノードとカソードとの間に発生するマイナスサージを小さく抑えることができるとともに、クランプダイオードＤ１１〜Ｄ１３より大きな順方向過渡電圧を持つインピーダンス素子Ｚ２により、クランプダイオードＤ１１〜Ｄ１３における電圧変動に対応して低圧側基準端子ＶＳ０の電位を変動させることで、高圧側基準端子ＶＳ１〜ＶＳ３と低圧側基準端子ＶＳ０の間に発生する電圧差を抑制してマイナスサージを小さく抑えることができる。

マイナスサージを小さく抑えることができるので、素子数の少ない簡単な回路の付加により高耐圧ＩＣ４の高圧側基準端子ＶＳ１〜ＶＳ３および低圧側基準端子ＶＳ０に印加されるマイナスサージを高耐圧ＩＣの設計基準内により確実に抑えることができ、安価に高耐圧ＩＣ４の耐圧破壊および誤動作を防止することができる。さらに、高耐圧ＩＣ４の設計変更が不要であるため、既存の高耐圧ＩＣを使用したインバータ装置にも本発明を適用することができ、既存装置の高耐圧ＩＣの破壊を防止することができる。

実施の形態７．
図９は、この発明を実施するための実施の形態７におけるインバータ装置の回路図である。本実施の形態では、入力信号の基準電位と出力信号の基準電位とが異なる駆動回路である高耐圧ＩＣの順方向過渡電圧が、電圧型インバータのダイオードの順方向過渡電圧よりも大きくなるようにした。図９において、３相インバータ装置２６は、電圧型インバータ２と、電圧型インバータ２の駆動を行うインバータ駆動回路２７とを備えている。インバータ駆動回路２７の高耐圧ＩＣ２８以外の構成は実施の形態１と同じである。

３相インバータ装置２６において、電圧型インバータ２はスイッチング素子Ｔ１〜Ｔ６、および該スイッチング素子Ｔ１〜Ｔ６に対応してそれぞれ逆並列接続されたダイオードＤ１〜Ｄ６で構成される。インバータ駆動回路２７の高耐圧ＩＣ２８は電圧型インバータ２の各スイッチング素子Ｔ１〜Ｔ６の駆動を行う高耐圧ＩＣである。このような構成において、スイッチング素子Ｔ１〜Ｔ６のスイッチングや外来ノイズによって極端に大きい電流変化ｄｉ／ｄｔが発生するとき、過渡電流によってダイオードＤ１〜Ｄ６の素子間と、高耐圧ＩＣ２８の高圧側基準端子ＶＳ１〜ＶＳ３と低圧側基準端子ＶＳ０との端子間には、それぞれ順方向過渡電圧が発生する。

ここで、３相インバータ装置２６のＵ相に着目して説明をする。高耐圧ＩＣ２８で発生する順方向過渡電圧が電圧型インバータ２のダイオードＤ２で発生する順方向過渡電圧より小さい場合、高耐圧ＩＣ２８の高圧側基準端子ＶＳ１と低圧側基準端子ＶＳ０との間にマイナスサージが発生することとなる。このため、高耐圧ＩＣ２８は、高圧側基準端子ＶＳ１と低圧側基準端子ＶＳ０との間の順方向過渡電圧がダイオードＤ２の順方向過渡電圧よりも大きい特性を持つ高耐圧ＩＣとする。

また、低圧側基準端子ＶＳ０の電位を高圧側基準端子ＶＳ１にクランプするために、高圧側基準端子ＶＳ１と低圧側基準端子ＶＳ０との間にアノードが低圧側基準端子ＶＳ０に接続されるようにクランプダイオードＤ７を接続する場合には、高耐圧ＩＣ２８は、高圧側基準端子ＶＳ１と低圧側基準端子ＶＳ０との間の順方向過渡電圧が、ダイオードＤ２の順方向過渡電圧およびクランプダイオードＤ７の順方向過渡電圧と比較して最も小さくならない特性を持つ高耐圧ＩＣとする。ここで、高耐圧ＩＣ２８の順方向過渡電圧がダイオードＤ２の順方向過渡電圧およびクランプダイオードＤ７の順方向過渡電圧と比較して最も小さくならないように、ダイオードＤ２およびクランプダイオードＤ７を選択することも同義であることは言うまでもない。

３相インバータ装置２６のＶ相，Ｗ相についてもＵ相と同様に、それぞれ高耐圧ＩＣ２８の高圧側基準端子ＶＳ２，ＶＳ３と低圧側基準端子ＶＳ０との間の順方向過渡電圧が、ダイオードＤ４，Ｄ６の順方向過渡電圧およびクランプダイオードＤ８，Ｄ９の順方向過渡電圧と比較して最も小さくならない特性を持つようにする。このような高耐圧ＩＣ２８を用いることによって、本実施の形態における３相インバータ装置２６は、マイナスサージを抑制することができる。

マイナスサージを小さく抑えることができるので、素子数の少ない簡単な回路の付加により高耐圧ＩＣ２８の高圧側基準端子ＶＳ１〜ＶＳ３および低圧側基準端子ＶＳ０に印加されるマイナスサージを高耐圧ＩＣ２８の設計基準内により確実に抑えることができ、安価に高耐圧ＩＣ２８の耐圧破壊および誤動作を防止することができる。さらに、高耐圧ＩＣの設計変更が不要であるため、既存の高耐圧ＩＣを使用したインバータ装置にも本発明を適用することができ、既存装置の高耐圧ＩＣの破壊を防止することができる。

なお、実施の形態１〜３、５〜７において、クランプダイオードに一般的なダイオードを用いる構成について示したが、これに限定するものではなく、実施の形態４で示したようなクランプダイオードにＳｉＣショットキーバリアダイオードを用いる構成としてもよい。また、全ての実施の形態において、インピーダンス素子Ｚ１，Ｚ２に一般的なダイオードを用いる構成について示したが、これに限定するものではなく、ＳｉＣショットキーバリアダイオードを用いる構成としてもよい。

また、すべての実施の形態において、３相インバータ装置を例にして説明したが、本発明はこれに限定するものではなく、単相インバータなどにも適用することができる。さらに、２つの並列接続されたクランプダイオードを含む保護回路を例にして説明したが、本発明はこれに限定するものではなく、高耐圧ＩＣに印加されるマイナスサージの条件などによってクランプダイオードを１つまたは２つ以上とすることができる。

この発明の実施の形態１におけるインバータ装置の回路図である。 この発明の実施の形態１におけるインピーダンス素子の一例を示す回路図である。 この発明の実施の形態１におけるインバータ装置の１相分の主要部分の回路図である。 この発明の実施の形態２におけるインバータ装置の回路図である。 この発明の実施の形態３におけるインバータ装置の回路図である。 この発明の実施の形態４におけるインバータ装置の回路図である。 この発明の実施の形態５におけるインバータ装置の回路図である。 この発明の実施の形態６におけるインバータ装置の回路図である。 この発明の実施の形態７におけるインバータ装置の回路図である。

符号の説明

１，１０，１３，１６，１９，２３，２６ ３相インバータ装置、２ 電圧型インバータ、３，１１，１４，１７，２４，２７ インバータ駆動回路、４，２８ 高耐圧ＩＣ、５，１２，１５，１８，２１，２５ 保護回路、６〜８ フローティング電源、９ 直流電源、２０ 制御回路、２２ モジュール、Ｄ０，Ｄ１７〜Ｄ２０ インピーダンス素子のダイオード、Ｄ１〜Ｄ６ ダイオード、Ｃ１〜Ｃ３ 容量性素子、Ｄ７〜Ｄ９，Ｄ１１〜Ｄ１３ クランプダイオード、Ｄ１０ 定電圧ダイオード、Ｄ１４〜Ｄ１６ クランプダイオード（ＳｉＣショットキーバリアダイオード）、Ｊ１ 特殊配線、Ｎ，Ｐ 電源端子、Ｔ１〜Ｔ６ スイッチング素子、Ｕ，Ｖ，Ｗ 出力端子、Ｚ１，Ｚ２ インピーダンス素子。

Claims (12)

1. 直流電源の正負極間に接続され、少なくとも１対のスイッチング素子によって構成されるインバータ回路と、
   入力信号の基準電位と出力信号の基準電位とが異なる駆動回路を有し、前記スイッチング素子を駆動するインバータ駆動回路とを備え、
   前記インバータ駆動回路は、前記駆動回路の高電位側の信号の基準となる電位が印加される高圧側基準端子にカソードが接続されるダイオードによって構成され、前記ダイオードのアノード側接続点の電位を前記高圧側基準端子の電位にクランプするクランプ回路部と、
   前記ダイオードに並列接続される容量性素子からなる充電回路部と、
   前記ダイオードのアノード側接続点と前記直流電源の負極との間、および前記ダイオードのカソード側接続点と前記１対のスイッチング素子を構成する各スイッチング素子の接続点との間のうちの少なくともいずれか一方を分圧する分圧回路部と、
   前記ダイオードのアノード側接続点と前記駆動回路の低圧側基準端子との間、および前記ダイオードのカソード側接続点と前記駆動回路の高圧側基準端子との間のうちの少なくともいずれか一方を分圧する第２分圧回路部とを有することを特徴とするインバータ装置。
2. 前記クランプ回路部のダイオードは、複数のダイオードの並列体で構成されることを特徴とする請求項１に記載のインバータ装置。
3. 直流電源の正負極間に接続され、少なくとも１対のスイッチング素子によって構成されるインバータ回路と、
   入力信号の基準電位と出力信号の基準電位とが異なる駆動回路を有し、前記スイッチング素子を駆動するインバータ駆動回路とを備え、
   前記インバータ駆動回路は、前記駆動回路の高電位側の信号の基準となる電位が印加される高圧側基準端子にカソードが接続される複数のダイオードの並列体によって構成され、前記複数のダイオードのアノード側接続点の電位を前記高圧側基準端子の電位にクランプするクランプ回路部と、
   前記複数のダイオードのアノード側接続点と前記直流電源の負極との間、および前記複数のダイオードのカソード側接続点と前記１対のスイッチング素子を構成する各スイッチング素子の接続点との間のうちの少なくともいずれか一方を分圧する分圧回路部と、
   前記ダイオードのアノード側接続点と前記駆動回路の低圧側基準端子との間、および前記ダイオードのカソード側接続点と前記駆動回路の高圧側基準端子との間のうちの少なくともいずれか一方を分圧する第２分圧回路部とを有することを特徴とするインバータ装置。
4. 前記第２分圧回路部は、順方向過渡電圧を有する配線からなることを特徴とする請求項１ないし３のいずれか１項に記載のインバータ装置。
5. 前記第２分圧回路部は、アノードが前記駆動回路側に接続されたダイオードを有することを特徴とする請求項１ないし３のいずれか１項に記載のインバータ装置。
6. 前記第２分圧回路部は、互いに逆方向に並列接続されたダイオードを有することを特徴とする請求項１ないし３のいずれか１項に記載のインバータ装置。
7. 前記第２分圧回路部のダイオードは、ＳｉＣショットキーバリアダイオードからなることを特徴とする請求項５または６に記載のインバータ装置。
8. 前記分圧回路部は、カソードが前記インバータ回路側に接続されたダイオードを有することを特徴とする請求項１ないし７のいずれか１項に記載のインバータ装置。
9. 前記分圧回路部は、互いに逆方向に並列接続されたダイオードを有することを特徴とする請求項１ないし７のいずれか１項に記載のインバータ装置。
10. 前記分圧回路部のダイオードは、ＳｉＣショットキーバリアダイオードからなることを特徴とする請求項８または９に記載のインバータ装置。
11. 前記クランプ回路部のダイオードは、ＳｉＣショットキーバリアダイオードからなることを特徴とする請求項１ないし１０のいずれか１項に記載のインバータ装置。
12. 前記駆動回路は、前記低圧側基準端子と前記高圧側基準端子との間に接続された前記ダイオードによって生じる順方向過渡電圧より大きい順方向過渡電圧を生じることを特徴とする請求項１ないし１１のいずれか１項に記載のインバータ装置。

Images