JP2014038918A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2014038918A
JP2014038918A JP2012179764A JP2012179764A JP2014038918A JP 2014038918 A JP2014038918 A JP 2014038918A JP 2012179764 A JP2012179764 A JP 2012179764A JP 2012179764 A JP2012179764 A JP 2012179764A JP 2014038918 A JP2014038918 A JP 2014038918A
Authority
JP
Japan
Prior art keywords
semiconductor switching
switching elements
protection operation
semiconductor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012179764A
Other languages
English (en)
Inventor
Kazuhiro Fujikawa
一洋 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012179764A priority Critical patent/JP2014038918A/ja
Priority to PCT/JP2013/068146 priority patent/WO2014027524A1/ja
Priority to US13/954,521 priority patent/US20140049870A1/en
Publication of JP2014038918A publication Critical patent/JP2014038918A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

【課題】複数の半導体スイッチング素子の制御を強制的に停止させた場合、他の半導体スイッチング素子の動作を容易に且つより確実に停止可能な半導体モジュールを提供する。
【解決手段】複数の半導体スイッチング素子２1〜２6と、それぞれに対応する半導体スイッチング素子のスイッチングを制御すると共に、異常状態となった場合、対応する半導体スイッチング素子のスイッチングを停止する保護動作を行う複数の制御回路１０1〜１０6と、複数の制御回路を相互に接続し、それぞれに対応する半導体スイッチング素子の保護動作の有無を示す保護動作信号を複数の制御回路間で相互に伝達する信号路２０と、を備える。複数の制御回路のうち信号路を介して保護動作信号を受信した制御回路は、受信した保護動作信号が、他の制御回路が保護動作中であることを示す場合、保護動作信号を受けた制御回路に対応する半導体スイッチング素子のスイッチングを停止する。
【選択図】図１

Description

本発明は、半導体モジュールに関する。
半導体モジュールの例として、インテリジェントパワーモジュール（IPM: IntelligentPower Module）が知られている（例えば、非特許文献１参照）。ＩＰＭは、ＭＯＳＦＥＴやＩＧＢＴといった半導体スイッチング素子を複数備え、ＩＰＭ内には、複数の半導体スイッチング素子それぞれに対して制御回路が設けられている。ＩＰＭが有する複数の制御回路は、対応する半導体スイッチング素子のスイッチングを制御すると共に、その半導体スイッチング素子が異常状態の際に、その半導体スイッチング素子のスイッチングを停止させる保護動作を行う。
三菱電機、「IPM L1/S1-シリーズ 活用の手引き」、２００８年９月作成［平成２４年５月３０日検索］、インターネット<URL:http://www.mitsubishielectric.co.jp/semiconductors/files/manuals/ipm_l1_s1_note_j.pdf>
非特許文献１記載の技術では、一つの制御回路が、それに対応する半導体スイッチング素子のスイッチングを停止させる保護動作を実施した場合、保護動作中であることを示す保護動作信号を外部回路に出力する。保護動作信号を受けた外部回路は、ＩＰＭ内の他の制御回路に対応する半導体スイッチング素子のスイッチング動作を停止する信号をＩＰＭに再度入力する。
このように、ＩＰＭが有する複数の制御回路の保護動作を、外部回路を介して、個別に制御する場合、外部回路を設計する手間を要する。更に、外部回路の設計は、半導体モジュールの設計及び製造者とは異なるもの（例えば、半導体モジュールのユーザ）が行うので、外部回路の設計の仕方によっては、保護動作を適切に行えない場合がある。
そこで、本発明は、複数の半導体スイッチング素子の制御を強制的に停止させた場合に、他の半導体スイッチング素子の動作を容易に且つより確実に停止可能な半導体モジュールを提供することを目的とする。
本発明の一側面に係る半導体モジュールは、複数の半導体スイッチング素子と、複数の半導体スイッチング素子それぞれに対して設けられており、対応する半導体スイッチング素子のスイッチングを制御すると共に、対応する半導体スイッチング素子の制御停止状態となった場合、対応する半導体スイッチング素子のスイッチングを停止する保護動作を行う複数の制御回路と、複数の制御回路を相互に接続しており、複数の制御回路それぞれに対応する半導体スイッチング素子の保護動作の有無を示す保護動作信号を複数の制御回路間で相互に伝達する信号路と、を備える。上記複数の制御回路のうち信号路を介して保護動作信号を受信した制御回路は、受信した保護動作信号が、他の制御回路が保護動作中であることを示す場合、保護動作信号を受けた制御回路に対応する半導体スイッチング素子のスイッチングを停止する。
この構成では、半導体モジュール内の複数の制御回路が相互に連携して、複数の半導体スイッチング素子の保護動作を行う。その結果、複数の半導体スイッチング素子の制御を強制的に停止させた場合に、他の半導体スイッチング素子の動作を容易に且つより確実に停止可能である。
複数の制御回路それぞれは、保護動作信号を信号路に出力すると共に、信号路を介して伝達されてきた保護動作信号を受け付ける入出力回路を備えてもよい。この場合、信号路は、複数の制御回路が有する入出力回路をバス型に接続する。
これにより、複数の制御回路の何れかの保護動作信号が他の制御回路に信号路を介して容易に伝達され得る。
複数の半導体スイッチング素子は、高電圧側入力端子と低電圧側入力端子との間に順に直列に接続されており、中間ノードが第１の出力端子に接続されている第１及び第２の半導体スイッチング素子と、高電圧側入力端子と低電圧側入力端子との間に順に直列に接続されており、中間ノードが第２の出力端子に接続されている第３及び第４の半導体スイッチング素子と、を含んでもよい。この場合、信号路は、第１及び第２の半導体スイッチング素子それぞれに対応する制御回路間を接続する第１の経路と、第３及び第４の半導体スイッチング素子それぞれに対応する制御回路間を接続する第２の経路と、第３及び第４の半導体スイッチング素子それぞれに対応する制御回路側において第１及び第２の経路を接続する第３の経路とを有し得る。このような構成では、第１及び第２の経路上において、第３の経路より第１及び第３の半導体スイッチング素子に対応する制御回路側にそれぞれレベルシフト回路が設けられてもよい。
第１〜第４の半導体スイッチング素子を有する上記構成の半導体モジュールは、例えば、単相フルブリッジ型のインバータとして機能し得る。そして、レベルシフト回路を有するので、低電圧入力端子側の第２及び第４の半導体スイッチング素子に対応する制御回路と、高電圧入力端子側の第１及び第３の半導体スイッチング素子に対応する制御回路とのグランドレベルが異なっていても、保護動作信号を複数の制御回路により確実に伝達可能である。
第１〜第４の半導体スイッチング素子を有する上記構成の半導体モジュールでは、複数の半導体スイッチング素子は、高電圧側入力端子と低電圧側入力端子との間に順に直列に接続されており、中間ノードが第３の出力端子に接続されている第５及び第６の半導体スイッチング素子を更に含んでもよい。この場合、信号路は、第５及び第６の半導体スイッチング素子それぞれに対応する制御回路間を接続する第４の経路を更に有し得る。第３の経路は、第２，第４及び第６の半導体スイッチング素子それぞれに対応する制御回路側において第１，第２及び第４の経路を接続し得る。このような構成では、第４の経路上において、第３の経路より第５の半導体スイッチング素子に対応する制御回路側にレベルシフト回路が設けられてもよい。
第１〜第６の半導体スイッチング素子を有する上記構成の半導体モジュールは、例えば、三相フルブリッジ型のインバータとして機能し得る。そして、レベルシフト回路を有するので、低電圧入力端子側の第２，第４及び第６の半導体スイッチング素子に対応する制御回路と、高電圧入力端子側の第１，第３及び第５の半導体スイッチング素子に対応する制御回路とのグランドレベルが異なっていても、保護動作信号を複数の制御回路により確実に伝達可能である。
上記保護動作信号は、電圧の高低に基づいた２値信号であってもよい。この場合、２値信号のうち電圧のより小さい信号が保護動作中であることを示してもよい。
保護動作信号を電圧の高低に基づく２値信号とし、低電圧状態を保護動作中であることを示す形態では、ワイヤードＯＲの構成を採用し得る。
一実施形態に係る半導体モジュールは、信号路の一端に接続される外部入出力端子を更に備えてもよい。
外部入出力端子を利用して、例えば、緊急停止ボタンの押し下げ等のような半導体モジュール外部の要因による半導体モジュールの動作停止機能を容易に実現し得る。
本発明は、複数の半導体スイッチング素子の制御を強制的に停止させた場合に、他の半導体スイッチング素子の動作を容易に且つより確実に停止可能な半導体モジュールを提供し得る。
一実施形態に係る半導体モジュールの回路図である。
以下、図面を参照して本発明の実施形態について説明する。図面の説明において、同一要素には同一符号を付し、重複する説明を省略する。
図１は、一実施形態に係る半導体モジュールを示す回路図である。図１に示した半導体モジュール１は、パワー半導体モジュールとしての三相フルブリッジ型のインバータ（電力変換回路）である。半導体モジュール１は、高電圧側入力端子ＴＰと低電圧側入力端子ＴＮとの間に入力される直流電力を変換して第１〜第３の出力端子ＴＵ，ＴＶ，ＴＷの間に三相交流電力を生成する。半導体モジュール１は、いわゆるインテリジェントパワーモジュール（IPM: Intelligent Power Module）である。
半導体モジュール１は、第１〜第６の半導体スイッチング素子２１〜２６と、第１〜第６の半導体スイッチング素子２１〜２６に対応して設けられる第１〜第６の制御回路１０１〜１０６と、第１〜第６の制御回路１０１〜１０６を相互に接続する信号線路（信号路）２０とを、備える。第１〜第６の半導体スイッチング素子２１〜２６の例は、トランジスタである。トランジスタの例は、ＭＯＳＦＥＴ及びＩＧＢＴを含む。以下の説明では、特に断らない限り、第１〜第６の半導体スイッチング素子２１〜２６は、ＭＯＳＦＥＴである。
第１及び第２の半導体スイッチング素子２１，２２は、高電圧側入力端子ＴＰと低電圧側入力端子ＴＮとの間に順に直列に接続されており、これらの中間ノードが第１の出力端子ＴＵに接続されている。
より具体的には、第１の半導体スイッチング素子２１のドレイン端子は高電圧側入力端子ＴＰに電気的に接続されており、ソース端子は第２の半導体スイッチング素子２２のドレイン端子に電気的に接続されている。第２の半導体スイッチング素子２２のソース端子は低電圧側入力端子ＴＮに電気的に接続されている。第１の半導体スイッチング素子２１のソース端子と第２の半導体スイッチング素子２２のドレイン端子とは第１の出力端子ＴＵに電気的に接続されている。第１及び第２の半導体スイッチング素子２１，２２のゲート端子は第１及び第２の制御回路１０１，１０２に電気的に接続されている。
同様に、第３及び第４の半導体スイッチング素子２３，２４は、高電圧側入力端子ＴＰと低電圧側入力端子ＴＮとの間に順に直列に接続されており、これらの中間ノードが第２の出力端子ＴＶに接続されている。
より具体的には、第３の半導体スイッチング素子２３のドレイン端子は高電圧側入力端子ＴＰに電気的に接続されており、ソース端子は第４の半導体スイッチング素子２４のドレイン端子に電気的に接続されている。第４の半導体スイッチング素子２４のソース端子は低電圧側入力端子ＴＮに電気的に接続されている。第３の半導体スイッチング素子２３のソース端子と第４の半導体スイッチング素子２３，２４のドレイン端子とは第２の出力端子ＴＶに電気的に接続されている。第３及び第４の半導体スイッチング素子２３，２４のゲート端子は第３及び第４の制御回路１０３，１０４に電気的に接続されている。
同様に、第５及び第６の半導体スイッチング素子２５，２６は、高電圧側入力端子ＴＰと低電圧側入力端子ＴＮとの間に順に直列に接続されており、これらの中間ノードが第３の出力端子ＴＷに接続されている。
より具体的には、第５の半導体スイッチング素子２５のドレイン端子は高電圧側入力端子ＴＰに電気的に接続されており、ソース端子は第６の半導体スイッチング素子２６のドレイン端子に電気的に接続されている。第６の半導体スイッチング素子２６のソース端子は低電圧側入力端子ＴＮに電気的に接続されている。第５の半導体スイッチング素子２５のソース端子と第６の半導体スイッチング素子２６のドレイン端子とは第３の出力端子ＴＷに電気的に接続されている。第５及び第６の半導体スイッチング素子２５，２６のゲート端子は第５及び第６の制御回路１０５，１０６に電気的に接続されている。
上記接続関係では、第１〜第６の半導体スイッチング素子２１〜２６は高電圧側入力端子ＴＰ側の半導体スイッチング素子群、すなわち、第１，３及び第５の半導体スイッチング素子２１，２３，２５と、低電圧側入力端子ＴＮ側の半導体スイッチング素子群、すなわち、第２，４及び第６の半導体スイッチング素子２２，２４，２６とに分けられる。
図１に示すように、第１〜第６の半導体スイッチング素子２１〜２６それぞれには、逆流防止用のダイオード３が接続されてもよい。具体的には、第１〜第６の半導体スイッチング素子２１〜２６それぞれのソース端子と、対応するダイオード３のアノードが接続され、第１〜第６の半導体スイッチング素子２１〜２６それぞれのドレイン端子と、対応するダイオード３のカソードとが接続される。
半導体モジュール１は、第１〜第６の半導体スイッチング素子２１〜２６が正常状態であるか異常状態であるかを監視する監視回路（監視部）３０１〜３０６を含む。監視部３０は、第１〜第６の半導体スイッチング素子２１〜２６に対応して設けられる温度センサ３１１〜３１６及び電流センサ３２１〜３２６を含む。
温度センサ３１１〜３１６の例は、第１〜第６の半導体スイッチング素子２１〜２６としての半導体チップ上に設けられたダイオードである。
電流センサ３２１〜３２６の例は、検査抵抗である。電流センサ３２１〜３２６が検査抵抗である場合、上アーム側に配置された第１，第３，第５の半導体スイッチング素子２１，２３，２５に対応する電流センサ３２１，３２３，３２５は、第１，第３，第５の半導体スイッチング素子２１，２３，２５とそれらに直列接続された第２，第４，第６の半導体スイッチング素子２２，２４，２６との間の中間ノードと、第１，第３，第５の半導体スイッチング素子２１，２３，２５のソース端子との間に直列に接続される。下アーム側に配置された第２，第４，第６の半導体スイッチング素子２２，２４，２６に対応する電流センサ３２２，３２４，３２６は、第２，第４，第６の半導体スイッチング素子２２，２４，２６のソース端子と、低電圧側入力端子ＴＮとの間に直列に接続される。なお、電流センサ３２１〜３２６の接続関係は、一例であり、第１〜第６の半導体スイッチング素子２１〜２６のソース端子から流れる電流を検知できるように接続されていればよい。例えば、第１〜第６の半導体スイッチング素子２１〜２６のソース端子から流れる電流を適宜分流して、検知してもよい。
上記監視部３０１〜３０６それぞれが有する温度センサ３１１〜３１６及び電流センサ３２１〜３２６のセンサ結果は、第１〜第６の制御回路１０１〜１０６に入力される。
第１〜第６の制御回路１０１〜１０６は、信号線路２０によって相互に接続されている。第１〜第６の制御回路１０１〜１０６は、いわゆるＩＣチップであり得る。図１に示すように、第１〜第６の制御回路１０１〜１０６は信号線路２０を介して並列に接続されている。すなわち、信号線路２０は、第１〜第６の制御回路１０１〜１０６を、いわゆるバス型接続している。
第１〜第６の制御回路１０１〜１０６の構成を説明するために、第１〜第６の制御回路１０１〜１０６を第ｉの制御回路１０ｉ（ｉは１〜６の何れか）と称す。第１〜第６の制御回路１０１〜１０６内の構成要素及び半導体モジュール１の構成要素のうち第１〜第６の制御回路１０１〜１０６それぞれに対応する構成要素等についても同様の表記を採用する。
第ｉの制御回路１０ｉは、駆動回路（駆動部）１１ｉと、保護制御回路（保護制御部）１２ｉと、入出力回路（入出力部）１３ｉと、を有する。
駆動回路１１ｉは、駆動信号ＤＳｉを受けて第ｉの半導体スイッチング素子２ｉのスイッチング制御を行う。駆動信号ＤＳｉの例は、ＰＷＭ信号である。
保護制御回路１２ｉは、監視部２０ｉからの信号（センサ信号）が第ｉの半導体スイッチング素子２ｉの異常状態を示す場合に、駆動回路１１ｉを制御して第ｉの半導体スイッチング素子２ｉのスイッチング制御を強制的に停止する保護動作を行う。異常状態とは、第ｉの半導体スイッチング素子２ｉの状態が安全動作領域から外れた状態である。異常状態の例は、温度センサ３１ｉの値が所定の値より高い場合（過熱状態）及び電流センサ３２ｉの値が所定の電流値以上の場合（過電流状態及び/又は短絡状態）を含む。第ｉの制御回路１０ｉに対応する第ｉの半導体スイッチング素子２ｉが異常状態か否かは、温度センサ３１ｉ及び電流センサ３２ｉといった監視部３０ｉからの信号を所定の値と比較することで判定され得る。保護制御回路１２ｉは、第ｉの半導体スイッチング素子２ｉの保護動作の有無を示す保護動作信号を、他の制御回路に入出力回路１３ｉ及び信号線路２０を介して伝達する。
保護動作信号は、電圧値の高低に応じた２値信号である。具体的には、電圧の高低のうち低電圧状態（Ｌｏｗレベル状態）が保護状態中である場合を示し、高電圧状態（Ｈｉレベル状態）が正常動作中であることを示す。よって、保護制御回路１２ｉは、保護動作中であることを示す保護動作信号としてＬｏｗレベル状態（Ｌｏｗレベル信号）を入出力回路１３ｉ及び信号線路２０を介して他の制御回路に伝達する。
保護制御回路１２ｉは、保護動作を行った後、すなわち、第ｉの半導体スイッチング素子２ｉのスイッチング制御を強制的に停止させた後に、監視部３０ｉからの信号（センサ信号）が異常状態を示す値から正常状態を示す値に変化した場合には、第ｉの半導体スイッチング素子２ｉのスイッチング制御を再開させる。この場合、保護制御回路１２ｉは、スイッチング制御を再開したことを示す保護動作信号を他の制御回路に、入出力回路１３ｉ及び信号線路２０を介して伝達する。具体的には、保護制御回路１２ｉは、Ｈｉレベル状態の保護動作信号を、他の制御回路に入出力回路１３ｉ及び信号線路２０を介して伝達する。
保護制御回路１２ｉが保護動作を行う場合の例として、第ｉの半導体スイッチング素子２ｉが異常状態である場合について説明した。しかしながら、第ｉの制御回路１０ｉ自体が異常状態である場合も保護制御回路１２ｉは保護動作を実施すると共に、保護動作中であることを示す保護動作信号（Ｌｏｗレベル信号）を出力する。同様に、第ｉの制御回路１０ｉ自体が異常状態から回復した場合、第ｉの制御回路１０ｉは、第ｉの半導体スイッチング素子２ｉのスイッチング制御を再開すると共に、保護動作中ではないことを示す保護動作信号（Ｈｉレベル信号）を、他の制御回路に入出力回路１３ｉ及び信号線路２０を介して伝達する。第ｉの制御回路１０ｉ自体の異常状態とは、例えば、第ｉの制御回路１０ｉ自体の駆動（動作）のために第ｉの制御回路１０ｉに供給される電圧が所定レベルより低下した場合である。
更に、保護制御回路１２ｉは、他の制御回路からの保護動作信号に応じて、第ｉの半導体スイッチング素子２ｉの保護動作及びスイッチング停止状態からのスイッチング制御の再開を制御する。
具体的には、信号線路２０及び入出力回路１３ｉを介して、保護制御回路１２ｉが、他の制御回路の何れかからＬｏｗレベル状態の保護動作信号を受信すると、保護制御回路１２ｉは、第ｉの半導体スイッチング素子２ｉのスイッチング制御を停止させる。一方、保護制御回路１２ｉが、他の制御回路の何れかから、Ｈｉレベル状態の保護動作信号を受信すると、第ｉの半導体スイッチング素子２ｉのスイッチング制御を再開させる。
入出力回路１３ｉは、信号線路２０に接続されており、第ｉの制御回路１０ｉの保護動作信号の入出力のための回路である。入出力回路１３ｉは、保護動作信号の入出力端子を含む。入出力回路１３ｉは、保護制御回路１２ｉから出力された保護動作信号を他の制御回路に信号線路２０を介して伝達する。入出力回路１３ｉは、他の制御回路から信号線路２０を介して伝達されてきた保護動作信号を受けて保護制御回路１２ｉに入力する。従って、入力回路１３１〜１３６と、信号線路２０とは、保護動作信号の信号伝達回路を構成する。入出力回路１３ｉは、２値信号としての電圧のＨｉレベル状態及びＬｏｗレベル状態を信号線路２０に出力するために、例えば、トランジスタを備えてもよい。
信号線路２０は、入出力回路１３１〜１３６をバス型接続している。具体的には、信号線路２０は、上アーム側に位置する第１の制御回路１０１５と下アーム側に位置する第２の制御回路１０２とを接続する第１の接続線路２１と、上アーム側に位置する第３の制御回路１０３と下アーム側に位置する第４の制御回路１０４とを接続する第２の接続線路２２と、上アーム側に位置する第５の制御回路１０５と下アーム側に位置する第６の制御回路１０６とを接続する第３の接続線路２３と、第１〜第３の接続線路２１〜２３を連結する第４の接続線路２４とを有する。第４の接続線路２４は、下アーム側に設けられる。
換言すれば、下アーム側に設けられた第４の接続線路２４を、主信号線路とみなした場合に、副信号線路を介して第１〜第６の制御回路１０１〜１０６の入出力回路１３１〜１３６が主信号線路に接続されている。これにより、第１〜第６の制御回路１０１〜１０６は信号線路２０を介して並列に接続されている。
第１〜第３の接続線路２１〜２３上において、第４の接続線路２４より上アーム側、すなわち、第１，３，５の制御回路１０１，１０３，１０５側にレベルシフト回路４０が設けられてもよい。レベルシフト回路４０は、上アーム側に位置する第１，３，５の制御回路１０１，１０３，１０５間のグランドレベルが違うこと、更に、上アーム側に位置する第１，３，５の制御回路１０１，１０３，１０５それぞれのグランドレベルと、下アーム側に第２，４，６の制御回路１０２，１０４，１０６のグランドレベルが違うことによる保護動作信号の信号レベルの調整を行う。第１，３，５の制御回路１０１のグランドレベルは、第１及び第２の半導体スイッチング素子２１，２２間の中間ノードの電圧レベルに対応する。第３の制御回路１０３のグランドレベルは第３及び第４の半導体スイッチング素子２３，２４間の中間ノードの電圧レベルに対応する。第５の制御回路１０５のグランドレベルは第５及び第６の半導体スイッチング素子２５，２６間の中間ノードの電圧レベルに対応する。第２，４，６の制御回路１０２，１０４，１０６のグランドレベルは、低電圧入力端子ＴＮの電圧レベルに対応する。レベルシフト回路４０は、入力回路１３１〜１３６及び信号線路２０と共に、信号伝達回路の一部を構成し得る。
一実施形態において、半導体モジュール１は、信号線路２０の一端、例えば、第４の接続線路３４の一端が接続され、外部回路からの信号が入出力される外部入出力端子ＴＩＯを有してもよい。
半導体モジュール１の動作の一例について説明する。まず、第１〜第６の半導体スイッチング素子２１〜２６を制御可能な状態の場合について説明する。第１〜第６の半導体スイッチング素子２１〜２６を制御可能な状態とは、第１〜第６の半導体スイッチング素子２１〜２６が正常状態であり且つ第１〜第６の制御回路１０１〜１０６も正常状態である場合である。
第１〜第６の制御回路１０１〜１０６が、第１〜第６の制御回路１０１〜１０６それぞれに、外部回路から入力されるＰＷＭ信号である駆動信号ＤＳ１〜ＤＳ６によって、例えば、第１〜第６の半導体スイッチング素子２１〜２６のスイッチングを制御する。この際、例えば、第１及び第２の半導体スイッチング素子２１，２２の組みでは、一方がオン状態のとき他方がオフ状態になるように第１及び第２の半導体スイッチング素子２１，２２を動作させる。同様の動作を、第１及び第２の半導体スイッチング素子２１，２２の組みと、第３及び第４の半導体スイッチング素子２３，２４の組みと、第５及び第６の半導体スイッチング素子２５，２６の組みとで、出力する三相交流電力の１／３周期ずつずらして行うことで、半導体モジュール１は、高電圧側入力端子ＴＰと低電圧側入力端子ＴＮとの間に入力される直流電力を変換して第１〜第３の出力端子ＴＵ〜ＴＷの間に三相交流電力を生成する。
次に、第１〜第６の半導体スイッチング素子２１〜２６の制御停止状態の場合の半導体モジュール１の動作について説明する。第１〜第６の半導体スイッチング素子２１〜２６の制御停止状態の場合とは、第１〜第６の半導体スイッチング素子２１〜２６が異常状態になった場合及び/又は第１〜第６の制御回路１０１〜１０６に供給される電圧が所定レベルより低下した場合等といった第１〜第６の制御回路１０１〜１０６自体が異常状態である場合である。ここでは、第１〜第６の半導体スイッチング素子２１〜２６が異常状態になった場合について主に説明する。
第ｉの制御回路１０ｉは、対応する第ｉの半導体スイッチング素子２ｉに異常が生じたら、保護動作として、第ｉの半導体スイッチング素子２ｉのスイッチング制御を停止すると共に、Ｌｏｗレベル状態の保護動作信号を、信号線路２０を介してバス型接続された他の制御回路に伝達する。Ｌｏｗレベル状態の保護動作信号を受けた第ｍの制御回路（ｍは、ｉ以外の１〜６の数）の保護制御回路１２ｍは、対応する第ｍの半導体スイッチング素子２ｍのスイッチング制御を停止させる。
逆に、第ｉの制御回路１０ｉに対応する第ｉの半導体スイッチング素子２ｉの異常状態が解消した場合には、第ｉの制御回路１０ｉは、第ｉの半導体スイッチング素子２ｉのスイッチング制御を再開させると共に、Ｈｉレベル状態の保護動作信号を、信号線路２０を介してバス型接続された他の制御回路に伝達する。Ｈｉレベル状態の保護動作信号を受けた第ｍの制御回路（ｍは、ｉ以外の１〜６の数）の保護制御回路１２ｍは、対応する第ｍの半導体スイッチング素子２ｍのスイッチング制御を再開させる。
従って、半導体モジュール１では、第１〜第６の半導体スイッチング素子２１〜２６の何れか一つに異常状態が生じたら、半導体モジュール１内に配置された第１〜第６の制御回路１０１〜１０６が互いに連携して第１〜第６の半導体スイッチング素子２１〜２６全てを強制的にオフ状態にし得る。一方、第１〜第６の半導体スイッチング素子２１〜２６の何れかに生じていた異常状態が解消したら、第１〜第６の半導体スイッチング素子２１〜２６のスイッチング制御が再開され得る。
ここでは、第１〜第６の半導体スイッチング素子２１〜２６の制御停止状態の場合のうち第１〜第６の半導体スイッチング素子２１〜２６が異常状態になった場合について説明したが、第１〜第６の制御回路１０１〜１０６が異常状態である場合についての保護動作及び回復動作も同様である。
このように、第１〜第６の制御回路１０１〜１０６が互いに連携して第１〜第６の半導体スイッチング素子２１〜２６の保護動作を実施するので、半導体モジュール１のユーザは、第１〜第６の制御回路１０１〜１０６に保護動作を実施せしめるための外部回路及び所定のプログラムなどを別途準備する必要がない。そのため、第１〜第６の半導体スイッチング素子２１〜２６を容易に保護可能である。
更に、半導体モジュール１内に、互いに連携して第１〜第６の半導体スイッチング素子２１〜２６の保護動作を実施可能な第１〜第６の制御回路１０１〜１０６を備えていることにより、半導体モジュール１の特性、具体的には、第１〜第６の半導体スイッチング素子２１〜２６の特性に応じたより適切な保護動作が可能である。その結果、第１〜第６の半導体スイッチング素子２１〜２６をより確実に保護できるので、半導体モジュール１の安全性が向上する。更に、外部回路を介して、第１〜第６の制御回路１０１〜１０６間に保護動作信号が伝達しないので、保護動作時における第１〜第６の制御回路１０１〜１０６がより早く連携可能である。その結果、全ての第１〜第６の半導体スイッチング素子２１〜２６の保護動作が開始されるまでの時間を短縮し得る。
保護動作信号が電圧の高低による２値信号である形態では、入出力回路１３１〜１３６の構成は容易である。更に、その２値信号において、低電圧状態（Ｌｏレベル状態）が保護状態を示し、高電圧状態（Ｈｉレベル状態）が保護状態ではないことを示す形態では、信号線路２０と、それによりバス型接続された入出力回路１３１〜１３６とから構成される信号伝達回路において、いわゆるワイヤードＯＲの構成を容易に採用し得る。
この場合、例えば、第１〜第６の半導体スイッチング素子２１〜２６を正常にスイッチングさせる場合を定常状態とする。その定常状態では、レベルシフト回路４０及び信号経路２０を利用して入出力回路１３１〜１３６の電圧状態をＨｉレベル状態にセットし、入出力回路１３ｉの電圧状態が、第ｉの半導体スイッチング素子２ｉの保護動作の実施によりＬｏｗレベル状態に降下した場合、他の入出回路の電圧もそれに伴って電圧降下するように、信号伝達回路を構成すればよい。このような構成では、入出力回路１３ｉの保護動作信号が他の入出力回路に伝達されることになるので、第ｉの半導体スイッチング素子２ｉに対して保護動作が実施されると、他の半導体スイッチング素子についても保護動作が実施され得る。入出力回路１３ｉの電圧降下に牽引されて他の入出力回路の電圧降下が生じる構成では、入出力回路１３ｉの電圧をＨｉレベルに戻せば、他の入出力回路の電圧もそれに伴いＨｉレベル状態に戻り得る。すなわち、保護動作が終了すると、定常状態に戻るので、第１〜第６の半導体スイッチング素子２１〜２６のスイッチング制御が再開され得る。このような構成は、例えば、入出力回路１３１〜１３６にトランジスタを利用することで実現され得る。
ワイヤードＯＲを採用する形態では、信号線路２０と入出力回路１３１〜１３６とを含む信号伝達回路の構成を簡略化し得る。低電圧状態（Ｌｏｗレベル状態）に電圧を調整する方が容易であることから、２値信号では、例示したように、電圧状態（Ｌｏｗレベル状態）が保護動作中であることを示すことが好ましい。
信号線路２０が、半導体モジュール１が有する外部入出力端子ＴＩＯに接続されている形態では、例えば、緊急停止ボタンの押し下げ等のような半導体モジュール１外部の要因による半導体モジュール１の動作停止機能を容易に実現し得る。また、外部入出力端子ＴＩＯから保護動作信号を外部に出力することで、半導体モジュール１外部で半導体モジュール１の状態を容易に把握し得る。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で種々の変更が可能である。半導体モジュール１は、第１〜第６の半導体スイッチング素子２１〜２６を有する場合に限定されず、２つ以上の半導体スイッチング素子を有していればよい。例えば、第５及び第６の半導体スイッチング素子２５，２６を有さない形態でもよい。この場合、半導体モジュール１は、単相フルブリッジ型のインバータとして機能する。
保護動作信号では、高電圧レベル（Ｈｉレベル）が保護動作中を示し、低電圧レベル（Ｌｏｗレベル状態）が正常動作中であることを示してもよい。ただし、低電圧レベル（Ｌｏｗレベル状態）が保護動作中を示す方が、第１〜第６の制御回路１０１〜１０６を駆動するための電圧の低下などの異常状態でも自動的に保護動作状態に変わるので、半導体モジュール１の安全性がより向上する。
図１に例示した半導体スイッチング素子の接続形態は、一例であり、半導体スイッチング素子の構成に応じて適宜変更され得る。
例示した種々の実施形態などに含まれる構成要素及び変形形態は、適宜、相互に組み合わされてもよい。
１…半導体モジュール、２１〜２６…半導体スイッチング素子、１０１〜１０６…制御回路、１３１〜１３６…入出力回路、２０…信号線路、２１…第１の接続線路（第１の経路）、２２…第２の接続線路（第２の経路）、２３…第３の接続線路（第４の経路）、２４…第４の接続線路（第３の経路）、４０…レベルシフト回路、ＴＩＯ…外部入出力端子、ＴＮ…低電圧側入力端子、ＴＰ…高電圧側入力端子、ＴＵ…第１の出力端子、ＴＶ…第２の出力端子、ＴＷ…第３の出力端子。

Claims (6)

  1. 複数の半導体スイッチング素子と、
    前記複数の半導体スイッチング素子それぞれに対して設けられており、対応する半導体スイッチング素子のスイッチングを制御すると共に、対応する半導体スイッチング素子の制御停止状態となった場合、対応する半導体スイッチング素子のスイッチングを停止する保護動作を行う複数の制御回路と、
    前記複数の制御回路を相互に接続しており、前記複数の制御回路それぞれに対応する半導体スイッチング素子に対する保護動作の有無を示す保護動作信号を前記複数の制御回路間で相互に伝達する信号路と、
    を備え、
    前記複数の制御回路のうち前記信号路を介して前記保護動作信号を受信した制御回路は、受信した前記保護動作信号が、他の制御回路が保護動作中であることを示す場合、前記保護動作信号を受けた制御回路に対応する半導体スイッチング素子のスイッチングを停止する、
    半導体モジュール。
  2. 前記複数の制御回路それぞれは、前記保護動作信号を前記信号路に出力すると共に、前記信号路を介して伝達されてきた前記保護動作信号を受け付ける入出力回路を備え、
    前記信号路は、前記複数の制御回路が有する前記入出力回路をバス型に接続する、
    請求項１記載の半導体モジュール。
  3. 複数の半導体スイッチング素子は、
    高電圧側入力端子と低電圧側入力端子との間に順に直列に接続されており、中間ノードが第１の出力端子に接続されている第１及び第２の半導体スイッチング素子と、
    前記高電圧側入力端子と前記低電圧側入力端子との間に順に直列に接続されており、中間ノードが第２の出力端子に接続されている第３及び第４の半導体スイッチング素子と、
    を含み、
    前記信号路は、前記第１及び第２の半導体スイッチング素子それぞれに対応する前記制御回路間を接続する第１の経路と、前記第３及び第４の半導体スイッチング素子それぞれに対応する前記制御回路間を接続する第２の経路と、前記第３及び第４の半導体スイッチング素子それぞれに対応する前記制御回路側において前記第１及び第２の経路を接続する第３の経路とを有し、
    前記第１及び第２の経路上において、前記第３の経路より前記第１及び第３の半導体スイッチング素子に対応する前記制御回路側にそれぞれレベルシフト回路が設けられている、
    請求項１又は２記載の半導体モジュール。
  4. 複数の半導体スイッチング素子は、
    高電圧側入力端子と低電圧側入力端子との間に順に直列に接続されており、中間ノードが第３の出力端子に接続されている第５及び第６の半導体スイッチング素子を更に含み、
    前記信号路は、前記第５及び第６の半導体スイッチング素子それぞれに対応する前記制御回路間を接続する第４の経路を更に有し、
    前記第３の経路は、前記第２，第４及び第６の半導体スイッチング素子それぞれに対応する前記制御回路側において前記第１，第２及び第４の経路を接続し、
    前記第４の経路上において、前記第３の経路より前記第５の半導体スイッチング素子に対応する前記制御回路側にレベルシフト回路が設けられている、
    請求項３記載の半導体モジュール。
  5. 前記保護動作信号が電圧の高低に基づいた２値信号であり、
    前記２値信号のうち電圧のより小さい信号が保護動作中であることを示す、
    請求項１〜４の何れか一項記載の半導体モジュール。
  6. 前記信号路の一端に接続される外部入出力端子を更に備える、請求項１〜５の何れか一項記載の半導体モジュール。
JP2012179764A 2012-08-14 2012-08-14 半導体モジュール Pending JP2014038918A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012179764A JP2014038918A (ja) 2012-08-14 2012-08-14 半導体モジュール
PCT/JP2013/068146 WO2014027524A1 (ja) 2012-08-14 2013-07-02 半導体モジュール
US13/954,521 US20140049870A1 (en) 2012-08-14 2013-07-30 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012179764A JP2014038918A (ja) 2012-08-14 2012-08-14 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2014038918A true JP2014038918A (ja) 2014-02-27

Family

ID=50099878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012179764A Pending JP2014038918A (ja) 2012-08-14 2012-08-14 半導体モジュール

Country Status (3)

Country Link
US (1) US20140049870A1 (ja)
JP (1) JP2014038918A (ja)
WO (1) WO2014027524A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7472663B2 (ja) * 2020-06-05 2024-04-23 富士電機株式会社 電力変換装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185295A (ja) * 2000-12-12 2002-06-28 Mitsubishi Electric Corp 半導体装置
JP2009089557A (ja) * 2007-10-02 2009-04-23 Fuji Electric Systems Co Ltd ゲート駆動回路
JP4992876B2 (ja) * 2008-09-30 2012-08-08 三菱電機株式会社 インバータ装置

Also Published As

Publication number Publication date
US20140049870A1 (en) 2014-02-20
WO2014027524A1 (ja) 2014-02-20

Similar Documents

Publication Publication Date Title
EP2426803B1 (en) Protection circuit for a power conversion apparatus
JP5333756B2 (ja) インバータ装置
JP5983274B2 (ja) 半導体スイッチ素子の故障検知回路を有したゲート駆動回路
US10003273B2 (en) Power conversion device
JP6075024B2 (ja) マルチレベルインバータ
JP5700062B2 (ja) 電力変換システム
CN103797714A (zh) 栅极控制电路、功率模块和相关联的方法
US20180323697A1 (en) Electronic apparatus and system and method for controlling series connected switch modules
JP2010098820A (ja) 電力変換装置
JP2015115977A (ja) 電力変換装置
JPH09129821A (ja) 半導体パワーモジュールおよび複合パワーモジュール
JP6260710B2 (ja) 半導体モジュール
JP2004129378A (ja) 電力用半導体素子のゲート駆動回路
WO2013145792A1 (ja) 電力変換装置
JP2020096436A (ja) インテリジェントパワーモジュール
EP2690769A1 (en) Power supply circuit
WO2014027524A1 (ja) 半導体モジュール
KR101314307B1 (ko) 직렬 접속된 디바이스들을 위한 션트 보호 모듈 및 방법
JP3754037B2 (ja) 半導体パワーモジュールおよび複合パワーモジュール
KR102485425B1 (ko) 파워 디바이스 제어 시스템
JP5268294B2 (ja) チョッパ回路の故障検出装置
JP2007006580A (ja) 電力変換装置
JP6492745B2 (ja) 無停電電源装置
US10243501B2 (en) Inverter control device
KR101364993B1 (ko) 직류 모터의 안전제어 회로