JP5268294B2 - チョッパ回路の故障検出装置 - Google Patents
チョッパ回路の故障検出装置 Download PDFInfo
- Publication number
- JP5268294B2 JP5268294B2 JP2007168745A JP2007168745A JP5268294B2 JP 5268294 B2 JP5268294 B2 JP 5268294B2 JP 2007168745 A JP2007168745 A JP 2007168745A JP 2007168745 A JP2007168745 A JP 2007168745A JP 5268294 B2 JP5268294 B2 JP 5268294B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- elements
- parallel
- circuit
- semiconductor switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 238000006243 chemical reaction Methods 0.000 claims abstract description 5
- 230000003287 optical effect Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Power Conversion In General (AREA)
Description
本発明は、半導体スイッチング素子で構成されたチョッパ回路を備えた電力変換装置に係り、そのチョッパ回路の故障を検出する装置に関するものである。
半導体スイッチング素子、例えばＩＧＢＴ素子のような電圧駆動型自己消弧素子を用いて構成される電力変換装置の従来の故障検出方法としては、例えばゲート駆動回路から半導体スイッチング素子に与えるゲート信号と該素子の状態をゲート駆動回路にフィードバックするフィードバック信号を比較して、両者が一致しない時に異常と判別する不一致検出装置があった（特許文献１）。
しかしながら従来の不一致検出回路を用いた故障検出装置では、ＩＧＢＴ素子およびゲート駆動回路が１つ、即ち１並列構成となっている場合について故障検出が可能であるが、複数のＩＧＢＴ素子が主回路で並列構成となっている場合については、フィードバック信号を受けるゲート駆動回路も複数必要となり、結果的に電力変換装置が大型化してしまう問題があった。
特開平１１−３５６０３５
本発明は上記の問題点を改善し、１つのゲート駆動回路によって駆動する半導体スイッチング素子を並列接続した素子のうち少なくとも１つの素子に故障が発生した時においても、素子の故障を検出し適切な保護動作を行うことによって、並列素子間の電流バランスが崩れて故障素子あるいは他の健全な素子に過大な電流が流れて、なだれ的に故障が発生し、被害が拡大するのを防止したチョッパ回路の故障検出装置を提供するものである。
本発明の請求項１記載のチョッパ回路の故障検出装置は、電力変換装置の主回路に接続され、複数の半導体スイッチング素子を並列接続して構成されたチョッパ回路において、前記半導体スイッチング素子のオン・オフを制御するゲート信号を発生する１個のゲート制御手段と、このゲート制御手段から、前記ゲート信号を並列接続した全ての前記半導体スイッチング素子に同時に与えるゲート駆動手段と、並列接続した全ての前記半導体スイッチング素子のオン・オフ状態を、ゲート−エミッタ間電圧の大きさと基準電圧を比較し、前記ゲート−エミッタ間電圧の大きさが基準電圧より大きいときにオン状態と判別し、それ以外の時はオフ状態と判別する比較手段と、ゲートオン信号が並列接続した前記半導体スイッチング素子全てに与えられた時、前記複数の素子が全てオン状態の時は前記比較手段よりフィードバック信号が出力されることで正常と判別し、前記複数の素子のうち少なくとも１つがオン状態でない時にはフィードバック信号が出力されないことで故障と判別する第１の故障判別手段を備え、更に主回路に複数の並列接続した半導体スイッチング素子のコレクタ−エミッタ間電圧を検出する電圧検出手段を設け、ゲートオフ信号が並列接続した前記半導体スイッチング素子全てに与えられた時、前記複数の素子が全てオフ状態の時は前記電圧検出回路に電位差が発生することで正常と判別し、前記複数の素子のうち少なくとも１つがオフ状態でない時には前記電圧検出回路の電位差がゼロもしくはこれに近い値を示すことで故障と判別する第２の故障判別手段とを備えたことを特徴とするものである。
本発明の請求項２記載のチョッパ回路の故障検出装置は、請求項１において、半導体スイッチング素子がＩＧＢＴ素子またはＧＴＯ素子で形成されていることを特徴とするものである。
本発明に係る請求項１記載のチョッパ回路の故障検出装置によれば、直列リアクトルに蓄積された直流電流のエネルギーを保持するモードにおいて、並列構成の半導体スイッチング素子に１個のゲート制御手段から同時にオンゲート信号を与えた場合、１つのゲート駆動回路で駆動する並列素子のうち少なくとも１つの素子に故障が発生した時に、第１の故障判別手段で、そのフィードバック信号を比較して素子の故障を検出し、適切な保護動作を行うことによって、並列素子間の電流バランスが崩れて故障素子あるいは他の健全な素子に過大な電流が流れてなだれ的に故障が発生し、被害が拡大するのを防止できる。
更に、直列リアクトルに蓄積された直流電流のエネルギーを負荷に出力するモードにおいて、並列構成の半導体スイッチング素子に１個のゲート制御手段からオフゲート信号を同時に与えた場合、１つのゲート駆動回路で駆動する並列素子のうち少なくとも１つの素子に故障が発生した時に、第２の故障判別手段で、該半導体スイッチング素子のコレクタ−エミッタ間と並列に接続された電圧検出回路の電圧値を監視して素子の故障を検出し、適切な保護動作を行うことによって、故障素子に過大な電流が流れて開放故障あるいは破損し、被害が拡大するのを防止できる。
また請求項２記載のチョッパ回路の故障検出装置によれば、半導体スイッチング素子がＩＧＢＴ素子またはＧＴＯ素子で形成されているので、信頼性を向上させることができる。
以下本発明の実施の一形態を図１を参照して詳細に説明する。図１は半導体スイッチング素子にＩＧＢＴ素子を用い、直流電圧源に直列リアクトルを接続したチョッパ構成である。
図１において、１は直流電源、２は直列リアクトル、３はチョッパ回路、４はチョッパ回路３の直流出力端子間に接続された直流コンデンサ、５はチョッパ回路３の直流出力端子間に接続された直流負荷、８は直列リアクトル２と直流負荷５との間に接続されたダイオード、１１〜１４は直列リアクトル２に直流電流のエネルギーを蓄積するモードでは閉路スイッチとして動作し、その直列リアクトル２に蓄積された直流電流のエネルギーを出力するモードではチョッパとして動作する並列接続した半導体スイッチング素子のＩＧＢＴ素子で、この素子１１〜１４と前記ダイオード８でチョッパ回路３が構成されている。
前記ＩＧＢＴ素子１１〜１４のコレクタ−エミッタ間と並列に電圧検出回路１５が接続され、更にここに第２の故障判別部１８が接続されている。またＩＧＢＴ素子１１〜１４にゲート信号を与える１個のゲート制御手段となるゲート制御部２０と、ゲート駆動手段となるゲート駆動回路３０が設けられている。
前記ゲート制御部２０は、ゲート信号生成回路２５と、これに接続された発光器２１と、前記ゲート信号生成回路２５からのゲート信号とゲート駆動回路３０からの信号を受ける受光器２２との間に第１の故障判別部２６が設けられている。
また前記ゲート制御部２０の発光器２１と、ゲート駆動回路３０の受光器３１との間、およびゲート駆動回路３０の発光器３２とゲート制御部２０の受光器２２との間には、信号伝達の電気的な絶縁のため光伝送ケーブル２３、２４で接続されている。
また前記ゲート駆動回路３０は、受光器３１にゲートパルス増幅回路３３が接続され、これはゲート抵抗３４〜３７を介して、ゲート駆動信号出力端子ＧおよびＥに接続されている。ここから出力されたゲート駆動信号は電気ケーブル５１〜５４を介してチョッパ回路３のＩＧＢＴ素子１１〜１４のゲート端子Ｇおよびエミッタ端子Ｅに接続されている。
またゲート駆動回路３０には比較回路４５が設けられ、この比較回路４５にはしきい値電圧設定値４２と、ゲート信号出力端子Ｇ−Ｅとの間に比較器３８〜４１が接続されている。この比較器３８〜４１は、ゲート信号出力端子Ｇ−Ｅ間電圧と、しきい値電圧とを比較してＧ−Ｅ間電圧が高い場合は“１”を出力し、低い場合は“０”を出力するようになっている。更にこの比較器３８〜４１は、ＡＮＤゲート４３を介して前記発光器３２に接続されている。
次に上記構成のチョッパ回路の故障検出装置の動作について説明する。図１におけるループ１６は、直列リアクトル２に蓄積された直流電流のエネルギーを保持するモードにおける電流経路を示しており、並列構成のＩＧＢＴ素子１１〜１４がオン状態である時には並列素子間で電流が均等にバランスされているものとする。
ゲート制御部２０では、ゲート信号生成回路２５でオンゲート信号が生成され、これが発光器２１で光信号に変換されて発光し、光伝送ケーブル２３を介してゲート駆動回路３０の受光器３１で再び電気信号に変換される。この信号はゲートパルス増幅回路３３により増幅され、ゲート信号出力端子Ｇ−Ｅからチョッパ回路３の各ＩＧＢＴ素子１１〜１４へ同時にオンゲート電圧が印加される。
この時、ゲート駆動回路３０のゲート信号出力端子Ｇ−Ｅ間には、ＩＧＢＴ素子１１〜１４をオンするために必要なしきい値電圧以上のオンゲート電圧が加えられているが、比較器３８〜４１でＧ−Ｅ間電圧としきい値電圧設定値４２からのしきい値電圧とを比較してＧ−Ｅ間電圧が高い場合は、各比較器３８〜４１はそれぞれ“１”を出力し、これらはＡＮＤゲート４３に送られ、ＡＮＤゲート４３からは出力は“１”が出力されて、発光器３２を発光させる。この光信号は、光伝送ケーブル２４を介してゲート制御部２０の受光器２２に送られて、ここで電気信号に変換され、フィードバック信号として受信する。
その結果、ゲート制御部２０の第１の故障判別部２６では、オンゲート指令信号を与えた結果として各ＩＧＢＴ素子１１〜１４がオン状態であるフィードバック信号を受信することになり、この状態を正常と判別する。
通常ＩＧＢＴ素子１１〜１４のゲート−エミッタ間は正常状態の場合、高インピーダンス状態を維持しているが、短絡故障等の故障が発生した状態で、並列素子の各ＩＧＢＴ素子１１〜１４へ同時にオンゲート指令を与えた場合、ゲート−エミッタ間は短絡あるいは数オーム程度までインピーダンスが低下し、ゲート抵抗３４〜３７による電圧降下が大きくなり、正常のオンゲート電圧を印加することができなくなる。
このような故障状態がＩＧＢＴ素子１１〜１４のうち少なくとも１つで発生した場合は、ゲート駆動信号出力端子Ｇ−Ｅ間電圧がしきい値電圧設定値４２に比べて低くなるため、該比較器３８〜４１の少なくとも１つは“０”を出力し、ＡＮＤゲート４３からは“０”が出力される。
その結果、ゲート制御部２０の第１の故障判別部２６では、オンゲート信号を与えたにも関わらずＩＧＢＴ素子１１〜１４の何れか少なくとも１つがオン状態でない出力信号“０”を受信し、ＩＧＢＴ素子１１〜１４の何れか少なくとも１つが故障と判別することができる。このように故障と判別された場合、全てのＩＧＢＴ素子１１〜１４にオフ信号を出して、チョッパ回路を停止させ、直列リアクトル２に蓄積されたエネルギーを抵抗で消費させるなどの適切な保護動作を行う。
このように、直列リアクトル２に蓄積された直流電流のエネルギーを保持するモードにおいて、並列構成のＩＧＢＴ素子１１〜１４にオンゲート信号を与えた場合、１つのゲート駆動回路で駆動する並列素子のうち少なくとも１つの素子に故障が発生した時に、そのフィードバック信号を比較して素子の故障を検出し、適切な保護動作を行うことによって、並列素子間の電流バランスが崩れて故障素子あるいは他の健全な素子に過大な電流が流れて、なだれ的に故障が発生し被害が拡大することを防止できる。
また図１におけるループ１７は、直列リアクトル２に蓄積された直流電流のエネルギーを負荷に出力するモードにおける電流経路を示しており、並列構成のＩＧＢＴ素子１１〜１４はオンとオフを繰り返すチョッパとして動作するものである。
ゲート制御部２０のゲート信号生成回路２５でオンゲート信号またはオフゲート信号が生成され、これが発光器２１で光信号に変換されて発光し、光伝送ケーブル２３を介してゲート駆動回路３０の受光器３１で再び電気信号に変換される。この信号はゲートパルス増幅回路３３により増幅され、ゲート信号出力端子Ｇ−Ｅからチョッパ回路３の各ＩＧＢＴ素子１１〜１４へ同時にオンゲート電圧またはオフゲート電圧が印加される。
ＩＧＢＴ素子１１〜１４はオン状態とオフ状態を繰り返すが、ＩＧＢＴ素子１１〜１４にオフゲート信号を与えた場合に、このコレクタ−エミッタ間と並列に接続した電圧検出回路１５で、ゲート制御部２０よりオフゲート指令を与えたにも関わらず該電圧検出回路１５の電圧値がゼロあるいはこれに近い値を示すならば、該ＩＧＢＴ素子のうち少なくとも１つの素子が短絡故障を発生している状態であり、これを第２の故障判別部１８でオフ状態にならない故障と判別して、適切な保護動作を行う。
このように、直列リアクトル２に蓄積された直流電流のエネルギーを負荷に出力するモードにおいて、並列構成のＩＧＢＴ素子１１〜１４にオフゲート信号を与えた場合、１つのゲート駆動回路で駆動する並列素子のうち少なくとも１つの素子に故障が発生した時に、該ＩＧＢＴ素子１１〜１４のコレクタ−エミッタ間と並列に接続された電圧検出回路１５の電圧値を監視して、素子の故障を検出し、適切な保護動作を行うことによって、故障素子に過大な電流が流れて開放故障あるいは破損に至る恐れを防止して、被害の拡大を防止することができる。
１ 直流電源
２ 直列リアクトル
３ チョッパ回路
４ 直流コンデンサ
５ 直流負荷
８ ダイオード
１１〜１４ ＩＧＢＴ素子
１５ 電圧検出回路
１６ 電流経路を示すループ
１７ 電流経路を示すループ
１８ 第２の故障判別部
２０ ゲート制御部
２１ 発光器
２２ 受光器
２３ 光伝送ケーブル
２４ 光伝送ケーブル
２５ ゲート信号生成回路
２６ 第１の故障判別部
３０ ゲート駆動回路
３１ 受光器
３２ 発光器
３３ ゲートパルス増幅回路
３４〜３７ ゲート抵抗
３８〜４１ 比較器
４２ しきい値電圧設定値
４３ ＡＮＤゲート
４５ 比較回路
５１〜５４ 電気ケーブル
２ 直列リアクトル
３ チョッパ回路
４ 直流コンデンサ
５ 直流負荷
８ ダイオード
１１〜１４ ＩＧＢＴ素子
１５ 電圧検出回路
１６ 電流経路を示すループ
１７ 電流経路を示すループ
１８ 第２の故障判別部
２０ ゲート制御部
２１ 発光器
２２ 受光器
２３ 光伝送ケーブル
２４ 光伝送ケーブル
２５ ゲート信号生成回路
２６ 第１の故障判別部
３０ ゲート駆動回路
３１ 受光器
３２ 発光器
３３ ゲートパルス増幅回路
３４〜３７ ゲート抵抗
３８〜４１ 比較器
４２ しきい値電圧設定値
４３ ＡＮＤゲート
４５ 比較回路
５１〜５４ 電気ケーブル
Claims (2)
- 電力変換装置の主回路に接続され、複数の半導体スイッチング素子を並列接続して構成されたチョッパ回路において、前記半導体スイッチング素子のオン・オフを制御するゲート信号を発生する１個のゲート制御手段と、このゲート制御手段から、前記ゲート信号を並列接続した全ての前記半導体スイッチング素子に同時に与えるゲート駆動手段と、並列接続した全ての前記半導体スイッチング素子のオン・オフ状態を、ゲート−エミッタ間電圧の大きさと基準電圧を比較し、前記ゲート−エミッタ間電圧の大きさが基準電圧より大きいときにオン状態と判別し、それ以外の時はオフ状態と判別する比較手段と、ゲートオン信号が並列接続した前記半導体スイッチング素子全てに与えられた時、前記複数の素子が全てオン状態の時は前記比較手段よりフィードバック信号が出力されることで正常と判別し、前記複数の素子のうち少なくとも１つがオン状態でない時にはフィードバック信号が出力されないことで故障と判別する第１の故障判別手段を備え、更に主回路に複数の並列接続した半導体スイッチング素子のコレクタ−エミッタ間電圧を検出する電圧検出手段を設け、ゲートオフ信号が並列接続した前記半導体スイッチング素子全てに与えられた時、前記複数の素子が全てオフ状態の時は前記電圧検出回路に電位差が発生することで正常と判別し、前記複数の素子のうち少なくとも１つがオフ状態でない時には前記電圧検出回路の電位差がゼロもしくはこれに近い値を示すことで故障と判別する第２の故障判別手段とを備えたことを特徴とするチョッパ回路の故障検出装置。
- 半導体スイッチング素子がＩＧＢＴ素子またはＧＴＯ素子で形成されていることを特徴とする請求項１記載のチョッパ回路の故障検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007168745A JP5268294B2 (ja) | 2007-06-27 | 2007-06-27 | チョッパ回路の故障検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007168745A JP5268294B2 (ja) | 2007-06-27 | 2007-06-27 | チョッパ回路の故障検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009011043A JP2009011043A (ja) | 2009-01-15 |
| JP5268294B2 true JP5268294B2 (ja) | 2013-08-21 |
Family
ID=40325557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007168745A Active JP5268294B2 (ja) | 2007-06-27 | 2007-06-27 | チョッパ回路の故障検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5268294B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10840903B2 (en) | 2018-09-14 | 2020-11-17 | Kabushiki Kaisha Toshiba | Semiconductor module |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5637037B2 (ja) * | 2011-03-28 | 2014-12-10 | 船井電機株式会社 | 点灯制御回路、及び、表示装置 |
| CN107181396B (zh) * | 2017-05-05 | 2019-06-18 | 北京精密机电控制设备研究所 | 一种并联mos管均流及短路保护电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH104673A (ja) * | 1996-06-13 | 1998-01-06 | Mitsubishi Electric Corp | 電力変換装置 |
-
2007
- 2007-06-27 JP JP2007168745A patent/JP5268294B2/ja active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10840903B2 (en) | 2018-09-14 | 2020-11-17 | Kabushiki Kaisha Toshiba | Semiconductor module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009011043A (ja) | 2009-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11075623B2 (en) | Method for controlling a direct current switch, direct current switch, and DC voltage system | |
| US7583109B2 (en) | Apparatus and methods for monitoring parallel-connected power switching devices responsive to drive circuit parameters | |
| KR101521105B1 (ko) | 모듈 다중 레벨 컨버터의 서브 모듈 고장 검출 방법 | |
| KR102091693B1 (ko) | 고체 펄스 변조기의 보호회로, 발진 보상회로 및 전원 공급회로 | |
| US8848322B2 (en) | Gate control circuit, power module and associated method | |
| JP2007259533A (ja) | 半導体素子の保護回路 | |
| KR200409218Y1 (ko) | 인버터 | |
| US9103888B2 (en) | Protection circuit and gate driving circuit for semiconductor switching device | |
| CN105743475B (zh) | 负载驱动电路 | |
| JP2007202238A (ja) | 絶縁ゲート形パワー半導体素子の故障検出装置 | |
| JP2014073036A (ja) | 電源装置および電源装置の異常判定方法 | |
| CN112886541B (zh) | 一种变换器及igbt门极驱动的保护电路和方法 | |
| JP5268294B2 (ja) | チョッパ回路の故障検出装置 | |
| US10931191B2 (en) | Half bridge circuit driver chip with protection circuit and protection method thereof | |
| KR101314307B1 (ko) | 직렬 접속된 디바이스들을 위한 션트 보호 모듈 및 방법 | |
| KR20160122921A (ko) | 인버터의 구동을 위한 게이트 드라이버 | |
| JP2019515631A5 (ja) | 故障電流リミッタ及び故障電流リミッタの方法 | |
| US20100219759A1 (en) | Short-circuit detection method and related circuit | |
| JP2019121445A (ja) | ショート判定装置、及び、光照射装置 | |
| JP2008154372A (ja) | パワーデバイス短絡検出回路 | |
| JP6622405B2 (ja) | インバータ駆動装置 | |
| KR102112105B1 (ko) | 전력변환장치 및 이의 과전류 보호방법 | |
| JP2006042563A (ja) | 電力スイッチング回路、電力変換装置、開放故障検出方法及びモジュール型半導体スイッチング素子の駆動方法 | |
| CN220207801U (zh) | 一种旁路接触器故障检测装置 | |
| KR101364993B1 (ko) | 직류 모터의 안전제어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120910 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130507 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5268294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |