JPH104673A - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JPH104673A JPH104673A JP15237596A JP15237596A JPH104673A JP H104673 A JPH104673 A JP H104673A JP 15237596 A JP15237596 A JP 15237596A JP 15237596 A JP15237596 A JP 15237596A JP H104673 A JPH104673 A JP H104673A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- switching element
- power converter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 並列接続されるスイッチング素子ユニットの
出力電流のバランスをとるため相間リアクトルが必要と
なり、この相間リアクトルのスペースを確保するため装
置が大型化するとともに、価格も増大する。 【解決手段】 第1のダイオードと可変抵抗11、1
2、第2のダイオードと可変抵抗13、14、コンデン
サ15、およびコンパレータ16からなる遅延時間調整
回路1a、1bをそれぞれドライブ回路2a、2bの前
段に挿入して、制御信号の立上り時および立下り時の時
間遅れを独立に調整する。 【効果】 両ユニットでの制御信号の時間遅れが一致す
るので、相間リアクトルを必要とすることなく、両ユニ
ットの出力電流のバランスが得られる。
出力電流のバランスをとるため相間リアクトルが必要と
なり、この相間リアクトルのスペースを確保するため装
置が大型化するとともに、価格も増大する。 【解決手段】 第1のダイオードと可変抵抗11、1
2、第2のダイオードと可変抵抗13、14、コンデン
サ15、およびコンパレータ16からなる遅延時間調整
回路1a、1bをそれぞれドライブ回路2a、2bの前
段に挿入して、制御信号の立上り時および立下り時の時
間遅れを独立に調整する。 【効果】 両ユニットでの制御信号の時間遅れが一致す
るので、相間リアクトルを必要とすることなく、両ユニ
ットの出力電流のバランスが得られる。
Description
【0001】
【発明の属する技術分野】この発明は、IGBT等のス
イッチング素子ユニットを複数、その出力側を互いに並
列に接続して構成する電力変換装置に係り、特にそのユ
ニット間の出力電流を均等化させる技術および同ユニッ
ト内の異常検出技術に関するものである。
イッチング素子ユニットを複数、その出力側を互いに並
列に接続して構成する電力変換装置に係り、特にそのユ
ニット間の出力電流を均等化させる技術および同ユニッ
ト内の異常検出技術に関するものである。
【0002】
【従来の技術】図12は、例えば電気学会半導体電力変
換方式調査専門委員会編「半導体電力変換回路」102
ページに示されたセンタタップリアクトル方式を半導体
スイッチング素子の並列接続に適用した場合の従来のイ
ンバータ回路の1アームを示し、説明を簡単にするため
チョッパ回路を構成した場合を例示している。図におい
て、SIGはオン・オフ指令信号を出力する指令信号発
生源としての信号電圧源であり、例えばHレベルはスイ
ッチング素子ユニット(モジュール)へのオン指令を表
し、Lレベルはスイッチング素子ユニットへのオフ指令
を表す。2(2a、2b)はドライブ回路、31はイン
バータを構成する半導体スイッチング素子であるIGB
T、3a、3bは各々複数(図の例では2個)のIGB
T31で構成されたスイッチング素子ユニット(以下、
素子ユニットと称する)、100は素子ユニット3a、
3bの出力電流を均等化するための相間リアクトル、1
01は直流電源、102a,102bはフリーホイーリ
ングダイオード、103は交流負荷である。
換方式調査専門委員会編「半導体電力変換回路」102
ページに示されたセンタタップリアクトル方式を半導体
スイッチング素子の並列接続に適用した場合の従来のイ
ンバータ回路の1アームを示し、説明を簡単にするため
チョッパ回路を構成した場合を例示している。図におい
て、SIGはオン・オフ指令信号を出力する指令信号発
生源としての信号電圧源であり、例えばHレベルはスイ
ッチング素子ユニット(モジュール)へのオン指令を表
し、Lレベルはスイッチング素子ユニットへのオフ指令
を表す。2(2a、2b)はドライブ回路、31はイン
バータを構成する半導体スイッチング素子であるIGB
T、3a、3bは各々複数(図の例では2個)のIGB
T31で構成されたスイッチング素子ユニット(以下、
素子ユニットと称する)、100は素子ユニット3a、
3bの出力電流を均等化するための相間リアクトル、1
01は直流電源、102a,102bはフリーホイーリ
ングダイオード、103は交流負荷である。
【0003】ドライブ回路2は、信号を絶縁するための
オープンコレクタ出力のホトカプラ21、ホトカプラ2
1の入力電流を制限するための電流制限用抵抗22、オ
ープンコレクタ出力を確立するためのプルアップ抵抗2
3、ホトカプラ21の出力信号を反転して後段の出力ス
イッチを駆動するバッファ回路24、ホトカプラ21の
出力がHの時は負の電圧を出力してIGBT31をオフ
し、ホトカプラ21の出力がLの時は正の電圧を出力し
IGBT31をオンするように動作する出力スイッチ2
5、および出力スイッチ25の出力でIGBTのゲート
を駆動するときに過大な電流が流れないように制限する
ための電流制限用抵抗29から構成されている。
オープンコレクタ出力のホトカプラ21、ホトカプラ2
1の入力電流を制限するための電流制限用抵抗22、オ
ープンコレクタ出力を確立するためのプルアップ抵抗2
3、ホトカプラ21の出力信号を反転して後段の出力ス
イッチを駆動するバッファ回路24、ホトカプラ21の
出力がHの時は負の電圧を出力してIGBT31をオフ
し、ホトカプラ21の出力がLの時は正の電圧を出力し
IGBT31をオンするように動作する出力スイッチ2
5、および出力スイッチ25の出力でIGBTのゲート
を駆動するときに過大な電流が流れないように制限する
ための電流制限用抵抗29から構成されている。
【0004】次に動作について図13を用いて説明す
る。図13はドライブ回路2a、2bの動作を説明した
タイミングチャートで、図中、A、Ba、Ca、Da、
Bb、Cb、Db、E、Fは、それぞれ図12に矢印と
ともに示す信号または電圧を示す。
る。図13はドライブ回路2a、2bの動作を説明した
タイミングチャートで、図中、A、Ba、Ca、Da、
Bb、Cb、Db、E、Fは、それぞれ図12に矢印と
ともに示す信号または電圧を示す。
【0005】SIGからのオン・オフ指令信号に基づき
動作する二つの素子ユニットにおいて、ドライブ回路の
オン・オフ入力(信号A)からIGBTがオン・オフス
イッチングする(電圧Da、Db)までの遅れ時間を、
オン時はTd(on)、オフ時はTd(off)とし、
各々の素子ユニットa,bに対応してサフィックスをつ
けてTd(on)a、Td(off)a、Td(on)
b、Td(off)bとしている。これらのオン・オフ
スイッチング時のタイミングのずれは、たとえばターン
オン時においては、信号Aの立上りのタイミングから信
号Ba、Bbで示されるホトカプラ21の出力信号の立
下りのタイミングまでの遅延時間(Td(on)ABa、Td(on)A
Bb)、ホトカプラ出力信号Ba、Bbの立下りのタイミ
ングから増幅回路を経由して信号Ca、Cbで示される
ドライブ回路出力が上昇しIGBTがオンする電圧Vt
hまで上昇するタイミングまでの遅れ時間(Td(on)BC
a、Td(on)BCb)、信号Da、Dbで示されるドライブ回
路出力信号Ca、Cbが電圧Vthまで上昇してからI
GBTが実際にスイッチングするまでの遅れ時間(Td(o
n)CDa、Td(on)CDb)の和で表される信号伝達遅れ時間の
各素子ユニットでの違いによっている。特に、最も遅れ
時間のばらつきが大きいのが光部品を使用するホトカプ
ラ21と、後段の出力スイッチ25を駆動するために電
圧振幅が大きく電流出力も必要となるバッファ回路24
である。
動作する二つの素子ユニットにおいて、ドライブ回路の
オン・オフ入力(信号A)からIGBTがオン・オフス
イッチングする(電圧Da、Db)までの遅れ時間を、
オン時はTd(on)、オフ時はTd(off)とし、
各々の素子ユニットa,bに対応してサフィックスをつ
けてTd(on)a、Td(off)a、Td(on)
b、Td(off)bとしている。これらのオン・オフ
スイッチング時のタイミングのずれは、たとえばターン
オン時においては、信号Aの立上りのタイミングから信
号Ba、Bbで示されるホトカプラ21の出力信号の立
下りのタイミングまでの遅延時間(Td(on)ABa、Td(on)A
Bb)、ホトカプラ出力信号Ba、Bbの立下りのタイミ
ングから増幅回路を経由して信号Ca、Cbで示される
ドライブ回路出力が上昇しIGBTがオンする電圧Vt
hまで上昇するタイミングまでの遅れ時間(Td(on)BC
a、Td(on)BCb)、信号Da、Dbで示されるドライブ回
路出力信号Ca、Cbが電圧Vthまで上昇してからI
GBTが実際にスイッチングするまでの遅れ時間(Td(o
n)CDa、Td(on)CDb)の和で表される信号伝達遅れ時間の
各素子ユニットでの違いによっている。特に、最も遅れ
時間のばらつきが大きいのが光部品を使用するホトカプ
ラ21と、後段の出力スイッチ25を駆動するために電
圧振幅が大きく電流出力も必要となるバッファ回路24
である。
【0006】なお、ターンオフ時も、各部分毎に遅延時
間が発生し、具体的な値はターンオン時と異なるが、定
性的にはターンオン時と同様であるので、図13では遅
延時間の総和Td(off)a、Td(off)bのみ
を表示し、個々の遅延時間の表示は省略している。
間が発生し、具体的な値はターンオン時と異なるが、定
性的にはターンオン時と同様であるので、図13では遅
延時間の総和Td(off)a、Td(off)bのみ
を表示し、個々の遅延時間の表示は省略している。
【0007】そして、各素子ユニット間でのスイッチン
グ時間のばらつきによる素子ユニット出力端の電圧D
a、Dbの電圧差は相間リアクトル100によって吸収
され、電流のアンバランスは相間リアクトル100に印
加される電圧時間積分(図13の面積Sに相当)を相間
リアクトル100のインダクタンス(L)で除した値に
まで抑制される。
グ時間のばらつきによる素子ユニット出力端の電圧D
a、Dbの電圧差は相間リアクトル100によって吸収
され、電流のアンバランスは相間リアクトル100に印
加される電圧時間積分(図13の面積Sに相当)を相間
リアクトル100のインダクタンス(L)で除した値に
まで抑制される。
【0008】
【発明が解決しようとする課題】従来からインバータ等
電力変換装置では、大容量の装置になると、複数のIG
BTを並列接続して通電能力を増大するようにしてい
る。この場合、ユニット内での並列接続部分について
は、各IGBTを近接しかつ均等に配置できることから
その電流アンバランスは特に問題にならないが、それ以
上の並列数が必要となると、図12で説明した通り、複
数ユニット(モジュール)で構成することになり、信号
遅延時間のユニット間におけるばらつきによる電流アン
バランスが問題となる。
電力変換装置では、大容量の装置になると、複数のIG
BTを並列接続して通電能力を増大するようにしてい
る。この場合、ユニット内での並列接続部分について
は、各IGBTを近接しかつ均等に配置できることから
その電流アンバランスは特に問題にならないが、それ以
上の並列数が必要となると、図12で説明した通り、複
数ユニット(モジュール)で構成することになり、信号
遅延時間のユニット間におけるばらつきによる電流アン
バランスが問題となる。
【0009】従来の装置では、上述した通り、相間リア
クトルを使用することにより、このユニット間の電流ア
ンバランスを抑制する方式としていたので、この相間リ
アクトルのスペースを確保するため装置が大型化すると
ともに、価格も増大するという問題点があった。
クトルを使用することにより、このユニット間の電流ア
ンバランスを抑制する方式としていたので、この相間リ
アクトルのスペースを確保するため装置が大型化すると
ともに、価格も増大するという問題点があった。
【0010】この発明は、以上のような問題点を解消す
るためになされたもので、相間リアクトルを必要とする
ことなく素子ユニット間の電流バランスが得られる電力
変換装置を得ることを目的とする。また、複数素子ユニ
ットの回路のいずれかに異常が発生した場合これを確実
に検出可能とすることを目的とする。
るためになされたもので、相間リアクトルを必要とする
ことなく素子ユニット間の電流バランスが得られる電力
変換装置を得ることを目的とする。また、複数素子ユニ
ットの回路のいずれかに異常が発生した場合これを確実
に検出可能とすることを目的とする。
【0011】
【課題を解決するための手段】請求項1に係る電力変換
装置は、オン・オフ指令信号を出力する指令信号発生
源、出力側が互いに並列に接続されて電力変換回路を構
成し、入力されるゲート信号に応じてオン・オフ駆動さ
れる複数のスイッチング素子ユニット、およびこのスイ
ッチング素子ユニット毎に設けられ上記指令信号発生源
からのオン・オフ指令信号を入力して上記スイッチング
素子ユニットへ上記ゲート信号を出力するドライブ回路
を備えた電力変換装置において、上記スイッチング素子
ユニット毎に設けられ上記オン・オフ駆動するための制
御信号の立上り時および立下り時の時間遅れを独立に調
整して上記各スイッチング素子ユニットの出力電流を均
等化させる遅延時間調整回路を備えたものである。
装置は、オン・オフ指令信号を出力する指令信号発生
源、出力側が互いに並列に接続されて電力変換回路を構
成し、入力されるゲート信号に応じてオン・オフ駆動さ
れる複数のスイッチング素子ユニット、およびこのスイ
ッチング素子ユニット毎に設けられ上記指令信号発生源
からのオン・オフ指令信号を入力して上記スイッチング
素子ユニットへ上記ゲート信号を出力するドライブ回路
を備えた電力変換装置において、上記スイッチング素子
ユニット毎に設けられ上記オン・オフ駆動するための制
御信号の立上り時および立下り時の時間遅れを独立に調
整して上記各スイッチング素子ユニットの出力電流を均
等化させる遅延時間調整回路を備えたものである。
【0012】請求項2に係る電力変換装置は、請求項1
において、その遅延時間調整回路をドライブ回路の前段
に設けたものである。
において、その遅延時間調整回路をドライブ回路の前段
に設けたものである。
【0013】請求項3に係る電力変換装置は、請求項1
において、その遅延時間調整回路をドライブ回路の後段
に設けたものである。
において、その遅延時間調整回路をドライブ回路の後段
に設けたものである。
【0014】請求項4に係る電力変換装置は、請求項1
において、そのドライブ回路を、指令信号発生源と電気
的に絶縁してオン・オフ指令信号を伝送するホトカプラ
とこのホトカプラからの信号を増幅してゲート信号を出
力する出力スイッチとから構成し、遅延時間調整回路を
上記ホトカプラと出力スイッチとの間に設けたものであ
る。
において、そのドライブ回路を、指令信号発生源と電気
的に絶縁してオン・オフ指令信号を伝送するホトカプラ
とこのホトカプラからの信号を増幅してゲート信号を出
力する出力スイッチとから構成し、遅延時間調整回路を
上記ホトカプラと出力スイッチとの間に設けたものであ
る。
【0015】請求項5に係る電力変換装置は、請求項1
ないし4のいずれかにおいて、その遅延時間調整回路
は、一端が制御信号の入力端子の一方に接続され第1の
ダイオードと第1の可変抵抗との直列体からなる第1の
直列回路、この第1の直列回路と並列に接続され上記第
1のダイオードと逆極性の第2のダイオードと第2の可
変抵抗との直列体からなる第2の直列回路、一端が上記
第1および第2の直列回路の他端に接続され他端が上記
制御信号の入力端子の他方に接続されたコンデンサ、お
よびこのコンデンサの電圧値と所定の設定値との比較結
果に応じてHレベルまたはLレベルの信号を出力するコ
ンパレータを備えたものである。
ないし4のいずれかにおいて、その遅延時間調整回路
は、一端が制御信号の入力端子の一方に接続され第1の
ダイオードと第1の可変抵抗との直列体からなる第1の
直列回路、この第1の直列回路と並列に接続され上記第
1のダイオードと逆極性の第2のダイオードと第2の可
変抵抗との直列体からなる第2の直列回路、一端が上記
第1および第2の直列回路の他端に接続され他端が上記
制御信号の入力端子の他方に接続されたコンデンサ、お
よびこのコンデンサの電圧値と所定の設定値との比較結
果に応じてHレベルまたはLレベルの信号を出力するコ
ンパレータを備えたものである。
【0016】請求項6に係る電力変換装置は、オン・オ
フ指令信号を出力する指令信号発生源、出力側が互いに
並列に接続されて電力変換回路を構成し、入力されるゲ
ート信号に応じてオン・オフ駆動される複数のスイッチ
ング素子ユニット、およびこのスイッチング素子ユニッ
ト毎に設けられ上記指令信号発生源からのオン・オフ指
令信号を入力して上記スイッチング素子ユニットへ上記
ゲート信号を出力するドライブ回路を備えた電力変換装
置において、上記ドライブ回路相互間を電気的に接続
し、上記各ドライブ回路における上記オン・オフ駆動す
るための制御信号の立上りタイミングおよび立下りタイ
ミングを上記各ドライブ回路でそれぞれ相互に一致させ
て上記各スイッチング素子ユニットの出力電流を均等化
させるタイミング調停回路を備えたものである。
フ指令信号を出力する指令信号発生源、出力側が互いに
並列に接続されて電力変換回路を構成し、入力されるゲ
ート信号に応じてオン・オフ駆動される複数のスイッチ
ング素子ユニット、およびこのスイッチング素子ユニッ
ト毎に設けられ上記指令信号発生源からのオン・オフ指
令信号を入力して上記スイッチング素子ユニットへ上記
ゲート信号を出力するドライブ回路を備えた電力変換装
置において、上記ドライブ回路相互間を電気的に接続
し、上記各ドライブ回路における上記オン・オフ駆動す
るための制御信号の立上りタイミングおよび立下りタイ
ミングを上記各ドライブ回路でそれぞれ相互に一致させ
て上記各スイッチング素子ユニットの出力電流を均等化
させるタイミング調停回路を備えたものである。
【0017】請求項7に係る電力変換装置は、請求項6
において、その各ドライブ回路に制御信号で動作するオ
ープンコレクタのトランジスタを設け、上記各ドライブ
回路のトランジスタのコレクタおよびエミッタをそれぞ
れ相互に電気的に接続することによりタイミング調停回
路を構成したものである。
において、その各ドライブ回路に制御信号で動作するオ
ープンコレクタのトランジスタを設け、上記各ドライブ
回路のトランジスタのコレクタおよびエミッタをそれぞ
れ相互に電気的に接続することによりタイミング調停回
路を構成したものである。
【0018】請求項8に係る電力変換装置は、請求項7
において、その各ドライブ回路のトランジスタを相互に
電気的に接続する接続線にコモンモードリアクトルを挿
入したものである。
において、その各ドライブ回路のトランジスタを相互に
電気的に接続する接続線にコモンモードリアクトルを挿
入したものである。
【0019】請求項9に係る電力変換装置は、請求項1
ないし8のいずれかにおいて、そのドライブ回路に、制
御信号とゲート信号とを比較し上記両信号が所定の設定
時間を越えて不一致となったとき当該ドライブ回路の異
常と判断する異常検出回路を備えたものである。
ないし8のいずれかにおいて、そのドライブ回路に、制
御信号とゲート信号とを比較し上記両信号が所定の設定
時間を越えて不一致となったとき当該ドライブ回路の異
常と判断する異常検出回路を備えたものである。
【0020】請求項10に係る電力変換装置は、請求項
1ないし9のいずれかにおいて、その各スイッチング素
子ユニットの出力電流を検出し、自己のスイッチング素
子ユニットの出力電流と全スイッチング素子ユニットの
出力電流平均値との差が所定の設定値を越えたとき当該
スイッチング素子ユニットの回路の異常と判断する異常
検出回路を備えたものである。
1ないし9のいずれかにおいて、その各スイッチング素
子ユニットの出力電流を検出し、自己のスイッチング素
子ユニットの出力電流と全スイッチング素子ユニットの
出力電流平均値との差が所定の設定値を越えたとき当該
スイッチング素子ユニットの回路の異常と判断する異常
検出回路を備えたものである。
【0021】
実施の形態1.図1はこの発明の実施の形態1における
インバータ装置を示す構成図である。簡単のため、図は
その1アーム分を示し、スイッチング素子ユニットを2
ユニット並列接続する場合を示している。図1におい
て、SIGはオン・オフ指令信号を出力する指令信号発
生源で、そのHレベルがオン指令、そのLレベルがオフ
指令にそれぞれ対応している。
インバータ装置を示す構成図である。簡単のため、図は
その1アーム分を示し、スイッチング素子ユニットを2
ユニット並列接続する場合を示している。図1におい
て、SIGはオン・オフ指令信号を出力する指令信号発
生源で、そのHレベルがオン指令、そのLレベルがオフ
指令にそれぞれ対応している。
【0022】1a、1bはこの発明の主要部である遅延
時間調整回路で、その詳細は後述する。2a、2bは指
令信号発生源SIGからのオン・オフ指令信号を、指令
信号発生源SIGと電気的に絶縁した上増幅しゲート信
号として出力するドライブ回路で、その内容は従来と同
様であるので詳細な説明は省略する。3a、3bはスイ
ッチング素子ユニット(以下、素子ユニットと称す)
で、それぞれ並列接続された2個のIGPTから構成さ
れている。そして、図の例では、サフィックスaまたは
bを有する記号のものが、それぞれ同一のモジュールと
して製作される。
時間調整回路で、その詳細は後述する。2a、2bは指
令信号発生源SIGからのオン・オフ指令信号を、指令
信号発生源SIGと電気的に絶縁した上増幅しゲート信
号として出力するドライブ回路で、その内容は従来と同
様であるので詳細な説明は省略する。3a、3bはスイ
ッチング素子ユニット(以下、素子ユニットと称す)
で、それぞれ並列接続された2個のIGPTから構成さ
れている。そして、図の例では、サフィックスaまたは
bを有する記号のものが、それぞれ同一のモジュールと
して製作される。
【0023】100は素子ユニット3a、3bの出力側
に挿入された相間リアクトルで、この発明では不要とな
るものであるが(不要となる理由は後述する動作のとこ
ろで説明する)、従来の動作との比較が理解し易いよ
う、敢えて括弧を付して図示しているものである。10
1はインバータの直流電源、102a、102bはフリ
ーホィーリングダイオード、103は交流負荷である。
に挿入された相間リアクトルで、この発明では不要とな
るものであるが(不要となる理由は後述する動作のとこ
ろで説明する)、従来の動作との比較が理解し易いよ
う、敢えて括弧を付して図示しているものである。10
1はインバータの直流電源、102a、102bはフリ
ーホィーリングダイオード、103は交流負荷である。
【0024】次に、遅延時間調整回路1a、1bの内部
構成について説明する。11および12は指令信号発生
源SIGからのオン・オフ指令信号である制御信号Aの
立上り時、即ちLレベルからHレベルへの立上り時の時
間遅れを調整するための第1のダイオードおよび第1の
可変抵抗、13および14は制御信号Aの立下り時、即
ちHレベルからLレベルへの立下り時の時間遅れを調整
するための第2のダイオードおよび第2の可変抵抗、1
5は可変抵抗12、14と組み合わせて以上の両者の調
整時に共通に機能するコンデンサである。16はコンデ
ンサ15の電圧(後述する信号A1a、A1b)と基準
電圧17(後述するVref)との比較結果に応じてH
レベルまたはLレベルとなる制御信号A2a、A2bを
出力するコンパレータである。
構成について説明する。11および12は指令信号発生
源SIGからのオン・オフ指令信号である制御信号Aの
立上り時、即ちLレベルからHレベルへの立上り時の時
間遅れを調整するための第1のダイオードおよび第1の
可変抵抗、13および14は制御信号Aの立下り時、即
ちHレベルからLレベルへの立下り時の時間遅れを調整
するための第2のダイオードおよび第2の可変抵抗、1
5は可変抵抗12、14と組み合わせて以上の両者の調
整時に共通に機能するコンデンサである。16はコンデ
ンサ15の電圧(後述する信号A1a、A1b)と基準
電圧17(後述するVref)との比較結果に応じてH
レベルまたはLレベルとなる制御信号A2a、A2bを
出力するコンパレータである。
【0025】次に動作について、図2のタイミングチャ
ートを用いて説明する。たとえば、ターンオン時の時間
遅れは、信号A2a、A2bと信号Ba、Bbとの時間
差になるホトカプラ21での遅延時間(Td(on)A
2Ba、Td(on)A2Bb)と、信号Ba、Bbと
信号Ca、Cbとの時間差になるバッファ回路24およ
び出力スイッチ25での遅延時間(Td(on)BC
a、Td(on)BCb)と、信号Ca、CbからIG
BT31が実際にスイッチングして出力する電圧Da、
Dbまでの遅延時間(Td(on)CDa、Td(o
n)CDb)の総和ΣTd(on)aとなるが、この
内、特にホトカプラ21やバッファ回路24での時間遅
れのばらつきが大きく、従来技術で指摘したように、両
ユニット間で遅延時間に差が生じ、出力電流のアンバラ
ンスとなってあらわれる。
ートを用いて説明する。たとえば、ターンオン時の時間
遅れは、信号A2a、A2bと信号Ba、Bbとの時間
差になるホトカプラ21での遅延時間(Td(on)A
2Ba、Td(on)A2Bb)と、信号Ba、Bbと
信号Ca、Cbとの時間差になるバッファ回路24およ
び出力スイッチ25での遅延時間(Td(on)BC
a、Td(on)BCb)と、信号Ca、CbからIG
BT31が実際にスイッチングして出力する電圧Da、
Dbまでの遅延時間(Td(on)CDa、Td(o
n)CDb)の総和ΣTd(on)aとなるが、この
内、特にホトカプラ21やバッファ回路24での時間遅
れのばらつきが大きく、従来技術で指摘したように、両
ユニット間で遅延時間に差が生じ、出力電流のアンバラ
ンスとなってあらわれる。
【0026】この発明の実施の形態1では、このユニッ
ト間の時間遅れのばらつきをドライブ回路2a、2bの
前段に設けた遅延時間調整回路1a、1bにより補償す
るものである。即ち、図2に信号A1a(ユニットa
側)で示すように、指令信号発生源SIGからの信号A
は、第1のダイオード11と第1の可変抵抗12および
コンデンサ15による1次遅れ回路によりその立上り波
形が鈍り、更に、この信号A1aが基準電圧17(Vr
ef)に達すると、コンパレータ16からの波形が立ち
上がって信号A2aが出力される。従って、この1次遅
れ回路により、遅延時間Td(on)AA2aが作り出
される。
ト間の時間遅れのばらつきをドライブ回路2a、2bの
前段に設けた遅延時間調整回路1a、1bにより補償す
るものである。即ち、図2に信号A1a(ユニットa
側)で示すように、指令信号発生源SIGからの信号A
は、第1のダイオード11と第1の可変抵抗12および
コンデンサ15による1次遅れ回路によりその立上り波
形が鈍り、更に、この信号A1aが基準電圧17(Vr
ef)に達すると、コンパレータ16からの波形が立ち
上がって信号A2aが出力される。従って、この1次遅
れ回路により、遅延時間Td(on)AA2aが作り出
される。
【0027】ユニットb側も同様であるが、ここでの例
では、非調整部分の遅延時間はユニットb側の方が大き
くなっているので、この遅延時間調整回路1bではその
第1の可変抵抗12の抵抗値を調整して1次遅れ回路の
時定数を小とし、図2の信号A1b、A2bに示すよう
に、遅延時間Td(on)AA2bを極く小さい値にと
どめている。即ち、下式が成立するよう遅延時間調整回
路1a、1bの第1の可変抵抗12および第2の可変抵
抗14の抵抗値を調整することになる。 ΣTd(on)a+Td(on)AA2a=ΣTd(on)b
+Td(on)AA2b そして、この例では、ΣTd(on)a<ΣTd(o
n)bまたTd(on)AA2a>Td(on)AA2
bである。
では、非調整部分の遅延時間はユニットb側の方が大き
くなっているので、この遅延時間調整回路1bではその
第1の可変抵抗12の抵抗値を調整して1次遅れ回路の
時定数を小とし、図2の信号A1b、A2bに示すよう
に、遅延時間Td(on)AA2bを極く小さい値にと
どめている。即ち、下式が成立するよう遅延時間調整回
路1a、1bの第1の可変抵抗12および第2の可変抵
抗14の抵抗値を調整することになる。 ΣTd(on)a+Td(on)AA2a=ΣTd(on)b
+Td(on)AA2b そして、この例では、ΣTd(on)a<ΣTd(o
n)bまたTd(on)AA2a>Td(on)AA2
bである。
【0028】ターンオフ時は、全く同様の要領により、
下式が成立するよう遅延時間調整回路1a、1bの第2
の可変抵抗14の抵抗値を調整する。 ΣTd(off)a+Td(off)AA2a=ΣTd
(off)b+Td(off)AA2b
下式が成立するよう遅延時間調整回路1a、1bの第2
の可変抵抗14の抵抗値を調整する。 ΣTd(off)a+Td(off)AA2a=ΣTd
(off)b+Td(off)AA2b
【0029】以上の遅延時間の調整を行うことにより、
図2に示すように、IGBTの出力電圧Da、Dbの立
上りおよび立下りは、それぞれ同一のタイミングで行わ
れ、相間リアクトル100の電圧Fは零レベルを維持す
る。換言すれば、相間リアクトルを必要とすることな
く、素子ユニット3a、3bの出力電流が均等化され、
良好な電流バランス特性が得られる訳である。
図2に示すように、IGBTの出力電圧Da、Dbの立
上りおよび立下りは、それぞれ同一のタイミングで行わ
れ、相間リアクトル100の電圧Fは零レベルを維持す
る。換言すれば、相間リアクトルを必要とすることな
く、素子ユニット3a、3bの出力電流が均等化され、
良好な電流バランス特性が得られる訳である。
【0030】実施の形態2.図3はこの発明の実施の形
態2におけるインバータ装置を示す構成図である。先の
実施の形態1と異なる部分を中心に説明する。即ち、こ
の図3では、遅延時間調整回路1a、1bをドライブ回
路2a、2bの内部、バッファ回路24と出力スイッチ
25との間に挿入している。第1の可変抵抗12、第2
の可変抵抗14の抵抗値を変えることにより制御信号
(ここではバッファ回路24から出力された信号)の立
上りおよび立下り時の遅延時間を調整する点は先の図
1、2の場合と全く同様であるが、以下の利点がある。
態2におけるインバータ装置を示す構成図である。先の
実施の形態1と異なる部分を中心に説明する。即ち、こ
の図3では、遅延時間調整回路1a、1bをドライブ回
路2a、2bの内部、バッファ回路24と出力スイッチ
25との間に挿入している。第1の可変抵抗12、第2
の可変抵抗14の抵抗値を変えることにより制御信号
(ここではバッファ回路24から出力された信号)の立
上りおよび立下り時の遅延時間を調整する点は先の図
1、2の場合と全く同様であるが、以下の利点がある。
【0031】即ち、実施の形態1(図1)では、遅延時
間調整回路1a、1bをドライブ回路2a、2bの前段
に設けているので、遅延時間調整回路1a、1bを構成
する、例えばコンパレータ16の制御用電源としては、
指令信号発生源SIG側から供給してやる必要があり、
その分制御用配線の構成が複雑で配線長も長くなる。こ
れに対し、実施の形態2(図3)では、遅延時間調整回
路1a、1bが指令信号発生源SIGと電気的に絶縁さ
れた、ドライブ回路2a、2bの後半部分に位置するの
で、その制御用電源はドライブ回路2a、2b内で調達
することができ、制御用配線の構成が簡単となる。
間調整回路1a、1bをドライブ回路2a、2bの前段
に設けているので、遅延時間調整回路1a、1bを構成
する、例えばコンパレータ16の制御用電源としては、
指令信号発生源SIG側から供給してやる必要があり、
その分制御用配線の構成が複雑で配線長も長くなる。こ
れに対し、実施の形態2(図3)では、遅延時間調整回
路1a、1bが指令信号発生源SIGと電気的に絶縁さ
れた、ドライブ回路2a、2bの後半部分に位置するの
で、その制御用電源はドライブ回路2a、2b内で調達
することができ、制御用配線の構成が簡単となる。
【0032】実施の形態3.図4はこの発明の実施の形
態3におけるインバータ装置を示す構成図である。この
例では、遅延時間調整回路1a、1bをドライブ回路2
a、2bの後段に設けている。図5はこの場合の動作を
示すタイミングチャートである。例えば、ターンオン時
で説明すると、第1の可変抵抗12とコンデンサ15と
で構成する1次遅れ回路の時定数を第1の可変抵抗12
の抵抗値を変化させることで、コンデンサ15の電圧で
ある信号Ca、Cbの立上り傾斜を調整し、IGBT3
1のスレッショルド電圧Vthに到るまでの遅延時間T
d(on)BCa、Td(on)BCbを調整する。
態3におけるインバータ装置を示す構成図である。この
例では、遅延時間調整回路1a、1bをドライブ回路2
a、2bの後段に設けている。図5はこの場合の動作を
示すタイミングチャートである。例えば、ターンオン時
で説明すると、第1の可変抵抗12とコンデンサ15と
で構成する1次遅れ回路の時定数を第1の可変抵抗12
の抵抗値を変化させることで、コンデンサ15の電圧で
ある信号Ca、Cbの立上り傾斜を調整し、IGBT3
1のスレッショルド電圧Vthに到るまでの遅延時間T
d(on)BCa、Td(on)BCbを調整する。
【0033】ここでも、非調整部分の遅延時間の総和を
ΣTd(on)a、ΣTd(on)bとすると、次式が
成立するように、遅延時間調整回路1a、1bの第1の
可変抵抗12の抵抗値を調整する。 ΣTd(on)a+Td(on)BCa=ΣTd(on)b+
Td(on)BCb ターンオフ時も同一の要領で調整することにより、先の
各実施の形態の場合と同様、相間リアクトル無で良好な
出力電流バランス特性が得られる。
ΣTd(on)a、ΣTd(on)bとすると、次式が
成立するように、遅延時間調整回路1a、1bの第1の
可変抵抗12の抵抗値を調整する。 ΣTd(on)a+Td(on)BCa=ΣTd(on)b+
Td(on)BCb ターンオフ時も同一の要領で調整することにより、先の
各実施の形態の場合と同様、相間リアクトル無で良好な
出力電流バランス特性が得られる。
【0034】この形態例では、コンパレータ16や基準
電圧17が不要となるので、その分、構成が簡単とな
る。
電圧17が不要となるので、その分、構成が簡単とな
る。
【0035】実施の形態4.図6はこの発明の実施の形
態4におけるインバータ装置を示す構成図である。上述
した実施の形態1〜3では、いずれも、制御信号の回路
にその時定数を調整可能な時間遅れ要素を挿入してスイ
ッチングのタイミングを合わせるようにしたが、この実
施の形態4では、制御信号の立上りタイミングまたは立
下りタイミングに関し、一方のユニットのタイミングを
他方のユニットのタイミングに合わせるタイミング調停
回路4a、4bを設けている。
態4におけるインバータ装置を示す構成図である。上述
した実施の形態1〜3では、いずれも、制御信号の回路
にその時定数を調整可能な時間遅れ要素を挿入してスイ
ッチングのタイミングを合わせるようにしたが、この実
施の形態4では、制御信号の立上りタイミングまたは立
下りタイミングに関し、一方のユニットのタイミングを
他方のユニットのタイミングに合わせるタイミング調停
回路4a、4bを設けている。
【0036】また、図6は、1つのパッケージ内にIG
BTとドライブ回路および保護回路を内蔵したIPM
(Inteligent Power Module)方式を使用したもの
を示している。この方式では、信号を絶縁する部分を外
部に設けてIPMのパッケージに信号を送ることで素子
を動作させることができるため、ユーザとしては使いや
すい方式である。しかしながら、IPMパッケージの内
部に信号のバッファを備えているため、これらモジュー
ルを並列接続する場合は、このバッファ回路での信号の
遅れ時間のばらつきにより出力電流がアンバランスする
問題が生じる。以下、この解決策としての図6の構成に
ついて説明する。
BTとドライブ回路および保護回路を内蔵したIPM
(Inteligent Power Module)方式を使用したもの
を示している。この方式では、信号を絶縁する部分を外
部に設けてIPMのパッケージに信号を送ることで素子
を動作させることができるため、ユーザとしては使いや
すい方式である。しかしながら、IPMパッケージの内
部に信号のバッファを備えているため、これらモジュー
ルを並列接続する場合は、このバッファ回路での信号の
遅れ時間のばらつきにより出力電流がアンバランスする
問題が生じる。以下、この解決策としての図6の構成に
ついて説明する。
【0037】図6において、Ma、Mbは信号を指令信
号発生源SIGから電気的に絶縁するための受信モジュ
ール、IPMa、IPMbはIPMモジュールで、バッ
ファ回路26とタイミング調停回路4と出力スイッチ2
5とから構成されている。ここで、タイミング調停回路
4は、バッファ回路26の出力に応じてオン・オフする
オープンコレクタのトランジスタ42と、トランジスタ
42のベース電流を制限する電流制限用抵抗41と、ト
ランジスタ42の出力を確定するためのプルアップ抵抗
43とからなる。そして、両ユニットa、bのトランジ
スタ42のコレクタ同士、およびエミッタ同士が接続線
200により電気的に接続されている。28はいずれか
のIPMモジュールで制御電源が低下したとき、他のI
PMモジュールの信号レベルへの影響を防止するブロッ
クダイオードである。
号発生源SIGから電気的に絶縁するための受信モジュ
ール、IPMa、IPMbはIPMモジュールで、バッ
ファ回路26とタイミング調停回路4と出力スイッチ2
5とから構成されている。ここで、タイミング調停回路
4は、バッファ回路26の出力に応じてオン・オフする
オープンコレクタのトランジスタ42と、トランジスタ
42のベース電流を制限する電流制限用抵抗41と、ト
ランジスタ42の出力を確定するためのプルアップ抵抗
43とからなる。そして、両ユニットa、bのトランジ
スタ42のコレクタ同士、およびエミッタ同士が接続線
200により電気的に接続されている。28はいずれか
のIPMモジュールで制御電源が低下したとき、他のI
PMモジュールの信号レベルへの影響を防止するブロッ
クダイオードである。
【0038】次に、タイミング調停回路4を中心にその
動作を図7を用いて説明する。図7中、破線で示す波形
は、トランジスタ42同士を接続線200で接続しない
場合のものを参考までに示している。即ち、この接続が
されていないと、信号BaとBbとは相互に関係するこ
とがなく、信号Baはその前段の信号B2aにのみ追随
し、信号Bbはその前段の信号B2bにのみ追随して変
化する。この結果、信号Aから信号Ba、Bbまでの遅
延時間であるTd(on)ABaとTd(on)ABb
との差が直接、両ユニット間の遅延時間の差となって出
力電流のバランスを阻害する要因となる。
動作を図7を用いて説明する。図7中、破線で示す波形
は、トランジスタ42同士を接続線200で接続しない
場合のものを参考までに示している。即ち、この接続が
されていないと、信号BaとBbとは相互に関係するこ
とがなく、信号Baはその前段の信号B2aにのみ追随
し、信号Bbはその前段の信号B2bにのみ追随して変
化する。この結果、信号Aから信号Ba、Bbまでの遅
延時間であるTd(on)ABaとTd(on)ABb
との差が直接、両ユニット間の遅延時間の差となって出
力電流のバランスを阻害する要因となる。
【0039】ところが、両トランジスタ42間を接続線
200で接続することにより、図7の実線の波形で示す
ように、信号BaはLレベルをより長い時間継続してい
る信号Bbのレベルに追随し、Hレベルへの立上りは信
号BaとBbで同時になされる。この結果、遅延時間
は、 Td(on)ABa=Td(on)ABb=Td(o
n)AB が成立する。最終段の遅延時間Td(on)BCa、T
d(on)BCbの値が他に比較して十分小さいとする
と、以上の構成により、ターンオン時の遅延時間を両ユ
ニットでほぼ等しいものとすることができる。
200で接続することにより、図7の実線の波形で示す
ように、信号BaはLレベルをより長い時間継続してい
る信号Bbのレベルに追随し、Hレベルへの立上りは信
号BaとBbで同時になされる。この結果、遅延時間
は、 Td(on)ABa=Td(on)ABb=Td(o
n)AB が成立する。最終段の遅延時間Td(on)BCa、T
d(on)BCbの値が他に比較して十分小さいとする
と、以上の構成により、ターンオン時の遅延時間を両ユ
ニットでほぼ等しいものとすることができる。
【0040】ターンオフ時は、図7に示すように、独立
の場合(接続線200で接続しない場合)Hレベルから
Lレベルへの立下りがより早いタイミングで生じる信号
Baに信号Bbが追随し、結果として、ターンオン時に
詳述したと同様の要領で両ユニットの遅延時間が等しく
なる。以上のように、この実施の形態4では、信号遅延
時間の調整が不要となり、しかも相間リアクトル無で、
素子ユニット3a、3bの出力電流が均等化され良好な
電流バランス特性が得られる。
の場合(接続線200で接続しない場合)Hレベルから
Lレベルへの立下りがより早いタイミングで生じる信号
Baに信号Bbが追随し、結果として、ターンオン時に
詳述したと同様の要領で両ユニットの遅延時間が等しく
なる。以上のように、この実施の形態4では、信号遅延
時間の調整が不要となり、しかも相間リアクトル無で、
素子ユニット3a、3bの出力電流が均等化され良好な
電流バランス特性が得られる。
【0041】なお、図6では、オープンコレクタのトラ
ンジスタ42を備えたタイミング調停回路4を設け、そ
のトランジスタ42を両ユニット間で接続するようにし
たが、タイミング調停回路4の替わりに、ホトカプラ2
1の出力側がオープンコレクタになっていることに着目
し、このホトカプラ21の出力側を両ユニット間で接続
することによりタイミング調停回路を構成することもで
きる。この場合は、ホトカプラ21より前段における信
号遅延時間について両ユニット間で一致させることがで
きる。勿論、ホトカプラ21の出力側と、図6で示した
トランジスタ42の両者で、両ユニット間を接続するよ
うにしてもよい。更に、図6では、タイミング調停を実
現するのにオープンコレクタのトランジスタ42を使用
したが、AND回路など論理回路を組み合わせた回路等
によっても同様の機能を持たせることができる。
ンジスタ42を備えたタイミング調停回路4を設け、そ
のトランジスタ42を両ユニット間で接続するようにし
たが、タイミング調停回路4の替わりに、ホトカプラ2
1の出力側がオープンコレクタになっていることに着目
し、このホトカプラ21の出力側を両ユニット間で接続
することによりタイミング調停回路を構成することもで
きる。この場合は、ホトカプラ21より前段における信
号遅延時間について両ユニット間で一致させることがで
きる。勿論、ホトカプラ21の出力側と、図6で示した
トランジスタ42の両者で、両ユニット間を接続するよ
うにしてもよい。更に、図6では、タイミング調停を実
現するのにオープンコレクタのトランジスタ42を使用
したが、AND回路など論理回路を組み合わせた回路等
によっても同様の機能を持たせることができる。
【0042】実施の形態5.図8はこの発明の実施の形
態5におけるインバータ装置を示す構成図である。ここ
では実施の形態4のように、両ユニットのドライブ回路
を電気的に接続した場合に生じ得る弊害の防止対策に係
るものである。即ち、タイミング調停回路4によって出
力電流のバランスを図るが多少のアンバランスが残って
いると、素子ユニット3a、3bの主回路配線が長くな
ってエミッタ側の配線インダクタンスLa、Lb(図8
では破線で示す)が大きい場合、これら配線インダクタ
ンスに発生する電圧差により、両ユニット間の信号配線
上にノーマルモードの信号となって現れ、誤動作等の悪
影響を及ぼす可能性がある。
態5におけるインバータ装置を示す構成図である。ここ
では実施の形態4のように、両ユニットのドライブ回路
を電気的に接続した場合に生じ得る弊害の防止対策に係
るものである。即ち、タイミング調停回路4によって出
力電流のバランスを図るが多少のアンバランスが残って
いると、素子ユニット3a、3bの主回路配線が長くな
ってエミッタ側の配線インダクタンスLa、Lb(図8
では破線で示す)が大きい場合、これら配線インダクタ
ンスに発生する電圧差により、両ユニット間の信号配線
上にノーマルモードの信号となって現れ、誤動作等の悪
影響を及ぼす可能性がある。
【0043】この実施の形態5では、上記弊害を解消す
るため、接続線200の途中にコモンモードリアクトル
300を挿入している。なお、コモンモードリアクトル
300は信号用でよいため小型のものでよく、これによ
り、主回路のエミッタ側に発生し信号線のエミッタ側配
線に印加される電圧を吸収して、当該発生電圧による電
流発生を抑制し誤動作の防止を確実に達成することがで
きる。勿論、リアクトル300はコモンモード形である
ので、タイミング調停に必要な両ユニット間の信号の通
電特性を阻害することはない。
るため、接続線200の途中にコモンモードリアクトル
300を挿入している。なお、コモンモードリアクトル
300は信号用でよいため小型のものでよく、これによ
り、主回路のエミッタ側に発生し信号線のエミッタ側配
線に印加される電圧を吸収して、当該発生電圧による電
流発生を抑制し誤動作の防止を確実に達成することがで
きる。勿論、リアクトル300はコモンモード形である
ので、タイミング調停に必要な両ユニット間の信号の通
電特性を阻害することはない。
【0044】なお、図8の装置は、先に、実施の形態4
の変形例の一つとして説明したが、ホトカプラ21の出
力側とトランジスタ42の両者で両ユニット間を電気的
に接続してタイミング調停を行う場合のものをその前提
としている。このため、ホトカプラ21のコレクタに、
抵抗23と直列にブロックダイオード27を挿入してい
るが、先に説明したブロックダイオード28と同様の目
的を果たすものである。
の変形例の一つとして説明したが、ホトカプラ21の出
力側とトランジスタ42の両者で両ユニット間を電気的
に接続してタイミング調停を行う場合のものをその前提
としている。このため、ホトカプラ21のコレクタに、
抵抗23と直列にブロックダイオード27を挿入してい
るが、先に説明したブロックダイオード28と同様の目
的を果たすものである。
【0045】図9は図8と同じくコモンモードリアクト
ルを挿入して誤動作を防止するものであるが、当該コモ
ンモードリアクトルを各ユニット毎に設けている(30
0a、300b)。このため、これらコモンモードリア
クトルを各ユニットのモジュール内に装備して各ユニッ
トを画一的に扱うことができるとともに、ユニット数が
3以上となっても、全く同様の接続方法でよく、接続の
方式が簡単になる利点がある。
ルを挿入して誤動作を防止するものであるが、当該コモ
ンモードリアクトルを各ユニット毎に設けている(30
0a、300b)。このため、これらコモンモードリア
クトルを各ユニットのモジュール内に装備して各ユニッ
トを画一的に扱うことができるとともに、ユニット数が
3以上となっても、全く同様の接続方法でよく、接続の
方式が簡単になる利点がある。
【0046】なお、図8、図9では、2本のコレクタ線
と1本の共通エミッタ線とを一括してコモンモードリア
クトルを設けるようにしたが、各トランジスタ21、4
2毎にコレクタ線とエミッタ線とを一組としてそれぞれ
にコモンモードリアクトルを設けるようにしてもよい。
と1本の共通エミッタ線とを一括してコモンモードリア
クトルを設けるようにしたが、各トランジスタ21、4
2毎にコレクタ線とエミッタ線とを一組としてそれぞれ
にコモンモードリアクトルを設けるようにしてもよい。
【0047】実施の形態6.上記各実施の形態では、オ
ン・オフ信号である制御信号のタイミングを調整、調停
する回路について述べたが、素子ユニットを並列接続し
た場合、これら並列接続された素子ユニットのいずれか
に異常が発生して不動作となっても、出力電圧を観測す
る限りではこの異常は検出できず、過電流が流れて健全
側の素子ユニットが破壊に至る可能性がある。この実施
の形態6では、この並列接続された素子ユニットのいず
れかの異常を検出する異常検出回路を備えたインバータ
装置について説明する。
ン・オフ信号である制御信号のタイミングを調整、調停
する回路について述べたが、素子ユニットを並列接続し
た場合、これら並列接続された素子ユニットのいずれか
に異常が発生して不動作となっても、出力電圧を観測す
る限りではこの異常は検出できず、過電流が流れて健全
側の素子ユニットが破壊に至る可能性がある。この実施
の形態6では、この並列接続された素子ユニットのいず
れかの異常を検出する異常検出回路を備えたインバータ
装置について説明する。
【0048】図10はこの発明の実施の形態6における
インバータ装置を示す構成図である。両ユニットの制御
信号のタイミングの調停は先に説明した図8または図9
の回路が基本になっている。以下、異常検出回路を中心
に説明する。図10において、6は異常検出部、5は異
常信号送出部である。
インバータ装置を示す構成図である。両ユニットの制御
信号のタイミングの調停は先に説明した図8または図9
の回路が基本になっている。以下、異常検出回路を中心
に説明する。図10において、6は異常検出部、5は異
常信号送出部である。
【0049】先ず、異常検出部6について、61はIG
BT31へのゲート信号(信号Ca、Cb)がHレベル
かLレベルかを監視するコンパレータ、62はコンパレ
ータ61の出力信号が制御信号であるホトカプラ21の
出力信号(信号B1)と一致していなければHレベルの
信号を出力するエクスクルーシプOR回路である。
BT31へのゲート信号(信号Ca、Cb)がHレベル
かLレベルかを監視するコンパレータ、62はコンパレ
ータ61の出力信号が制御信号であるホトカプラ21の
出力信号(信号B1)と一致していなければHレベルの
信号を出力するエクスクルーシプOR回路である。
【0050】また、異常信号送出部5について、51お
よび52は抵抗およびコンデンサで、素子ユニットの異
常による信号の不一致が確実であるか否かを判断するた
め、異常検出部6からの信号を一定の時間遅延させるも
のである。53は電流制限用の抵抗、54は異常出力信
号を電気的に絶縁して取り出すためのホトカプラ、55
は電流制限用の抵抗、56はトランジスタでそのコレク
タはタイミング調停回路4のトランジスタ42のコレク
タと接続されている。
よび52は抵抗およびコンデンサで、素子ユニットの異
常による信号の不一致が確実であるか否かを判断するた
め、異常検出部6からの信号を一定の時間遅延させるも
のである。53は電流制限用の抵抗、54は異常出力信
号を電気的に絶縁して取り出すためのホトカプラ、55
は電流制限用の抵抗、56はトランジスタでそのコレク
タはタイミング調停回路4のトランジスタ42のコレク
タと接続されている。
【0051】次に動作、特にその異常検出動作について
説明する。即ち、例えば、信号B1と信号Caとが不一
致となり、これが正常な時間ずれを越えて継続すると、
コンデンサ52の電圧が所定の設定値を越える。これに
より、素子ユニット3aに係る回路に異常が発生したと
判断してホトカプラ54を介してユニットaの異常検出
信号が保護ロジックへ送出され異常表示等の処理が実行
されるとともに、トランジスタ56がターンオンして両
ユニットa、bの出力スイッチ25への入力信号Ba、
Bbが共にLレベルになり両ユニットa、bの出力が停
止する。以上により、並列接続された素子ユニットのい
ずれかで発生した異常が確実に検出され、出力が停止す
るので、健全ユニットも確実に保護される。
説明する。即ち、例えば、信号B1と信号Caとが不一
致となり、これが正常な時間ずれを越えて継続すると、
コンデンサ52の電圧が所定の設定値を越える。これに
より、素子ユニット3aに係る回路に異常が発生したと
判断してホトカプラ54を介してユニットaの異常検出
信号が保護ロジックへ送出され異常表示等の処理が実行
されるとともに、トランジスタ56がターンオンして両
ユニットa、bの出力スイッチ25への入力信号Ba、
Bbが共にLレベルになり両ユニットa、bの出力が停
止する。以上により、並列接続された素子ユニットのい
ずれかで発生した異常が確実に検出され、出力が停止す
るので、健全ユニットも確実に保護される。
【0052】実施の形態7.図11はこの発明の実施の
形態7におけるインバータ装置を示す構成図である。こ
の形態7も前記形態6と同様、異常検出回路に関するも
のであるが、この形態7では各素子ユニットの出力電流
を検出し、これら検出値からユニットの異常を検出する
ものである。異常信号送出部5は図10のものと同様で
あるので説明は省略する。9a、9bは両素子ユニット
3a、3bの出力電流を検出する電流検出器、7は電流
検出器9a、9bからの検出値の平均値を求める平均値
回路で、2個の抵抗71、72からなる。8は異常検出
部で、電流検出器9a、9bからの個々のユニットの電
流検出値と平均値回路7からの平均値との偏差を増幅す
るアンプ81と、このアンプ81からの出力が基準電圧
83を越えたとき信号を出力するコンパレータ82とか
らなる。
形態7におけるインバータ装置を示す構成図である。こ
の形態7も前記形態6と同様、異常検出回路に関するも
のであるが、この形態7では各素子ユニットの出力電流
を検出し、これら検出値からユニットの異常を検出する
ものである。異常信号送出部5は図10のものと同様で
あるので説明は省略する。9a、9bは両素子ユニット
3a、3bの出力電流を検出する電流検出器、7は電流
検出器9a、9bからの検出値の平均値を求める平均値
回路で、2個の抵抗71、72からなる。8は異常検出
部で、電流検出器9a、9bからの個々のユニットの電
流検出値と平均値回路7からの平均値との偏差を増幅す
るアンプ81と、このアンプ81からの出力が基準電圧
83を越えたとき信号を出力するコンパレータ82とか
らなる。
【0053】異常検出の動作としては、例えば、素子ユ
ニット3aの回路で異常が発生してその出力電流が零に
低下すると、電流検出器9aからの検出値と平均値回路
7からの平均値との偏差が基準電圧83を大きく越え、
コンデンサ52の電圧が速やかに立ち上がって異常検出
信号が送出されるとともに、両素子ユニット3a、3b
が停止する。
ニット3aの回路で異常が発生してその出力電流が零に
低下すると、電流検出器9aからの検出値と平均値回路
7からの平均値との偏差が基準電圧83を大きく越え、
コンデンサ52の電圧が速やかに立ち上がって異常検出
信号が送出されるとともに、両素子ユニット3a、3b
が停止する。
【0054】以上、各実施の形態では、素子ユニットの
並列数が2の場合について説明したが、任意の並列数の
装置に適用できることは当然である。また、この発明
は、スイッチング素子自体としては例示したIGBTに
限られるものではなく、かつ、インバータ装置に限ら
ず、スイッチング素子で構成する種々の電力変換装置に
同様に適用することができ同等の効果を奏する。
並列数が2の場合について説明したが、任意の並列数の
装置に適用できることは当然である。また、この発明
は、スイッチング素子自体としては例示したIGBTに
限られるものではなく、かつ、インバータ装置に限ら
ず、スイッチング素子で構成する種々の電力変換装置に
同様に適用することができ同等の効果を奏する。
【0055】
【発明の効果】以上のように、請求項1に係る電力変換
装置においては、オン・オフ指令信号を出力する指令信
号発生源、出力側が互いに並列に接続されて電力変換回
路を構成し、入力されるゲート信号に応じてオン・オフ
駆動される複数のスイッチング素子ユニット、およびこ
のスイッチング素子ユニット毎に設けられ上記指令信号
発生源からのオン・オフ指令信号を入力して上記スイッ
チング素子ユニットへ上記ゲート信号を出力するドライ
ブ回路を備えた電力変換装置において、上記スイッチン
グ素子ユニット毎に設けられ上記オン・オフ駆動するた
めの制御信号の立上り時および立下り時の時間遅れを独
立に調整して上記各スイッチング素子ユニットの出力電
流を均等化させる遅延時間調整回路を備えたので、相間
リアクトルを必要とすることなく素子ユニット間の電流
バランスが得られ、装置の小型化、コストダウンが可能
となる。
装置においては、オン・オフ指令信号を出力する指令信
号発生源、出力側が互いに並列に接続されて電力変換回
路を構成し、入力されるゲート信号に応じてオン・オフ
駆動される複数のスイッチング素子ユニット、およびこ
のスイッチング素子ユニット毎に設けられ上記指令信号
発生源からのオン・オフ指令信号を入力して上記スイッ
チング素子ユニットへ上記ゲート信号を出力するドライ
ブ回路を備えた電力変換装置において、上記スイッチン
グ素子ユニット毎に設けられ上記オン・オフ駆動するた
めの制御信号の立上り時および立下り時の時間遅れを独
立に調整して上記各スイッチング素子ユニットの出力電
流を均等化させる遅延時間調整回路を備えたので、相間
リアクトルを必要とすることなく素子ユニット間の電流
バランスが得られ、装置の小型化、コストダウンが可能
となる。
【0056】また、請求項2に係る電力変換装置におい
ては、遅延時間調整回路をドライブ回路の前段に設けた
ので、各スイッチング素子ユニットにおける制御信号の
時間遅れを確実に調整することができる。
ては、遅延時間調整回路をドライブ回路の前段に設けた
ので、各スイッチング素子ユニットにおける制御信号の
時間遅れを確実に調整することができる。
【0057】また、請求項3に係る電力変換装置におい
ては、遅延時間調整回路をドライブ回路の後段に設けた
ので、遅延時間調整回路の構成を簡単にすることができ
る。
ては、遅延時間調整回路をドライブ回路の後段に設けた
ので、遅延時間調整回路の構成を簡単にすることができ
る。
【0058】また、請求項4に係る電力変換装置におい
ては、ドライブ回路を、指令信号発生源と電気的に絶縁
してオン・オフ指令信号を伝送するホトカプラとこのホ
トカプラからの信号を増幅してゲート信号を出力する出
力スイッチとから構成し、遅延時間調整回路を上記ホト
カプラと出力スイッチとの間に設けたので、遅延時間調
整回路が指令信号発生源と絶縁されその制御用電源はド
ライブ回路内で調達でき、その分、制御用配線の構成が
簡単になる。
ては、ドライブ回路を、指令信号発生源と電気的に絶縁
してオン・オフ指令信号を伝送するホトカプラとこのホ
トカプラからの信号を増幅してゲート信号を出力する出
力スイッチとから構成し、遅延時間調整回路を上記ホト
カプラと出力スイッチとの間に設けたので、遅延時間調
整回路が指令信号発生源と絶縁されその制御用電源はド
ライブ回路内で調達でき、その分、制御用配線の構成が
簡単になる。
【0059】また、請求項5に係る電力変換装置におい
ては、遅延時間調整回路は、一端が制御信号の入力端子
の一方に接続され第1のダイオードと第1の可変抵抗と
の直列体からなる第1の直列回路、この第1の直列回路
と並列に接続され上記第1のダイオードと逆極性の第2
のダイオードと第2の可変抵抗との直列体からなる第2
の直列回路、一端が上記第1および第2の直列回路の他
端に接続され他端が上記制御信号の入力端子の他方に接
続されたコンデンサ、およびこのコンデンサの電圧値と
所定の設定値との比較結果に応じてHレベルまたはLレ
ベルの信号を出力するコンパレータを備えたので、第1
および第2の可変抵抗の抵抗値を変えることにより、制
御信号の立上りおよび立下り時の時間遅れを簡便に独立
して調整することができる。
ては、遅延時間調整回路は、一端が制御信号の入力端子
の一方に接続され第1のダイオードと第1の可変抵抗と
の直列体からなる第1の直列回路、この第1の直列回路
と並列に接続され上記第1のダイオードと逆極性の第2
のダイオードと第2の可変抵抗との直列体からなる第2
の直列回路、一端が上記第1および第2の直列回路の他
端に接続され他端が上記制御信号の入力端子の他方に接
続されたコンデンサ、およびこのコンデンサの電圧値と
所定の設定値との比較結果に応じてHレベルまたはLレ
ベルの信号を出力するコンパレータを備えたので、第1
および第2の可変抵抗の抵抗値を変えることにより、制
御信号の立上りおよび立下り時の時間遅れを簡便に独立
して調整することができる。
【0060】また、請求項6に係る電力変換装置におい
ては、オン・オフ指令信号を出力する指令信号発生源、
出力側が互いに並列に接続されて電力変換回路を構成
し、入力されるゲート信号に応じてオン・オフ駆動され
る複数のスイッチング素子ユニット、およびこのスイッ
チング素子ユニット毎に設けられ上記指令信号発生源か
らのオン・オフ指令信号を入力して上記スイッチング素
子ユニットへ上記ゲート信号を出力するドライブ回路を
備えた電力変換装置において、上記ドライブ回路相互間
を電気的に接続し、上記各ドライブ回路における上記オ
ン・オフ駆動するための制御信号の立上りタイミングお
よび立下りタイミングを上記各ドライブ回路でそれぞれ
相互に一致させて上記各スイッチング素子ユニットの出
力電流を均等化させるタイミング調停回路を備えたの
で、相間リアクトルを必要とすることなく素子ユニット
間の電流バランスが得られ、装置の小型化、コストダウ
ンが可能となる。
ては、オン・オフ指令信号を出力する指令信号発生源、
出力側が互いに並列に接続されて電力変換回路を構成
し、入力されるゲート信号に応じてオン・オフ駆動され
る複数のスイッチング素子ユニット、およびこのスイッ
チング素子ユニット毎に設けられ上記指令信号発生源か
らのオン・オフ指令信号を入力して上記スイッチング素
子ユニットへ上記ゲート信号を出力するドライブ回路を
備えた電力変換装置において、上記ドライブ回路相互間
を電気的に接続し、上記各ドライブ回路における上記オ
ン・オフ駆動するための制御信号の立上りタイミングお
よび立下りタイミングを上記各ドライブ回路でそれぞれ
相互に一致させて上記各スイッチング素子ユニットの出
力電流を均等化させるタイミング調停回路を備えたの
で、相間リアクトルを必要とすることなく素子ユニット
間の電流バランスが得られ、装置の小型化、コストダウ
ンが可能となる。
【0061】また、請求項7に係る電力変換装置におい
ては、各ドライブ回路に制御信号で動作するオープンコ
レクタのトランジスタを設け、上記各ドライブ回路のト
ランジスタのコレクタおよびエミッタをそれぞれ相互に
電気的に接続することによりタイミング調停回路を構成
したので、各スイッチング素子ユニットにおける制御信
号の立上り、立下りのタイミングを簡単な構成で、確実
に一致させることができる。
ては、各ドライブ回路に制御信号で動作するオープンコ
レクタのトランジスタを設け、上記各ドライブ回路のト
ランジスタのコレクタおよびエミッタをそれぞれ相互に
電気的に接続することによりタイミング調停回路を構成
したので、各スイッチング素子ユニットにおける制御信
号の立上り、立下りのタイミングを簡単な構成で、確実
に一致させることができる。
【0062】また、請求項8に係る電力変換装置におい
ては、各ドライブ回路のトランジスタを相互に電気的に
接続する接続線にコモンモードリアクトルを挿入したの
で、タイミング調停回路採用時に懸念される信号系の誤
動作の恐れがなくなる。
ては、各ドライブ回路のトランジスタを相互に電気的に
接続する接続線にコモンモードリアクトルを挿入したの
で、タイミング調停回路採用時に懸念される信号系の誤
動作の恐れがなくなる。
【0063】また、請求項9に係る電力変換装置におい
ては、ドライブ回路に、制御信号とゲート信号とを比較
し上記両信号が所定の設定時間を越えて不一致となった
とき当該ドライブ回路の異常と判断する異常検出回路を
備えたので、並列接続されたスイッチング素子ユニット
のいずれかに発生した異常を、制御信号から確実に検出
することができる。
ては、ドライブ回路に、制御信号とゲート信号とを比較
し上記両信号が所定の設定時間を越えて不一致となった
とき当該ドライブ回路の異常と判断する異常検出回路を
備えたので、並列接続されたスイッチング素子ユニット
のいずれかに発生した異常を、制御信号から確実に検出
することができる。
【0064】また、請求項10に係る電力変換装置にお
いては、各スイッチング素子ユニットの出力電流を検出
し、自己のスイッチング素子ユニットの出力電流と全ス
イッチング素子ユニットの出力電流平均値との差が所定
の設定値を越えたとき当該スイッチング素子ユニットの
回路の異常と判断する異常検出回路を備えたので、並列
接続されたスイッチング素子ユニットのいずれかに発生
した異常を、スイッチング素子ユニットの出力電流から
確実に検出することができる。
いては、各スイッチング素子ユニットの出力電流を検出
し、自己のスイッチング素子ユニットの出力電流と全ス
イッチング素子ユニットの出力電流平均値との差が所定
の設定値を越えたとき当該スイッチング素子ユニットの
回路の異常と判断する異常検出回路を備えたので、並列
接続されたスイッチング素子ユニットのいずれかに発生
した異常を、スイッチング素子ユニットの出力電流から
確実に検出することができる。
【図1】 この発明の実施の形態1におけるインバータ
装置を示す構成図である。
装置を示す構成図である。
【図2】 図1の装置の動作を説明するタイミングチャ
ートである。
ートである。
【図3】 この発明の実施の形態2におけるインバータ
装置を示す構成図である。
装置を示す構成図である。
【図4】 この発明の実施の形態3におけるインバータ
装置を示す構成図である。
装置を示す構成図である。
【図5】 図4の装置の動作を説明するタイミングチャ
ートである。
ートである。
【図6】 この発明の実施の形態4におけるインバータ
装置を示す構成図である。
装置を示す構成図である。
【図7】 図6の装置の動作を説明するタイミングチャ
ートである。
ートである。
【図8】 この発明の実施の形態5におけるインバータ
装置を示す構成図である。
装置を示す構成図である。
【図9】 この発明の実施の形態5における、図8とは
異なるインバータ装置を示す構成図である。
異なるインバータ装置を示す構成図である。
【図10】 この発明の実施の形態6におけるインバー
タ装置を示す構成図である。
タ装置を示す構成図である。
【図11】 この発明の実施の形態7におけるインバー
タ装置を示す構成図である。
タ装置を示す構成図である。
【図12】 従来のインバータ装置を示す構成図であ
る。
る。
【図13】 図12の装置の動作を説明するタイミング
チャートである。
チャートである。
1a,1b 遅延時間調整回路、2a,2b ドライブ
回路、3a,3b 素子ユニット、4 タイミング調停
回路、5 異常信号送出部、6,8 異常検出部、7
平均値回路、9a,9b 電流検出器、11 第1のダ
イオード、12 第1の可変抵抗、13 第2のダイオ
ード、14 第2の可変抵抗、15 コンデンサ、16
コンパレータ、21 ホトカプラ、25 出力スイッ
チ、31 IGBT、42 トランジスタ、200 接
続線、300 コモンモードリアクトル、SIG 指令
信号発生源。
回路、3a,3b 素子ユニット、4 タイミング調停
回路、5 異常信号送出部、6,8 異常検出部、7
平均値回路、9a,9b 電流検出器、11 第1のダ
イオード、12 第1の可変抵抗、13 第2のダイオ
ード、14 第2の可変抵抗、15 コンデンサ、16
コンパレータ、21 ホトカプラ、25 出力スイッ
チ、31 IGBT、42 トランジスタ、200 接
続線、300 コモンモードリアクトル、SIG 指令
信号発生源。
Claims (10)
- 【請求項1】 オン・オフ指令信号を出力する指令信号
発生源、出力側が互いに並列に接続されて電力変換回路
を構成し、入力されるゲート信号に応じてオン・オフ駆
動される複数のスイッチング素子ユニット、およびこの
スイッチング素子ユニット毎に設けられ上記指令信号発
生源からのオン・オフ指令信号を入力して上記スイッチ
ング素子ユニットへ上記ゲート信号を出力するドライブ
回路を備えた電力変換装置において、 上記スイッチング素子ユニット毎に設けられ上記オン・
オフ駆動するための制御信号の立上り時および立下り時
の時間遅れを独立に調整して上記各スイッチング素子ユ
ニットの出力電流を均等化させる遅延時間調整回路を備
えたことを特徴とする電力変換装置。 - 【請求項2】 遅延時間調整回路をドライブ回路の前段
に設けたことを特徴とする請求項1記載の電力変換装
置。 - 【請求項3】 遅延時間調整回路をドライブ回路の後段
に設けたことを特徴とする請求項1記載の電力変換装
置。 - 【請求項4】 ドライブ回路を、指令信号発生源と電気
的に絶縁してオン・オフ指令信号を伝送するホトカプラ
とこのホトカプラからの信号を増幅してゲート信号を出
力する出力スイッチとから構成し、遅延時間調整回路を
上記ホトカプラと出力スイッチとの間に設けたことを特
徴とする請求項1記載の電力変換装置。 - 【請求項5】 遅延時間調整回路は、一端が制御信号の
入力端子の一方に接続され第1のダイオードと第1の可
変抵抗との直列体からなる第1の直列回路、この第1の
直列回路と並列に接続され上記第1のダイオードと逆極
性の第2のダイオードと第2の可変抵抗との直列体から
なる第2の直列回路、一端が上記第1および第2の直列
回路の他端に接続され他端が上記制御信号の入力端子の
他方に接続されたコンデンサ、およびこのコンデンサの
電圧値と所定の設定値との比較結果に応じてHレベルま
たはLレベルの信号を出力するコンパレータを備えたこ
とを特徴とする請求項1ないし4のいずれかに記載の電
力変換装置。 - 【請求項6】 オン・オフ指令信号を出力する指令信号
発生源、出力側が互いに並列に接続されて電力変換回路
を構成し、入力されるゲート信号に応じてオン・オフ駆
動される複数のスイッチング素子ユニット、およびこの
スイッチング素子ユニット毎に設けられ上記指令信号発
生源からのオン・オフ指令信号を入力して上記スイッチ
ング素子ユニットへ上記ゲート信号を出力するドライブ
回路を備えた電力変換装置において、 上記ドライブ回路相互間を電気的に接続し、上記各ドラ
イブ回路における上記オン・オフ駆動するための制御信
号の立上りタイミングおよび立下りタイミングを上記各
ドライブ回路でそれぞれ相互に一致させて上記各スイッ
チング素子ユニットの出力電流を均等化させるタイミン
グ調停回路を備えたことを特徴とする電力変換装置。 - 【請求項7】 各ドライブ回路に制御信号で動作するオ
ープンコレクタのトランジスタを設け、上記各ドライブ
回路のトランジスタのコレクタおよびエミッタをそれぞ
れ相互に電気的に接続することによりタイミング調停回
路を構成したことを特徴とする請求項6記載の電力変換
装置。 - 【請求項8】 各ドライブ回路のトランジスタを相互に
電気的に接続する接続線にコモンモードリアクトルを挿
入したことを特徴とする請求項7記載の電力変換装置。 - 【請求項9】 ドライブ回路に、制御信号とゲート信号
とを比較し上記両信号が所定の設定時間を越えて不一致
となったとき当該ドライブ回路の異常と判断する異常検
出回路を備えたことを特徴とする請求項1ないし8のい
ずれかに記載の電力変換装置。 - 【請求項10】 各スイッチング素子ユニットの出力電
流を検出し、自己のスイッチング素子ユニットの出力電
流と全スイッチング素子ユニットの出力電流平均値との
差が所定の設定値を越えたとき当該スイッチング素子ユ
ニットの回路の異常と判断する異常検出回路を備えたこ
とを特徴とする請求項1ないし9のいずれかに記載の電
力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15237596A JPH104673A (ja) | 1996-06-13 | 1996-06-13 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15237596A JPH104673A (ja) | 1996-06-13 | 1996-06-13 | 電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH104673A true JPH104673A (ja) | 1998-01-06 |
Family
ID=15539159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15237596A Pending JPH104673A (ja) | 1996-06-13 | 1996-06-13 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH104673A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3696833B2 (ja) * | 2000-05-18 | 2005-09-21 | 三菱電機株式会社 | 電力用半導体装置 |
JP2005295661A (ja) * | 2004-03-31 | 2005-10-20 | Mitsubishi Electric Corp | 電力用半導体素子の駆動回路および電力変換装置 |
JP2009011043A (ja) * | 2007-06-27 | 2009-01-15 | Kitashiba Electric Co Ltd | チョッパ回路の故障検出装置 |
JP2011066984A (ja) * | 2009-09-16 | 2011-03-31 | Toshiba Mitsubishi-Electric Industrial System Corp | 自励式電力変換装置及びそのゲートタイミング調整方法 |
CN113556844A (zh) * | 2021-06-25 | 2021-10-26 | 成都世纪光合作用科技有限公司 | 一种信号生成装置及功率扩展器 |
-
1996
- 1996-06-13 JP JP15237596A patent/JPH104673A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3696833B2 (ja) * | 2000-05-18 | 2005-09-21 | 三菱電機株式会社 | 電力用半導体装置 |
JP2005295661A (ja) * | 2004-03-31 | 2005-10-20 | Mitsubishi Electric Corp | 電力用半導体素子の駆動回路および電力変換装置 |
JP2009011043A (ja) * | 2007-06-27 | 2009-01-15 | Kitashiba Electric Co Ltd | チョッパ回路の故障検出装置 |
JP2011066984A (ja) * | 2009-09-16 | 2011-03-31 | Toshiba Mitsubishi-Electric Industrial System Corp | 自励式電力変換装置及びそのゲートタイミング調整方法 |
CN113556844A (zh) * | 2021-06-25 | 2021-10-26 | 成都世纪光合作用科技有限公司 | 一种信号生成装置及功率扩展器 |
CN113556844B (zh) * | 2021-06-25 | 2023-09-22 | 成都世纪光合作用科技有限公司 | 一种信号生成装置及功率扩展器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1619782B1 (en) | Power converter with short circuit protection | |
US9608623B1 (en) | System and method for monitoring voltage across isolation barrier | |
US20140098581A1 (en) | Gate driving circuit having a fault detecting circuit for a semiconductor switching device | |
KR900004074A (ko) | 절연된 게이트 트랜지스터, 절연된 게이트 트랜지스터를 갖는 스위칭회로, 절연된 게이트트랜지스터를 갖는 유도전동기 시스템, 과전류검출방법 그리고 절연게이트트랜지스터를 위한 회로를 위한 드라이브회로와 반도체장치 | |
US20030206040A1 (en) | Semiconductor device | |
JPH0894695A (ja) | 半導体パワースイッチシステム | |
JP6582714B2 (ja) | 並列接続されたパワー半導体素子の協調制御方法、電流バランス制御装置およびパワーモジュール | |
US6851077B2 (en) | Semiconductor component for controlling power semiconductor switches | |
US5786973A (en) | Semiconductor power module and compound power module | |
JP6428753B2 (ja) | 電力変換装置の制御システム | |
JP3808326B2 (ja) | 電力変換装置 | |
JPH104673A (ja) | 電力変換装置 | |
JP7435809B2 (ja) | 絶縁ゲート型バイポーラトランジスタの保護装置及び方法 | |
JP2002369498A (ja) | 電力用半導体素子のゲート駆動回路 | |
JP3754037B2 (ja) | 半導体パワーモジュールおよび複合パワーモジュール | |
JP2018061301A (ja) | 半導体駆動装置ならびにそれを用いた電力変換装置 | |
US10333499B2 (en) | Signal transmission circuit and vehicle | |
US10141834B2 (en) | Multi-phase power conversion device control circuit | |
JP4599926B2 (ja) | 電力スイッチング回路、電力変換装置、開放故障検出方法及びモジュール型半導体スイッチング素子の駆動方法 | |
EP4160899A1 (en) | Fault detection device and method therefor | |
WO2017179095A1 (ja) | 電力変換装置 | |
CN110829802B (zh) | 三电平半桥驱动电路及变流器 | |
JP4139893B2 (ja) | インバータ装置および多相インバータ装置 | |
US20230378951A1 (en) | Semiconductor device | |
JPH08308092A (ja) | 高耐圧ブレーカ装置 |