JPH10248243A - 電力変換回路 - Google Patents
電力変換回路Info
- Publication number
- JPH10248243A JPH10248243A JP9045057A JP4505797A JPH10248243A JP H10248243 A JPH10248243 A JP H10248243A JP 9045057 A JP9045057 A JP 9045057A JP 4505797 A JP4505797 A JP 4505797A JP H10248243 A JPH10248243 A JP H10248243A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- diode
- circuit
- semiconductor switch
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】チョッパ回路，３レベルインバータなどの電力
変換回路を構成する半導体スイッチ素子のターンオフ時
の跳ね上がり電圧を抑制する。 【解決手段】降圧チョッパ回路の半導体スイッチ素子と
してのＩＧＢＴ２には周知のＲＣＤスナバであるスナバ
回路６を接続し、還流ダイオード４の両端にコンデンサ
３０を接続し、ＩＧＢＴ２のターンオフ時に配線インダ
クタンス７により発生する跳ね上がり電圧（ＶP1）を、
ＩＧＢＴ２がオン期間中に充電されたコンデンサ３０の
電圧により抑制する。
変換回路を構成する半導体スイッチ素子のターンオフ時
の跳ね上がり電圧を抑制する。 【解決手段】降圧チョッパ回路の半導体スイッチ素子と
してのＩＧＢＴ２には周知のＲＣＤスナバであるスナバ
回路６を接続し、還流ダイオード４の両端にコンデンサ
３０を接続し、ＩＧＢＴ２のターンオフ時に配線インダ
クタンス７により発生する跳ね上がり電圧（ＶP1）を、
ＩＧＢＴ２がオン期間中に充電されたコンデンサ３０の
電圧により抑制する。
Description
【０００１】
【発明の属する技術分野】この発明は、チョッパ回路，
３レベルインバータなどの電力変換回路が備える半導体
スイッチ素子のターンオフ時に発生する跳ね上がり電圧
の抑制に関する。
３レベルインバータなどの電力変換回路が備える半導体
スイッチ素子のターンオフ時に発生する跳ね上がり電圧
の抑制に関する。
【０００２】
【従来の技術】図８は、この種の電力変換回路としての
降圧チョッパ回路の従来例を示す回路構成図である。図
８において、１は直流電源、２は半導体スイッチ素子と
しての絶縁ゲートバイポーラトランジスタ（以下、単に
ＩＧＢＴと称する）、３は直流リアクトル、４は還流ダ
イオード、５は負荷、６はＩＧＢＴ２のスナバ回路であ
り、このスナバ回路６はコンデンサ６ａ，ダイオード６
ｂ，抵抗６ｃからなる周知のＲＣＤ形スナバである。
降圧チョッパ回路の従来例を示す回路構成図である。図
８において、１は直流電源、２は半導体スイッチ素子と
しての絶縁ゲートバイポーラトランジスタ（以下、単に
ＩＧＢＴと称する）、３は直流リアクトル、４は還流ダ
イオード、５は負荷、６はＩＧＢＴ２のスナバ回路であ
り、このスナバ回路６はコンデンサ６ａ，ダイオード６
ｂ，抵抗６ｃからなる周知のＲＣＤ形スナバである。
【０００３】図８に示した降圧チョッパ回路は周知の技
術により構成されているので、ここではその動作の説明
は省略をする。図９は、この種の電力変換回路としての
３レベルインバータの従来例を示す回路構成図である。
図９において、直流正側と中性点との間に正側主コンデ
ンサ１１ａを接続し、前記中性点と直流負側との間に負
側主コンデンサ１１ｂを接続し、半導体スイッチ素子と
してのＩＧＢＴ１３ａ〜１６ａとダイオード１３ｂ〜１
６ｂとをそれぞれ逆並列に接続した構成のスイッチング
回路１３〜１６をそれぞれ直列に接続して第１，第２，
第３，第４スイッチング回路とし、第１スイッチング回
路１３の正側を前記直流正側に接続し、第４スイッチン
グ回路１６の負側を前記直流負側に接続し、第１クラン
プダイオード１７ａと第２クランプダイオード１７ｂと
の直列回路を構成し、第１クランプダイオード１７ａの
陰極を、第１スイッチング回路１３と第２スイッチング
回路１４との接続点に接続し、第２クランプダイオード
１７ｂの陽極を、第３スイッチング回路１５と第４スイ
ッチング回路１６との接続点に接続し、第１クランプダ
イオード１７ａと第２クランプダイオード１７ｂとの接
続点を前記中性点に接続し、第２スイッチング回路１４
と第３スイッチング回路１５との接続点を出力として負
荷に給電している。
術により構成されているので、ここではその動作の説明
は省略をする。図９は、この種の電力変換回路としての
３レベルインバータの従来例を示す回路構成図である。
図９において、直流正側と中性点との間に正側主コンデ
ンサ１１ａを接続し、前記中性点と直流負側との間に負
側主コンデンサ１１ｂを接続し、半導体スイッチ素子と
してのＩＧＢＴ１３ａ〜１６ａとダイオード１３ｂ〜１
６ｂとをそれぞれ逆並列に接続した構成のスイッチング
回路１３〜１６をそれぞれ直列に接続して第１，第２，
第３，第４スイッチング回路とし、第１スイッチング回
路１３の正側を前記直流正側に接続し、第４スイッチン
グ回路１６の負側を前記直流負側に接続し、第１クラン
プダイオード１７ａと第２クランプダイオード１７ｂと
の直列回路を構成し、第１クランプダイオード１７ａの
陰極を、第１スイッチング回路１３と第２スイッチング
回路１４との接続点に接続し、第２クランプダイオード
１７ｂの陽極を、第３スイッチング回路１５と第４スイ
ッチング回路１６との接続点に接続し、第１クランプダ
イオード１７ａと第２クランプダイオード１７ｂとの接
続点を前記中性点に接続し、第２スイッチング回路１４
と第３スイッチング回路１５との接続点を出力として負
荷に給電している。
【０００４】図１０は、図９に示す３レベルインバータ
の状態遷移図である。この図において、正側主コンデン
サ１１ａおよび負側主コンデンサ１１ｂの両端に架かる
電圧をそれぞれＥｄとすると、モード１では第１スイッ
チング回路１３と第２スイッチング回路１４とをオンと
し、第３スイッチング回路１５と第４スイッチング回路
１６とをオフとするので、中性点からみた前記出力の電
圧はＥｄとなり、モード２では第１スイッチング回路１
３と第４スイッチング回路１６とをオフとし、第２スイ
ッチング回路１４と第３スイッチング回路１５とをオン
とするので、このときには第１クランプダイオード１７
ａ，第２クランプダイオード１７ｂの働きにより中性点
からみた前記出力の電圧は０（中性点）となり、モード
３では第１スイッチング回路１３と第２スイッチング回
路１４とをオフとし、第３スイッチング回路１５と第４
スイッチング回路１６とをオンとするので、中性点から
みた前記出力の電圧は−Ｅｄとなる。
の状態遷移図である。この図において、正側主コンデン
サ１１ａおよび負側主コンデンサ１１ｂの両端に架かる
電圧をそれぞれＥｄとすると、モード１では第１スイッ
チング回路１３と第２スイッチング回路１４とをオンと
し、第３スイッチング回路１５と第４スイッチング回路
１６とをオフとするので、中性点からみた前記出力の電
圧はＥｄとなり、モード２では第１スイッチング回路１
３と第４スイッチング回路１６とをオフとし、第２スイ
ッチング回路１４と第３スイッチング回路１５とをオン
とするので、このときには第１クランプダイオード１７
ａ，第２クランプダイオード１７ｂの働きにより中性点
からみた前記出力の電圧は０（中性点）となり、モード
３では第１スイッチング回路１３と第２スイッチング回
路１４とをオフとし、第３スイッチング回路１５と第４
スイッチング回路１６とをオンとするので、中性点から
みた前記出力の電圧は−Ｅｄとなる。
【０００５】この３レベルインバータでは、モード１←
→モード２←→モード３の変化を繰り返し、モード１→
モード３、モード３→モード１の変化は禁止されてい
る。
→モード２←→モード３の変化を繰り返し、モード１→
モード３、モード３→モード１の変化は禁止されてい
る。
【０００６】
【発明が解決しようとする課題】図８に示した従来の降
圧チョッパ回路において、ＩＧＢＴ２の周辺の図示しな
い配線インダクタンスによるＩＧＢＴ２のターンオフ時
の電圧の跳ね上がりに対してはＩＧＢＴ２に付加された
スナバ回路６により抑制するようにしているが、還流ダ
イオード４の周辺の配線インダクタンス７の存在によ
り、ＩＧＢＴ２がターンオフしてＩＧＢＴ２のコレクタ
・エミッタ間電圧が直流電源１の電圧（Ｅ）を越える
と、直流リアクトル３→負荷５→配線インダクタンス７
→還流ダイオード４→直流リアクトル３の経路に転流
し、この電流により配線インダクタンス７の両端に電圧
（ΔＶP1）が発生し、ＩＧＢＴ２のコレクタ・エミッタ
間にはＥ＋ΔＶP1の電圧が架かり（図２の破線波形図参
照）、このときＩＧＢＴ２が過電圧で破損する恐れがあ
った。
圧チョッパ回路において、ＩＧＢＴ２の周辺の図示しな
い配線インダクタンスによるＩＧＢＴ２のターンオフ時
の電圧の跳ね上がりに対してはＩＧＢＴ２に付加された
スナバ回路６により抑制するようにしているが、還流ダ
イオード４の周辺の配線インダクタンス７の存在によ
り、ＩＧＢＴ２がターンオフしてＩＧＢＴ２のコレクタ
・エミッタ間電圧が直流電源１の電圧（Ｅ）を越える
と、直流リアクトル３→負荷５→配線インダクタンス７
→還流ダイオード４→直流リアクトル３の経路に転流
し、この電流により配線インダクタンス７の両端に電圧
（ΔＶP1）が発生し、ＩＧＢＴ２のコレクタ・エミッタ
間にはＥ＋ΔＶP1の電圧が架かり（図２の破線波形図参
照）、このときＩＧＢＴ２が過電圧で破損する恐れがあ
った。
【０００７】また、図９に示した従来の３レベルインバ
ータにおいて、ＩＧＢＴ１３ａ〜１６ａの周辺の図示し
ないそれぞれの配線インダクタンスによるＩＧＢＴ１３
ａ〜１６ａのターンオフ時の電圧の跳ね上がりに対して
はＩＧＢＴ１３ａ〜１６ａそれぞれに付加された周知の
ＲＣＤスナバと称されるスナバ回路２３〜２６により抑
制するようにしているが、例えば、前記モード１からモ
ード２に状態が遷移したときに、第１クランプダイオー
ド１７ａの経路に転流し、この電流により第１クランプ
ダイオード１７ａの周辺の図示しない配線インダクタン
スの両端に電圧（ΔＶP2）が発生し、ＩＧＢＴ１３ａの
コレクタ・エミッタ間にはＥｄ＋ΔＶP2の電圧が架か
り、このときＩＧＢＴ１３ａが過電圧で破損する恐れが
あった。
ータにおいて、ＩＧＢＴ１３ａ〜１６ａの周辺の図示し
ないそれぞれの配線インダクタンスによるＩＧＢＴ１３
ａ〜１６ａのターンオフ時の電圧の跳ね上がりに対して
はＩＧＢＴ１３ａ〜１６ａそれぞれに付加された周知の
ＲＣＤスナバと称されるスナバ回路２３〜２６により抑
制するようにしているが、例えば、前記モード１からモ
ード２に状態が遷移したときに、第１クランプダイオー
ド１７ａの経路に転流し、この電流により第１クランプ
ダイオード１７ａの周辺の図示しない配線インダクタン
スの両端に電圧（ΔＶP2）が発生し、ＩＧＢＴ１３ａの
コレクタ・エミッタ間にはＥｄ＋ΔＶP2の電圧が架か
り、このときＩＧＢＴ１３ａが過電圧で破損する恐れが
あった。
【０００８】この発明の目的は、チョッパ回路，３レベ
ルインバータなどの電力変換回路が備える半導体スイッ
チ素子のターンオフ時に発生する跳ね上がり電圧を抑制
した電力変換回路を提供することにある。
ルインバータなどの電力変換回路が備える半導体スイッ
チ素子のターンオフ時に発生する跳ね上がり電圧を抑制
した電力変換回路を提供することにある。
【０００９】
【課題を解決するための手段】この第１の発明は、直流
リアクトルと負荷の直列回路の両端に還流ダイオードを
並列接続し、この直並列回路に直流入力電圧を断続的に
印加する半導体スイッチ素子を備える電力変換回路にお
いて、前記還流ダイオードの両端にコンデンサを接続し
た構成とする。
リアクトルと負荷の直列回路の両端に還流ダイオードを
並列接続し、この直並列回路に直流入力電圧を断続的に
印加する半導体スイッチ素子を備える電力変換回路にお
いて、前記還流ダイオードの両端にコンデンサを接続し
た構成とする。
【００１０】第２の発明は、直流リアクトルと負荷の直
列回路の両端に還流ダイオードを並列接続し、この直並
列回路に直流入力電圧を断続的に印加する半導体スイッ
チ素子を備える電力変換回路において、前記還流ダイオ
ードの両端にコンデンサと抵抗の直列回路を接続した構
成とする。第３の発明は、直流リアクトルと負荷の直列
回路の両端に還流ダイオードを並列接続し、この直並列
回路に直流入力電圧を断続的に印加する半導体スイッチ
素子を備える電力変換回路において、前記還流ダイオー
ドの両端に、第１コンデンサと該還流ダイオードとは逆
向きの第１ダイオードとを直列接続し且つ該第１ダイオ
ードの両端に第２コンデンサを並列接続してなる第１ス
ナバ回路を接続し、前記半導体スイッチ素子の両端に、
第３コンデンサと該半導体スイッチ素子と同じ向きの第
２ダイオードとの直列接続し且つ第２ダイオードの両端
に第４コンデンサを並列接続してなる第２スナバ回路を
接続し、前記第２コンデンサの容量を、前記第４コンデ
ンサの容量に比してより大きくする。
列回路の両端に還流ダイオードを並列接続し、この直並
列回路に直流入力電圧を断続的に印加する半導体スイッ
チ素子を備える電力変換回路において、前記還流ダイオ
ードの両端にコンデンサと抵抗の直列回路を接続した構
成とする。第３の発明は、直流リアクトルと負荷の直列
回路の両端に還流ダイオードを並列接続し、この直並列
回路に直流入力電圧を断続的に印加する半導体スイッチ
素子を備える電力変換回路において、前記還流ダイオー
ドの両端に、第１コンデンサと該還流ダイオードとは逆
向きの第１ダイオードとを直列接続し且つ該第１ダイオ
ードの両端に第２コンデンサを並列接続してなる第１ス
ナバ回路を接続し、前記半導体スイッチ素子の両端に、
第３コンデンサと該半導体スイッチ素子と同じ向きの第
２ダイオードとの直列接続し且つ第２ダイオードの両端
に第４コンデンサを並列接続してなる第２スナバ回路を
接続し、前記第２コンデンサの容量を、前記第４コンデ
ンサの容量に比してより大きくする。
【００１１】第４の発明は、第１，第２，第３，第４半
導体スイッチ素子を同一極性で直列接続し、該半導体ス
イッチ素子の直列回路を中性点を介して２分割された直
流電源の両端に接続し、第１，第２クランプダイオード
の直列回路を第１，第２半導体スイッチ素子の接続点と
第３，第４半導体スイッチ素子の接続点との間に該半導
体スイッチ素子とは逆向きに接続し、直流電源の中性点
と第１，第２クランプダイオードの接続点とを接続し、
第２，第３の半導体スイッチ素子の接続点から負荷に給
電する電力変換回路において、前記第１クランプダイオ
ードの両端に第１コンデンサを接続し、前記第２クラン
プダイオードの両端に第２コンデンサを接続した構成と
する。
導体スイッチ素子を同一極性で直列接続し、該半導体ス
イッチ素子の直列回路を中性点を介して２分割された直
流電源の両端に接続し、第１，第２クランプダイオード
の直列回路を第１，第２半導体スイッチ素子の接続点と
第３，第４半導体スイッチ素子の接続点との間に該半導
体スイッチ素子とは逆向きに接続し、直流電源の中性点
と第１，第２クランプダイオードの接続点とを接続し、
第２，第３の半導体スイッチ素子の接続点から負荷に給
電する電力変換回路において、前記第１クランプダイオ
ードの両端に第１コンデンサを接続し、前記第２クラン
プダイオードの両端に第２コンデンサを接続した構成と
する。
【００１２】第５の発明は、第１，第２，第３，第４半
導体スイッチ素子を同一極性で直列接続し、該半導体ス
イッチ素子の直列回路を中性点を介して２分割された直
流電源の両端に接続し、第１，第２クランプダイオード
の直列回路を第１，第２半導体スイッチ素子の接続点と
第３，第４半導体スイッチ素子の接続点との間に該半導
体スイッチ素子とは逆向きに接続し、直流電源の中性点
と第１，第２クランプダイオードの接続点とを接続し、
第２，第３の半導体スイッチ素子の接続点から負荷に給
電する電力変換回路において、前記第１クランプダイオ
ードの両端に第１コンデンサと第１抵抗の直列回路を接
続し、前記第２クランプダイオードの両端に第２コンデ
ンサと第２抵抗の直列回路を接続した構成とする。
導体スイッチ素子を同一極性で直列接続し、該半導体ス
イッチ素子の直列回路を中性点を介して２分割された直
流電源の両端に接続し、第１，第２クランプダイオード
の直列回路を第１，第２半導体スイッチ素子の接続点と
第３，第４半導体スイッチ素子の接続点との間に該半導
体スイッチ素子とは逆向きに接続し、直流電源の中性点
と第１，第２クランプダイオードの接続点とを接続し、
第２，第３の半導体スイッチ素子の接続点から負荷に給
電する電力変換回路において、前記第１クランプダイオ
ードの両端に第１コンデンサと第１抵抗の直列回路を接
続し、前記第２クランプダイオードの両端に第２コンデ
ンサと第２抵抗の直列回路を接続した構成とする。
【００１３】さらに第６，第７の発明は、第１，第２，
第３，第４半導体スイッチ素子を同一極性で直列接続
し、該半導体スイッチ素子の直列回路を中性点を介して
２分割された直流電源の両端に接続し、第１，第２クラ
ンプダイオードの直列回路を第１，第２半導体スイッチ
素子の接続点と第３，第４半導体スイッチ素子の接続点
との間に該半導体スイッチ素子とは逆向きに接続し、直
流電源の中性点と第１，第２クランプダイオードの接続
点とを接続し、第２，第３の半導体スイッチ素子の接続
点から負荷に給電する電力変換回路において、前記第１
クランプダイオードの両端に、第１コンデンサと該第１
クランプダイオードとは逆向きの第１ダイオードとを直
列接続し且つ該第１ダイオードの両端に第２コンデンサ
を並列接続してなる第１スナバ回路を接続し、前記第２
クランプダイオードの両端に、前記第１スナバ回路と同
様配列にした第３コンデンサと第２ダイオードと第４コ
ンデンサとからなる第２スナバ回路を接続し、前記第１
半導体スイッチ素子の両端に、第５コンデンサと該第１
半導体スイッチ素子と同じ向きの第３ダイオードとを直
列接続し且つ該第３ダイオードの両端に第６コンデンサ
を並列接続してなる第３スナバ回路を接続し、前記第２
半導体スイッチ素子の両端に、前記第３スナバ回路と同
様配列にした第７コンデンサと第４ダイオードと第８コ
ンデンサとからなる第４スナバ回路を接続し、前記第３
半導体スイッチ素子の両端に、前記第３スナバ回路と同
様配列にした第９コンデンサと第５ダイオードと第１０
コンデンサとからなる第５スナバ回路を接続し、前記第
４半導体スイッチ素子の両端に、前記第３スナバ回路と
同様配列にした第１１コンデンサと第６ダイオードと第
１２コンデンサとからなる第６スナバ回路を接続した構
成であって、第６の発明は、前記第２，第４コンデンサ
の容量を、前記第６，１２コンデンサの容量に比してよ
り大きくし、第７の発明は、前記第６，第１２コンデン
サの容量を、前記第８，１０コンデンサの容量に比して
より大きくする。
第３，第４半導体スイッチ素子を同一極性で直列接続
し、該半導体スイッチ素子の直列回路を中性点を介して
２分割された直流電源の両端に接続し、第１，第２クラ
ンプダイオードの直列回路を第１，第２半導体スイッチ
素子の接続点と第３，第４半導体スイッチ素子の接続点
との間に該半導体スイッチ素子とは逆向きに接続し、直
流電源の中性点と第１，第２クランプダイオードの接続
点とを接続し、第２，第３の半導体スイッチ素子の接続
点から負荷に給電する電力変換回路において、前記第１
クランプダイオードの両端に、第１コンデンサと該第１
クランプダイオードとは逆向きの第１ダイオードとを直
列接続し且つ該第１ダイオードの両端に第２コンデンサ
を並列接続してなる第１スナバ回路を接続し、前記第２
クランプダイオードの両端に、前記第１スナバ回路と同
様配列にした第３コンデンサと第２ダイオードと第４コ
ンデンサとからなる第２スナバ回路を接続し、前記第１
半導体スイッチ素子の両端に、第５コンデンサと該第１
半導体スイッチ素子と同じ向きの第３ダイオードとを直
列接続し且つ該第３ダイオードの両端に第６コンデンサ
を並列接続してなる第３スナバ回路を接続し、前記第２
半導体スイッチ素子の両端に、前記第３スナバ回路と同
様配列にした第７コンデンサと第４ダイオードと第８コ
ンデンサとからなる第４スナバ回路を接続し、前記第３
半導体スイッチ素子の両端に、前記第３スナバ回路と同
様配列にした第９コンデンサと第５ダイオードと第１０
コンデンサとからなる第５スナバ回路を接続し、前記第
４半導体スイッチ素子の両端に、前記第３スナバ回路と
同様配列にした第１１コンデンサと第６ダイオードと第
１２コンデンサとからなる第６スナバ回路を接続した構
成であって、第６の発明は、前記第２，第４コンデンサ
の容量を、前記第６，１２コンデンサの容量に比してよ
り大きくし、第７の発明は、前記第６，第１２コンデン
サの容量を、前記第８，１０コンデンサの容量に比して
より大きくする。
【００１４】この発明によれば、降圧チョッパ回路の還
流ダイオードや３レベルインバータのクランプダイオー
ドにもスナバ回路を付加し、この還流ダイオード，クラ
ンプダイオード自身のスナバ機能に加えて、これらの電
力変換回路を構成する半導体スイッチ素子のターンオフ
時の電圧の跳ね上がりを、後述の如く付加した前記スナ
バ回路により、さらに抑制することができる。
流ダイオードや３レベルインバータのクランプダイオー
ドにもスナバ回路を付加し、この還流ダイオード，クラ
ンプダイオード自身のスナバ機能に加えて、これらの電
力変換回路を構成する半導体スイッチ素子のターンオフ
時の電圧の跳ね上がりを、後述の如く付加した前記スナ
バ回路により、さらに抑制することができる。
【００１５】
【発明の実施の形態】図１は、この発明の第１の実施例
を示す電力変換回路としての降圧チョッパ回路の回路構
成図であり、図８に示した従来例の降圧チョッパ回路と
同一機能を有するものには同一符号を付している。すな
わち図１に示した降圧チョッパ回路においては、還流ダ
イオード４の両端にコンデンサ３０が付加されている。
を示す電力変換回路としての降圧チョッパ回路の回路構
成図であり、図８に示した従来例の降圧チョッパ回路と
同一機能を有するものには同一符号を付している。すな
わち図１に示した降圧チョッパ回路においては、還流ダ
イオード４の両端にコンデンサ３０が付加されている。
【００１６】このコンデンサ３０の動作を、図２に示し
た波形図を参照しつつ、以下に説明をする。ＩＧＢＴ２
がオン期間中にコンデンサ３０は直流電源１によって該
電源の電圧（Ｅ）まで充電され、ＩＧＢＴ２のターンオ
フ時にはＩＧＢＴ２のコレクタ・エミッタ間の電圧が前
記Ｅを越える以前から前記コンデンサ３０の電圧が配線
インダクタンス７に印加され、その結果、ＩＧＢＴ２の
電流がより緩やかに減少し（図２の実線波形参照）、還
流ダイオード４への転流も緩やかに行われるために配線
インダクタンス７の両端に発生する電圧（ΔＶP1）も少
なくなる（図２の実線波形参照）。なお、図２における
破線波形図はコンデンサ３０が無いとき、すなわち図８
に示した従来例の降圧チョッパ回路の動作波形である。
た波形図を参照しつつ、以下に説明をする。ＩＧＢＴ２
がオン期間中にコンデンサ３０は直流電源１によって該
電源の電圧（Ｅ）まで充電され、ＩＧＢＴ２のターンオ
フ時にはＩＧＢＴ２のコレクタ・エミッタ間の電圧が前
記Ｅを越える以前から前記コンデンサ３０の電圧が配線
インダクタンス７に印加され、その結果、ＩＧＢＴ２の
電流がより緩やかに減少し（図２の実線波形参照）、還
流ダイオード４への転流も緩やかに行われるために配線
インダクタンス７の両端に発生する電圧（ΔＶP1）も少
なくなる（図２の実線波形参照）。なお、図２における
破線波形図はコンデンサ３０が無いとき、すなわち図８
に示した従来例の降圧チョッパ回路の動作波形である。
【００１７】また、還流ダイオード４が複数個のダイオ
ードを直列接続してなるときには、それぞれのダイオー
ドの両端にコンデンサをそれぞれ接続すればよく、この
ときには前記それぞれのコンデンサは、上述の機能に加
えて前記それぞれのダイオードの分担電圧をバランスさ
せる機能も兼ねることができる。図３は、この発明の第
２の実施例を示す電力変換回路としての降圧チョッパ回
路の回路構成図であり、図１に示した第１の実施例の降
圧チョッパ回路と同一機能を有するものには同一符号を
付している。
ードを直列接続してなるときには、それぞれのダイオー
ドの両端にコンデンサをそれぞれ接続すればよく、この
ときには前記それぞれのコンデンサは、上述の機能に加
えて前記それぞれのダイオードの分担電圧をバランスさ
せる機能も兼ねることができる。図３は、この発明の第
２の実施例を示す電力変換回路としての降圧チョッパ回
路の回路構成図であり、図１に示した第１の実施例の降
圧チョッパ回路と同一機能を有するものには同一符号を
付している。
【００１８】すなわち図３に示した降圧チョッパ回路に
おいては、還流ダイオード４の両端にコンデンサ３０と
抵抗３１の直列回路が付加されている。このコンデンサ
３０の機能は上述の第１の実施例と同様であり、抵抗３
１はＩＧＢＴ２のターンオン時にコンデンサ３０の充電
電流を抑制し、その結果、ＩＧＢＴ２のターンオン時の
スイッチング損失が軽減される。
おいては、還流ダイオード４の両端にコンデンサ３０と
抵抗３１の直列回路が付加されている。このコンデンサ
３０の機能は上述の第１の実施例と同様であり、抵抗３
１はＩＧＢＴ２のターンオン時にコンデンサ３０の充電
電流を抑制し、その結果、ＩＧＢＴ２のターンオン時の
スイッチング損失が軽減される。
【００１９】図４は、この発明の第３の実施例を示す電
力変換回路としての降圧チョッパ回路の回路構成図であ
り、図１に示した第１の実施例の降圧チョッパ回路と同
一機能を有するものには同一符号を付している。すなわ
ち図４に示した降圧チョッパ回路においては、還流ダイ
オード４の両端に第１コンデンサとしてのコンデンサ３
２ａと、第１ダイオードとしてのダイオード３２ｂと、
第２コンデンサとしてのコンデンサ３２ｃと、抵抗３２
ｄとからなる第１スナバ回路としてのスナバ回路３２を
接続し、ＩＧＢＴ２のコレクタ・エミッタ間に第３コン
デンサとしてのコンデンサ３３ａと、第２ダイオードと
してのダイオード３３ｂと、第４コンデンサとしてのコ
ンデンサ３３ｃと、抵抗３３ｄとからなる第２スナバ回
路としてのスナバ回路３３を接続した構成である。
力変換回路としての降圧チョッパ回路の回路構成図であ
り、図１に示した第１の実施例の降圧チョッパ回路と同
一機能を有するものには同一符号を付している。すなわ
ち図４に示した降圧チョッパ回路においては、還流ダイ
オード４の両端に第１コンデンサとしてのコンデンサ３
２ａと、第１ダイオードとしてのダイオード３２ｂと、
第２コンデンサとしてのコンデンサ３２ｃと、抵抗３２
ｄとからなる第１スナバ回路としてのスナバ回路３２を
接続し、ＩＧＢＴ２のコレクタ・エミッタ間に第３コン
デンサとしてのコンデンサ３３ａと、第２ダイオードと
してのダイオード３３ｂと、第４コンデンサとしてのコ
ンデンサ３３ｃと、抵抗３３ｄとからなる第２スナバ回
路としてのスナバ回路３３を接続した構成である。
【００２０】このスナバ回路３２において、ダイオード
３２ｂに並列に接続されたコンデンサ３２ｃにより、コ
ンデンサ３２ｃを付加しない従来のスナバ回路に比して
より早いタイミングでスナバ動作を開始するので、ＩＧ
ＢＴ２のターンオフ時に配線インダクタンス７によりＩ
ＧＢＴ２のコレクタ・エミッタ間に架かる電圧が軽減さ
れる。また、抵抗３２ｄはコンデンサ３２ａの初期充電
用抵抗である。
３２ｂに並列に接続されたコンデンサ３２ｃにより、コ
ンデンサ３２ｃを付加しない従来のスナバ回路に比して
より早いタイミングでスナバ動作を開始するので、ＩＧ
ＢＴ２のターンオフ時に配線インダクタンス７によりＩ
ＧＢＴ２のコレクタ・エミッタ間に架かる電圧が軽減さ
れる。また、抵抗３２ｄはコンデンサ３２ａの初期充電
用抵抗である。
【００２１】またスナバ回路３３において、ダイオード
３３ｂに並列に接続されたコンデンサ３３ｃにより、ス
ナバ回路３２と同様に、ＩＧＢＴ２のターンオフ時にＩ
ＧＢＴ２の周辺の配線インダクタンス８によりＩＧＢＴ
２のコレクタ・エミッタ間に架かる電圧がより軽減され
る。また、抵抗３３ｄはコンデンサ３２ａの初期充電用
抵抗である。
３３ｂに並列に接続されたコンデンサ３３ｃにより、ス
ナバ回路３２と同様に、ＩＧＢＴ２のターンオフ時にＩ
ＧＢＴ２の周辺の配線インダクタンス８によりＩＧＢＴ
２のコレクタ・エミッタ間に架かる電圧がより軽減され
る。また、抵抗３３ｄはコンデンサ３２ａの初期充電用
抵抗である。
【００２２】図４に示したスナバ回路３２，３３におい
て、コンデンサ３２ｃの容量をコンデンサ３３ｃの容量
より大きくすることにより、スナバ回路３２のインピー
ダンスをスナバ回路３３のインピーダンスより小さくす
るので、スナバ回路３３への流入エネルギーを少なくな
り、スナバ回路３３の小型化が計れる。図５は、この発
明の第４の実施例を示す電力変換回路としての３レベル
インバータの回路構成図であり、図９に示した従来例の
３レベルインバータと同一機能を有するものには同一符
号を付している。
て、コンデンサ３２ｃの容量をコンデンサ３３ｃの容量
より大きくすることにより、スナバ回路３２のインピー
ダンスをスナバ回路３３のインピーダンスより小さくす
るので、スナバ回路３３への流入エネルギーを少なくな
り、スナバ回路３３の小型化が計れる。図５は、この発
明の第４の実施例を示す電力変換回路としての３レベル
インバータの回路構成図であり、図９に示した従来例の
３レベルインバータと同一機能を有するものには同一符
号を付している。
【００２３】すなわち図５に示した３レベルインバータ
においては、第１クランプダイオード１７ａの両端に第
１コンデンサとしてのコンデンサ２１ａを接続し、第２
クランプダイオード１７ｂの両端に第２コンデンサとし
てのコンデンサ２１ｂを接続している。この３レベルイ
ンバータにおいて、前記モード１の期間中に主コンデン
サ１１ａにより第１コンデンサ２１ａは主コンデンサ１
１ａの電圧（Ｅｄ）まで充電され、前記モード１からモ
ード２に状態が遷移し、ＩＧＢＴ１３ａのターンオフ時
にはＩＧＢＴ１３ａのコレクタ・エミッタ間の電圧が前
記Ｅｄを越える以前から図示しない第１クランプダイオ
ード１７ａの周辺の配線インダクタンスに第１コンデン
サ１７ａの両端の電圧が印加され、その結果、ＩＧＢＴ
１３ａの電流がより緩やかに減少し、第１クランプダイ
オード１７ａへの転流も緩やかに行われるために前記配
線インダクタンスの両端に発生する電圧（ΔＶP2）も少
なくなる。
においては、第１クランプダイオード１７ａの両端に第
１コンデンサとしてのコンデンサ２１ａを接続し、第２
クランプダイオード１７ｂの両端に第２コンデンサとし
てのコンデンサ２１ｂを接続している。この３レベルイ
ンバータにおいて、前記モード１の期間中に主コンデン
サ１１ａにより第１コンデンサ２１ａは主コンデンサ１
１ａの電圧（Ｅｄ）まで充電され、前記モード１からモ
ード２に状態が遷移し、ＩＧＢＴ１３ａのターンオフ時
にはＩＧＢＴ１３ａのコレクタ・エミッタ間の電圧が前
記Ｅｄを越える以前から図示しない第１クランプダイオ
ード１７ａの周辺の配線インダクタンスに第１コンデン
サ１７ａの両端の電圧が印加され、その結果、ＩＧＢＴ
１３ａの電流がより緩やかに減少し、第１クランプダイ
オード１７ａへの転流も緩やかに行われるために前記配
線インダクタンスの両端に発生する電圧（ΔＶP2）も少
なくなる。
【００２４】同様に、前記モード３の期間中に主コンデ
ンサ１１ｂにより第２コンデンサ２１ｂは主コンデンサ
１１ｂの電圧（Ｅｄ）まで充電され、前記モード３から
モード２に状態が遷移し、ＩＧＢＴ１６ａのターンオフ
時にはＩＧＢＴ１６ａのコレクタ・エミッタ間の電圧が
前記Ｅｄを越える以前から図示しない第２クランプダイ
オード１７ｂの周辺の配線インダクタンスに前記第２コ
ンデンサ２１ｂの両端の電圧が印加され、その結果、Ｉ
ＧＢＴ１６ａの電流がより緩やかに減少し、第２クラン
プダイオード１７ｂへの転流も緩やかに行われるために
前記配線インダクタンスの両端に発生する電圧も少なく
なる。
ンサ１１ｂにより第２コンデンサ２１ｂは主コンデンサ
１１ｂの電圧（Ｅｄ）まで充電され、前記モード３から
モード２に状態が遷移し、ＩＧＢＴ１６ａのターンオフ
時にはＩＧＢＴ１６ａのコレクタ・エミッタ間の電圧が
前記Ｅｄを越える以前から図示しない第２クランプダイ
オード１７ｂの周辺の配線インダクタンスに前記第２コ
ンデンサ２１ｂの両端の電圧が印加され、その結果、Ｉ
ＧＢＴ１６ａの電流がより緩やかに減少し、第２クラン
プダイオード１７ｂへの転流も緩やかに行われるために
前記配線インダクタンスの両端に発生する電圧も少なく
なる。
【００２５】図６は、この発明の第５の実施例を示す電
力変換回路としての３レベルインバータの回路構成図で
あり、図５に示した第４の実施例の３レベルインバータ
と同一機能を有するものには同一符号を付している。す
なわち図６に示した３レベルインバータにおいては、第
１クランプダイオード１７ａの両端にコンデンサ２１ａ
と第１抵抗としての抵抗２２ａの直列回路を接続し、第
２クランプダイオード１７ｂの両端にコンデンサ２１ｂ
と第２抵抗としての抵抗２２ａの直列回路を接続してい
る。
力変換回路としての３レベルインバータの回路構成図で
あり、図５に示した第４の実施例の３レベルインバータ
と同一機能を有するものには同一符号を付している。す
なわち図６に示した３レベルインバータにおいては、第
１クランプダイオード１７ａの両端にコンデンサ２１ａ
と第１抵抗としての抵抗２２ａの直列回路を接続し、第
２クランプダイオード１７ｂの両端にコンデンサ２１ｂ
と第２抵抗としての抵抗２２ａの直列回路を接続してい
る。
【００２６】このコンデンサ２１ａ，２１ｂの機能は上
述の第４の実施例と同様であり、抵抗２２ａ，２２ｂは
ＩＧＢＴ１３ａ，１６ａそれぞれのターンオン時にコン
デンサ２１ａ，２１ｂの充電電流を抑制し、その結果、
ＩＧＢＴ１３ａ，１６ａそれぞれのターンオン時のスイ
ッチング損失が軽減される。図７は、この発明の第６の
実施例を示す電力変換回路としての３レベルインバータ
の回路構成図であり、図９に示した従来例の３レベルイ
ンバータと同一機能を有するものには同一符号を付して
いる。
述の第４の実施例と同様であり、抵抗２２ａ，２２ｂは
ＩＧＢＴ１３ａ，１６ａそれぞれのターンオン時にコン
デンサ２１ａ，２１ｂの充電電流を抑制し、その結果、
ＩＧＢＴ１３ａ，１６ａそれぞれのターンオン時のスイ
ッチング損失が軽減される。図７は、この発明の第６の
実施例を示す電力変換回路としての３レベルインバータ
の回路構成図であり、図９に示した従来例の３レベルイ
ンバータと同一機能を有するものには同一符号を付して
いる。
【００２７】すなわち図７に示した３レベルインバータ
においては、第１クランプダイオード１７ａの両端に、
第１コンデンサとしてのコンデンサ４１ａと第１ダイオ
ードとしてのダイオード４１ｂと第２コンデンサとして
の４１ｃと抵抗４１ｄとからなる第１スナバ回路として
のスナバ回路４１を接続し、第２クランプダイオード１
７ｂの両端に、スナバ回路４１と同様配列にしたコンデ
ンサ４２ａとダイオード４２ｂとコンデンサ４２ｃと抵
抗４２ｄとからなる第２スナバ回路としてのスナバ回路
４２を接続し、ＩＧＢＴ１３ａの両端に、第５コンデン
サとしてのコンデンサ４３ａと第３ダイオードとしての
ダイオード４３ｂと第６コンデンサとしてのコンデンサ
４３ｃと抵抗４３ｄとから第３スナバ回路としてのスナ
バ回路４３を接続し、ＩＧＢＴ１４ａの両端に、スナバ
回路４３と同様配列にしたコンデンサ４４ａとダイオー
ド４４ｂとコンデンサ４４ｃと抵抗４４ｄとダイオード
４４ｅとからなる第４スナバ回路としてのスナバ回路４
４を接続し、ＩＧＢＴ１５ａの両端に、スナバ回路４３
と同様配列にしたコンデンサ４５ａとダイオード４５ｂ
とコンデンサ４５ｃと抵抗４５ｄとダイオード４５ｅと
からなる第５スナバ回路としてのスナバ回路４５を接続
し、ＩＧＢＴ１６ａの両端に、スナバ回路４３と同様配
列にしたコンデンサ４６ａとダイオード４６ｂとコンデ
ンサ４６ｃと抵抗４６ｄとからなる第６スナバ回路とし
てのスナバ回路４６を接続している。
においては、第１クランプダイオード１７ａの両端に、
第１コンデンサとしてのコンデンサ４１ａと第１ダイオ
ードとしてのダイオード４１ｂと第２コンデンサとして
の４１ｃと抵抗４１ｄとからなる第１スナバ回路として
のスナバ回路４１を接続し、第２クランプダイオード１
７ｂの両端に、スナバ回路４１と同様配列にしたコンデ
ンサ４２ａとダイオード４２ｂとコンデンサ４２ｃと抵
抗４２ｄとからなる第２スナバ回路としてのスナバ回路
４２を接続し、ＩＧＢＴ１３ａの両端に、第５コンデン
サとしてのコンデンサ４３ａと第３ダイオードとしての
ダイオード４３ｂと第６コンデンサとしてのコンデンサ
４３ｃと抵抗４３ｄとから第３スナバ回路としてのスナ
バ回路４３を接続し、ＩＧＢＴ１４ａの両端に、スナバ
回路４３と同様配列にしたコンデンサ４４ａとダイオー
ド４４ｂとコンデンサ４４ｃと抵抗４４ｄとダイオード
４４ｅとからなる第４スナバ回路としてのスナバ回路４
４を接続し、ＩＧＢＴ１５ａの両端に、スナバ回路４３
と同様配列にしたコンデンサ４５ａとダイオード４５ｂ
とコンデンサ４５ｃと抵抗４５ｄとダイオード４５ｅと
からなる第５スナバ回路としてのスナバ回路４５を接続
し、ＩＧＢＴ１６ａの両端に、スナバ回路４３と同様配
列にしたコンデンサ４６ａとダイオード４６ｂとコンデ
ンサ４６ｃと抵抗４６ｄとからなる第６スナバ回路とし
てのスナバ回路４６を接続している。
【００２８】スナバ回路４１〜４６それぞれの動作につ
いては、図４に示した第３の実施例と同様なので、ここ
ではその説明を省略する。なお、抵抗４１ｄ，４２ｄ，
４３ｄ，４４ｄ，４５ｄ，４６ｄおよびダイオード４４
ｅ，４５ｅはスナバコンデンサとしてのコンデンサ４１
ａ，４２ａ，４３ａ，４４ａ，４５ａ，４６ａそれぞれ
への充電のためのものである。
いては、図４に示した第３の実施例と同様なので、ここ
ではその説明を省略する。なお、抵抗４１ｄ，４２ｄ，
４３ｄ，４４ｄ，４５ｄ，４６ｄおよびダイオード４４
ｅ，４５ｅはスナバコンデンサとしてのコンデンサ４１
ａ，４２ａ，４３ａ，４４ａ，４５ａ，４６ａそれぞれ
への充電のためのものである。
【００２９】図７に示した３レベルインバータにおい
て、コンデンサ４１ｃ，コンデンサ４２ｃの容量を、コ
ンデンサ４３ｃ，コンデンサ４６ｃの容量に比してより
大きくすることにより、スナバ回路４１，４２のインピ
ーダンスがスナバ回路４３，４６のインピーダンスに比
して小さくなり、その結果、ＩＧＢＴ１３ａ，１６ａの
ターンオフ時にスナバ回路４３，４６への流入エネルギ
ーを少なくなり、スナバ回路４３，４６の小型化が計れ
る。
て、コンデンサ４１ｃ，コンデンサ４２ｃの容量を、コ
ンデンサ４３ｃ，コンデンサ４６ｃの容量に比してより
大きくすることにより、スナバ回路４１，４２のインピ
ーダンスがスナバ回路４３，４６のインピーダンスに比
して小さくなり、その結果、ＩＧＢＴ１３ａ，１６ａの
ターンオフ時にスナバ回路４３，４６への流入エネルギ
ーを少なくなり、スナバ回路４３，４６の小型化が計れ
る。
【００３０】また、図７に示した３レベルインバータに
おいて、コンデンサ４３ｃ，コンデンサ４６ｃの容量
を、コンデンサ４４ｃ，コンデンサ４５ｃの容量に比し
てより大きくすることにより、スナバ回路４３，４６の
インピーダンスがスナバ回路４４，４５のインピーダン
スに比して小さくなり、その結果、ＩＧＢＴ１４ａ，１
５ａのターンオフ時にスナバ回路４４，４５への流入エ
ネルギーを少なくなり、スナバ回路４４，４５の小型化
が計れる。
おいて、コンデンサ４３ｃ，コンデンサ４６ｃの容量
を、コンデンサ４４ｃ，コンデンサ４５ｃの容量に比し
てより大きくすることにより、スナバ回路４３，４６の
インピーダンスがスナバ回路４４，４５のインピーダン
スに比して小さくなり、その結果、ＩＧＢＴ１４ａ，１
５ａのターンオフ時にスナバ回路４４，４５への流入エ
ネルギーを少なくなり、スナバ回路４４，４５の小型化
が計れる。
【００３１】
【発明の効果】この発明によれば、降圧チョッパ回路の
還流ダイオードや３レベルインバータのクランプダイオ
ードにもスナバ回路を付加し、この還流ダイオード，ク
ランプダイオード自身のスナバ機能に加えて、これらの
電力変換回路を構成する半導体スイッチ素子のターンオ
フ時の電圧の跳ね上がりを、上述の如く付加した前記ス
ナバ回路により、さらに抑制することができる。
還流ダイオードや３レベルインバータのクランプダイオ
ードにもスナバ回路を付加し、この還流ダイオード，ク
ランプダイオード自身のスナバ機能に加えて、これらの
電力変換回路を構成する半導体スイッチ素子のターンオ
フ時の電圧の跳ね上がりを、上述の如く付加した前記ス
ナバ回路により、さらに抑制することができる。
【００３２】さらにこれらのスナバ回路のインピーダン
スを、それぞれのスナバ機能を損なうことなくより大き
くでき、その結果、該スナバ回路への流入エネルギーが
小さくなり、該スナバ回路の小型化が計れる。
スを、それぞれのスナバ機能を損なうことなくより大き
くでき、その結果、該スナバ回路への流入エネルギーが
小さくなり、該スナバ回路の小型化が計れる。
【図１】この発明の第１の実施例を示す降圧チョッパ回
路の回路構成図
路の回路構成図
【図２】図１の動作を説明する波形図
【図３】この発明の第２の実施例を示す降圧チョッパ回
路の回路構成図
路の回路構成図
【図４】この発明の第３の実施例を示す降圧チョッパ回
路の回路構成図
路の回路構成図
【図５】この発明の第４の実施例を示す３レベルインバ
ータの回路構成図
ータの回路構成図
【図６】この発明の第５の実施例を示す３レベルインバ
ータの回路構成図
ータの回路構成図
【図７】この発明の第６の実施例を示す３レベルインバ
ータの回路構成図
ータの回路構成図
【図８】従来例を示す降圧チョッパ回路の回路構成図
【図９】従来例を示す３レベルインバータの回路構成図
【図１０】図９の動作を説明する説明図
１…直流電源、２…ＩＧＢＴ、３…直流リアクトル、４
…還流ダイオード、５…負荷、７…スナバ回路、１１ａ
…正側主コンデンサ、１１ｂ…負側主コンデンサ、１３
〜１６…スイッチング回路、１３ａ〜１６ａ…ＩＧＢ
Ｔ、１７ａ…第１クランプダイオード、１７ｂ…第２ク
ランプダイオード、２１ａ，２１ｂ…コンデンサ、２２
ａ，２２ｂ…抵抗、２３〜２６…スナバ回路、３０…コ
ンデンサ、３１…抵抗、３２，３３…スナバ回路、４１
〜４６…スナバ回路。
…還流ダイオード、５…負荷、７…スナバ回路、１１ａ
…正側主コンデンサ、１１ｂ…負側主コンデンサ、１３
〜１６…スイッチング回路、１３ａ〜１６ａ…ＩＧＢ
Ｔ、１７ａ…第１クランプダイオード、１７ｂ…第２ク
ランプダイオード、２１ａ，２１ｂ…コンデンサ、２２
ａ，２２ｂ…抵抗、２３〜２６…スナバ回路、３０…コ
ンデンサ、３１…抵抗、３２，３３…スナバ回路、４１
〜４６…スナバ回路。
Claims (7)
- 【請求項１】直流リアクトルと負荷の直列回路の両端に
還流ダイオードを並列接続し、この直並列回路に直流入
力電圧を断続的に印加する半導体スイッチ素子を備える
電力変換回路において、 前記還流ダイオードの両端にコンデンサを接続したこと
を特徴とする電力変換回路。 - 【請求項２】直流リアクトルと負荷の直列回路の両端に
還流ダイオードを並列接続し、この直並列回路に直流入
力電圧を断続的に印加する半導体スイッチ素子を備える
電力変換回路において、 前記還流ダイオードの両端にコンデンサと抵抗の直列回
路を接続したことを特徴とする電力変換回路。 - 【請求項３】直流リアクトルと負荷の直列回路の両端に
還流ダイオードを並列接続し、この直並列回路に直流入
力電圧を断続的に印加する半導体スイッチ素子を備える
電力変換回路において、 前記還流ダイオードの両端に、第１コンデンサと該還流
ダイオードとは逆向きの第１ダイオードとを直列接続し
且つ該第１ダイオードの両端に第２コンデンサを並列接
続してなる第１スナバ回路を接続し、 前記半導体スイッチ素子の両端に、第３コンデンサと該
半導体スイッチ素子と同じ向きの第２ダイオードとの直
列接続し且つ第２ダイオードの両端に第４コンデンサを
並列接続してなる第２スナバ回路を接続し、 前記第２コンデンサの容量を、前記第４コンデンサの容
量に比してより大きくしたことを特徴とする電力変換回
路。 - 【請求項４】第１，第２，第３，第４半導体スイッチ素
子を同一極性で直列接続し、該半導体スイッチ素子の直
列回路を中性点を介して２分割された直流電源の両端に
接続し、第１，第２クランプダイオードの直列回路を第
１，第２半導体スイッチ素子の接続点と第３，第４半導
体スイッチ素子の接続点との間に該半導体スイッチ素子
とは逆向きに接続し、直流電源の中性点と第１，第２ク
ランプダイオードの接続点とを接続し、第２，第３の半
導体スイッチ素子の接続点から負荷に給電する電力変換
回路において、 前記第１クランプダイオードの両端に第１コンデンサを
接続し、 前記第２クランプダイオードの両端に第２コンデンサを
接続したことを特徴とする電力変換回路。 - 【請求項５】第１，第２，第３，第４半導体スイッチ素
子を同一極性で直列接続し、該半導体スイッチ素子の直
列回路を中性点を介して２分割された直流電源の両端に
接続し、第１，第２クランプダイオードの直列回路を第
１，第２半導体スイッチ素子の接続点と第３，第４半導
体スイッチ素子の接続点との間に該半導体スイッチ素子
とは逆向きに接続し、直流電源の中性点と第１，第２ク
ランプダイオードの接続点とを接続し、第２，第３の半
導体スイッチ素子の接続点から負荷に給電する電力変換
回路において、 前記第１クランプダイオードの両端に第１コンデンサと
第１抵抗の直列回路を接続し、 前記第２クランプダイオードの両端に第２コンデンサと
第２抵抗の直列回路を接続したことを特徴とする電力変
換回路。 - 【請求項６】第１，第２，第３，第４半導体スイッチ素
子を同一極性で直列接続し、該半導体スイッチ素子の直
列回路を中性点を介して２分割された直流電源の両端に
接続し、第１，第２クランプダイオードの直列回路を第
１，第２半導体スイッチ素子の接続点と第３，第４半導
体スイッチ素子の接続点との間に該半導体スイッチ素子
とは逆向きに接続し、直流電源の中性点と第１，第２ク
ランプダイオードの接続点とを接続し、第２，第３の半
導体スイッチ素子の接続点から負荷に給電する電力変換
回路において、 前記第１クランプダイオードの両端に、第１コンデンサ
と該第１クランプダイオードとは逆向きの第１ダイオー
ドとを直列接続し且つ該第１ダイオードの両端に第２コ
ンデンサを並列接続してなる第１スナバ回路を接続し、 前記第２クランプダイオードの両端に、前記第１スナバ
回路と同様配列にした第３コンデンサと第２ダイオード
と第４コンデンサとからなる第２スナバ回路を接続し、 前記第１半導体スイッチ素子の両端に、第５コンデンサ
と該第１半導体スイッチ素子と同じ向きの第３ダイオー
ドとを直列接続し且つ該第３ダイオードの両端に第６コ
ンデンサを並列接続してなる第３スナバ回路を接続し、 前記第２半導体スイッチ素子の両端に、前記第３スナバ
回路と同様配列にした第７コンデンサと第４ダイオード
と第８コンデンサとからなる第４スナバ回路を接続し、 前記第３半導体スイッチ素子の両端に、前記第３スナバ
回路と同様配列にした第９コンデンサと第５ダイオード
と第１０コンデンサとからなる第５スナバ回路を接続
し、 前記第４半導体スイッチ素子の両端に、前記第３スナバ
回路と同様配列にした第１１コンデンサと第６ダイオー
ドと第１２コンデンサとからなる第６スナバ回路を接続
し、 前記第２，第４コンデンサの容量を、前記第６，１２コ
ンデンサの容量に比してより大きくしたことを特徴とす
る電力変換回路。 - 【請求項７】第１，第２，第３，第４半導体スイッチ素
子を同一極性で直列接続し、該半導体スイッチ素子の直
列回路を中性点を介して２分割された直流電源の両端に
接続し、第１，第２クランプダイオードの直列回路を第
１，第２半導体スイッチ素子の接続点と第３，第４半導
体スイッチ素子の接続点との間に該半導体スイッチ素子
とは逆向きに接続し、直流電源の中性点と第１，第２ク
ランプダイオードの接続点とを接続し、第２，第３の半
導体スイッチ素子の接続点から負荷に給電する電力変換
回路において、 前記第１クランプダイオードの両端に、第１コンデンサ
と該第１クランプダイオードとは逆向きの第１ダイオー
ドとを直列接続し且つ該第１ダイオードの両端に第２コ
ンデンサを並列接続してなる第１スナバ回路を接続し、 前記第２クランプダイオードの両端に、前記第１スナバ
回路と同様配列にした第３コンデンサと第２ダイオード
と第４コンデンサとからなる第２スナバ回路を接続し、 前記第１半導体スイッチ素子の両端に、第５コンデンサ
と該第１半導体スイッチ素子と同じ向きの第３ダイオー
ドとを直列接続し且つ該第３ダイオードの両端に第６コ
ンデンサを並列接続してなる第３スナバ回路を接続し、 前記第２半導体スイッチ素子の両端に、前記第３スナバ
回路と同様配列にした第７コンデンサと第４ダイオード
と第８コンデンサとからなる第４スナバ回路を接続し、 前記第３半導体スイッチ素子の両端に、前記第３スナバ
回路と同様配列にした第９コンデンサと第５ダイオード
と第１０コンデンサとからなる第５スナバ回路を接続
し、 前記第４半導体スイッチ素子の両端に、前記第３スナバ
回路と同様配列にした第１１コンデンサと第６ダイオー
ドと第１２コンデンサとからなる第６スナバ回路を接続
し、 前記第６，第１２コンデンサの容量を、前記第８，１０
コンデンサの容量に比してより大きくしたことを特徴と
する電力変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9045057A JPH10248243A (ja) | 1997-02-28 | 1997-02-28 | 電力変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9045057A JPH10248243A (ja) | 1997-02-28 | 1997-02-28 | 電力変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10248243A true JPH10248243A (ja) | 1998-09-14 |
Family
ID=12708736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9045057A Pending JPH10248243A (ja) | 1997-02-28 | 1997-02-28 | 電力変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10248243A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010088175A (ja) * | 2008-09-30 | 2010-04-15 | Mitsubishi Electric Corp | インバータ装置 |
| JP2010516223A (ja) * | 2007-01-12 | 2010-05-13 | パワー・インテグレーションズ・インコーポレーテッド | スナバを有する電力コンバータ |
| DE102009017275A1 (de) * | 2009-04-11 | 2010-10-21 | Festo Ag & Co. Kg | Vorrichtung und Verfahren zur Überwachung der Schaltfähigkeit wenigstens eines zur Schaltung eines elektrischen Verbrauchers dienenden Halbleiterschalters |
| US8107261B2 (en) | 2005-06-30 | 2012-01-31 | Siemens Aktiengesellschaft | Powering unit with full bridge and wide adjusting range circuit |
| JP2012244898A (ja) * | 2011-05-16 | 2012-12-10 | Vincotech Gmbh | コンバータモジュールにおけるスイッチング損失の低減 |
| JP2017531996A (ja) * | 2014-10-23 | 2017-10-26 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 同期降圧コンバータにおいて３レベル信号を供給する回路及び方法 |
-
1997
- 1997-02-28 JP JP9045057A patent/JPH10248243A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8107261B2 (en) | 2005-06-30 | 2012-01-31 | Siemens Aktiengesellschaft | Powering unit with full bridge and wide adjusting range circuit |
| JP2010516223A (ja) * | 2007-01-12 | 2010-05-13 | パワー・インテグレーションズ・インコーポレーテッド | スナバを有する電力コンバータ |
| JP2010088175A (ja) * | 2008-09-30 | 2010-04-15 | Mitsubishi Electric Corp | インバータ装置 |
| DE102009017275A1 (de) * | 2009-04-11 | 2010-10-21 | Festo Ag & Co. Kg | Vorrichtung und Verfahren zur Überwachung der Schaltfähigkeit wenigstens eines zur Schaltung eines elektrischen Verbrauchers dienenden Halbleiterschalters |
| DE102009017275B4 (de) * | 2009-04-11 | 2014-01-09 | Festo Ag & Co. Kg | Vorrichtung zur Überwachung der Schaltfähigkeit wenigstens eines zur Schaltung eines elektrischen Verbrauchers dienenden Halbleiterschalters |
| JP2012244898A (ja) * | 2011-05-16 | 2012-12-10 | Vincotech Gmbh | コンバータモジュールにおけるスイッチング損失の低減 |
| US8934275B2 (en) | 2011-05-16 | 2015-01-13 | Vincotech Gmbh | Switching loss reduction in converter modules |
| JP2017531996A (ja) * | 2014-10-23 | 2017-10-26 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 同期降圧コンバータにおいて３レベル信号を供給する回路及び方法 |
| US9843259B2 (en) | 2014-10-23 | 2017-12-12 | Qualcomm Incorporated | Circuits and methods providing three-level signals at a synchronous buck converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3263317B2 (ja) | スイッチングモジュールおよびモジュールを用いた電力変換器 | |
| WO2012153836A1 (ja) | スイッチング回路及び半導体モジュール | |
| US6643157B2 (en) | Resonant inverter circuit | |
| EP2413489A1 (en) | Highly efficient half-bridge DCAC converter | |
| JPH03107328A (ja) | 電力変換装置のスナバ回路 | |
| JPH09322547A (ja) | マルチレベルインバータ | |
| US20070053213A1 (en) | Wide-voltage-range converter | |
| JP3325030B2 (ja) | ３レベルインバータ装置 | |
| JP2957407B2 (ja) | ３レベルインバータ装置 | |
| JPS58151877A (ja) | インバ−タ装置 | |
| JP2004080880A (ja) | スナバ回路 | |
| JPH10248243A (ja) | 電力変換回路 | |
| JPH07312878A (ja) | ３レベルインバータのスナバ回路 | |
| CA2174818A1 (en) | Converter circuit arrangement | |
| JPH10285950A (ja) | ３レベル電力変換装置の主回路 | |
| JP3356783B2 (ja) | 電力変換装置及びモータ制御装置 | |
| JP2002094363A (ja) | 絶縁ゲート型半導体素子のゲート駆動回路、絶縁ゲート型半導体素子およびそれらを用いた電力変換装置 | |
| JPH0731158A (ja) | 電力変換装置のスナバエネルギー回収回路 | |
| JP2790600B2 (ja) | 電力変換装置 | |
| JP3321203B2 (ja) | 絶縁型スイッチング回路、シールド機能を持つ絶縁型スイッチング回路および絶縁型スイッチング回路 | |
| JP4097998B2 (ja) | 共振形インバータ | |
| JPH07337022A (ja) | 補助共振転流回路を用いた電力変換装置 | |
| JPH07194131A (ja) | ３レベルインバータ装置 | |
| JPH0638507A (ja) | 電力変換装置 | |
| JP3150521B2 (ja) | ブリッジ回路及びインバータ装置 |