JP3560737B2 - インバータ装置 - Google Patents
インバータ装置 Download PDFInfo
- Publication number
- JP3560737B2 JP3560737B2 JP19372496A JP19372496A JP3560737B2 JP 3560737 B2 JP3560737 B2 JP 3560737B2 JP 19372496 A JP19372496 A JP 19372496A JP 19372496 A JP19372496 A JP 19372496A JP 3560737 B2 JP3560737 B2 JP 3560737B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- arm switching
- voltage
- lower arm
- drive signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
Description
【０００１】
【発明の属する技術分野】
この発明は、インバータ装置さらにはインバータ装置のブリッジ回路を駆動する高耐圧ＩＣの耐圧破壊防止に適用して有効な技術に関する。
【０００２】
【従来の技術】
従来、３相のインバータ回路に関し、その電流検出方法として特開平４−５４４６１号に記載されたものが知られている。図１５には、その特開平４−５４４６１号に記載された３相インバータ回路の構成の概略が示されている。この３相インバータ回路は、ｎｐｎトランジスタからなる６個のスイッチング素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６と、それら各スイッチング素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６にそれぞれ並列に接続された６個のダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６とからなる電圧形インバータ１を有している。
【０００３】
また、この３相インバータ回路には、該インバータ回路により駆動されるモータ２等の負荷および６個のスイッチング素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６を駆動する高耐圧ＩＣ（図示省略）などの駆動装置が接続されている。さらに、この３相インバータ回路には電流検出器３が設けられている。そして、その電流検出器３の出力電圧をＡ／Ｄ（アナログ／ディジタル）変換器４によりディジタル信号に変換して処理装置（ＣＰＵ）５に供給するようになっている。ＣＰＵ５には、該ＣＰＵ５の割込み処理の起動信号を生成する割込みパルス発生器６が接続されている。ＣＰＵ５は、電流検出器３により検出された電流値が所定の値になると、所定の割込みルーチンの処理を実行するようにプログラムされている。
【０００４】
スイッチング素子Ｔ１，Ｔ３，Ｔ５はそれぞれ上アーム側のスイッチング素子（以下、それぞれ上アームスイッチング素子と称する）である。スイッチング素子Ｔ２，Ｔ４，Ｔ６はそれぞれ下アーム側のスイッチング素子（以下、それぞれ下アームスイッチング素子と称する）である。上アームスイッチング素子Ｔ１と下アームスイッチング素子Ｔ２、上アームスイッチング素子Ｔ３と下アームスイッチング素子Ｔ４、上アームスイッチング素子Ｔ５と下アームスイッチング素子Ｔ６とがそれぞれ対となって３相のインバータを構成している。
【０００５】
各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のコレクタには正の電源電圧が印加される。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のエミッタは、それぞれ下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のコレクタに接続されている。各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタは共通接続されて電流検出器３を介して負の電源電圧線に接続されている。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５および各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のゲートは、高耐圧ＩＣなどの駆動装置の駆動信号出力端子（図示省略）に接続されており、各スイッチング素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６はその駆動装置（図示省略）から供給される駆動信号により駆動される。
【０００６】
また、各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のコレクタにはそれぞれダイオードＤ１，Ｄ３，Ｄ５のカソードが接続され、各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のエミッタにはそれぞれダイオードＤ１，Ｄ３，Ｄ５のアノードが接続されている。また、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のコレクタにはそれぞれダイオードＤ２，Ｄ４，Ｄ６のカソードが接続されている。ダイオードＤ２，Ｄ４，Ｄ６のアノードは、電流検出器３を介さずに直接負の電源電圧線に接続されている。すなわち、ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６は、それぞれスイッチング素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６に逆並列接続されている。
【０００７】
図１５に示す３相インバータ回路は、上述したように構成されていることにより、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６を流れる電流のみが合成されてなる電流を電流検出器３により検出するようになっている。この図１５に示す構成のインバータ回路は、従来よく使用されている。
【０００８】
図１６に示す３相インバータ回路は、図１５に示すように下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の各エミッタのみと負の電源電圧線との間に電流検出器３を設ける代わりに、該インバータ回路からモータ２等の負荷に流れる駆動電流の配線経路に電流検出器７を設けたものである。６個のスイッチング素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６に、それぞれダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６が逆並列接続されてなる電圧形インバータ１の構成は、図１５に示す構成と同じである。この図１６に示す構成のインバータ回路も、従来よく使用されている。なお、図示省略したが、電流検出器７に、検出電流値に応じて割込み処理を行い得るように、Ａ／Ｄ変換器４、ＣＰＵ５および割込みパルス発生器６が接続されているのはいうまでもない。
【０００９】
図１７に示す３相インバータ回路は、図１５に示すように下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の各エミッタのみと負の電源電圧線との間に電流検出器３を設ける代わりに、下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の各エミッタと対応するダイオードＤ２，Ｄ４，Ｄ６の各アノードとそれぞれを共通接続してなる母線に電流検出器８を設けたものである。
【００１０】
６個のスイッチング素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６に、それぞれダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６が逆並列接続されてなる電圧形インバータ１の構成は、図１５に示す構成と同じである。この図１７に示す構成のインバータ回路も、従来よく使用されている。なお、図示省略したが、電流検出器７に、検出電流値に応じて割込み処理を行い得るように、Ａ／Ｄ変換器４、ＣＰＵ５および割込みパルス発生器６が接続されているのはいうまでもない。
【００１１】
図１８には、インバータ回路の上下のアームスイッチング素子を高耐圧ＩＣにより駆動するようにされた一般的な単相インバータ装置が示されている。この例の単相インバータ回路は、図１７に示す３相インバータ回路のうちの１相のインバータ部分に相当する構成のものである。すなわち、上アームスイッチング素子Ｔ１のエミッタと下アームスイッチング素子Ｔ２のコレクタが接続されてなる一対のスイッチング素子Ｔ１，Ｔ２に、それぞれ上下のダイオードＤ１，Ｄ２が逆並列接続されている。
【００１２】
そして、下アームスイッチング素子Ｔ２のエミッタとそれに逆並列接続されたダイオードＤ２のアノードとが共通接続されて直流電源１０８の負（−）側の端子に至る母線上に電流検出器１０６が設けられている。上アームスイッチング素子Ｔ１のコレクタとそれに逆並列接続されたダイオードＤ１のカソードとは、直流電源１０８の正（＋）側の端子に共通接続されている。上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２の各ゲートＧ１，Ｇ２には、それぞれ高耐圧ＩＣ１００から駆動信号が入力されるようになっている。
【００１３】
また、上記構成のインバータ回路には、３つの外部接続端子Ｐ，Ｕ，Ｎが設けられている。外部接続端子Ｐはインバータ回路に正の電源電圧を印加する電源端子、すなわち上アームスイッチング素子Ｔ１のコレクタとダイオードＤ１のカソードとが共通接続された端子である。外部接続端子Ｎはインバータ回路に負の電源電圧を印加する電源端子、すなわち下アームスイッチング素子Ｔ２のエミッタとダイオードＤ２のアノードとが一端に共通接続された電流検出器１０６の他端が接続された端子である。
【００１４】
つまり、外部接続端子Ｐと外部接続端子Ｕとの間に直流電源１０８が、外部接続端子Ｐを正側として接続されている。外部接続端子Ｕは、上アームスイッチング素子Ｔ１のエミッタ側の接続ノードＥ１に接続されている。そして、外部接続端子Ｕと外部接続端子Ｎとの間には、負荷としてリアクトル（インダクタンス値：ＬＬ）１０７が接続されている。
【００１５】
接続ノードＥ１と下アームスイッチング素子Ｔ２のコレクタとの間の配線部には、インダクタンス値がＬ１の寄生リアクトルが存在する。ダイオードＤ２のカソード側配線部には、インダクタンス値がＬ２の寄生リアクトルが存在する。ダイオードＤ２のアノード側配線部には、インダクタンス値がＬ３およびＬ４の寄生リアクトルが直列に存在する。接続ノードＥ０と電流検出器１０６を挟んでＥ０の反対側（すなわち、電流検出器１０６と外部接続端子Ｎとの間）に設けられた接続ノードＮ１との間の配線には、インダクタンス値がＬ５の寄生リアクトルが存在する。
【００１６】
なお、直流電源１０８は、起電力を発生する電源本体１０８ａとキャパシタ１０８ｂとが並列に接続されて構成されている。
【００１７】
高耐圧ＩＣ１００は、該ＩＣ１００の駆動信号入力端子ＵＰｉ，ＵＮｉを介して外部から入力された信号を一時的に保持する入力バッファａ１、その入力バッファａ１の出力信号を受け取ってその信号の電位から浮いたフローティング電位の信号を生成するレベルシフタａ２、レベルシフタａ２の出力信号を受け取って上アームスイッチング素子Ｔ１を駆動する上アーム側ドライバ回路ａ３、入力バッファａ１の出力信号を受け取って下アームスイッチング素子Ｔ２を駆動する下アーム側ドライバ回路ａ４、過電流の検出を行う過電流検出器ａ５、過電流検出器ａ５から出力される検出信号を受け取ってエラー信号を生成するエラー信号発生器ａ６とを備えている。
【００１８】
上アーム側ドライバ回路ａ３は、高耐圧ＩＣ１００に設けられた上アームスイッチング素子駆動信号出力端子ＵＰｏを介して上アームスイッチング素子Ｔ１に駆動信号を出力する。また、上アーム側ドライバ回路ａ３には、高耐圧ＩＣ１００にそれぞれ設けられたフローティング電源正側入力端子ＶＢ１およびフローティング電源負側入力端子ＶＳ１を介して外部から正および負のフローティング電圧が印加される。フローティング電源負側入力端子ＶＳ１は、上アームスイッチング素子駆動信号基準出力端子を兼ねている。
【００１９】
下アーム側ドライバ回路ａ４は、高耐圧ＩＣ１００に設けられた下アームスイッチング素子駆動信号出力端子ＵＮｏを介して下アームスイッチング素子Ｔ２に駆動信号を出力する。また、下アーム側ドライバ回路ａ４には、高耐圧ＩＣ１００に設けられた正側電源端子ＶＣＣを介して外部から正の電源電圧が印加される。下アーム側ドライバ回路ａ４は、高耐圧ＩＣ１００に設けられた下アームスイッチング素子駆動信号基準出力端子ＶＳ０に接続されている。
【００２０】
過電流検出器ａ５は、高耐圧ＩＣ１００に設けられた電流検出端子ＯＣに接続されている。
【００２１】
エラー信号発生器ａ６は、高耐圧ＩＣ１００に設けられたエラー出力端子Ｆｏを介して外部の図示しない制御装置やアラーム報知手段などにエラー信号を出力する。
【００２２】
高耐圧ＩＣ１００にそれぞれ設けられた正側電源端子ＶＣＣおよび負側電源端子ＶＳＳは、それぞれ外部電源１０１の正極および負極にそれぞれ接続されている。そして、負側電源端子ＶＳＳは接地されている。
【００２３】
高耐圧ＩＣ１００には、上記外部電源１０１の他に、ダイオード１０２、キャパシタ１０３および定電圧ダイオード１０９が外付けされている。すなわち、ダイオード１０２は、そのアノードが正側電源端子ＶＣＣに接続され、カソードがフローティング電源正側入力端子ＶＢ１に接続されている。キャパシタ１０３は、フローティング電源正側入力端子ＶＢ１とフローティング電源負側入力端子ＶＳ１との間に接続されている。定電圧ダイオード１０９は下アームスイッチング素子駆動信号基準出力端子ＶＳ０の過電圧保護用に設けられており、下アームスイッチング素子駆動信号基準出力端子ＶＳ０と負側電源端子ＶＳＳとの間に接続されている。
【００２４】
高耐圧ＩＣ１００は、上下一対のアームスイッチング素子Ｔ１，Ｔ２および直流電源１０８からなるインバータ回路に以下のように接続されている。すなわち、高耐圧ＩＣ１００のフローティング電源負側入力端子（上アームスイッチング素子駆動信号基準出力端子）ＶＳ１は、上アームスイッチング素子Ｔ１のエミッタ側の接続ノードＥ１に接続されている。上アームスイッチング素子駆動信号出力端子ＵＰｏは、ゲート抵抗１０４を介して上アームスイッチング素子Ｔ１のゲートＧ１に接続されている。
【００２５】
また、下アームスイッチング素子駆動信号基準出力端子ＶＳ０は、下アームスイッチング素子Ｔ２のエミッタ側の接続ノードＥ０に接続されている。下アームスイッチング素子駆動信号出力端子ＵＮｏは、ゲート抵抗１０５を介して下アームスイッチング素子Ｔ２のゲートＧ２に接続されている。電流検出端子ＯＣは、前記接続ノードＥ０に接続されている。また、負側電源端子ＶＳＳは、インバータ回路の前記接続ノードＮ１に接続されている。それら接続ノードＥ０と接続ノードＮ１との間には上述したように電流検出器１０６があるので、電流検出端子ＯＣに電流検出器１０６の検出電圧が印加されることになる。
【００２６】
下アームスイッチング素子駆動信号基準出力端子ＶＳ０と接続ノードＥ０との間の配線および負側電源端子ＶＳＳと接続ノードＮ１との間の配線には、それぞれインダクタンス値がＬ６およびＬ７の寄生リアクトルが存在している。
【００２７】
ここで、高耐圧ＩＣ１００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１の耐圧の最大値は、例えば用途により多少の差はあるが［（下アームスイッチング素子駆動信号基準出力端子ＶＳ０の電位）＋６００］ボルト程度であり、最小値はいかなる用途のものでも［（下アームスイッチング素子駆動信号基準出力端子ＶＳ０の電位）−５］ボルト程度である。つまり、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間には、−５Ｖ以下の電圧をかけることができないことを意味する。
【００２８】
これは、一般に、ＣＭＯＳＦＥＴ（相補型の絶縁ゲート型電界効果トランジスタ）で構成されるＩＣでもバイポーラのＴＴＬ（ｔｒａｎｓｉｓｔｏｒ ｔｒａｎｓｉｓｔｏｒ ｌｏｇｉｃ）で構成されるＩＣでも、そのＩＣの電源電圧以下の電位に対しては−０．５Ｖ程度しか保証されていないため、電源電圧以下の電位に対しては原理的に弱くなってしまうからであると考えられる。
【００２９】
図１９には、図１８に示すインバータ装置の動作タイミングが示されている。図１９において、Ｓ（ＵＰｏ）およびＳ（ＵＮｏ）は、それぞれ高耐圧ＩＣ１００の上アームスイッチング素子駆動信号出力端子ＵＰｏおよび下アームスイッチング素子駆動信号出力端子ＵＮｏから出力された信号であり、それぞれ上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２の駆動信号である。また、Ｉ１は上アームスイッチング素子Ｔ１を流れる電流、Ｉ２はダイオードＤ２に流れる電流、Ｉ３はリアクトル１０７を流れる電流である。
【００３０】
上下のアームスイッチング素子Ｔ１，Ｔ２のそれぞれの駆動信号Ｓ（ＵＰｏ），Ｓ（ＵＮｏ）が相対的に低電位（ロー）レベル（以下、Ｌレベルとする）の状態の時、上下のアームスイッチング素子Ｔ１，Ｔ２はいずれもオフ状態である。従って、Ｌレベルの駆動信号Ｓ（ＵＰｏ），Ｓ（ＵＮｏ）はスイッチング素子オフ信号である。
【００３１】
駆動信号Ｓ（ＵＰｏ），Ｓ（ＵＮｏ）がいずれもスイッチング素子オフ信号（すなわちＬレベル）である時に、駆動信号Ｓ（ＵＰｏ）だけが立ち上がって相対的に高電位（ハイ）レベル（以下、Ｈレベルとする）の信号（すなわち、スイッチング素子オン信号）に変わると、駆動信号Ｓ（ＵＰｏ）がＨレベルである間（図１９中のＡの期間）、直流電源１０８の正極から外部接続端子Ｐ、上アームスイッチング素子Ｔ１、リアクトル１０７および外部接続端子Ｎを介して直流電源１０８の負極ヘ至るという経路で電流が流れる。
【００３２】
ここで、図１８に示すインバータ装置において、例えば直流電源１０８の出力電圧ＶＤＣを３００Ｖ、リアクトル１０７のインダクタンス値ＬＬを３ｍＨ、駆動信号Ｓ（ＵＰｏ）がＨレベルである時の時間幅（Ａの期間）Ｔｏｎを１ｍｓとすると、リアクトル１０７のピーク電流Ｉｐは次の計算式より１００Ａ（アンペア）となる。
なお、本明細書中、“（Ｅ−ｎ）”とあるのは、１０の−（マイナス）ｎ乗を意味する。ただし、ｎは自然数である。
【００３３】
続いて、駆動信号Ｓ（ＵＰｏ）が立ち下がってＬレベルになると、上アームスイッチング素子Ｔ１はオフ状態に切り替わる。それによって、上アームスイッチング素子Ｔ１を流れる電流Ｉ１は減少し始め、所定の時間（図１９中のＢの期間）だけ遅れてゼロになる。一方、ダイオードＤ２を流れる電流Ｉ２は、駆動信号Ｓ（ＵＰｏ）の立下がりエッジに同期して増大し始め、Ｂの期間経過後に前記ピーク電流Ｉｐに達する。このＢの期間では、電流の単位時間当たりの変化量（ｄｉ／ｄｔ）が大きいため、わずかな配線インダクタンスでも数Ｖの誘起電圧が発生する。またダイオードＤ２は、電流が流れると約２Ｖ程度のオン電圧を発生する。
【００３４】
ここで、図１８に示すインバータ装置において、配線インダクタンスＬ１，Ｌ２，Ｌ３，Ｌ４の合成インダクタンス値を２０ｎＨ、ダイオードＤ２のオン電圧ＶＦを２Ｖ、上アームスイッチング素子Ｔ１のスイッチングスピードＴｏｆｆを４００ｎｓとし、上記ピーク電流Ｉｐの値１００Ａを用いると、上アームスイッチング素子Ｔ１のエミッタ側の接続ノードＥ１と下アームスイッチング素子Ｔ２のエミッタ側の接続ノードＥ０との間にかかる電圧Ｖ（Ｅ１−Ｅ０）は次の計算式より−７Ｖとなる。
【００３５】
このように、配線インダクタンスが小さくても、図１９のＢの期間のように大電流が流れると高耐圧ＩＣ１００のマイナス側の耐圧すなわち［（ＶＳ０の電位）−５］ボルトを超える（最小値を下回る）電圧が発生してしまう。
【００３６】
また、配線インダクタンスＬ５を２０ｎＨとし、上記ピーク電流Ｉｐの値１００Ａおよび上アームスイッチング素子Ｔ１のスイッチングスピードＴｏｆｆの値４００ｎｓを用いると、図１９のＢの期間に下アームスイッチング素子Ｔ２のエミッタ側の接続ノードＥ０と電流検出器１０６を挟んで該接続ノードＥ０の反対側の接続ノードＮ１との間に誘起される電圧Ｖ（Ｅ０−Ｎ１）は次の計算式により−５Ｖとなる。
【００３７】
この誘起された電圧Ｖ（Ｅ０−Ｎ１）により、接続ノードＮ１から配線インダクタンス値Ｌ７の寄生リアクトル、定電圧ダイオード１０９および配線インダクタンス値Ｌ６の寄生リアクトルを介して接続ノードＥ０に至る経路に電流が流れる。ここで配線インダクタンス値Ｌ６とＬ７とが等しいとすると、誘起電圧Ｖ（Ｅ０−Ｎ１）は負側電源端子ＶＳＳと接続ノードＮ１との間、および接続ノードＥ０と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に１／２ずつかかる。従って、図１９のＢの期間に負側電源端子ＶＳＳと接続ノードＮ１との間に作用する電圧Ｖ（ＶＳＳ−Ｎ１）は次の計算式により−２．５Ｖとなる。
Ｖ（ＶＳＳ−Ｎ１）＝Ｖ（Ｅ０−Ｎ１）／２＝−２．５［Ｖ］
【００３８】
また、図１９のＢの期間に接続ノードＥ０と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に作用する電圧Ｖ（Ｅ０−ＶＳ０）も次の計算式により−２．５Ｖとなる。
Ｖ（Ｅ０−ＶＳ０）＝Ｖ（Ｅ０−Ｎ１）／２＝−２．５［Ｖ］
【００３９】
なお、図１９のＢの期間においては、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と接続ノードＥ１との間には特に電圧はかからないので、それらの間の電圧Ｖ（ＶＳ１−Ｅ１）は０Ｖである。
【００４０】
上記考察より、図１９のＢの期間に上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０との間に作用する電圧Ｖ（ＶＳ１−ＶＳ０）は次の計算式より−９．５Ｖとなる。
【００４１】
このように、配線インダクタンスが小さくても、図１９のＢの期間のように大電流が流れると高耐圧ＩＣ１００の上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０との間に定格耐圧の最小範囲（−５Ｖ）を下回る電圧が印可されてしまい、高耐圧ＩＣ１００が耐圧破壊を起こしてしまう。
【００４２】
図２０には、インバータ回路の上下のアームスイッチング素子を高耐圧ＩＣにより駆動するようにされた一般的な単相インバータ装置の他の例が示されている。この例の単相インバータ回路は、図１５に示す３相インバータ回路のうちの１相のインバータ部分に相当する構成のものである。すなわち、上アームスイッチング素子Ｔ１のエミッタと下アームスイッチング素子Ｔ２のコレクタが接続されてなる一対のスイッチング素子Ｔ１，Ｔ２に、それぞれ上下のダイオードＤ１，Ｄ２が逆並列接続されている。
【００４３】
そして、下アームスイッチング素子Ｔ２のエミッタは電流検出器１０６の一端に接続されている。電流検出器１０６の他端は外部接続端子Ｎを介して直流電源１０８の負極に接続されている。ダイオードＤ２のアノードは、高耐圧ＩＣ１００の負側電源端子ＶＳＳに接続されている。上アームスイッチング素子Ｔ１のコレクタとダイオードＤ１のカソードとは外部接続端子Ｐに共通接続されて直流電源１０８の正（＋）側の端子に接続されている。上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２の各ゲートＧ１，Ｇ２には、それぞれ高耐圧ＩＣ１００から駆動信号が入力される。
【００４４】
なお、インバータ回路のその他の構成、高耐圧ＩＣ１００の構成およびインバータ回路と高耐圧ＩＣ１００との接続については、図１８に示す構成のものと同じであるので、同じ符号を付して重複する説明を省略する。
【００４５】
この図２０の構成の例でも上述した図１８の構成例と同様に、ダイオードＤ２のオン電圧ＶＦやダイオードＤ２および下アームスイッチング素子Ｔ２のチップの配線インダクタンスにより誘起された電圧によって、上アームスイッチング素子Ｔ１のエミッタ側の接続ノードＥ１と下アームスイッチング素子Ｔ２のエミッタ側の接続ノードＥ０との間にかかる電圧Ｖ（Ｅ１−Ｅ０）は約−７Ｖとなる。
【００４６】
なお、図１８の構成についての考察と同様に、配線インダクタンスＬ１，Ｌ２，Ｌ３，Ｌ４の合成インダクタンス値を２０ｎＨ、ダイオードＤ２のオン電圧ＶＦを２Ｖ、上アームスイッチング素子Ｔ１のスイッチングスピードＴｏｆｆを４００ｎｓおよびピーク電流Ｉｐを１００Ａとする。ただし、この図２０の例ではダイオードＤ２を流れる電流は電流検出器１０６を通らないため、接続ノードＥ０と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間には電圧が発生しない。
【００４７】
従って、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間にＶ（Ｅ１−Ｅ０）の電圧がそのままかかる。すなわち、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間には、定格耐圧の最小範囲を（−５Ｖ）を下回る電圧（−７Ｖ）が印可されてしまい、高耐圧ＩＣ１００が耐圧破壊を起こしてしまう。
【００４８】
また、下アームスイッチング素子Ｔ２に流れていた電流が遮断された瞬間には、接続ノードＥ０と電流検出器１０６との間に寄生する配線インダクタンス値Ｌ５の寄生リアクトルにより電圧が発生し、その発生した電圧が配線インダクタンス値Ｌ６およびＬ７の各寄生リアクトルに分圧される。
【００４９】
従って、接続ノードＥ０と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に電圧Ｖ（Ｅ０−ＶＳ０）が発生する。図１８の構成についての考察と同様に、配線インダクタンスＬ５を２０ｎＨ、ピーク電流Ｉｐを１００Ａおよび上アームスイッチング素子Ｔ１のスイッチングスピードＴｏｆｆを４００ｎｓとすると、Ｖ（Ｅ０−ＶＳ０）は−２．５Ｖとなる。
【００５０】
配線インダクタンス値Ｌ１の寄生リアクトルと、下アームスイッチング素子Ｔ２の配線パターンに寄生する合成インダクタンス値Ｌ８のリアクトルと、そのスイッチング素子Ｔ２のオン電圧Ｖｃｅにより、接続ノードＥ１とＥ０との間には電圧Ｖ（Ｅ１−Ｅ０）が発生する。Ｌ１とＬ８との合成インダクタンス値を２０ｎＨ、前記Ｖｃｅを２Ｖ、ピーク電流Ｉｐを１００Ａおよび上アームスイッチング素子Ｔ１のスイッチングスピードＴｏｆｆを４００ｎｓとすると、電圧Ｖ（Ｅ１−Ｅ０）の値は次の計算式より−３Ｖとなる。
【００５１】
なお、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と接続ノードＥ１との間には特に電圧はかからないので、それらの間の電圧Ｖ（ＶＳ１−Ｅ１）は０Ｖである。
【００５２】
上記考察より、上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０との間に作用する電圧Ｖ（ＶＳ１−ＶＳ０）は次の計算式より−５．５Ｖとなる。
【００５３】
このように、図２０に示す構成の装置においても、大電流が流れると高耐圧ＩＣ１００の上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０との間に定格耐圧の最小範囲（−５Ｖ）を下回る電圧が印可されてしまい、高耐圧ＩＣ１００が耐圧破壊を起こしてしまう。
【００５４】
上記図１８および図２０にそれぞれ示す構成の装置に関する上記考察より、電流検出器１０６の配置の仕方により電圧Ｖ（ＶＳ１−ＶＳ０）の値は異なるが、チップの配線のわずかなインダクタンスや電流検出器１０６の配線のわずかなインダクタンスによる影響により、大電流駆動の場合に上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０との間に定格耐圧の最小値を下回るマイナス電圧が発生することがある、ということがわかる。
【００５５】
上述した考察については、図２１に示すように電流検出器を設けない場合、すなわち電流検出を行わない場合も同様であり、チップの配線のわずかなインダクタンスにより、大電流駆動の場合に上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０との間に定格耐圧の最小値を下回るマイナス電圧が発生することがある。従って、高耐圧ＩＣ１００が耐圧破壊を起こしてしまう。なお、図２１に示す構成のインバータ装置では、定電圧ダイオード１０９は設けられていない。
【００５６】
図２２には、インバータ回路の３対の上下のアームスイッチング素子を高耐圧ＩＣにより駆動するようにされた一般的な３相インバータ装置が示されている。この例の３相インバータ回路は、図１７に示す３相インバータ回路に相当する構成のものである。すなわち、第１相目では、上アームスイッチング素子Ｔ１のエミッタと下アームスイッチング素子Ｔ２のコレクタが接続されてなる一対のスイッチング素子Ｔ１，Ｔ２に、それぞれ上下のダイオードＤ１，Ｄ２が逆並列接続されている。
【００５７】
第２相目では、上アームスイッチング素子Ｔ３のエミッタと下アームスイッチング素子Ｔ４のコレクタが接続されてなる一対のスイッチング素子Ｔ３，Ｔ４に、それぞれ上下のダイオードＤ３，Ｄ４が逆並列接続されている。第３相目では、上アームスイッチング素子Ｔ５のエミッタと下アームスイッチング素子Ｔ６のコレクタが接続されてなる一対のスイッチング素子Ｔ５，Ｔ６に、それぞれ上下のダイオードＤ５，Ｄ６が逆並列接続されている。
【００５８】
そして、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタとそれらに逆並列接続されたダイオードＤ２，Ｄ４，Ｄ６のアノードとが共通接続されて電流検出器２１４の一端に共通接続されている。その電流検出器２１４の他端は外部接続端子Ｎに接続されている。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のコレクタとそれらに逆並列接続されたダイオードＤ１，Ｄ３，Ｄ５のカソードとは、外部接続端子Ｐに共通接続されている。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のゲートＧ１，Ｇ３，Ｇ５および各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のゲートＧ２，Ｇ４，Ｇ６には、それぞれ高耐圧ＩＣ２００から駆動信号が入力されるようになっている。
【００５９】
また、上記構成のインバータ回路には、上記外部接続端子Ｐ，Ｎ以外に３つの外部接続端子Ｕ，Ｖ，Ｗが設けられている。外部接続端子Ｕは、第１相目の上アームスイッチング素子Ｔ１のエミッタ側の接続ノードＥ１に接続されている。外部接続端子Ｕは、第１相目の上アームスイッチング素子Ｔ１のエミッタ側の接続ノードＥ１に接続されている。外部接続端子Ｖは、第２相目の上アームスイッチング素子Ｔ３のエミッタ側の接続ノードＥ２に接続されている。外部接続端子Ｗは、第３相目の上アームスイッチング素子Ｔ５のエミッタ側の接続ノードＥ３に接続されている。
【００６０】
特に図示しないが、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の配線部および各ダイオードＤ２，Ｄ４，Ｄ６の配線部には、それぞれ寄生リアクトルが存在する。また、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタ側の接続ノードＥ０と電流検出器２１４を挟んでＥ０の反対側（すなわち、電流検出器２１４と外部接続端子Ｎとの間）に設けられた接続ノードＮ１との間の配線にも寄生リアクトルが存在する。
【００６１】
高耐圧ＩＣ２００は、該ＩＣ２００の駆動信号入力端子ＵＰｉ，ＵＮｉ，ＶＰｉ，ＶＮｉ，ＷＰｉ，ＷＮｉを介して外部から入力された信号を一時的に保持する入力バッファｂ１、その入力バッファｂ１の出力信号を受け取ってその信号の電位から浮いたフローティング電位の信号を生成する３個のレベルシフタｂ２，ｂ３，ｂ４、レベルシフタｂ２，ｂ３，ｂ４の各出力信号を受け取ってそれぞれ上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５を駆動する３個の上アーム側ドライバ回路ｂ５，ｂ６，ｂ７、入力バッファｂ１から出力される３個の信号を受け取ってそれぞれ下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６を駆動する下アーム側ドライバ回路ｂ８，ｂ９，ｂ１０、過電流の検出を行う過電流検出器ｂ１１、過電流検出器ｂ１１から出力される検出信号を受け取ってエラー信号を生成するエラー信号発生器ｂ１２とを備えている。
【００６２】
各上アーム側ドライバ回路ｂ５，ｂ６，ｂ７は、それぞれ高耐圧ＩＣ２００に設けられた上アームスイッチング素子駆動信号出力端子ＵＰｏ，ＶＰｏ，ＷＰｏを介して各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５に駆動信号を出力する。また、各上アーム側ドライバ回路ｂ５，ｂ６，ｂ７には、高耐圧ＩＣ２００にそれぞれ設けられたフローティング電源正側入力端子ＶＢ１，ＶＢ２，ＶＢ３およびフローティング電源負側入力端子ＶＳ１，ＶＳ２，ＶＳ３を介して外部から正および負のフローティング電圧が印加される。各フローティング電源負側入力端子ＶＳ１，ＶＳ２，ＶＳ３は、それぞれ各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５の上アームスイッチング素子駆動信号基準出力端子を兼ねている。
【００６３】
各下アーム側ドライバ回路ｂ８，ｂ９，ｂ１０は、それぞれ高耐圧ＩＣ２００に設けられた下アームスイッチング素子駆動信号出力端子ＵＮｏ，ＶＮｏ，ＷＮｏを介して各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６に駆動信号を出力する。また、各下アーム側ドライバ回路ｂ８，ｂ９，ｂ１０には、高耐圧ＩＣ２００に設けられた正側電源端子ＶＣＣを介して外部から正の電源電圧が印加される。各下アーム側ドライバ回路ｂ８，ｂ９，ｂ１０は、高耐圧ＩＣ２００に設けられた下アームスイッチング素子駆動信号基準出力端子ＶＳ０に共通接続されている。
【００６４】
過電流検出器ｂ１１は、高耐圧ＩＣ２００に設けられた電流検出端子ＯＣに接続されている。
【００６５】
エラー信号発生器ｂ１２は、高耐圧ＩＣ２００に設けられたエラー出力端子Ｆｏを介して外部の図示しない制御装置やアラーム報知手段などにエラー信号を出力する。
【００６６】
高耐圧ＩＣ２００にそれぞれ設けられた正側電源端子ＶＣＣおよび負側電源端子ＶＳＳは、それぞれ外部電源２０１の正極および負極にそれぞれ接続されている。そして、負側電源端子ＶＳＳは接地されている。
【００６７】
高耐圧ＩＣ２００には、上記外部電源２０１の他に、３個のダイオード２０２，２０３，２０４、３個のキャパシタ２０５，２０６，２０７および定電圧ダイオード２１５が外付けされている。すなわち、ダイオード２０２，２０３，２０４は、各アノードが正側電源端子ＶＣＣに共通接続され、各カソードがそれぞれフローティング電源正側入力端子ＶＢ１，ＶＢ２，ＶＢ３に接続されている。キャパシタ２０５は、フローティング電源正側入力端子ＶＢ１とフローティング電源負側入力端子ＶＳ１との間に接続されている。
【００６８】
キャパシタ２０６は、フローティング電源正側入力端子ＶＢ２とフローティング電源負側入力端子ＶＳ２との間に接続されている。キャパシタ２０７は、フローティング電源正側入力端子ＶＢ３とフローティング電源負側入力端子ＶＳ３との間に接続されている。定電圧ダイオード２１５は下アームスイッチング素子駆動信号基準出力端子ＶＳ０の過電圧保護用に設けられており、下アームスイッチング素子駆動信号基準出力端子ＶＳ０と負側電源端子ＶＳＳとの間に接続されている。
【００６９】
高耐圧ＩＣ２００は、上記３相のインバータ回路に以下のように接続されている。すなわち、高耐圧ＩＣ２００の３個のフローティング電源負側入力端子（上アームスイッチング素子駆動信号基準出力端子）ＶＳ１，ＶＳ２，ＶＳ３は、それぞれ上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のエミッタ側の各接続ノードＥ１，Ｅ２，Ｅ３に接続されている。
【００７０】
３個の上アームスイッチング素子駆動信号出力端子ＵＰｏ，ＶＰｏ，ＷＰｏは、それぞれゲート抵抗２０８，２０９，２１０を介して上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５の各ゲートＧ１，Ｇ３，Ｇ５に接続されている。下アームスイッチング素子駆動信号基準出力端子ＶＳ０は、下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタ側の接続ノードＥ０に接続されている。
【００７１】
３個の下アームスイッチング素子駆動信号出力端子ＵＮｏ，ＶＮｏ，ＷＮｏは、それぞれゲート抵抗２１１，２１２，２１３を介して下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の各ゲートＧ２，Ｇ４，Ｇ６に接続されている。電流検出端子ＯＣは、前記接続ノードＥ０に接続されている。
【００７２】
また、負側電源端子ＶＳＳは、インバータ回路の前記接続ノードＮ１に接続されている。それら接続ノードＥ０と接続ノードＮ１との間には上述したように電流検出器２１４があるので、電流検出端子ＯＣに電流検出器２１４の検出電圧が印加されることになる。
【００７３】
下アームスイッチング素子駆動信号基準出力端子ＶＳ０と接続ノードＥ０との間の配線および負側電源端子ＶＳＳと接続ノードＮ１との間の配線には、特に図示しないが、それぞれ寄生リアクトルが存在している。
【００７４】
図２２に示す３相のインバータ装置においても、図１８に示した単相インバータ装置の場合と同様に、大電流が流れると上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０，ＶＳ２とＶＳ０，ＶＳ３とＶＳ０との間にそれぞれ定格耐圧の最小範囲を下回る電圧が印可されてしまい、高耐圧ＩＣ２００が耐圧破壊を起こしてしまう。
【００７５】
図２３には、インバータ回路の３対の上下のアームスイッチング素子を高耐圧ＩＣにより駆動するようにされた一般的な３相インバータ装置の他の例が示されている。この例の３相インバータ回路は、図１５に示す３相インバータ回路に相当する構成のものである。すなわち、第１相目では、上アームスイッチング素子Ｔ１のエミッタと下アームスイッチング素子Ｔ２のコレクタが接続されてなる一対のスイッチング素子Ｔ１，Ｔ２に、それぞれ上下のダイオードＤ１，Ｄ２が逆並列接続されている。
【００７６】
第２相目では、上アームスイッチング素子Ｔ３のエミッタと下アームスイッチング素子Ｔ４のコレクタが接続されてなる一対のスイッチング素子Ｔ３，Ｔ４に、それぞれ上下のダイオードＤ３，Ｄ４が逆並列接続されている。第３相目では、上アームスイッチング素子Ｔ５のエミッタと下アームスイッチング素子Ｔ６のコレクタが接続されてなる一対のスイッチング素子Ｔ５，Ｔ６に、それぞれ上下のダイオードＤ５，Ｄ６が逆並列接続されている。
【００７７】
そして、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタは電流検出器２１４の一端に接続されている。その電流検出器２１４の他端は外部接続端子Ｎに接続されている。各ダイオードＤ２，Ｄ４，Ｄ６のアノードは、高耐圧ＩＣ２００の負側電源端子ＶＳＳに接続されている。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のコレクタと各ダイオードＤ１，Ｄ３，Ｄ５のカソードとは外部接続端子Ｐに共通接続されている。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のゲートＧ１，Ｇ３，Ｇ５および各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のゲートＧ２，Ｇ４，Ｇ６には、それぞれ高耐圧ＩＣ２００から駆動信号が入力されるようになっている。
【００７８】
なお、３相インバータ回路のその他の構成、高耐圧ＩＣ２００の構成およびインバータ回路と高耐圧ＩＣ２００との接続については、図２２に示す構成のものと同じであるので、同じ符号を付して重複する説明を省略する。
【００７９】
この図２３の構成の例では、ダイオードＤ２，Ｄ４，Ｄ６を流れる電流は電流検出器２１４を通らないため、接続ノードＥ０と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間には電圧が発生しないが、それでも大電流駆動の場合に上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０，ＶＳ２とＶＳ０，ＶＳ３とＶＳ０との間にそれぞれ定格耐圧の最小範囲を下回る電圧が印可されてしまい、高耐圧ＩＣ２００が耐圧破壊を起こしてしまう。
【００８０】
また、図２４に示すように電流検出器を設けない場合についても同様であり、大電流駆動の場合に上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０，ＶＳ２とＶＳ０，ＶＳ３とＶＳ０との間にそれぞれ定格耐圧の最小範囲を下回る電圧が印可されてしまい、高耐圧ＩＣ２００が耐圧破壊を起こしてしまう。なお、図２４に示す構成のインバータ装置では、定電圧ダイオード２１５は設けられていない。
【００８１】
【発明が解決しようとする課題】
上述したように、従来のスイッチング素子駆動用高耐圧ＩＣ１００，２００を使用した単相および３相インバータ装置では、大電流駆動時に下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６やダイオードＤ２，Ｄ４，Ｄ６や電流検出器１０６，２１４の接続パターン等のわずかなインダクタンス分により、高耐圧ＩＣ１００，２００にその定格電圧を超える電圧がかかることがあり、高耐圧ＩＣ１００，２００が破壊することがあるという問題点があった。
【００８２】
この発明は、上記問題点を解決するためになされたもので、大電流駆動時にスイッチング素子駆動用の高耐圧ＩＣが破壊するのを防ぐことができるインバータ装置を得ることを目的とする。
【００８３】
【課題を解決するための手段】
上記目的を達成するため、この発明に係るインバータ装置は、単相インバータ回路の上下のスイッチング素子を駆動する高耐圧ＩＣの、上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間にクランプダイオードを接続したものである。
【００８４】
この発明に係るインバータ装置によれば、単相インバータ装置において、高耐圧ＩＣの上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に印加された負電圧が、それらの端子間の定格耐圧最小値を下回るのを防止できる。
【００８５】
つぎの発明に係るインバータ装置は、３相インバータ回路の上下のスイッチング素子を駆動する高耐圧ＩＣの、３つの上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間にそれぞれクランプダイオードを接続したものである。
【００８６】
この発明に係るインバータ装置によれば、３相インバータ装置において、高耐圧ＩＣの３つの上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間にそれぞれ印加された負電圧が、それらの端子間の定格耐圧最小値を下回るのを防止できる。
【００８７】
つぎの発明に係るインバータ装置は、クランプダイオードを高耐圧ＩＣの外付け部品としたものである。
【００８８】
この発明に係るインバータ装置によれば、高耐圧ＩＣの設計変更が不要であるとともに、既存の高耐圧ＩＣを使用したインバータ装置にもこの発明を適用することができる。
【００８９】
つぎの発明に係るインバータ装置は、電流検出手段を有するインバータ回路の上下のスイッチング素子を駆動する高耐圧ＩＣの駆動電源とは別の独立した電源により動作し、かつ電流検出手段から出力される信号を高耐圧ＩＣへ伝達する伝達手段を設けたものである。
【００９０】
この発明に係るインバータ装置によれば、電流検出器からの出力を高耐圧ＩＣに伝達する手段を設けたことにより、負側電源端子と下アームスイッチング素子駆動信号基準出力端子との電位を等しくすることができるので、上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に、電流検出器の配線パターンなどにより負電圧が印加されるのが防止される。
【００９１】
つぎの発明に係るインバータ装置は、伝達手段をオペアンプにより構成し、高耐圧ＩＣの外付け部品としたものである。
【００９２】
この発明に係るインバータ装置によれば、高耐圧ＩＣの設計変更が不要であるとともに、既存の高耐圧ＩＣを使用したインバータ装置にもこの発明を適用することができる。
【００９３】
つぎの発明に係るインバータ装置は、単相インバータ回路の上下のスイッチング素子を駆動する高耐圧ＩＣの上アームスイッチング素子駆動信号基準出力端子に接続された配線を下アームのダイオードのカソード近傍に接続するとともに、下アームスイッチング素子駆動信号基準出力端子に接続された配線を下アームのダイオードのアノードに接続したものである。
【００９４】
この発明に係るインバータ装置によれば、電流検出器を設けない場合には、従来の配線パターンにより生じていたインダクタンスによる電圧発生分がなくなり、上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に印加され得る負電圧はほぼ下アームのダイオードのオン電圧のみとなるので、上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に定格耐圧最小値を下回るの負電圧が印加されるのが防止される。電流検出器を設けた場合には、上下のアームスイッチング素子駆動信号基準出力端子間に電流検出器により発生される負電圧が低ければ、上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に定格耐圧最小値を下回るの負電圧が印加されるのが防止される。
【００９５】
つぎの発明に係るインバータ装置は、３相インバータ回路部分に、下アームスイッチング素子駆動信号基準出力端子に一端が接続された配線の他端が接続された専用のボンディングパッドを設け、３相インバータ回路の上下のスイッチング素子を駆動する高耐圧ＩＣの、３つの上アームスイッチング素子駆動信号基準出力端子にそれぞれ接続された３つの配線を３つの下アームのダイオードのカソード近傍にそれぞれ接続するとともに、前記専用のボンディングパッドと３つの下アームのダイオードのアノードとをそれぞれワイヤにて電気的に接続したものである。
【００９６】
この発明に係るインバータ装置によれば、３相インバータ装置において、下アームの３つダイオードの各カソードから高耐圧ＩＣの各上アームスイッチング素子駆動信号基準出力端子に至るそれぞれの配線経路に主となる電流が流れないようになっているとともに、下アームの３つのダイオードの各アノードから高耐圧ＩＣの各下アームスイッチング素子駆動信号基準出力端子に至るそれぞれの配線経路にも主となる電流が流れないようになっているので、電流検出器を設けない場合には、３つの上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に印加され得る負電圧はそれぞれほぼ３つの下アームのダイオードのオン電圧のみとなるので、３つの上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に定格耐圧最小値を下回るの負電圧が印加されるのが防止される。電流検出器を設けた場合には、上下のアームスイッチング素子駆動信号基準出力端子間に電流検出器により発生されるそれぞれの負電圧が低ければ、上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に定格耐圧最小値を下回るの負電圧が印加されるのが防止される。
【００９７】
つぎの発明に係るインバータ装置は、高耐圧ＩＣにより駆動されるインバータ回路の下アームのダイオードとして、他のスイッチング素子および上アームのダイオードよりも電流容量が大きいダイオードを用いたものである。
【００９８】
この発明に係るインバータ装置によれば、下アームのダイオードだけ電流容量が大きいものを用いることにより、高耐圧ＩＣの破壊原因の一つである下アームのダイオードのオン電圧を低く抑えることができるため、高耐圧ＩＣの耐圧破壊に対するマージンがそれだけ大きくなる。
【００９９】
【発明の実施の形態】
（実施の形態１）
図１は、この発明を適用した単相インバータ装置の一例を示す概略図である。この実施の形態１のインバータ装置は、図１８に示す一般的なインバータ装置において、高耐圧ＩＣ１００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間にクランプダイオード１１０を接続し、それら上下の基準出力端子ＶＳ１，ＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０）が負電圧になった時にのみクランプダイオード１１０がオンしてその電圧Ｖ（ＶＳ１−ＶＳ０）をクランプダイオード１１０のオン電圧に保つようにしたものである。
【０１００】
図１において、Ｔ１およびＴ２はそれぞれ上アームスイッチング素子および下アームスイッチング素子、Ｄ１およびＤ２はそれぞれ上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２に逆並列接続されたダイオード、Ｇ１，Ｇ２はそれぞれ上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２のゲート、１０４および１０５はそれぞれ上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２の各ゲートＧ１，Ｇ２に接続された抵抗、１０６は電流検出器、１０７は負荷としてのリアクトル、１０８は電源本体１０８ａおよびキャパシタ１０８ｂからなる直流電源である。
【０１０１】
また、Ｅ１およびＥ０は上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２のそれぞれのエミッタ側の接続ノード、Ｐはインバータ回路に正の電源電圧を印加する電源端子、Ｎはインバータ回路に負の電源電圧を印加する電源端子、Ｕはインバータ回路の出力端子、Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６およびＬ７は配線部分に寄生するリアクトル、Ｉ１，Ｉ２，Ｉ３はそれぞれ上アームスイッチング素子Ｔ１を流れる電流、ダイオードＤ２に流れる電流、リアクトル１０７を流れる電流である。電流検出器１０６は、下アームスイッチング素子Ｔ２のエミッタとダイオードＤ２のアノードとが共通接続された母線上に設けられている。
【０１０２】
また、図１において、１００はインバータ回路のスイッチング素子駆動用高耐圧ＩＣ、１０１は高耐圧ＩＣ１００に駆動電圧を供給する外部電源、１０２はダイオード、１０３はキャパシタ、１０９は定電圧ダイオード、ａ１，ａ２，ａ３，ａ４，ａ５，ａ６は高耐圧ＩＣ１００の内部の回路ブロックであり、ａ１は入力バッファ、ａ２はレベルシフタ、ａ３は上アームスイッチング素子Ｔ１を駆動する上アーム側ドライバ回路、ａ４は下アームスイッチング素子Ｔ２を駆動する下アーム側ドライバ回路、ａ５は過電流検出器、ａ６はエラー信号発生器である。
【０１０３】
また、ＵＰｉ，ＵＮｉ，ＵＰｏ，ＵＮｏ，ＶＢ１，ＶＳ１，ＶＳ０，ＯＣ，Ｆｏ，ＶＣＣ，ＶＳＳは高耐圧ＩＣ１００の入出力端子であり、ＵＰｉおよびＵＮｉはそれぞれ駆動信号入力端子、ＵＰｏは上アームスイッチング素子Ｔ１の駆動信号を出力する上アームスイッチング素子駆動信号出力端子、ＵＮｏは下アームスイッチング素子Ｔ２の駆動信号を出力する下アームスイッチング素子駆動信号出力端子、ＶＢ１はフローティング電源正側入力端子、ＶＳ１はフローティング電源負側入力端子であるとともに上アームスイッチング素子駆動信号基準出力端子、ＶＳ０は下アームスイッチング素子駆動信号基準出力端子、ＯＣは電流検出端子、Ｆｏはエラー出力端子、ＶＣＣおよびＶＳＳはそれぞれ正側および負側の電源端子である。
【０１０４】
図１に示すインバータ装置の構成において、図１８に示すインバータ装置と同一の構成については、同一の符号を付して重複する説明を省略する。
【０１０５】
ところで、一般に、高耐圧ＩＣ１００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１の耐圧の最小値は、［（下アームスイッチング素子駆動信号基準出力端子ＶＳ０の電位）−５］ボルト程度である。つまり、高耐圧ＩＣ１００の上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０）の定格耐圧最小値は略−５Ｖである。
【０１０６】
従って、本実施の形態１においては、前記クランプダイオード１１０として、特に限定しないが、例えばオン電圧が０．７Ｖ〜２Ｖ程度の一般的なダイオードを用いる。そうすれば、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に負電圧がかかった場合に、それらの間の電圧は、クランプダイオード１１０のオン電圧すなわち−０．７Ｖ〜−２Ｖ程度にクランプされる。なお、好ましくはクランプダイオード１１０を高耐圧ＩＣ１００の基準出力端子ＶＳ０およびＶＳ１の直ぐそばに設けて、それら端子ＶＳ０，ＶＳ１からクランプダイオード１１０までの配線長をできるだけ短く抑えるようにするとよい。
【０１０７】
図１に示す構成のインバータ装置の作用について説明する。高耐圧ＩＣ１００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に、該ＩＣ１００を破壊させる原因となり得る負電圧が印可されたときにのみ、クランプダイオード１１０がオンとなり、それら端子ＶＳ１，ＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０）をオン電圧（０．７Ｖ〜２Ｖ程度）にクランプする。従って、電圧Ｖ（ＶＳ１−ＶＳ０）は−０．７Ｖ〜−２Ｖ程度となり、高耐圧ＩＣ１００のそれら端子ＶＳ１，ＶＳ０間の定格耐圧最小値−５Ｖを下回ることはない。
【０１０８】
以上説明したように、この実施の形態１によれば、高耐圧ＩＣ１００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に負電圧が印加された時の端子間電圧Ｖ（ＶＳ１−ＶＳ０）は−０．７Ｖ〜−２Ｖ程度となり、高耐圧ＩＣ１００のそれら端子ＶＳ１，ＶＳ０間の定格耐圧最小値−５Ｖを下回るのを防止できるので、高耐圧ＩＣ１００の耐圧破壊を防止することができる。
【０１０９】
なお、図２に示す単相インバータ装置のように、ダイオードＤ２のアノードを電流検出器１０６を介さずに直接負側電源端子ＶＳＳに接続して、下アームスイッチング素子Ｔ２のエミッタのみを電流検出器１０６に接続するようにした図２０に示す構成のインバータ装置においても、高耐圧ＩＣ１００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間にクランプダイオード１１０を設けることができる。そうすれば、高耐圧ＩＣ１００のそれら端子ＶＳ１，ＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０）が定格耐圧最小値−５Ｖを下回るのを防止できるので、高耐圧ＩＣ１００の耐圧破壊を防止することができる。
【０１１０】
また、図３に示す単相インバータ装置のように、電流検出器を設けないようにした図２１に示す構成のインバータ装置においても、高耐圧ＩＣ１００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間にクランプダイオード１１０を設けることができる。そうすれば、高耐圧ＩＣ１００のそれら端子ＶＳ１，ＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０）が定格耐圧最小値−５Ｖを下回るのを防止できるので、高耐圧ＩＣ１００の耐圧破壊を防止することができる。
【０１１１】
（実施の形態２）
図４は、この発明を適用した３相インバータ装置の一例を示す概略図である。この実施の形態２のインバータ装置は、図２２に示す一般的なインバータ装置において、高耐圧ＩＣ２００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間、上アームスイッチング素子駆動信号基準出力端子ＶＳ２と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間、上アームスイッチング素子駆動信号基準出力端子ＶＳ３と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間にそれぞれクランプダイオード２１６，２１７，２１８を接続したものである。
【０１１２】
そして、上側の各基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下側の基準出力端子ＶＳ０との間の各電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）がそれぞれ負電圧になった時にのみ対応するクランプダイオード２１６，２１７，２１８がオンして各電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）をそれぞれクランプダイオード２１６，２１７，２１８のオン電圧に保つようにしたものである。
【０１１３】
図４において、Ｔ１，Ｔ３，Ｔ５およびＴ２，Ｔ４，Ｔ６はそれぞれ上アームスイッチング素子および下アームスイッチング素子、Ｄ１，Ｄ３，Ｄ５およびＤ２，Ｄ４，Ｄ６はそれぞれ上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５および下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６に逆並列接続されたダイオード、Ｇ１，Ｇ３，Ｇ５およびＧ２，Ｇ４，Ｇ６はそれぞれ上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５および下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のゲートである。
【０１１４】
また、２０８，２０９，２１０および２１１，２１２，２１３はそれぞれ上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のゲートＧ１，Ｇ３，Ｇ５および下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のゲートＧ２，Ｇ４，Ｇ６に接続された抵抗、２１４は電流検出器、Ｅ１，Ｅ２，Ｅ３はそれぞれ上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のエミッタ側の接続ノード、Ｅ０は下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の各エミッタ側の共通の接続ノード、Ｐはインバータ回路に正の電源電圧を印加する電源端子、Ｎはインバータ回路に負の電源電圧を印加する電源端子、Ｕ，Ｖ，Ｗはそれぞれ３相それぞれのインバータ回路の出力端子である。電流検出器２１４は、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタと各ダイオードＤ２，Ｄ４，Ｄ６のアノードとが共通接続された母線上に設けられている。
【０１１５】
また、図４において、２００はインバータ回路のスイッチング素子駆動用高耐圧ＩＣ、２０１は高耐圧ＩＣ２００に駆動電圧を供給する外部電源、２０２，２０３，２０４はダイオード、２０５，２０６，２０７はキャパシタ、２１５は定電圧ダイオード、ｂ１，ｂ２，ｂ３，ｂ４，ｂ５，ｂ６，ｂ７，ｂ８，ｂ９，ｂ１０，ｂ１１，ｂ１２は高耐圧ＩＣ２００の内部の回路ブロックであり、ｂ１は入力バッファ、ｂ２，ｂ３，ｂ４はレベルシフタ、ｂ５，ｂ６，ｂ７はそれぞれ上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５を駆動する上アーム側ドライバ回路、ｂ８，ｂ９，ｂ１０はそれぞれ下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６を駆動する下アーム側ドライバ回路、ｂ１１は過電流検出器、ｂ１２はエラー信号発生器である。
【０１１６】
また、ＵＰｉ，ＵＮｉ，ＶＰｉ，ＶＮｉ，ＷＰｉ，ＷＮｉ，ＵＰｏ，ＶＰｏ，ＷＰｏ，ＵＮｏ，ＶＮｏ，ＷＮｏ，ＶＢ１，ＶＢ２，ＶＢ３，ＶＳ１，ＶＳ２，ＶＳ３，ＶＳ０，ＯＣ，Ｆｏ，ＶＣＣ，ＶＳＳは高耐圧ＩＣ２００の入出力端子であり、ＵＰｉ，ＶＰｉ，ＷＰｉおよびＵＮｉ，ＶＮｉ，ＷＮｉはそれぞれ駆動信号入力端子、ＵＰｏ，ＶＰｏ，ＷＰｏはそれぞれ上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５の駆動信号を出力する上アームスイッチング素子駆動信号出力端子、ＵＮｏ，ＶＮｏ，ＷＮｏはそれぞれ下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の駆動信号を出力する下アームスイッチング素子駆動信号出力端子、ＶＢ１，ＶＢ２，ＶＢ３はフローティング電源正側入力端子、ＶＳ１，ＶＳ２，ＶＳ３はフローティング電源負側入力端子であるとともに上アームスイッチング素子駆動信号基準出力端子、ＶＳ０は下アームスイッチング素子駆動信号基準出力端子、ＯＣは電流検出端子、Ｆｏはエラー出力端子、ＶＣＣおよびＶＳＳはそれぞれ正側および負側の電源端子である。
【０１１７】
図４に示すインバータ装置の構成において、図２２に示すインバータ装置と同一の構成については、同一の符号を付して重複する説明を省略する。
【０１１８】
ここで、実施の形態１で説明したとおり、一般に高耐圧ＩＣ２００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３のそれぞれの耐圧の最小値は、［（下アームスイッチング素子駆動信号基準出力端子ＶＳ０の電位）−５］ボルト程度である。つまり、高耐圧ＩＣ２００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間の電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）の定格耐圧最小値はそれぞれ略−５Ｖである。
【０１１９】
従って、本実施の形態２においては、前記クランプダイオード２１６，２１７，２１８として、特に限定しないが、例えばオン電圧が０．７Ｖ〜２Ｖ程度の一般的なダイオードを用いる。そうすれば、上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に負電圧がかかった場合に、それらの間の電圧は、クランプダイオード２１６，２１７，２１８のオン電圧すなわち−０．７Ｖ〜−２Ｖ程度にクランプされる。
【０１２０】
なお、好ましくは各クランプダイオード２１６，２１７，２１８を高耐圧ＩＣ２００の基準出力端子ＶＳ０およびＶＳ１，ＶＳ２，ＶＳ３の直ぐそばに設けて、それら端子ＶＳ０およびＶＳ１，ＶＳ２，ＶＳ３から各クランプダイオード２１６，２１７，２１８までの配線長をできるだけ短く抑えるようにするとよい。
【０１２１】
図４に示す構成のインバータ装置の作用について説明する。高耐圧ＩＣ２００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に、該ＩＣ２００を破壊させる原因となり得る負電圧が印可されたときにのみ、クランプダイオード２１６，２１７，２１８がオンとなり、それら端子ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０との間の電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）をそれぞれオン電圧（０．７Ｖ〜２Ｖ程度）にクランプする。従って、電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）はそれぞれ−０．７Ｖ〜−２Ｖ程度となり、高耐圧ＩＣ２００のそれら端子ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０との間の定格耐圧最小値−５Ｖを下回ることはない。
【０１２２】
以上説明したように、この実施の形態２によれば、高耐圧ＩＣ２００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に負電圧が印加された時の端子間電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）はそれぞれ−０．７Ｖ〜−２Ｖ程度となり、高耐圧ＩＣ２００のそれら端子ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０との間の定格耐圧最小値−５Ｖを下回るのを防止できるので、高耐圧ＩＣ２００の耐圧破壊を防止することができる。
【０１２３】
なお、図５に示す３相インバータ装置のように、各ダイオードＤ２，Ｄ４，Ｄ６のアノードを電流検出器２１４を介さずに直接負側電源端子ＶＳＳに接続して、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタのみを電流検出器２１４に接続するようにした図２３に示す構成のインバータ装置においても、高耐圧ＩＣ２００の各上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間にそれぞれクランプダイオード２１６，２１７，２１８を設けることができる。そうすれば、高耐圧ＩＣ２００のそれら端子ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）がそれぞれ定格耐圧最小値−５Ｖを下回るのを防止できるので、高耐圧ＩＣ２００の耐圧破壊を防止することができる。
【０１２４】
また、図６に示す３相インバータ装置のように、電流検出器を設けないようにした図２４に示す構成のインバータ装置においても、高耐圧ＩＣ２００の各上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間にそれぞれクランプダイオード２１６，２１７，２１８を設けることができる。そうすれば、高耐圧ＩＣ２００のそれら端子ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）がそれぞれ定格耐圧最小値−５Ｖを下回るのを防止できるので、高耐圧ＩＣ２００の耐圧破壊を防止することができる。
【０１２５】
（実施の形態３）
図７は、この発明を適用した単相インバータ装置の一例を示す概略図である。この実施の形態３のインバータ装置は、図１８に示す一般的なインバータ装置において、電流検出器１０６の信号を高耐圧ＩＣ１００に伝達する信号伝達手段としてオペアンプ１１１およびそのオペアンプ１１１のゲインを決める抵抗１１２，１１３をオペアンプ１１１に接続して設け、負側電源端子ＶＳＳと下アームスイッチング素子駆動信号基準出力端子ＶＳ０とを接続して同電位にすることにより、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に負電圧がかかるのを防ぐようにしたものである。
【０１２６】
図７において、Ｔ１およびＴ２はそれぞれ上アームスイッチング素子および下アームスイッチング素子、Ｄ１およびＤ２はそれぞれ上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２に逆並列接続されたダイオード、Ｇ１，Ｇ２はそれぞれ上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２のゲート、１０４および１０５はそれぞれ上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２の各ゲートＧ１，Ｇ２に接続された抵抗、１０６は電流検出器、１０７は負荷としてのリアクトル、１０８は電源本体１０８ａおよびキャパシタ１０８ｂからなる直流電源である。
【０１２７】
また、Ｅ１およびＥ０は上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２のそれぞれのエミッタ側の接続ノード、Ｎ１は電流検出器１０６を挟んで接続ノードＥ０とは反対側の接続ノード、Ｐはインバータ回路に正の電源電圧を印加する電源端子、Ｎはインバータ回路に負の電源電圧を印加する電源端子、Ｕはインバータ回路の出力端子、Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５およびＬ６は配線部分に寄生するリアクトル、Ｉ１，Ｉ２，Ｉ３はそれぞれ上アームスイッチング素子Ｔ１を流れる電流、ダイオードＤ２に流れる電流、リアクトル１０７を流れる電流である。電流検出器１０６は、下アームスイッチング素子Ｔ２のエミッタとダイオードＤ２のアノードとが共通接続された母線上に設けられている。
【０１２８】
また、図７において、１００はインバータ回路のスイッチング素子駆動用高耐圧ＩＣ、１０１は高耐圧ＩＣ１００に駆動電圧を供給する外部電源、１０２はダイオード、１０３はキャパシタ、ａ１，ａ２，ａ３，ａ４，ａ５，ａ６は高耐圧ＩＣ１００の内部の回路ブロックであり、ａ１は入力バッファ、ａ２はレベルシフタ、ａ３は上アームスイッチング素子Ｔ１を駆動する上アーム側ドライバ回路、ａ４は下アームスイッチング素子Ｔ２を駆動する下アーム側ドライバ回路、ａ５は過電流検出器、ａ６はエラー信号発生器である。
【０１２９】
また、ＵＰｉ，ＵＮｉ，ＵＰｏ，ＵＮｏ，ＶＢ１，ＶＳ１，ＶＳ０，ＯＣ，Ｆｏ，ＶＣＣ，ＶＳＳは高耐圧ＩＣ１００の入出力端子であり、ＵＰｉおよびＵＮｉはそれぞれ駆動信号入力端子、ＵＰｏは上アームスイッチング素子Ｔ１の駆動信号を出力する上アームスイッチング素子駆動信号出力端子、ＵＮｏは下アームスイッチング素子Ｔ２の駆動信号を出力する下アームスイッチング素子駆動信号出力端子、ＶＢ１はフローティング電源正側入力端子、ＶＳ１はフローティング電源負側入力端子であるとともに上アームスイッチング素子駆動信号基準出力端子、ＶＳ０は下アームスイッチング素子駆動信号基準出力端子、ＯＣは電流検出端子、Ｆｏはエラー出力端子、ＶＣＣおよびＶＳＳはそれぞれ正側および負側の電源端子である。
【０１３０】
図７に示すインバータ装置の構成において、図１８に示すインバータ装置と同一の構成については、同一の符号を付して重複する説明を省略する。
【０１３１】
オペアンプ１１１は、高耐圧ＩＣ１００とは別の負電源を有しており、その正側入力端子は下アームスイッチング素子Ｔ２のエミッタに近い接続ノードＥ０に接続され、その負側入力端子は接続ノードＮ１に接続されている。オペアンプ１１１の出力端子は高耐圧ＩＣ１００の電流検出端子ＯＣを介して過電流検出器ａ５に接続されている。
【０１３２】
電流検出端子ＯＣには、該端子ＯＣに負電圧がかかるのを防ぐクランプダイオード１１４のアノードが接続されている。そのクランプダイオード１１４のカソードは接地点に接続されている。なお、クランプダイオード１１４は、オペアンプ１１１の出力をクランプするだけであるので、小信号用のダイオードでよい。
【０１３３】
好ましくは、高耐圧ＩＣ１００の負側電源端子ＶＳＳと下アームスイッチング素子駆動信号基準出力端子ＶＳ０とを、高耐圧ＩＣ１００の直ぐそばで接続するとよい。
【０１３４】
図７に示す構成のインバータ装置の作用について説明する。通常、電流検出器１０６には図７に”＋”および”−”で示すような極性の電圧すなわち接続ノードＥ０側が接続ノードＮ１側よりも高くなるような電位差が発生するので、オペアンプ１１１により反転されて電流検出端子ＯＣには正の電圧が印加される。上記従来技術において説明したように電流が遮断されてわずかな配線インダクタンスにより負電圧が誘起された場合には、オペアンプ１１１が負電圧を有しているため、その負電圧の電圧範囲内であればオペアンプ１１１が破壊することはない。その際、高耐圧ＩＣの電流検出端子ＯＣにはオペアンプ１１１から出力された負電圧が印加されることになるが、電流検出端子ＯＣの電位はクランプダイオード１１４によりクランプされるので高耐圧ＩＣ１００が破壊することはない。
【０１３５】
以上説明したように、この実施の形態３によれば、電流検出器１０６からの出力を高耐圧ＩＣ１００に伝達する手段を設けたことにより、負側電源端子ＶＳＳと下アームスイッチング素子駆動信号基準出力端子ＶＳ０との電位を等しくすることができるので、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に、電流検出器１０６の配線パターンなどにより負電圧が印加されるのを防ぐことができ、高耐圧ＩＣ１００の耐圧破壊を防止することができる。
【０１３６】
なお、図８に示す単相インバータ装置のように、ダイオードＤ２のアノードを電流検出器１０６を介さないようにして下アームスイッチング素子Ｔ２のエミッタのみを電流検出器１０６に接続するようにした図２０に示す構成のインバータ装置においても、電流検出器１０６の信号を高耐圧ＩＣ１００に伝達する信号伝達手段としてオペアンプ１１１およびそのオペアンプ１１１のゲインを決める抵抗１１２，１１３をオペアンプ１１１に接続して設け、負側電源端子ＶＳＳと下アームスイッチング素子駆動信号基準出力端子ＶＳ０とを接続して同電位にするようにしてもよい。そうすれば、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に負電圧がかかるのを防ぐことができるので、高耐圧ＩＣ１００の耐圧破壊を防止することができる。
【０１３７】
また、図９に示す３相インバータ装置のように、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタと各ダイオードＤ２，Ｄ４，Ｄ６のアノードとが共通接続された母線上に電流検出器２１４を設けてなる図２２に示す構成のインバータ装置においても、電流検出器２１４の信号を高耐圧ＩＣ２００に伝達する信号伝達手段としてオペアンプ１１１およびそのオペアンプ１１１のゲインを決める抵抗１１２，１１３をオペアンプ１１１に接続して設け、負側電源端子ＶＳＳと下アームスイッチング素子駆動信号基準出力端子ＶＳ０とを接続して同電位にするようにしてもよい。
【０１３８】
また、電流検出端子ＯＣにはクランプダイオード１１４によりクランプする。そうすれば、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に負電圧がかかるのを防ぐことができるので、高耐圧ＩＣ２００の耐圧破壊を防止することができる。
【０１３９】
さらに、図１０に示す３相インバータ装置のように、各ダイオードＤ２，Ｄ４，Ｄ６のアノードを電流検出器２１４に接続せずに、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタのみを電流検出器２１４に接続してなる図２３に示す構成のインバータ装置においても、電流検出器２１４の信号を高耐圧ＩＣ２００に伝達する信号伝達手段としてオペアンプ１１１およびそのオペアンプ１１１のゲインを決める抵抗１１２，１１３をオペアンプ１１１に接続して設け、負側電源端子ＶＳＳと下アームスイッチング素子駆動信号基準出力端子ＶＳ０とを接続して同電位にするようにしてもよい。
【０１４０】
また、電流検出端子ＯＣにはクランプダイオード１１４によりクランプする。そうすれば、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に負電圧がかかるのを防ぐことができるので、高耐圧ＩＣ２００の耐圧破壊を防止することができる。
【０１４１】
さらにまた、上記実施の形態３では電流検出器１０６，２１４の出力を高耐圧ＩＣ１００，２００に伝達する手段としてオペアンプ１１１を用いたが、オペアンプ１１１に代えて絶縁アンプやアナログフォトカプラなどを用いても、同様の効果が得られる。
【０１４２】
（実施の形態４）
図１１は、この発明に係る単相インバータ装置におけるインバータ回路のチップ配置例を示す模式図である。このインバータ回路は、上アームスイッチング素子Ｔ１のチップ（以下、上アームスイッチング素子チップと称する）３０１および上アームスイッチング素子Ｔ１に逆並列接続されたダイオードＤ１のチップ（以下、上アームダイオードチップと称する）３０２、下アームスイッチング素子Ｔ２のチップ（以下、下アームスイッチング素子チップと称する）３０３および下アームスイッチング素子Ｔ２に逆並列接続されたダイオードＤ２のチップ（以下、下アームダイオードチップと称する）３０４、インバータ回路に正の電源電圧を印加する電源端子Ｐとなるボンディングパッド（以下、本実施の形態４においてはボンディングパッドＰとする）、インバータ回路に負の電源電圧を印加する電源端子Ｎとなるボンディングパッド（以下、同様にボンディングパッドＮとする）、インバータ回路の出力端子Ｕとなるボンディングパッド（以下、同様にボンディングパッドＵとする）を備えた構成となっている。
【０１４３】
上アームスイッチング素子チップ３０１は、その表面の一部にゲート３０１Ｇ（四角く囲まれた領域）が設けられており、そのゲート３０１Ｇの領域以外のチップ表面がコレクタ３０１Ｃとなるように形成されている。上アームスイッチング素子チップ３０１の裏面はエミッタ３０１Ｅとなっている。上アームスイッチング素子Ｔ１のコレクタ３０１ＣはボンディングパッドＰに直接接している。
【０１４４】
上アームスイッチング素子Ｔ１のエミッタ３０１ＥはボンディングパッドＵにワイヤＷ１を介して電気的に接続されている。特に限定しないが、図１１ではワイヤＷ１は３本のワイヤよりなるワイヤ束となっている。上アームスイッチング素子Ｔ１のゲート３０１ＧはボンディングワイヤＷ２を介して高耐圧ＩＣ１００（図１１では省略されている）の上アームスイッチング素子駆動信号出力端子ＵＰｏに電気的に接続されている。
【０１４５】
上アームダイオードチップ３０２は、その表面がアノード３０２Ａで裏面がカソード３０２Ｃとなるように形成されている。ダイオードＤ１のカソード３０２ＣはボンディングパッドＰに直接接しており、アノード３０２ＡはボンディングパッドＵにワイヤＷ３を介して電気的に接続されている。特に限定しないが、図１１ではワイヤＷ３は３本のワイヤよりなるワイヤ束となっている。
【０１４６】
下アームスイッチング素子チップ３０３は、その表面の一部にゲート３０３Ｇ（四角く囲まれた領域）が設けられており、そのゲート３０３Ｇの領域以外のチップ表面がコレクタ３０３Ｃとなるように形成されている。下アームスイッチング素子チップ３０３の裏面はエミッタ３０３Ｅとなっている。下アームスイッチング素子Ｔ２のコレクタ３０３ＣはボンディングパッドＵに直接接している。
【０１４７】
下アームスイッチング素子Ｔ２のエミッタ３０３ＥはボンディングパッドＮにワイヤＷ４を介して電気的に接続されている。特に限定しないが、図１１ではワイヤＷ４は３本のワイヤよりなるワイヤ束となっている。下アームスイッチング素子Ｔ２のゲート３０３ＧはボンディングワイヤＷ５を介して高耐圧ＩＣ１００（図１１では省略されている）の下アームスイッチング素子駆動信号出力端子ＵＮｏに電気的に接続されている。
【０１４８】
下アームダイオードチップ３０４は、その表面がアノード３０４Ａで裏面がカソード３０４Ｃとなるように形成されている。ダイオードＤ２のカソード３０４ＣはボンディングパッドＵに直接接しており、アノード３０４ＡはボンディングパッドＮにワイヤＷ６を介して電気的に接続されている。特に限定しないが、図１１ではワイヤＷ６は３本のワイヤよりなるワイヤ束となっている。
【０１４９】
また、下アームダイオードチップ３０４のアノード３０４Ａは、ボンディングワイヤＷ７を介して高耐圧ＩＣ１００（図示省略）の下アームスイッチング素子駆動信号基準出力端子ＶＳ０に電気的に接続されている。ボンディングパッドＵの下アームダイオードチップ３０４の近傍には、高耐圧ＩＣ１００（図示省略）の上アームスイッチング素子駆動信号基準出力端子ＶＳ１に接続されたボンディングワイヤＷ７が電気的に接続されている。
【０１５０】
図１２には、図１１に示す構成のインバータ回路の回路図が示されている。図１２においてハッチングを付した配線部は上記Ｐ、ＵおよびＮのボンディングパッドであり、実線で示した配線部はボンディングワイヤである。同図から明らかなように、図１１に示す構成によれば、ダイオードＤ２のアノード３０４Ａから高耐圧ＩＣ１００（図示省略）の下アームスイッチング素子駆動信号基準出力端子ＶＳ０に接続されたボンディングワイヤＷ７が引き出され、かつダイオードＤ２のカソード３０４Ｃの近傍から高耐圧ＩＣ１００（図示省略）の上アームスイッチング素子駆動信号基準出力端子ＶＳ１に接続されたボンディングワイヤＷ８が引き出されていることがわかる。
【０１５１】
なお、図１１および図１２において、符号Ｘ１およびＸ０を付して破線で示した配線部は、それぞれ従来のインバータ回路における上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ０との接続に供されるボンディングワイヤである。
【０１５２】
以上説明したように、この実施の形態４によれば、ダイオードＤ２のアノード３０４ＡにボンディングワイヤＷ７が接続され、かつダイオードＤ２のカソード３０４Ｃの近傍にボンディングワイヤＷ８が接続されているため、電流検出器を設けない場合には、従来の配線パターンにより生じていたインダクタンスＬａ，Ｌｂ（図１２参照）による電圧発生分がなくなり、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に印加され得る負電圧はほぼダイオードＤ２のオン電圧ＶＦ（通常、高くても３Ｖ程度である）のみとなるので、高耐圧ＩＣ１００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に定格耐圧最小値−５Ｖを下回るの負電圧が印加されるのが防止され、高耐圧ＩＣ１００の耐圧破壊を防止することができる。
【０１５３】
また、この実施の形態４によれば、電流検出器１０６を設けた場合には、高耐圧ＩＣ１００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に、ダイオードＤ２のオン電圧ＶＦ以外にも上記従来技術で説明したような種々の要因による負電圧が発生して印加されるが、従来の配線パターンにより生じていたインダクタンスＬａ，Ｌｂ（図１２参照）による電圧発生分については減少されるので、上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ０間に電流検出器１０６により発生される負電圧が低ければ、高耐圧ＩＣ１００の耐圧破壊を防止することができる。
【０１５４】
（実施の形態５）
図１３は、この発明に係る３相インバータ装置の電流検出器を設けない場合におけるインバータ回路のチップ配置例を示す模式図である。
【０１５５】
このインバータ回路は、上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５の各チップ（以下、上アームスイッチング素子チップと称する）４０１，４０２，４０３および上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５にそれぞれ逆並列接続されたダイオードＤ１，Ｄ３，Ｄ５の各チップ（以下、上アームダイオードチップと称する）４０７，４０８，４０９、下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の各チップ（以下、下アームスイッチング素子チップと称する）４０４，４０５，４０６および下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６にそれぞれ逆並列接続されたダイオードＤ２，Ｄ４，Ｄ６の各チップ（以下、下アームダイオードチップと称する）４１０，４１１，４１２、インバータ回路に正の電源電圧を印加する電源端子Ｐとなるボンディングパッド（以下、本実施の形態５においてはボンディングパッドＰとする）、インバータ回路に負の電源電圧を印加する電源端子Ｎとなるボンディングパッド（以下、同様にボンディングパッドＮとする）、インバータ回路の出力端子Ｕ，Ｖ，Ｗとなる各ボンディングパッド（以下、同様にそれぞれボンディングパッドＵ，Ｖ，Ｗとする）、下アームスイッチング素子駆動信号基準出力端子ＶＳ０に接続されたボンディングワイヤＷ１０が電気的に接続される専用のボンディングパッド（以下、ＶＳ０用ボンディングパッドと称する）４２０を備えた構成となっている。
【０１５６】
上アームスイッチング素子チップ４０１，４０２，４０３は、それぞれその表面の一部にゲート４０１Ｇ，４０２Ｇ，４０３Ｇ（四角く囲まれた領域）が設けられており、各ゲート４０１Ｇ，４０２Ｇ，４０３Ｇの領域以外のチップ表面がそれぞれコレクタ４０１Ｃ，４０２Ｃ，４０３Ｃとなるように形成されている。各上アームスイッチング素子チップ４０１，４０２，４０３の裏面はそれぞれエミッタ４０１Ｅ，４０２Ｅ，４０３Ｅとなっている。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のコレクタ４０１Ｃ，４０２Ｃ，４０３ＣはボンディングパッドＰに直接接している。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のエミッタ４０１Ｅ，４０２Ｅ，４０３ＥはボンディングパッドＵにそれぞれワイヤＷ１１，Ｗ１２，Ｗ１３を介して電気的に接続されている。
【０１５７】
特に限定しないが、図１３ではワイヤＷ１１，Ｗ１２，Ｗ１３はいずれも３本のワイヤよりなるワイヤ束となっている。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のゲート４０１Ｇ，４０２Ｇ，４０３Ｇはそれぞれボンディングワイヤ（図示省略）を介して高耐圧ＩＣ２００（図示省略）の上アームスイッチング素子駆動信号出力端子ＵＰｏ，ＶＰｏ，ＷＰｏに電気的に接続されている。
【０１５８】
上アームダイオードチップ４０７，４０８，４０９は、それぞれの表面がアノード４０７Ａ，４０８Ａ，４０９Ａでそれぞれの裏面がカソード４０７Ｃ，４０８Ｃ，４０９Ｃとなるように形成されている。各ダイオードＤ１，Ｄ３，Ｄ５のカソード４０７Ｃ，４０８Ｃ，４０９ＣはボンディングパッドＰに直接接しており、アノード４０７Ａ，４０８Ａ，４０９ＡはボンディングパッドＵにワイヤＷ１４，Ｗ１５，Ｗ１６を介して電気的に接続されている。特に限定しないが、図１３ではワイヤＷ１４，１５，１６はいずれも３本のワイヤよりなるワイヤ束となっている。
【０１５９】
下アームスイッチング素子チップ４０４，４０５，４０６は、それぞれの表面の一部にゲート４０４Ｇ，４０５Ｇ，４０６Ｇ（四角く囲まれた領域）が設けられており、各ゲート４０４Ｇ，４０５Ｇ，４０６Ｇの領域以外のチップ表面がそれぞれコレクタ４０４Ｃ，４０５Ｃ，４０６Ｃとなるように形成されている。各下アームスイッチング素子チップ４０４，４０５，４０６の裏面はそれぞれエミッタ４０４Ｅ，４０５Ｅ，４０６Ｅとなっている。
【０１６０】
各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のコレクタ４０４Ｃ，４０５Ｃ，４０６ＣはボンディングパッドＵに直接接している。各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタ４０４Ｅ，４０５Ｅ，４０６ＥはボンディングパッドＮにそれぞれワイヤＷ１７，Ｗ１８，Ｗ１９を介して電気的に接続されている。特に限定しないが、図１３ではワイヤＷ１７，Ｗ１８，Ｗ１９はいずれも３本のワイヤよりなるワイヤ束となっている。各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のゲート４０４Ｇ，４０５Ｇ，４０６Ｇはそれぞれボンディングワイヤ（図示省略）を介して高耐圧ＩＣ２００（図示省略）の下アームスイッチング素子駆動信号出力端子ＵＮｏ，ＶＮｏ，ＷＮｏに電気的に接続されている。
【０１６１】
下アームダイオードチップ４１０，４１１，４１２は、それぞれの表面がアノード４１０Ａ，４１１Ａ，４１２Ａでそれぞれの裏面がカソード４１０Ｃ，４１１Ｃ，４１２Ｃとなるように形成されている。各ダイオードＤ２，Ｄ４，Ｄ６のカソード４１０Ｃ，４１１Ｃ，４１２ＣはボンディングパッドＵに直接接しており、アノード４１０Ａ，４１１Ａ，４１２ＡはボンディングパッドＮにワイヤＷ２０，Ｗ２１，Ｗ２２を介して電気的に接続されている。特に限定しないが、図１３ではワイヤＷ２０，２１，２２はいずれも３本のワイヤよりなるワイヤ束となっている。
【０１６２】
また、各下アームダイオードチップ４１０，４１１，４１２のアノード４１０Ａ，４１１Ａ，４１２Ａは、それぞれボンディングワイヤＷ２３，２４，２５を介してＶＳ０用ボンディングパッド４２０に電気的に接続されている。
【０１６３】
さらに、各ボンディングパッドＵ，Ｖ，Ｗは、それぞれ下アームダイオードチップ４１０，４１１，４１２の近傍にてボンディングワイヤＷ２６，Ｗ２７，Ｗ２８を介して、パターン成形された配線部４２１，４２２，４２３に電気的に接続されている。各配線部４２１，４２２，４２３は、それぞれボンディングワイヤＷ２９，３０，３１を介して、高耐圧ＩＣ２００（図示省略）の上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３に電気的に接続されている。
【０１６４】
以上説明したように、この実施の形態５によれば、下アームの各ダイオードＤ２，Ｄ４，Ｄ６のカソード４１０Ｃ，４１１Ｃ，４１２Ｃから高耐圧ＩＣ２００の各上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３に至る配線経路に主となる電流が流れないようになっているとともに、各ダイオードＤ２，Ｄ４，Ｄ６のアノード４１０Ａ，４１１Ａ，４１２Ａから高耐圧ＩＣ２００の下アームスイッチング素子駆動信号基準出力端子ＶＳ０に至る配線経路にも主となる電流が流れないようになっているので、それら上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０との間に印加される電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）は各ダイオードＤ２，Ｄ４，Ｄ６のオン電圧ＶＦのみとなり、高耐圧ＩＣ２００の耐圧破壊を防止することができる。
【０１６５】
また、この実施の形態５によれば、電流検出器２１４を設けた場合には、高耐圧ＩＣ２００の各上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に、ダイオードＤ２，Ｄ４，Ｄ６のオン電圧ＶＦ以外にも上記従来技術で説明したような種々の要因による負電圧が発生して印加されるが、従来の配線パターンにより生じていたインダクタンスによる電圧発生分については減少されるので、上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０との間に電流検出器２１４により発生される負電圧が低ければ、高耐圧ＩＣ２００の耐圧破壊を防止することができる。
【０１６６】
（実施の形態６）
次に、この発明に係る実施の形態６について説明する。この実施の形態６の特徴は、インバータ回路に使用されている複数のスイッチング素子やダイオードのうち、下アームスイッチング素子に逆並列接続されたダイオードだけ他のスイッチング素子やダイオードよりも電流容量の大きいものを使用することである。つまり、下アームのダイオードの電流容量が大きくなると、このダイオードのオン電圧ＶＦが低くなり、高耐圧ＩＣの上下のアームスイッチング素子駆動信号基準出力端子間に印加される負電圧がより小さくなるからである。
【０１６７】
図１４には、インバータ装置に用いられるダイオードの電圧ＶＦ・電流ＩＦ特性の一例が示されている。一般に、出力短絡時などにおいては電流が３００Ａ程度流れることがある。そのような場合、図１４に示すように、電流容量が５０Ａのダイオードではオン電圧ＶＦが５Ｖとなり、それだけで高耐圧ＩＣの定格電圧に達してしまう。しかし、例えば電流容量が７５Ａのダイオードでは、そのオン電圧が約３．５Ｖですむため、それだけで高耐圧ＩＣが破壊されることはない。なお、従来のインバータ回路では、下アームのダイオードも他のスイッチング素子やダイオードと同じ電流容量のものであった。
【０１６８】
従って、実施の形態６によれば、下アームのダイオードだけ電流容量が大きいものを用いることにより、高耐圧ＩＣの破壊原因の一つである下アームのダイオードのオン電圧ＶＦを低く抑えることができるため、高耐圧ＩＣの耐圧破壊に対するマージンが大きくなり、高耐圧ＩＣが破壊し難くなる。
【０１６９】
なお、下アームのダイオードの電流容量は７５Ａに限らないのはいうまでもない。
【０１７０】
【発明の効果】
以上、説明したように、この発明に係るインバータ装置によれば、単相インバータ装置において、高耐圧ＩＣの上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に印加された負電圧が、それらの端子間の定格耐圧最小値を下回るのを防止できるので、高耐圧ＩＣの耐圧破壊を防止することができる。
【０１７１】
つぎの発明に係るインバータ装置によれば、３相インバータ装置において、高耐圧ＩＣの３つの上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間にそれぞれ印加された負電圧が、それらの端子間の定格耐圧最小値を下回るのを防止できるので、高耐圧ＩＣの耐圧破壊を防止することができる。
【０１７２】
つぎの発明に係るインバータ装置によれば、上記の効果の他に、高耐圧ＩＣの設計変更が不要であるため、従来とほとんど変わらないコストでもって高耐圧ＩＣの破壊を防ぐことができるとともに、既存の高耐圧ＩＣを使用したインバータ装置にもこの発明を適用することができ、既存装置の高耐圧ＩＣの破壊を防ぐことができるという効果が得られる。
【０１７３】
つぎの発明に係るインバータ装置によれば、電流検出器からの出力を高耐圧ＩＣに伝達する手段を設けたことにより、負側電源端子と下アームスイッチング素子駆動信号基準出力端子との電位を等しくすることができるので、上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に、電流検出器の配線パターンなどにより負電圧が印加されるのを防ぐことができ、高耐圧ＩＣの耐圧破壊を防止することができる。
【０１７４】
つぎの発明に係るインバータ装置によれば、上記の効果の他に、高耐圧ＩＣの設計変更が不要であるため、従来とほとんど変わらないコストでもって高耐圧ＩＣの破壊を防ぐことができるとともに、既存の高耐圧ＩＣを使用したインバータ装置にもこの発明を適用することができ、既存装置の高耐圧ＩＣの破壊を防ぐことができるという効果が得られる。
【０１７５】
つぎの発明に係るインバータ装置によれば、単相インバータ装置において、電流検出器を設けない場合には、従来の配線パターンにより生じていたインダクタンスによる電圧発生分がなくなり、上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に印加され得る負電圧はほぼ下アームのダイオードのオン電圧のみとなるので、上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に定格耐圧最小値を下回るの負電圧が印加されるのが防止され、高耐圧ＩＣの耐圧破壊を防止することができる。電流検出器を設けた場合には、上下のアームスイッチング素子駆動信号基準出力端子間に電流検出器により発生される負電圧が低ければ、高耐圧ＩＣの耐圧破壊を防止することができる。
【０１７６】
つぎの発明に係るインバータ装置によれば、３相インバータ装置において、下アームの３つダイオードの各カソードから高耐圧ＩＣの各上アームスイッチング素子駆動信号基準出力端子に至るそれぞれの配線経路に主となる電流が流れないようになっているとともに、下アームの３つのダイオードの各アノードから高耐圧ＩＣの各下アームスイッチング素子駆動信号基準出力端子に至るそれぞれの配線経路にも主となる電流が流れないようになっているので、電流検出器を設けない場合には、３つの上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に印加され得る負電圧はそれぞれほぼ３つの下アームのダイオードのオン電圧のみとなるので、３つの上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に定格耐圧最小値を下回るの負電圧が印加されるのが防止され、高耐圧ＩＣの耐圧破壊を防止することができる。電流検出器を設けた場合には、上下のアームスイッチング素子駆動信号基準出力端子間に電流検出器により発生されるそれぞれの負電圧が低ければ、高耐圧ＩＣの耐圧破壊を防止することができる。
【０１７７】
つぎの発明に係るインバータ装置によれば、下アームのダイオードだけ電流容量が大きいものを用いることにより、高耐圧ＩＣの破壊原因の一つである下アームのダイオードのオン電圧を低く抑えることができるため、高耐圧ＩＣの耐圧破壊に対するマージンが大きくなり、高耐圧ＩＣが破壊し難くなる。
【図面の簡単な説明】
【図１】この発明を高耐圧ＩＣ駆動単相インバータ装置に適用した実施の形態１を示す回路図である。
【図２】この発明を高耐圧ＩＣ駆動単相インバータ装置に適用した実施の形態１の他の例を示す回路図である。
【図３】この発明を高耐圧ＩＣ駆動単相インバータ装置に適用した実施の形態１のさらに他の例を示す回路図である。
【図４】この発明を高耐圧ＩＣ駆動３相インバータ装置に適用した実施の形態２を示す回路図である。
【図５】この発明を高耐圧ＩＣ駆動３相インバータ装置に適用した実施の形態２の他の例を示す回路図である。
【図６】この発明を高耐圧ＩＣ駆動３相インバータ装置に適用した実施の形態２のさらに他の例を示す回路図である。
【図７】この発明を高耐圧ＩＣ駆動単相インバータ装置に適用した実施の形態３を示す回路図である。
【図８】この発明を高耐圧ＩＣ駆動単相インバータ装置に適用した実施の形態３の他の例を示す回路図である。
【図９】この発明を高耐圧ＩＣ駆動３相インバータ装置に適用した実施の形態３を示す回路図である。
【図１０】この発明を高耐圧ＩＣ駆動３相インバータ装置に適用した実施の形態３の他の例を示す回路図である。
【図１１】この発明を高耐圧ＩＣ駆動単相インバータ装置に適用した実施の形態４を示す模式図である。
【図１２】その実施の形態４を示す回路図である。
【図１３】この発明を高耐圧ＩＣ駆動３相インバータ装置に適用した実施の形態５を示す模式図である。
【図１４】この発明の実施の形態６を説明するためのダイオードの電圧ＶＦ・電流ＩＦ特性の一例を示すグラフである。
【図１５】一般的な３相インバータ回路の構成を示す回路図である。
【図１６】一般的な３相インバータ回路の構成を示す回路図である。
【図１７】一般的な３相インバータ回路の構成を示す回路図である。
【図１８】従来における単相インバータ装置を示す回路図である。
【図１９】その従来における単相インバータ装置の動作タイミングを示すタイミングチャートである。
【図２０】従来における単相インバータ装置を示す回路図である。
【図２１】従来における単相インバータ装置を示す回路図である。
【図２２】従来における３相インバータ装置を示す回路図である。
【図２３】従来における３相インバータ装置を示す回路図である。
【図２４】従来における３相インバータ装置を示す回路図である。
【符号の説明】
Ｄ１，Ｄ３，Ｄ５ 上アームのダイオード、Ｄ２，Ｄ４，Ｄ６ 下アームのダイオード、ＶＳ１，ＶＳ２，ＶＳ３ 上アームスイッチング素子駆動信号基準出力端子、ＶＳ０ 下アームスイッチング素子駆動信号基準出力端子、Ｔ１，Ｔ３，Ｔ５ 上アームスイッチング素子、Ｔ２，Ｔ４，Ｔ６ 下アームスイッチング素子、１００，２００ 高耐圧ＩＣ、１０６，２１４ 電流検出器、１０８ 直流電源、１１０，２１６，２１７，２１８ クランプダイオード、１１１ オペアンプ（伝達手段）、１１２，１１３ 抵抗（伝達手段）、４２０ ＶＳ０用ボンディングパッド
【発明の属する技術分野】
この発明は、インバータ装置さらにはインバータ装置のブリッジ回路を駆動する高耐圧ＩＣの耐圧破壊防止に適用して有効な技術に関する。
【０００２】
【従来の技術】
従来、３相のインバータ回路に関し、その電流検出方法として特開平４−５４４６１号に記載されたものが知られている。図１５には、その特開平４−５４４６１号に記載された３相インバータ回路の構成の概略が示されている。この３相インバータ回路は、ｎｐｎトランジスタからなる６個のスイッチング素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６と、それら各スイッチング素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６にそれぞれ並列に接続された６個のダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６とからなる電圧形インバータ１を有している。
【０００３】
また、この３相インバータ回路には、該インバータ回路により駆動されるモータ２等の負荷および６個のスイッチング素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６を駆動する高耐圧ＩＣ（図示省略）などの駆動装置が接続されている。さらに、この３相インバータ回路には電流検出器３が設けられている。そして、その電流検出器３の出力電圧をＡ／Ｄ（アナログ／ディジタル）変換器４によりディジタル信号に変換して処理装置（ＣＰＵ）５に供給するようになっている。ＣＰＵ５には、該ＣＰＵ５の割込み処理の起動信号を生成する割込みパルス発生器６が接続されている。ＣＰＵ５は、電流検出器３により検出された電流値が所定の値になると、所定の割込みルーチンの処理を実行するようにプログラムされている。
【０００４】
スイッチング素子Ｔ１，Ｔ３，Ｔ５はそれぞれ上アーム側のスイッチング素子（以下、それぞれ上アームスイッチング素子と称する）である。スイッチング素子Ｔ２，Ｔ４，Ｔ６はそれぞれ下アーム側のスイッチング素子（以下、それぞれ下アームスイッチング素子と称する）である。上アームスイッチング素子Ｔ１と下アームスイッチング素子Ｔ２、上アームスイッチング素子Ｔ３と下アームスイッチング素子Ｔ４、上アームスイッチング素子Ｔ５と下アームスイッチング素子Ｔ６とがそれぞれ対となって３相のインバータを構成している。
【０００５】
各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のコレクタには正の電源電圧が印加される。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のエミッタは、それぞれ下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のコレクタに接続されている。各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタは共通接続されて電流検出器３を介して負の電源電圧線に接続されている。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５および各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のゲートは、高耐圧ＩＣなどの駆動装置の駆動信号出力端子（図示省略）に接続されており、各スイッチング素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６はその駆動装置（図示省略）から供給される駆動信号により駆動される。
【０００６】
また、各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のコレクタにはそれぞれダイオードＤ１，Ｄ３，Ｄ５のカソードが接続され、各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のエミッタにはそれぞれダイオードＤ１，Ｄ３，Ｄ５のアノードが接続されている。また、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のコレクタにはそれぞれダイオードＤ２，Ｄ４，Ｄ６のカソードが接続されている。ダイオードＤ２，Ｄ４，Ｄ６のアノードは、電流検出器３を介さずに直接負の電源電圧線に接続されている。すなわち、ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６は、それぞれスイッチング素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６に逆並列接続されている。
【０００７】
図１５に示す３相インバータ回路は、上述したように構成されていることにより、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６を流れる電流のみが合成されてなる電流を電流検出器３により検出するようになっている。この図１５に示す構成のインバータ回路は、従来よく使用されている。
【０００８】
図１６に示す３相インバータ回路は、図１５に示すように下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の各エミッタのみと負の電源電圧線との間に電流検出器３を設ける代わりに、該インバータ回路からモータ２等の負荷に流れる駆動電流の配線経路に電流検出器７を設けたものである。６個のスイッチング素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６に、それぞれダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６が逆並列接続されてなる電圧形インバータ１の構成は、図１５に示す構成と同じである。この図１６に示す構成のインバータ回路も、従来よく使用されている。なお、図示省略したが、電流検出器７に、検出電流値に応じて割込み処理を行い得るように、Ａ／Ｄ変換器４、ＣＰＵ５および割込みパルス発生器６が接続されているのはいうまでもない。
【０００９】
図１７に示す３相インバータ回路は、図１５に示すように下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の各エミッタのみと負の電源電圧線との間に電流検出器３を設ける代わりに、下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の各エミッタと対応するダイオードＤ２，Ｄ４，Ｄ６の各アノードとそれぞれを共通接続してなる母線に電流検出器８を設けたものである。
【００１０】
６個のスイッチング素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６に、それぞれダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６が逆並列接続されてなる電圧形インバータ１の構成は、図１５に示す構成と同じである。この図１７に示す構成のインバータ回路も、従来よく使用されている。なお、図示省略したが、電流検出器７に、検出電流値に応じて割込み処理を行い得るように、Ａ／Ｄ変換器４、ＣＰＵ５および割込みパルス発生器６が接続されているのはいうまでもない。
【００１１】
図１８には、インバータ回路の上下のアームスイッチング素子を高耐圧ＩＣにより駆動するようにされた一般的な単相インバータ装置が示されている。この例の単相インバータ回路は、図１７に示す３相インバータ回路のうちの１相のインバータ部分に相当する構成のものである。すなわち、上アームスイッチング素子Ｔ１のエミッタと下アームスイッチング素子Ｔ２のコレクタが接続されてなる一対のスイッチング素子Ｔ１，Ｔ２に、それぞれ上下のダイオードＤ１，Ｄ２が逆並列接続されている。
【００１２】
そして、下アームスイッチング素子Ｔ２のエミッタとそれに逆並列接続されたダイオードＤ２のアノードとが共通接続されて直流電源１０８の負（−）側の端子に至る母線上に電流検出器１０６が設けられている。上アームスイッチング素子Ｔ１のコレクタとそれに逆並列接続されたダイオードＤ１のカソードとは、直流電源１０８の正（＋）側の端子に共通接続されている。上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２の各ゲートＧ１，Ｇ２には、それぞれ高耐圧ＩＣ１００から駆動信号が入力されるようになっている。
【００１３】
また、上記構成のインバータ回路には、３つの外部接続端子Ｐ，Ｕ，Ｎが設けられている。外部接続端子Ｐはインバータ回路に正の電源電圧を印加する電源端子、すなわち上アームスイッチング素子Ｔ１のコレクタとダイオードＤ１のカソードとが共通接続された端子である。外部接続端子Ｎはインバータ回路に負の電源電圧を印加する電源端子、すなわち下アームスイッチング素子Ｔ２のエミッタとダイオードＤ２のアノードとが一端に共通接続された電流検出器１０６の他端が接続された端子である。
【００１４】
つまり、外部接続端子Ｐと外部接続端子Ｕとの間に直流電源１０８が、外部接続端子Ｐを正側として接続されている。外部接続端子Ｕは、上アームスイッチング素子Ｔ１のエミッタ側の接続ノードＥ１に接続されている。そして、外部接続端子Ｕと外部接続端子Ｎとの間には、負荷としてリアクトル（インダクタンス値：ＬＬ）１０７が接続されている。
【００１５】
接続ノードＥ１と下アームスイッチング素子Ｔ２のコレクタとの間の配線部には、インダクタンス値がＬ１の寄生リアクトルが存在する。ダイオードＤ２のカソード側配線部には、インダクタンス値がＬ２の寄生リアクトルが存在する。ダイオードＤ２のアノード側配線部には、インダクタンス値がＬ３およびＬ４の寄生リアクトルが直列に存在する。接続ノードＥ０と電流検出器１０６を挟んでＥ０の反対側（すなわち、電流検出器１０６と外部接続端子Ｎとの間）に設けられた接続ノードＮ１との間の配線には、インダクタンス値がＬ５の寄生リアクトルが存在する。
【００１６】
なお、直流電源１０８は、起電力を発生する電源本体１０８ａとキャパシタ１０８ｂとが並列に接続されて構成されている。
【００１７】
高耐圧ＩＣ１００は、該ＩＣ１００の駆動信号入力端子ＵＰｉ，ＵＮｉを介して外部から入力された信号を一時的に保持する入力バッファａ１、その入力バッファａ１の出力信号を受け取ってその信号の電位から浮いたフローティング電位の信号を生成するレベルシフタａ２、レベルシフタａ２の出力信号を受け取って上アームスイッチング素子Ｔ１を駆動する上アーム側ドライバ回路ａ３、入力バッファａ１の出力信号を受け取って下アームスイッチング素子Ｔ２を駆動する下アーム側ドライバ回路ａ４、過電流の検出を行う過電流検出器ａ５、過電流検出器ａ５から出力される検出信号を受け取ってエラー信号を生成するエラー信号発生器ａ６とを備えている。
【００１８】
上アーム側ドライバ回路ａ３は、高耐圧ＩＣ１００に設けられた上アームスイッチング素子駆動信号出力端子ＵＰｏを介して上アームスイッチング素子Ｔ１に駆動信号を出力する。また、上アーム側ドライバ回路ａ３には、高耐圧ＩＣ１００にそれぞれ設けられたフローティング電源正側入力端子ＶＢ１およびフローティング電源負側入力端子ＶＳ１を介して外部から正および負のフローティング電圧が印加される。フローティング電源負側入力端子ＶＳ１は、上アームスイッチング素子駆動信号基準出力端子を兼ねている。
【００１９】
下アーム側ドライバ回路ａ４は、高耐圧ＩＣ１００に設けられた下アームスイッチング素子駆動信号出力端子ＵＮｏを介して下アームスイッチング素子Ｔ２に駆動信号を出力する。また、下アーム側ドライバ回路ａ４には、高耐圧ＩＣ１００に設けられた正側電源端子ＶＣＣを介して外部から正の電源電圧が印加される。下アーム側ドライバ回路ａ４は、高耐圧ＩＣ１００に設けられた下アームスイッチング素子駆動信号基準出力端子ＶＳ０に接続されている。
【００２０】
過電流検出器ａ５は、高耐圧ＩＣ１００に設けられた電流検出端子ＯＣに接続されている。
【００２１】
エラー信号発生器ａ６は、高耐圧ＩＣ１００に設けられたエラー出力端子Ｆｏを介して外部の図示しない制御装置やアラーム報知手段などにエラー信号を出力する。
【００２２】
高耐圧ＩＣ１００にそれぞれ設けられた正側電源端子ＶＣＣおよび負側電源端子ＶＳＳは、それぞれ外部電源１０１の正極および負極にそれぞれ接続されている。そして、負側電源端子ＶＳＳは接地されている。
【００２３】
高耐圧ＩＣ１００には、上記外部電源１０１の他に、ダイオード１０２、キャパシタ１０３および定電圧ダイオード１０９が外付けされている。すなわち、ダイオード１０２は、そのアノードが正側電源端子ＶＣＣに接続され、カソードがフローティング電源正側入力端子ＶＢ１に接続されている。キャパシタ１０３は、フローティング電源正側入力端子ＶＢ１とフローティング電源負側入力端子ＶＳ１との間に接続されている。定電圧ダイオード１０９は下アームスイッチング素子駆動信号基準出力端子ＶＳ０の過電圧保護用に設けられており、下アームスイッチング素子駆動信号基準出力端子ＶＳ０と負側電源端子ＶＳＳとの間に接続されている。
【００２４】
高耐圧ＩＣ１００は、上下一対のアームスイッチング素子Ｔ１，Ｔ２および直流電源１０８からなるインバータ回路に以下のように接続されている。すなわち、高耐圧ＩＣ１００のフローティング電源負側入力端子（上アームスイッチング素子駆動信号基準出力端子）ＶＳ１は、上アームスイッチング素子Ｔ１のエミッタ側の接続ノードＥ１に接続されている。上アームスイッチング素子駆動信号出力端子ＵＰｏは、ゲート抵抗１０４を介して上アームスイッチング素子Ｔ１のゲートＧ１に接続されている。
【００２５】
また、下アームスイッチング素子駆動信号基準出力端子ＶＳ０は、下アームスイッチング素子Ｔ２のエミッタ側の接続ノードＥ０に接続されている。下アームスイッチング素子駆動信号出力端子ＵＮｏは、ゲート抵抗１０５を介して下アームスイッチング素子Ｔ２のゲートＧ２に接続されている。電流検出端子ＯＣは、前記接続ノードＥ０に接続されている。また、負側電源端子ＶＳＳは、インバータ回路の前記接続ノードＮ１に接続されている。それら接続ノードＥ０と接続ノードＮ１との間には上述したように電流検出器１０６があるので、電流検出端子ＯＣに電流検出器１０６の検出電圧が印加されることになる。
【００２６】
下アームスイッチング素子駆動信号基準出力端子ＶＳ０と接続ノードＥ０との間の配線および負側電源端子ＶＳＳと接続ノードＮ１との間の配線には、それぞれインダクタンス値がＬ６およびＬ７の寄生リアクトルが存在している。
【００２７】
ここで、高耐圧ＩＣ１００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１の耐圧の最大値は、例えば用途により多少の差はあるが［（下アームスイッチング素子駆動信号基準出力端子ＶＳ０の電位）＋６００］ボルト程度であり、最小値はいかなる用途のものでも［（下アームスイッチング素子駆動信号基準出力端子ＶＳ０の電位）−５］ボルト程度である。つまり、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間には、−５Ｖ以下の電圧をかけることができないことを意味する。
【００２８】
これは、一般に、ＣＭＯＳＦＥＴ（相補型の絶縁ゲート型電界効果トランジスタ）で構成されるＩＣでもバイポーラのＴＴＬ（ｔｒａｎｓｉｓｔｏｒ ｔｒａｎｓｉｓｔｏｒ ｌｏｇｉｃ）で構成されるＩＣでも、そのＩＣの電源電圧以下の電位に対しては−０．５Ｖ程度しか保証されていないため、電源電圧以下の電位に対しては原理的に弱くなってしまうからであると考えられる。
【００２９】
図１９には、図１８に示すインバータ装置の動作タイミングが示されている。図１９において、Ｓ（ＵＰｏ）およびＳ（ＵＮｏ）は、それぞれ高耐圧ＩＣ１００の上アームスイッチング素子駆動信号出力端子ＵＰｏおよび下アームスイッチング素子駆動信号出力端子ＵＮｏから出力された信号であり、それぞれ上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２の駆動信号である。また、Ｉ１は上アームスイッチング素子Ｔ１を流れる電流、Ｉ２はダイオードＤ２に流れる電流、Ｉ３はリアクトル１０７を流れる電流である。
【００３０】
上下のアームスイッチング素子Ｔ１，Ｔ２のそれぞれの駆動信号Ｓ（ＵＰｏ），Ｓ（ＵＮｏ）が相対的に低電位（ロー）レベル（以下、Ｌレベルとする）の状態の時、上下のアームスイッチング素子Ｔ１，Ｔ２はいずれもオフ状態である。従って、Ｌレベルの駆動信号Ｓ（ＵＰｏ），Ｓ（ＵＮｏ）はスイッチング素子オフ信号である。
【００３１】
駆動信号Ｓ（ＵＰｏ），Ｓ（ＵＮｏ）がいずれもスイッチング素子オフ信号（すなわちＬレベル）である時に、駆動信号Ｓ（ＵＰｏ）だけが立ち上がって相対的に高電位（ハイ）レベル（以下、Ｈレベルとする）の信号（すなわち、スイッチング素子オン信号）に変わると、駆動信号Ｓ（ＵＰｏ）がＨレベルである間（図１９中のＡの期間）、直流電源１０８の正極から外部接続端子Ｐ、上アームスイッチング素子Ｔ１、リアクトル１０７および外部接続端子Ｎを介して直流電源１０８の負極ヘ至るという経路で電流が流れる。
【００３２】
ここで、図１８に示すインバータ装置において、例えば直流電源１０８の出力電圧ＶＤＣを３００Ｖ、リアクトル１０７のインダクタンス値ＬＬを３ｍＨ、駆動信号Ｓ（ＵＰｏ）がＨレベルである時の時間幅（Ａの期間）Ｔｏｎを１ｍｓとすると、リアクトル１０７のピーク電流Ｉｐは次の計算式より１００Ａ（アンペア）となる。
【００３３】
続いて、駆動信号Ｓ（ＵＰｏ）が立ち下がってＬレベルになると、上アームスイッチング素子Ｔ１はオフ状態に切り替わる。それによって、上アームスイッチング素子Ｔ１を流れる電流Ｉ１は減少し始め、所定の時間（図１９中のＢの期間）だけ遅れてゼロになる。一方、ダイオードＤ２を流れる電流Ｉ２は、駆動信号Ｓ（ＵＰｏ）の立下がりエッジに同期して増大し始め、Ｂの期間経過後に前記ピーク電流Ｉｐに達する。このＢの期間では、電流の単位時間当たりの変化量（ｄｉ／ｄｔ）が大きいため、わずかな配線インダクタンスでも数Ｖの誘起電圧が発生する。またダイオードＤ２は、電流が流れると約２Ｖ程度のオン電圧を発生する。
【００３４】
ここで、図１８に示すインバータ装置において、配線インダクタンスＬ１，Ｌ２，Ｌ３，Ｌ４の合成インダクタンス値を２０ｎＨ、ダイオードＤ２のオン電圧ＶＦを２Ｖ、上アームスイッチング素子Ｔ１のスイッチングスピードＴｏｆｆを４００ｎｓとし、上記ピーク電流Ｉｐの値１００Ａを用いると、上アームスイッチング素子Ｔ１のエミッタ側の接続ノードＥ１と下アームスイッチング素子Ｔ２のエミッタ側の接続ノードＥ０との間にかかる電圧Ｖ（Ｅ１−Ｅ０）は次の計算式より−７Ｖとなる。
このように、配線インダクタンスが小さくても、図１９のＢの期間のように大電流が流れると高耐圧ＩＣ１００のマイナス側の耐圧すなわち［（ＶＳ０の電位）−５］ボルトを超える（最小値を下回る）電圧が発生してしまう。
【００３６】
また、配線インダクタンスＬ５を２０ｎＨとし、上記ピーク電流Ｉｐの値１００Ａおよび上アームスイッチング素子Ｔ１のスイッチングスピードＴｏｆｆの値４００ｎｓを用いると、図１９のＢの期間に下アームスイッチング素子Ｔ２のエミッタ側の接続ノードＥ０と電流検出器１０６を挟んで該接続ノードＥ０の反対側の接続ノードＮ１との間に誘起される電圧Ｖ（Ｅ０−Ｎ１）は次の計算式により−５Ｖとなる。
この誘起された電圧Ｖ（Ｅ０−Ｎ１）により、接続ノードＮ１から配線インダクタンス値Ｌ７の寄生リアクトル、定電圧ダイオード１０９および配線インダクタンス値Ｌ６の寄生リアクトルを介して接続ノードＥ０に至る経路に電流が流れる。ここで配線インダクタンス値Ｌ６とＬ７とが等しいとすると、誘起電圧Ｖ（Ｅ０−Ｎ１）は負側電源端子ＶＳＳと接続ノードＮ１との間、および接続ノードＥ０と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に１／２ずつかかる。従って、図１９のＢの期間に負側電源端子ＶＳＳと接続ノードＮ１との間に作用する電圧Ｖ（ＶＳＳ−Ｎ１）は次の計算式により−２．５Ｖとなる。
Ｖ（ＶＳＳ−Ｎ１）＝Ｖ（Ｅ０−Ｎ１）／２＝−２．５［Ｖ］
【００３８】
また、図１９のＢの期間に接続ノードＥ０と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に作用する電圧Ｖ（Ｅ０−ＶＳ０）も次の計算式により−２．５Ｖとなる。
Ｖ（Ｅ０−ＶＳ０）＝Ｖ（Ｅ０−Ｎ１）／２＝−２．５［Ｖ］
【００３９】
なお、図１９のＢの期間においては、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と接続ノードＥ１との間には特に電圧はかからないので、それらの間の電圧Ｖ（ＶＳ１−Ｅ１）は０Ｖである。
【００４０】
上記考察より、図１９のＢの期間に上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０との間に作用する電圧Ｖ（ＶＳ１−ＶＳ０）は次の計算式より−９．５Ｖとなる。
このように、配線インダクタンスが小さくても、図１９のＢの期間のように大電流が流れると高耐圧ＩＣ１００の上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０との間に定格耐圧の最小範囲（−５Ｖ）を下回る電圧が印可されてしまい、高耐圧ＩＣ１００が耐圧破壊を起こしてしまう。
【００４２】
図２０には、インバータ回路の上下のアームスイッチング素子を高耐圧ＩＣにより駆動するようにされた一般的な単相インバータ装置の他の例が示されている。この例の単相インバータ回路は、図１５に示す３相インバータ回路のうちの１相のインバータ部分に相当する構成のものである。すなわち、上アームスイッチング素子Ｔ１のエミッタと下アームスイッチング素子Ｔ２のコレクタが接続されてなる一対のスイッチング素子Ｔ１，Ｔ２に、それぞれ上下のダイオードＤ１，Ｄ２が逆並列接続されている。
【００４３】
そして、下アームスイッチング素子Ｔ２のエミッタは電流検出器１０６の一端に接続されている。電流検出器１０６の他端は外部接続端子Ｎを介して直流電源１０８の負極に接続されている。ダイオードＤ２のアノードは、高耐圧ＩＣ１００の負側電源端子ＶＳＳに接続されている。上アームスイッチング素子Ｔ１のコレクタとダイオードＤ１のカソードとは外部接続端子Ｐに共通接続されて直流電源１０８の正（＋）側の端子に接続されている。上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２の各ゲートＧ１，Ｇ２には、それぞれ高耐圧ＩＣ１００から駆動信号が入力される。
【００４４】
なお、インバータ回路のその他の構成、高耐圧ＩＣ１００の構成およびインバータ回路と高耐圧ＩＣ１００との接続については、図１８に示す構成のものと同じであるので、同じ符号を付して重複する説明を省略する。
【００４５】
この図２０の構成の例でも上述した図１８の構成例と同様に、ダイオードＤ２のオン電圧ＶＦやダイオードＤ２および下アームスイッチング素子Ｔ２のチップの配線インダクタンスにより誘起された電圧によって、上アームスイッチング素子Ｔ１のエミッタ側の接続ノードＥ１と下アームスイッチング素子Ｔ２のエミッタ側の接続ノードＥ０との間にかかる電圧Ｖ（Ｅ１−Ｅ０）は約−７Ｖとなる。
【００４６】
なお、図１８の構成についての考察と同様に、配線インダクタンスＬ１，Ｌ２，Ｌ３，Ｌ４の合成インダクタンス値を２０ｎＨ、ダイオードＤ２のオン電圧ＶＦを２Ｖ、上アームスイッチング素子Ｔ１のスイッチングスピードＴｏｆｆを４００ｎｓおよびピーク電流Ｉｐを１００Ａとする。ただし、この図２０の例ではダイオードＤ２を流れる電流は電流検出器１０６を通らないため、接続ノードＥ０と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間には電圧が発生しない。
【００４７】
従って、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間にＶ（Ｅ１−Ｅ０）の電圧がそのままかかる。すなわち、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間には、定格耐圧の最小範囲を（−５Ｖ）を下回る電圧（−７Ｖ）が印可されてしまい、高耐圧ＩＣ１００が耐圧破壊を起こしてしまう。
【００４８】
また、下アームスイッチング素子Ｔ２に流れていた電流が遮断された瞬間には、接続ノードＥ０と電流検出器１０６との間に寄生する配線インダクタンス値Ｌ５の寄生リアクトルにより電圧が発生し、その発生した電圧が配線インダクタンス値Ｌ６およびＬ７の各寄生リアクトルに分圧される。
【００４９】
従って、接続ノードＥ０と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に電圧Ｖ（Ｅ０−ＶＳ０）が発生する。図１８の構成についての考察と同様に、配線インダクタンスＬ５を２０ｎＨ、ピーク電流Ｉｐを１００Ａおよび上アームスイッチング素子Ｔ１のスイッチングスピードＴｏｆｆを４００ｎｓとすると、Ｖ（Ｅ０−ＶＳ０）は−２．５Ｖとなる。
【００５０】
配線インダクタンス値Ｌ１の寄生リアクトルと、下アームスイッチング素子Ｔ２の配線パターンに寄生する合成インダクタンス値Ｌ８のリアクトルと、そのスイッチング素子Ｔ２のオン電圧Ｖｃｅにより、接続ノードＥ１とＥ０との間には電圧Ｖ（Ｅ１−Ｅ０）が発生する。Ｌ１とＬ８との合成インダクタンス値を２０ｎＨ、前記Ｖｃｅを２Ｖ、ピーク電流Ｉｐを１００Ａおよび上アームスイッチング素子Ｔ１のスイッチングスピードＴｏｆｆを４００ｎｓとすると、電圧Ｖ（Ｅ１−Ｅ０）の値は次の計算式より−３Ｖとなる。
なお、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と接続ノードＥ１との間には特に電圧はかからないので、それらの間の電圧Ｖ（ＶＳ１−Ｅ１）は０Ｖである。
【００５２】
上記考察より、上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０との間に作用する電圧Ｖ（ＶＳ１−ＶＳ０）は次の計算式より−５．５Ｖとなる。
このように、図２０に示す構成の装置においても、大電流が流れると高耐圧ＩＣ１００の上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０との間に定格耐圧の最小範囲（−５Ｖ）を下回る電圧が印可されてしまい、高耐圧ＩＣ１００が耐圧破壊を起こしてしまう。
【００５４】
上記図１８および図２０にそれぞれ示す構成の装置に関する上記考察より、電流検出器１０６の配置の仕方により電圧Ｖ（ＶＳ１−ＶＳ０）の値は異なるが、チップの配線のわずかなインダクタンスや電流検出器１０６の配線のわずかなインダクタンスによる影響により、大電流駆動の場合に上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０との間に定格耐圧の最小値を下回るマイナス電圧が発生することがある、ということがわかる。
【００５５】
上述した考察については、図２１に示すように電流検出器を設けない場合、すなわち電流検出を行わない場合も同様であり、チップの配線のわずかなインダクタンスにより、大電流駆動の場合に上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０との間に定格耐圧の最小値を下回るマイナス電圧が発生することがある。従って、高耐圧ＩＣ１００が耐圧破壊を起こしてしまう。なお、図２１に示す構成のインバータ装置では、定電圧ダイオード１０９は設けられていない。
【００５６】
図２２には、インバータ回路の３対の上下のアームスイッチング素子を高耐圧ＩＣにより駆動するようにされた一般的な３相インバータ装置が示されている。この例の３相インバータ回路は、図１７に示す３相インバータ回路に相当する構成のものである。すなわち、第１相目では、上アームスイッチング素子Ｔ１のエミッタと下アームスイッチング素子Ｔ２のコレクタが接続されてなる一対のスイッチング素子Ｔ１，Ｔ２に、それぞれ上下のダイオードＤ１，Ｄ２が逆並列接続されている。
【００５７】
第２相目では、上アームスイッチング素子Ｔ３のエミッタと下アームスイッチング素子Ｔ４のコレクタが接続されてなる一対のスイッチング素子Ｔ３，Ｔ４に、それぞれ上下のダイオードＤ３，Ｄ４が逆並列接続されている。第３相目では、上アームスイッチング素子Ｔ５のエミッタと下アームスイッチング素子Ｔ６のコレクタが接続されてなる一対のスイッチング素子Ｔ５，Ｔ６に、それぞれ上下のダイオードＤ５，Ｄ６が逆並列接続されている。
【００５８】
そして、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタとそれらに逆並列接続されたダイオードＤ２，Ｄ４，Ｄ６のアノードとが共通接続されて電流検出器２１４の一端に共通接続されている。その電流検出器２１４の他端は外部接続端子Ｎに接続されている。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のコレクタとそれらに逆並列接続されたダイオードＤ１，Ｄ３，Ｄ５のカソードとは、外部接続端子Ｐに共通接続されている。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のゲートＧ１，Ｇ３，Ｇ５および各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のゲートＧ２，Ｇ４，Ｇ６には、それぞれ高耐圧ＩＣ２００から駆動信号が入力されるようになっている。
【００５９】
また、上記構成のインバータ回路には、上記外部接続端子Ｐ，Ｎ以外に３つの外部接続端子Ｕ，Ｖ，Ｗが設けられている。外部接続端子Ｕは、第１相目の上アームスイッチング素子Ｔ１のエミッタ側の接続ノードＥ１に接続されている。外部接続端子Ｕは、第１相目の上アームスイッチング素子Ｔ１のエミッタ側の接続ノードＥ１に接続されている。外部接続端子Ｖは、第２相目の上アームスイッチング素子Ｔ３のエミッタ側の接続ノードＥ２に接続されている。外部接続端子Ｗは、第３相目の上アームスイッチング素子Ｔ５のエミッタ側の接続ノードＥ３に接続されている。
【００６０】
特に図示しないが、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の配線部および各ダイオードＤ２，Ｄ４，Ｄ６の配線部には、それぞれ寄生リアクトルが存在する。また、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタ側の接続ノードＥ０と電流検出器２１４を挟んでＥ０の反対側（すなわち、電流検出器２１４と外部接続端子Ｎとの間）に設けられた接続ノードＮ１との間の配線にも寄生リアクトルが存在する。
【００６１】
高耐圧ＩＣ２００は、該ＩＣ２００の駆動信号入力端子ＵＰｉ，ＵＮｉ，ＶＰｉ，ＶＮｉ，ＷＰｉ，ＷＮｉを介して外部から入力された信号を一時的に保持する入力バッファｂ１、その入力バッファｂ１の出力信号を受け取ってその信号の電位から浮いたフローティング電位の信号を生成する３個のレベルシフタｂ２，ｂ３，ｂ４、レベルシフタｂ２，ｂ３，ｂ４の各出力信号を受け取ってそれぞれ上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５を駆動する３個の上アーム側ドライバ回路ｂ５，ｂ６，ｂ７、入力バッファｂ１から出力される３個の信号を受け取ってそれぞれ下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６を駆動する下アーム側ドライバ回路ｂ８，ｂ９，ｂ１０、過電流の検出を行う過電流検出器ｂ１１、過電流検出器ｂ１１から出力される検出信号を受け取ってエラー信号を生成するエラー信号発生器ｂ１２とを備えている。
【００６２】
各上アーム側ドライバ回路ｂ５，ｂ６，ｂ７は、それぞれ高耐圧ＩＣ２００に設けられた上アームスイッチング素子駆動信号出力端子ＵＰｏ，ＶＰｏ，ＷＰｏを介して各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５に駆動信号を出力する。また、各上アーム側ドライバ回路ｂ５，ｂ６，ｂ７には、高耐圧ＩＣ２００にそれぞれ設けられたフローティング電源正側入力端子ＶＢ１，ＶＢ２，ＶＢ３およびフローティング電源負側入力端子ＶＳ１，ＶＳ２，ＶＳ３を介して外部から正および負のフローティング電圧が印加される。各フローティング電源負側入力端子ＶＳ１，ＶＳ２，ＶＳ３は、それぞれ各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５の上アームスイッチング素子駆動信号基準出力端子を兼ねている。
【００６３】
各下アーム側ドライバ回路ｂ８，ｂ９，ｂ１０は、それぞれ高耐圧ＩＣ２００に設けられた下アームスイッチング素子駆動信号出力端子ＵＮｏ，ＶＮｏ，ＷＮｏを介して各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６に駆動信号を出力する。また、各下アーム側ドライバ回路ｂ８，ｂ９，ｂ１０には、高耐圧ＩＣ２００に設けられた正側電源端子ＶＣＣを介して外部から正の電源電圧が印加される。各下アーム側ドライバ回路ｂ８，ｂ９，ｂ１０は、高耐圧ＩＣ２００に設けられた下アームスイッチング素子駆動信号基準出力端子ＶＳ０に共通接続されている。
【００６４】
過電流検出器ｂ１１は、高耐圧ＩＣ２００に設けられた電流検出端子ＯＣに接続されている。
【００６５】
エラー信号発生器ｂ１２は、高耐圧ＩＣ２００に設けられたエラー出力端子Ｆｏを介して外部の図示しない制御装置やアラーム報知手段などにエラー信号を出力する。
【００６６】
高耐圧ＩＣ２００にそれぞれ設けられた正側電源端子ＶＣＣおよび負側電源端子ＶＳＳは、それぞれ外部電源２０１の正極および負極にそれぞれ接続されている。そして、負側電源端子ＶＳＳは接地されている。
【００６７】
高耐圧ＩＣ２００には、上記外部電源２０１の他に、３個のダイオード２０２，２０３，２０４、３個のキャパシタ２０５，２０６，２０７および定電圧ダイオード２１５が外付けされている。すなわち、ダイオード２０２，２０３，２０４は、各アノードが正側電源端子ＶＣＣに共通接続され、各カソードがそれぞれフローティング電源正側入力端子ＶＢ１，ＶＢ２，ＶＢ３に接続されている。キャパシタ２０５は、フローティング電源正側入力端子ＶＢ１とフローティング電源負側入力端子ＶＳ１との間に接続されている。
【００６８】
キャパシタ２０６は、フローティング電源正側入力端子ＶＢ２とフローティング電源負側入力端子ＶＳ２との間に接続されている。キャパシタ２０７は、フローティング電源正側入力端子ＶＢ３とフローティング電源負側入力端子ＶＳ３との間に接続されている。定電圧ダイオード２１５は下アームスイッチング素子駆動信号基準出力端子ＶＳ０の過電圧保護用に設けられており、下アームスイッチング素子駆動信号基準出力端子ＶＳ０と負側電源端子ＶＳＳとの間に接続されている。
【００６９】
高耐圧ＩＣ２００は、上記３相のインバータ回路に以下のように接続されている。すなわち、高耐圧ＩＣ２００の３個のフローティング電源負側入力端子（上アームスイッチング素子駆動信号基準出力端子）ＶＳ１，ＶＳ２，ＶＳ３は、それぞれ上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のエミッタ側の各接続ノードＥ１，Ｅ２，Ｅ３に接続されている。
【００７０】
３個の上アームスイッチング素子駆動信号出力端子ＵＰｏ，ＶＰｏ，ＷＰｏは、それぞれゲート抵抗２０８，２０９，２１０を介して上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５の各ゲートＧ１，Ｇ３，Ｇ５に接続されている。下アームスイッチング素子駆動信号基準出力端子ＶＳ０は、下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタ側の接続ノードＥ０に接続されている。
【００７１】
３個の下アームスイッチング素子駆動信号出力端子ＵＮｏ，ＶＮｏ，ＷＮｏは、それぞれゲート抵抗２１１，２１２，２１３を介して下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の各ゲートＧ２，Ｇ４，Ｇ６に接続されている。電流検出端子ＯＣは、前記接続ノードＥ０に接続されている。
【００７２】
また、負側電源端子ＶＳＳは、インバータ回路の前記接続ノードＮ１に接続されている。それら接続ノードＥ０と接続ノードＮ１との間には上述したように電流検出器２１４があるので、電流検出端子ＯＣに電流検出器２１４の検出電圧が印加されることになる。
【００７３】
下アームスイッチング素子駆動信号基準出力端子ＶＳ０と接続ノードＥ０との間の配線および負側電源端子ＶＳＳと接続ノードＮ１との間の配線には、特に図示しないが、それぞれ寄生リアクトルが存在している。
【００７４】
図２２に示す３相のインバータ装置においても、図１８に示した単相インバータ装置の場合と同様に、大電流が流れると上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０，ＶＳ２とＶＳ０，ＶＳ３とＶＳ０との間にそれぞれ定格耐圧の最小範囲を下回る電圧が印可されてしまい、高耐圧ＩＣ２００が耐圧破壊を起こしてしまう。
【００７５】
図２３には、インバータ回路の３対の上下のアームスイッチング素子を高耐圧ＩＣにより駆動するようにされた一般的な３相インバータ装置の他の例が示されている。この例の３相インバータ回路は、図１５に示す３相インバータ回路に相当する構成のものである。すなわち、第１相目では、上アームスイッチング素子Ｔ１のエミッタと下アームスイッチング素子Ｔ２のコレクタが接続されてなる一対のスイッチング素子Ｔ１，Ｔ２に、それぞれ上下のダイオードＤ１，Ｄ２が逆並列接続されている。
【００７６】
第２相目では、上アームスイッチング素子Ｔ３のエミッタと下アームスイッチング素子Ｔ４のコレクタが接続されてなる一対のスイッチング素子Ｔ３，Ｔ４に、それぞれ上下のダイオードＤ３，Ｄ４が逆並列接続されている。第３相目では、上アームスイッチング素子Ｔ５のエミッタと下アームスイッチング素子Ｔ６のコレクタが接続されてなる一対のスイッチング素子Ｔ５，Ｔ６に、それぞれ上下のダイオードＤ５，Ｄ６が逆並列接続されている。
【００７７】
そして、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタは電流検出器２１４の一端に接続されている。その電流検出器２１４の他端は外部接続端子Ｎに接続されている。各ダイオードＤ２，Ｄ４，Ｄ６のアノードは、高耐圧ＩＣ２００の負側電源端子ＶＳＳに接続されている。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のコレクタと各ダイオードＤ１，Ｄ３，Ｄ５のカソードとは外部接続端子Ｐに共通接続されている。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のゲートＧ１，Ｇ３，Ｇ５および各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のゲートＧ２，Ｇ４，Ｇ６には、それぞれ高耐圧ＩＣ２００から駆動信号が入力されるようになっている。
【００７８】
なお、３相インバータ回路のその他の構成、高耐圧ＩＣ２００の構成およびインバータ回路と高耐圧ＩＣ２００との接続については、図２２に示す構成のものと同じであるので、同じ符号を付して重複する説明を省略する。
【００７９】
この図２３の構成の例では、ダイオードＤ２，Ｄ４，Ｄ６を流れる電流は電流検出器２１４を通らないため、接続ノードＥ０と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間には電圧が発生しないが、それでも大電流駆動の場合に上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０，ＶＳ２とＶＳ０，ＶＳ３とＶＳ０との間にそれぞれ定格耐圧の最小範囲を下回る電圧が印可されてしまい、高耐圧ＩＣ２００が耐圧破壊を起こしてしまう。
【００８０】
また、図２４に示すように電流検出器を設けない場合についても同様であり、大電流駆動の場合に上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１とＶＳ０，ＶＳ２とＶＳ０，ＶＳ３とＶＳ０との間にそれぞれ定格耐圧の最小範囲を下回る電圧が印可されてしまい、高耐圧ＩＣ２００が耐圧破壊を起こしてしまう。なお、図２４に示す構成のインバータ装置では、定電圧ダイオード２１５は設けられていない。
【００８１】
【発明が解決しようとする課題】
上述したように、従来のスイッチング素子駆動用高耐圧ＩＣ１００，２００を使用した単相および３相インバータ装置では、大電流駆動時に下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６やダイオードＤ２，Ｄ４，Ｄ６や電流検出器１０６，２１４の接続パターン等のわずかなインダクタンス分により、高耐圧ＩＣ１００，２００にその定格電圧を超える電圧がかかることがあり、高耐圧ＩＣ１００，２００が破壊することがあるという問題点があった。
【００８２】
この発明は、上記問題点を解決するためになされたもので、大電流駆動時にスイッチング素子駆動用の高耐圧ＩＣが破壊するのを防ぐことができるインバータ装置を得ることを目的とする。
【００８３】
【課題を解決するための手段】
上記目的を達成するため、この発明に係るインバータ装置は、単相インバータ回路の上下のスイッチング素子を駆動する高耐圧ＩＣの、上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間にクランプダイオードを接続したものである。
【００８４】
この発明に係るインバータ装置によれば、単相インバータ装置において、高耐圧ＩＣの上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に印加された負電圧が、それらの端子間の定格耐圧最小値を下回るのを防止できる。
【００８５】
つぎの発明に係るインバータ装置は、３相インバータ回路の上下のスイッチング素子を駆動する高耐圧ＩＣの、３つの上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間にそれぞれクランプダイオードを接続したものである。
【００８６】
この発明に係るインバータ装置によれば、３相インバータ装置において、高耐圧ＩＣの３つの上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間にそれぞれ印加された負電圧が、それらの端子間の定格耐圧最小値を下回るのを防止できる。
【００８７】
つぎの発明に係るインバータ装置は、クランプダイオードを高耐圧ＩＣの外付け部品としたものである。
【００８８】
この発明に係るインバータ装置によれば、高耐圧ＩＣの設計変更が不要であるとともに、既存の高耐圧ＩＣを使用したインバータ装置にもこの発明を適用することができる。
【００８９】
つぎの発明に係るインバータ装置は、電流検出手段を有するインバータ回路の上下のスイッチング素子を駆動する高耐圧ＩＣの駆動電源とは別の独立した電源により動作し、かつ電流検出手段から出力される信号を高耐圧ＩＣへ伝達する伝達手段を設けたものである。
【００９０】
この発明に係るインバータ装置によれば、電流検出器からの出力を高耐圧ＩＣに伝達する手段を設けたことにより、負側電源端子と下アームスイッチング素子駆動信号基準出力端子との電位を等しくすることができるので、上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に、電流検出器の配線パターンなどにより負電圧が印加されるのが防止される。
【００９１】
つぎの発明に係るインバータ装置は、伝達手段をオペアンプにより構成し、高耐圧ＩＣの外付け部品としたものである。
【００９２】
この発明に係るインバータ装置によれば、高耐圧ＩＣの設計変更が不要であるとともに、既存の高耐圧ＩＣを使用したインバータ装置にもこの発明を適用することができる。
【００９３】
つぎの発明に係るインバータ装置は、単相インバータ回路の上下のスイッチング素子を駆動する高耐圧ＩＣの上アームスイッチング素子駆動信号基準出力端子に接続された配線を下アームのダイオードのカソード近傍に接続するとともに、下アームスイッチング素子駆動信号基準出力端子に接続された配線を下アームのダイオードのアノードに接続したものである。
【００９４】
この発明に係るインバータ装置によれば、電流検出器を設けない場合には、従来の配線パターンにより生じていたインダクタンスによる電圧発生分がなくなり、上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に印加され得る負電圧はほぼ下アームのダイオードのオン電圧のみとなるので、上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に定格耐圧最小値を下回るの負電圧が印加されるのが防止される。電流検出器を設けた場合には、上下のアームスイッチング素子駆動信号基準出力端子間に電流検出器により発生される負電圧が低ければ、上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に定格耐圧最小値を下回るの負電圧が印加されるのが防止される。
【００９５】
つぎの発明に係るインバータ装置は、３相インバータ回路部分に、下アームスイッチング素子駆動信号基準出力端子に一端が接続された配線の他端が接続された専用のボンディングパッドを設け、３相インバータ回路の上下のスイッチング素子を駆動する高耐圧ＩＣの、３つの上アームスイッチング素子駆動信号基準出力端子にそれぞれ接続された３つの配線を３つの下アームのダイオードのカソード近傍にそれぞれ接続するとともに、前記専用のボンディングパッドと３つの下アームのダイオードのアノードとをそれぞれワイヤにて電気的に接続したものである。
【００９６】
この発明に係るインバータ装置によれば、３相インバータ装置において、下アームの３つダイオードの各カソードから高耐圧ＩＣの各上アームスイッチング素子駆動信号基準出力端子に至るそれぞれの配線経路に主となる電流が流れないようになっているとともに、下アームの３つのダイオードの各アノードから高耐圧ＩＣの各下アームスイッチング素子駆動信号基準出力端子に至るそれぞれの配線経路にも主となる電流が流れないようになっているので、電流検出器を設けない場合には、３つの上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に印加され得る負電圧はそれぞれほぼ３つの下アームのダイオードのオン電圧のみとなるので、３つの上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に定格耐圧最小値を下回るの負電圧が印加されるのが防止される。電流検出器を設けた場合には、上下のアームスイッチング素子駆動信号基準出力端子間に電流検出器により発生されるそれぞれの負電圧が低ければ、上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に定格耐圧最小値を下回るの負電圧が印加されるのが防止される。
【００９７】
つぎの発明に係るインバータ装置は、高耐圧ＩＣにより駆動されるインバータ回路の下アームのダイオードとして、他のスイッチング素子および上アームのダイオードよりも電流容量が大きいダイオードを用いたものである。
【００９８】
この発明に係るインバータ装置によれば、下アームのダイオードだけ電流容量が大きいものを用いることにより、高耐圧ＩＣの破壊原因の一つである下アームのダイオードのオン電圧を低く抑えることができるため、高耐圧ＩＣの耐圧破壊に対するマージンがそれだけ大きくなる。
【００９９】
【発明の実施の形態】
（実施の形態１）
図１は、この発明を適用した単相インバータ装置の一例を示す概略図である。この実施の形態１のインバータ装置は、図１８に示す一般的なインバータ装置において、高耐圧ＩＣ１００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間にクランプダイオード１１０を接続し、それら上下の基準出力端子ＶＳ１，ＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０）が負電圧になった時にのみクランプダイオード１１０がオンしてその電圧Ｖ（ＶＳ１−ＶＳ０）をクランプダイオード１１０のオン電圧に保つようにしたものである。
【０１００】
図１において、Ｔ１およびＴ２はそれぞれ上アームスイッチング素子および下アームスイッチング素子、Ｄ１およびＤ２はそれぞれ上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２に逆並列接続されたダイオード、Ｇ１，Ｇ２はそれぞれ上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２のゲート、１０４および１０５はそれぞれ上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２の各ゲートＧ１，Ｇ２に接続された抵抗、１０６は電流検出器、１０７は負荷としてのリアクトル、１０８は電源本体１０８ａおよびキャパシタ１０８ｂからなる直流電源である。
【０１０１】
また、Ｅ１およびＥ０は上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２のそれぞれのエミッタ側の接続ノード、Ｐはインバータ回路に正の電源電圧を印加する電源端子、Ｎはインバータ回路に負の電源電圧を印加する電源端子、Ｕはインバータ回路の出力端子、Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６およびＬ７は配線部分に寄生するリアクトル、Ｉ１，Ｉ２，Ｉ３はそれぞれ上アームスイッチング素子Ｔ１を流れる電流、ダイオードＤ２に流れる電流、リアクトル１０７を流れる電流である。電流検出器１０６は、下アームスイッチング素子Ｔ２のエミッタとダイオードＤ２のアノードとが共通接続された母線上に設けられている。
【０１０２】
また、図１において、１００はインバータ回路のスイッチング素子駆動用高耐圧ＩＣ、１０１は高耐圧ＩＣ１００に駆動電圧を供給する外部電源、１０２はダイオード、１０３はキャパシタ、１０９は定電圧ダイオード、ａ１，ａ２，ａ３，ａ４，ａ５，ａ６は高耐圧ＩＣ１００の内部の回路ブロックであり、ａ１は入力バッファ、ａ２はレベルシフタ、ａ３は上アームスイッチング素子Ｔ１を駆動する上アーム側ドライバ回路、ａ４は下アームスイッチング素子Ｔ２を駆動する下アーム側ドライバ回路、ａ５は過電流検出器、ａ６はエラー信号発生器である。
【０１０３】
また、ＵＰｉ，ＵＮｉ，ＵＰｏ，ＵＮｏ，ＶＢ１，ＶＳ１，ＶＳ０，ＯＣ，Ｆｏ，ＶＣＣ，ＶＳＳは高耐圧ＩＣ１００の入出力端子であり、ＵＰｉおよびＵＮｉはそれぞれ駆動信号入力端子、ＵＰｏは上アームスイッチング素子Ｔ１の駆動信号を出力する上アームスイッチング素子駆動信号出力端子、ＵＮｏは下アームスイッチング素子Ｔ２の駆動信号を出力する下アームスイッチング素子駆動信号出力端子、ＶＢ１はフローティング電源正側入力端子、ＶＳ１はフローティング電源負側入力端子であるとともに上アームスイッチング素子駆動信号基準出力端子、ＶＳ０は下アームスイッチング素子駆動信号基準出力端子、ＯＣは電流検出端子、Ｆｏはエラー出力端子、ＶＣＣおよびＶＳＳはそれぞれ正側および負側の電源端子である。
【０１０４】
図１に示すインバータ装置の構成において、図１８に示すインバータ装置と同一の構成については、同一の符号を付して重複する説明を省略する。
【０１０５】
ところで、一般に、高耐圧ＩＣ１００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１の耐圧の最小値は、［（下アームスイッチング素子駆動信号基準出力端子ＶＳ０の電位）−５］ボルト程度である。つまり、高耐圧ＩＣ１００の上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０）の定格耐圧最小値は略−５Ｖである。
【０１０６】
従って、本実施の形態１においては、前記クランプダイオード１１０として、特に限定しないが、例えばオン電圧が０．７Ｖ〜２Ｖ程度の一般的なダイオードを用いる。そうすれば、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に負電圧がかかった場合に、それらの間の電圧は、クランプダイオード１１０のオン電圧すなわち−０．７Ｖ〜−２Ｖ程度にクランプされる。なお、好ましくはクランプダイオード１１０を高耐圧ＩＣ１００の基準出力端子ＶＳ０およびＶＳ１の直ぐそばに設けて、それら端子ＶＳ０，ＶＳ１からクランプダイオード１１０までの配線長をできるだけ短く抑えるようにするとよい。
【０１０７】
図１に示す構成のインバータ装置の作用について説明する。高耐圧ＩＣ１００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に、該ＩＣ１００を破壊させる原因となり得る負電圧が印可されたときにのみ、クランプダイオード１１０がオンとなり、それら端子ＶＳ１，ＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０）をオン電圧（０．７Ｖ〜２Ｖ程度）にクランプする。従って、電圧Ｖ（ＶＳ１−ＶＳ０）は−０．７Ｖ〜−２Ｖ程度となり、高耐圧ＩＣ１００のそれら端子ＶＳ１，ＶＳ０間の定格耐圧最小値−５Ｖを下回ることはない。
【０１０８】
以上説明したように、この実施の形態１によれば、高耐圧ＩＣ１００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に負電圧が印加された時の端子間電圧Ｖ（ＶＳ１−ＶＳ０）は−０．７Ｖ〜−２Ｖ程度となり、高耐圧ＩＣ１００のそれら端子ＶＳ１，ＶＳ０間の定格耐圧最小値−５Ｖを下回るのを防止できるので、高耐圧ＩＣ１００の耐圧破壊を防止することができる。
【０１０９】
なお、図２に示す単相インバータ装置のように、ダイオードＤ２のアノードを電流検出器１０６を介さずに直接負側電源端子ＶＳＳに接続して、下アームスイッチング素子Ｔ２のエミッタのみを電流検出器１０６に接続するようにした図２０に示す構成のインバータ装置においても、高耐圧ＩＣ１００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間にクランプダイオード１１０を設けることができる。そうすれば、高耐圧ＩＣ１００のそれら端子ＶＳ１，ＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０）が定格耐圧最小値−５Ｖを下回るのを防止できるので、高耐圧ＩＣ１００の耐圧破壊を防止することができる。
【０１１０】
また、図３に示す単相インバータ装置のように、電流検出器を設けないようにした図２１に示す構成のインバータ装置においても、高耐圧ＩＣ１００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間にクランプダイオード１１０を設けることができる。そうすれば、高耐圧ＩＣ１００のそれら端子ＶＳ１，ＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０）が定格耐圧最小値−５Ｖを下回るのを防止できるので、高耐圧ＩＣ１００の耐圧破壊を防止することができる。
【０１１１】
（実施の形態２）
図４は、この発明を適用した３相インバータ装置の一例を示す概略図である。この実施の形態２のインバータ装置は、図２２に示す一般的なインバータ装置において、高耐圧ＩＣ２００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間、上アームスイッチング素子駆動信号基準出力端子ＶＳ２と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間、上アームスイッチング素子駆動信号基準出力端子ＶＳ３と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間にそれぞれクランプダイオード２１６，２１７，２１８を接続したものである。
【０１１２】
そして、上側の各基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下側の基準出力端子ＶＳ０との間の各電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）がそれぞれ負電圧になった時にのみ対応するクランプダイオード２１６，２１７，２１８がオンして各電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）をそれぞれクランプダイオード２１６，２１７，２１８のオン電圧に保つようにしたものである。
【０１１３】
図４において、Ｔ１，Ｔ３，Ｔ５およびＴ２，Ｔ４，Ｔ６はそれぞれ上アームスイッチング素子および下アームスイッチング素子、Ｄ１，Ｄ３，Ｄ５およびＤ２，Ｄ４，Ｄ６はそれぞれ上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５および下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６に逆並列接続されたダイオード、Ｇ１，Ｇ３，Ｇ５およびＧ２，Ｇ４，Ｇ６はそれぞれ上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５および下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のゲートである。
【０１１４】
また、２０８，２０９，２１０および２１１，２１２，２１３はそれぞれ上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のゲートＧ１，Ｇ３，Ｇ５および下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のゲートＧ２，Ｇ４，Ｇ６に接続された抵抗、２１４は電流検出器、Ｅ１，Ｅ２，Ｅ３はそれぞれ上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のエミッタ側の接続ノード、Ｅ０は下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の各エミッタ側の共通の接続ノード、Ｐはインバータ回路に正の電源電圧を印加する電源端子、Ｎはインバータ回路に負の電源電圧を印加する電源端子、Ｕ，Ｖ，Ｗはそれぞれ３相それぞれのインバータ回路の出力端子である。電流検出器２１４は、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタと各ダイオードＤ２，Ｄ４，Ｄ６のアノードとが共通接続された母線上に設けられている。
【０１１５】
また、図４において、２００はインバータ回路のスイッチング素子駆動用高耐圧ＩＣ、２０１は高耐圧ＩＣ２００に駆動電圧を供給する外部電源、２０２，２０３，２０４はダイオード、２０５，２０６，２０７はキャパシタ、２１５は定電圧ダイオード、ｂ１，ｂ２，ｂ３，ｂ４，ｂ５，ｂ６，ｂ７，ｂ８，ｂ９，ｂ１０，ｂ１１，ｂ１２は高耐圧ＩＣ２００の内部の回路ブロックであり、ｂ１は入力バッファ、ｂ２，ｂ３，ｂ４はレベルシフタ、ｂ５，ｂ６，ｂ７はそれぞれ上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５を駆動する上アーム側ドライバ回路、ｂ８，ｂ９，ｂ１０はそれぞれ下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６を駆動する下アーム側ドライバ回路、ｂ１１は過電流検出器、ｂ１２はエラー信号発生器である。
【０１１６】
また、ＵＰｉ，ＵＮｉ，ＶＰｉ，ＶＮｉ，ＷＰｉ，ＷＮｉ，ＵＰｏ，ＶＰｏ，ＷＰｏ，ＵＮｏ，ＶＮｏ，ＷＮｏ，ＶＢ１，ＶＢ２，ＶＢ３，ＶＳ１，ＶＳ２，ＶＳ３，ＶＳ０，ＯＣ，Ｆｏ，ＶＣＣ，ＶＳＳは高耐圧ＩＣ２００の入出力端子であり、ＵＰｉ，ＶＰｉ，ＷＰｉおよびＵＮｉ，ＶＮｉ，ＷＮｉはそれぞれ駆動信号入力端子、ＵＰｏ，ＶＰｏ，ＷＰｏはそれぞれ上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５の駆動信号を出力する上アームスイッチング素子駆動信号出力端子、ＵＮｏ，ＶＮｏ，ＷＮｏはそれぞれ下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の駆動信号を出力する下アームスイッチング素子駆動信号出力端子、ＶＢ１，ＶＢ２，ＶＢ３はフローティング電源正側入力端子、ＶＳ１，ＶＳ２，ＶＳ３はフローティング電源負側入力端子であるとともに上アームスイッチング素子駆動信号基準出力端子、ＶＳ０は下アームスイッチング素子駆動信号基準出力端子、ＯＣは電流検出端子、Ｆｏはエラー出力端子、ＶＣＣおよびＶＳＳはそれぞれ正側および負側の電源端子である。
【０１１７】
図４に示すインバータ装置の構成において、図２２に示すインバータ装置と同一の構成については、同一の符号を付して重複する説明を省略する。
【０１１８】
ここで、実施の形態１で説明したとおり、一般に高耐圧ＩＣ２００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３のそれぞれの耐圧の最小値は、［（下アームスイッチング素子駆動信号基準出力端子ＶＳ０の電位）−５］ボルト程度である。つまり、高耐圧ＩＣ２００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間の電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）の定格耐圧最小値はそれぞれ略−５Ｖである。
【０１１９】
従って、本実施の形態２においては、前記クランプダイオード２１６，２１７，２１８として、特に限定しないが、例えばオン電圧が０．７Ｖ〜２Ｖ程度の一般的なダイオードを用いる。そうすれば、上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に負電圧がかかった場合に、それらの間の電圧は、クランプダイオード２１６，２１７，２１８のオン電圧すなわち−０．７Ｖ〜−２Ｖ程度にクランプされる。
【０１２０】
なお、好ましくは各クランプダイオード２１６，２１７，２１８を高耐圧ＩＣ２００の基準出力端子ＶＳ０およびＶＳ１，ＶＳ２，ＶＳ３の直ぐそばに設けて、それら端子ＶＳ０およびＶＳ１，ＶＳ２，ＶＳ３から各クランプダイオード２１６，２１７，２１８までの配線長をできるだけ短く抑えるようにするとよい。
【０１２１】
図４に示す構成のインバータ装置の作用について説明する。高耐圧ＩＣ２００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に、該ＩＣ２００を破壊させる原因となり得る負電圧が印可されたときにのみ、クランプダイオード２１６，２１７，２１８がオンとなり、それら端子ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０との間の電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）をそれぞれオン電圧（０．７Ｖ〜２Ｖ程度）にクランプする。従って、電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）はそれぞれ−０．７Ｖ〜−２Ｖ程度となり、高耐圧ＩＣ２００のそれら端子ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０との間の定格耐圧最小値−５Ｖを下回ることはない。
【０１２２】
以上説明したように、この実施の形態２によれば、高耐圧ＩＣ２００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に負電圧が印加された時の端子間電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）はそれぞれ−０．７Ｖ〜−２Ｖ程度となり、高耐圧ＩＣ２００のそれら端子ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０との間の定格耐圧最小値−５Ｖを下回るのを防止できるので、高耐圧ＩＣ２００の耐圧破壊を防止することができる。
【０１２３】
なお、図５に示す３相インバータ装置のように、各ダイオードＤ２，Ｄ４，Ｄ６のアノードを電流検出器２１４を介さずに直接負側電源端子ＶＳＳに接続して、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタのみを電流検出器２１４に接続するようにした図２３に示す構成のインバータ装置においても、高耐圧ＩＣ２００の各上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間にそれぞれクランプダイオード２１６，２１７，２１８を設けることができる。そうすれば、高耐圧ＩＣ２００のそれら端子ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）がそれぞれ定格耐圧最小値−５Ｖを下回るのを防止できるので、高耐圧ＩＣ２００の耐圧破壊を防止することができる。
【０１２４】
また、図６に示す３相インバータ装置のように、電流検出器を設けないようにした図２４に示す構成のインバータ装置においても、高耐圧ＩＣ２００の各上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間にそれぞれクランプダイオード２１６，２１７，２１８を設けることができる。そうすれば、高耐圧ＩＣ２００のそれら端子ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０間の電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）がそれぞれ定格耐圧最小値−５Ｖを下回るのを防止できるので、高耐圧ＩＣ２００の耐圧破壊を防止することができる。
【０１２５】
（実施の形態３）
図７は、この発明を適用した単相インバータ装置の一例を示す概略図である。この実施の形態３のインバータ装置は、図１８に示す一般的なインバータ装置において、電流検出器１０６の信号を高耐圧ＩＣ１００に伝達する信号伝達手段としてオペアンプ１１１およびそのオペアンプ１１１のゲインを決める抵抗１１２，１１３をオペアンプ１１１に接続して設け、負側電源端子ＶＳＳと下アームスイッチング素子駆動信号基準出力端子ＶＳ０とを接続して同電位にすることにより、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に負電圧がかかるのを防ぐようにしたものである。
【０１２６】
図７において、Ｔ１およびＴ２はそれぞれ上アームスイッチング素子および下アームスイッチング素子、Ｄ１およびＤ２はそれぞれ上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２に逆並列接続されたダイオード、Ｇ１，Ｇ２はそれぞれ上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２のゲート、１０４および１０５はそれぞれ上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２の各ゲートＧ１，Ｇ２に接続された抵抗、１０６は電流検出器、１０７は負荷としてのリアクトル、１０８は電源本体１０８ａおよびキャパシタ１０８ｂからなる直流電源である。
【０１２７】
また、Ｅ１およびＥ０は上アームスイッチング素子Ｔ１および下アームスイッチング素子Ｔ２のそれぞれのエミッタ側の接続ノード、Ｎ１は電流検出器１０６を挟んで接続ノードＥ０とは反対側の接続ノード、Ｐはインバータ回路に正の電源電圧を印加する電源端子、Ｎはインバータ回路に負の電源電圧を印加する電源端子、Ｕはインバータ回路の出力端子、Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５およびＬ６は配線部分に寄生するリアクトル、Ｉ１，Ｉ２，Ｉ３はそれぞれ上アームスイッチング素子Ｔ１を流れる電流、ダイオードＤ２に流れる電流、リアクトル１０７を流れる電流である。電流検出器１０６は、下アームスイッチング素子Ｔ２のエミッタとダイオードＤ２のアノードとが共通接続された母線上に設けられている。
【０１２８】
また、図７において、１００はインバータ回路のスイッチング素子駆動用高耐圧ＩＣ、１０１は高耐圧ＩＣ１００に駆動電圧を供給する外部電源、１０２はダイオード、１０３はキャパシタ、ａ１，ａ２，ａ３，ａ４，ａ５，ａ６は高耐圧ＩＣ１００の内部の回路ブロックであり、ａ１は入力バッファ、ａ２はレベルシフタ、ａ３は上アームスイッチング素子Ｔ１を駆動する上アーム側ドライバ回路、ａ４は下アームスイッチング素子Ｔ２を駆動する下アーム側ドライバ回路、ａ５は過電流検出器、ａ６はエラー信号発生器である。
【０１２９】
また、ＵＰｉ，ＵＮｉ，ＵＰｏ，ＵＮｏ，ＶＢ１，ＶＳ１，ＶＳ０，ＯＣ，Ｆｏ，ＶＣＣ，ＶＳＳは高耐圧ＩＣ１００の入出力端子であり、ＵＰｉおよびＵＮｉはそれぞれ駆動信号入力端子、ＵＰｏは上アームスイッチング素子Ｔ１の駆動信号を出力する上アームスイッチング素子駆動信号出力端子、ＵＮｏは下アームスイッチング素子Ｔ２の駆動信号を出力する下アームスイッチング素子駆動信号出力端子、ＶＢ１はフローティング電源正側入力端子、ＶＳ１はフローティング電源負側入力端子であるとともに上アームスイッチング素子駆動信号基準出力端子、ＶＳ０は下アームスイッチング素子駆動信号基準出力端子、ＯＣは電流検出端子、Ｆｏはエラー出力端子、ＶＣＣおよびＶＳＳはそれぞれ正側および負側の電源端子である。
【０１３０】
図７に示すインバータ装置の構成において、図１８に示すインバータ装置と同一の構成については、同一の符号を付して重複する説明を省略する。
【０１３１】
オペアンプ１１１は、高耐圧ＩＣ１００とは別の負電源を有しており、その正側入力端子は下アームスイッチング素子Ｔ２のエミッタに近い接続ノードＥ０に接続され、その負側入力端子は接続ノードＮ１に接続されている。オペアンプ１１１の出力端子は高耐圧ＩＣ１００の電流検出端子ＯＣを介して過電流検出器ａ５に接続されている。
【０１３２】
電流検出端子ＯＣには、該端子ＯＣに負電圧がかかるのを防ぐクランプダイオード１１４のアノードが接続されている。そのクランプダイオード１１４のカソードは接地点に接続されている。なお、クランプダイオード１１４は、オペアンプ１１１の出力をクランプするだけであるので、小信号用のダイオードでよい。
【０１３３】
好ましくは、高耐圧ＩＣ１００の負側電源端子ＶＳＳと下アームスイッチング素子駆動信号基準出力端子ＶＳ０とを、高耐圧ＩＣ１００の直ぐそばで接続するとよい。
【０１３４】
図７に示す構成のインバータ装置の作用について説明する。通常、電流検出器１０６には図７に”＋”および”−”で示すような極性の電圧すなわち接続ノードＥ０側が接続ノードＮ１側よりも高くなるような電位差が発生するので、オペアンプ１１１により反転されて電流検出端子ＯＣには正の電圧が印加される。上記従来技術において説明したように電流が遮断されてわずかな配線インダクタンスにより負電圧が誘起された場合には、オペアンプ１１１が負電圧を有しているため、その負電圧の電圧範囲内であればオペアンプ１１１が破壊することはない。その際、高耐圧ＩＣの電流検出端子ＯＣにはオペアンプ１１１から出力された負電圧が印加されることになるが、電流検出端子ＯＣの電位はクランプダイオード１１４によりクランプされるので高耐圧ＩＣ１００が破壊することはない。
【０１３５】
以上説明したように、この実施の形態３によれば、電流検出器１０６からの出力を高耐圧ＩＣ１００に伝達する手段を設けたことにより、負側電源端子ＶＳＳと下アームスイッチング素子駆動信号基準出力端子ＶＳ０との電位を等しくすることができるので、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に、電流検出器１０６の配線パターンなどにより負電圧が印加されるのを防ぐことができ、高耐圧ＩＣ１００の耐圧破壊を防止することができる。
【０１３６】
なお、図８に示す単相インバータ装置のように、ダイオードＤ２のアノードを電流検出器１０６を介さないようにして下アームスイッチング素子Ｔ２のエミッタのみを電流検出器１０６に接続するようにした図２０に示す構成のインバータ装置においても、電流検出器１０６の信号を高耐圧ＩＣ１００に伝達する信号伝達手段としてオペアンプ１１１およびそのオペアンプ１１１のゲインを決める抵抗１１２，１１３をオペアンプ１１１に接続して設け、負側電源端子ＶＳＳと下アームスイッチング素子駆動信号基準出力端子ＶＳ０とを接続して同電位にするようにしてもよい。そうすれば、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に負電圧がかかるのを防ぐことができるので、高耐圧ＩＣ１００の耐圧破壊を防止することができる。
【０１３７】
また、図９に示す３相インバータ装置のように、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタと各ダイオードＤ２，Ｄ４，Ｄ６のアノードとが共通接続された母線上に電流検出器２１４を設けてなる図２２に示す構成のインバータ装置においても、電流検出器２１４の信号を高耐圧ＩＣ２００に伝達する信号伝達手段としてオペアンプ１１１およびそのオペアンプ１１１のゲインを決める抵抗１１２，１１３をオペアンプ１１１に接続して設け、負側電源端子ＶＳＳと下アームスイッチング素子駆動信号基準出力端子ＶＳ０とを接続して同電位にするようにしてもよい。
【０１３８】
また、電流検出端子ＯＣにはクランプダイオード１１４によりクランプする。そうすれば、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に負電圧がかかるのを防ぐことができるので、高耐圧ＩＣ２００の耐圧破壊を防止することができる。
【０１３９】
さらに、図１０に示す３相インバータ装置のように、各ダイオードＤ２，Ｄ４，Ｄ６のアノードを電流検出器２１４に接続せずに、各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタのみを電流検出器２１４に接続してなる図２３に示す構成のインバータ装置においても、電流検出器２１４の信号を高耐圧ＩＣ２００に伝達する信号伝達手段としてオペアンプ１１１およびそのオペアンプ１１１のゲインを決める抵抗１１２，１１３をオペアンプ１１１に接続して設け、負側電源端子ＶＳＳと下アームスイッチング素子駆動信号基準出力端子ＶＳ０とを接続して同電位にするようにしてもよい。
【０１４０】
また、電流検出端子ＯＣにはクランプダイオード１１４によりクランプする。そうすれば、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に負電圧がかかるのを防ぐことができるので、高耐圧ＩＣ２００の耐圧破壊を防止することができる。
【０１４１】
さらにまた、上記実施の形態３では電流検出器１０６，２１４の出力を高耐圧ＩＣ１００，２００に伝達する手段としてオペアンプ１１１を用いたが、オペアンプ１１１に代えて絶縁アンプやアナログフォトカプラなどを用いても、同様の効果が得られる。
【０１４２】
（実施の形態４）
図１１は、この発明に係る単相インバータ装置におけるインバータ回路のチップ配置例を示す模式図である。このインバータ回路は、上アームスイッチング素子Ｔ１のチップ（以下、上アームスイッチング素子チップと称する）３０１および上アームスイッチング素子Ｔ１に逆並列接続されたダイオードＤ１のチップ（以下、上アームダイオードチップと称する）３０２、下アームスイッチング素子Ｔ２のチップ（以下、下アームスイッチング素子チップと称する）３０３および下アームスイッチング素子Ｔ２に逆並列接続されたダイオードＤ２のチップ（以下、下アームダイオードチップと称する）３０４、インバータ回路に正の電源電圧を印加する電源端子Ｐとなるボンディングパッド（以下、本実施の形態４においてはボンディングパッドＰとする）、インバータ回路に負の電源電圧を印加する電源端子Ｎとなるボンディングパッド（以下、同様にボンディングパッドＮとする）、インバータ回路の出力端子Ｕとなるボンディングパッド（以下、同様にボンディングパッドＵとする）を備えた構成となっている。
【０１４３】
上アームスイッチング素子チップ３０１は、その表面の一部にゲート３０１Ｇ（四角く囲まれた領域）が設けられており、そのゲート３０１Ｇの領域以外のチップ表面がコレクタ３０１Ｃとなるように形成されている。上アームスイッチング素子チップ３０１の裏面はエミッタ３０１Ｅとなっている。上アームスイッチング素子Ｔ１のコレクタ３０１ＣはボンディングパッドＰに直接接している。
【０１４４】
上アームスイッチング素子Ｔ１のエミッタ３０１ＥはボンディングパッドＵにワイヤＷ１を介して電気的に接続されている。特に限定しないが、図１１ではワイヤＷ１は３本のワイヤよりなるワイヤ束となっている。上アームスイッチング素子Ｔ１のゲート３０１ＧはボンディングワイヤＷ２を介して高耐圧ＩＣ１００（図１１では省略されている）の上アームスイッチング素子駆動信号出力端子ＵＰｏに電気的に接続されている。
【０１４５】
上アームダイオードチップ３０２は、その表面がアノード３０２Ａで裏面がカソード３０２Ｃとなるように形成されている。ダイオードＤ１のカソード３０２ＣはボンディングパッドＰに直接接しており、アノード３０２ＡはボンディングパッドＵにワイヤＷ３を介して電気的に接続されている。特に限定しないが、図１１ではワイヤＷ３は３本のワイヤよりなるワイヤ束となっている。
【０１４６】
下アームスイッチング素子チップ３０３は、その表面の一部にゲート３０３Ｇ（四角く囲まれた領域）が設けられており、そのゲート３０３Ｇの領域以外のチップ表面がコレクタ３０３Ｃとなるように形成されている。下アームスイッチング素子チップ３０３の裏面はエミッタ３０３Ｅとなっている。下アームスイッチング素子Ｔ２のコレクタ３０３ＣはボンディングパッドＵに直接接している。
【０１４７】
下アームスイッチング素子Ｔ２のエミッタ３０３ＥはボンディングパッドＮにワイヤＷ４を介して電気的に接続されている。特に限定しないが、図１１ではワイヤＷ４は３本のワイヤよりなるワイヤ束となっている。下アームスイッチング素子Ｔ２のゲート３０３ＧはボンディングワイヤＷ５を介して高耐圧ＩＣ１００（図１１では省略されている）の下アームスイッチング素子駆動信号出力端子ＵＮｏに電気的に接続されている。
【０１４８】
下アームダイオードチップ３０４は、その表面がアノード３０４Ａで裏面がカソード３０４Ｃとなるように形成されている。ダイオードＤ２のカソード３０４ＣはボンディングパッドＵに直接接しており、アノード３０４ＡはボンディングパッドＮにワイヤＷ６を介して電気的に接続されている。特に限定しないが、図１１ではワイヤＷ６は３本のワイヤよりなるワイヤ束となっている。
【０１４９】
また、下アームダイオードチップ３０４のアノード３０４Ａは、ボンディングワイヤＷ７を介して高耐圧ＩＣ１００（図示省略）の下アームスイッチング素子駆動信号基準出力端子ＶＳ０に電気的に接続されている。ボンディングパッドＵの下アームダイオードチップ３０４の近傍には、高耐圧ＩＣ１００（図示省略）の上アームスイッチング素子駆動信号基準出力端子ＶＳ１に接続されたボンディングワイヤＷ７が電気的に接続されている。
【０１５０】
図１２には、図１１に示す構成のインバータ回路の回路図が示されている。図１２においてハッチングを付した配線部は上記Ｐ、ＵおよびＮのボンディングパッドであり、実線で示した配線部はボンディングワイヤである。同図から明らかなように、図１１に示す構成によれば、ダイオードＤ２のアノード３０４Ａから高耐圧ＩＣ１００（図示省略）の下アームスイッチング素子駆動信号基準出力端子ＶＳ０に接続されたボンディングワイヤＷ７が引き出され、かつダイオードＤ２のカソード３０４Ｃの近傍から高耐圧ＩＣ１００（図示省略）の上アームスイッチング素子駆動信号基準出力端子ＶＳ１に接続されたボンディングワイヤＷ８が引き出されていることがわかる。
【０１５１】
なお、図１１および図１２において、符号Ｘ１およびＸ０を付して破線で示した配線部は、それぞれ従来のインバータ回路における上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ０との接続に供されるボンディングワイヤである。
【０１５２】
以上説明したように、この実施の形態４によれば、ダイオードＤ２のアノード３０４ＡにボンディングワイヤＷ７が接続され、かつダイオードＤ２のカソード３０４Ｃの近傍にボンディングワイヤＷ８が接続されているため、電流検出器を設けない場合には、従来の配線パターンにより生じていたインダクタンスＬａ，Ｌｂ（図１２参照）による電圧発生分がなくなり、上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に印加され得る負電圧はほぼダイオードＤ２のオン電圧ＶＦ（通常、高くても３Ｖ程度である）のみとなるので、高耐圧ＩＣ１００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に定格耐圧最小値−５Ｖを下回るの負電圧が印加されるのが防止され、高耐圧ＩＣ１００の耐圧破壊を防止することができる。
【０１５３】
また、この実施の形態４によれば、電流検出器１０６を設けた場合には、高耐圧ＩＣ１００の上アームスイッチング素子駆動信号基準出力端子ＶＳ１と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に、ダイオードＤ２のオン電圧ＶＦ以外にも上記従来技術で説明したような種々の要因による負電圧が発生して印加されるが、従来の配線パターンにより生じていたインダクタンスＬａ，Ｌｂ（図１２参照）による電圧発生分については減少されるので、上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ０間に電流検出器１０６により発生される負電圧が低ければ、高耐圧ＩＣ１００の耐圧破壊を防止することができる。
【０１５４】
（実施の形態５）
図１３は、この発明に係る３相インバータ装置の電流検出器を設けない場合におけるインバータ回路のチップ配置例を示す模式図である。
【０１５５】
このインバータ回路は、上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５の各チップ（以下、上アームスイッチング素子チップと称する）４０１，４０２，４０３および上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５にそれぞれ逆並列接続されたダイオードＤ１，Ｄ３，Ｄ５の各チップ（以下、上アームダイオードチップと称する）４０７，４０８，４０９、下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６の各チップ（以下、下アームスイッチング素子チップと称する）４０４，４０５，４０６および下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６にそれぞれ逆並列接続されたダイオードＤ２，Ｄ４，Ｄ６の各チップ（以下、下アームダイオードチップと称する）４１０，４１１，４１２、インバータ回路に正の電源電圧を印加する電源端子Ｐとなるボンディングパッド（以下、本実施の形態５においてはボンディングパッドＰとする）、インバータ回路に負の電源電圧を印加する電源端子Ｎとなるボンディングパッド（以下、同様にボンディングパッドＮとする）、インバータ回路の出力端子Ｕ，Ｖ，Ｗとなる各ボンディングパッド（以下、同様にそれぞれボンディングパッドＵ，Ｖ，Ｗとする）、下アームスイッチング素子駆動信号基準出力端子ＶＳ０に接続されたボンディングワイヤＷ１０が電気的に接続される専用のボンディングパッド（以下、ＶＳ０用ボンディングパッドと称する）４２０を備えた構成となっている。
【０１５６】
上アームスイッチング素子チップ４０１，４０２，４０３は、それぞれその表面の一部にゲート４０１Ｇ，４０２Ｇ，４０３Ｇ（四角く囲まれた領域）が設けられており、各ゲート４０１Ｇ，４０２Ｇ，４０３Ｇの領域以外のチップ表面がそれぞれコレクタ４０１Ｃ，４０２Ｃ，４０３Ｃとなるように形成されている。各上アームスイッチング素子チップ４０１，４０２，４０３の裏面はそれぞれエミッタ４０１Ｅ，４０２Ｅ，４０３Ｅとなっている。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のコレクタ４０１Ｃ，４０２Ｃ，４０３ＣはボンディングパッドＰに直接接している。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のエミッタ４０１Ｅ，４０２Ｅ，４０３ＥはボンディングパッドＵにそれぞれワイヤＷ１１，Ｗ１２，Ｗ１３を介して電気的に接続されている。
【０１５７】
特に限定しないが、図１３ではワイヤＷ１１，Ｗ１２，Ｗ１３はいずれも３本のワイヤよりなるワイヤ束となっている。各上アームスイッチング素子Ｔ１，Ｔ３，Ｔ５のゲート４０１Ｇ，４０２Ｇ，４０３Ｇはそれぞれボンディングワイヤ（図示省略）を介して高耐圧ＩＣ２００（図示省略）の上アームスイッチング素子駆動信号出力端子ＵＰｏ，ＶＰｏ，ＷＰｏに電気的に接続されている。
【０１５８】
上アームダイオードチップ４０７，４０８，４０９は、それぞれの表面がアノード４０７Ａ，４０８Ａ，４０９Ａでそれぞれの裏面がカソード４０７Ｃ，４０８Ｃ，４０９Ｃとなるように形成されている。各ダイオードＤ１，Ｄ３，Ｄ５のカソード４０７Ｃ，４０８Ｃ，４０９ＣはボンディングパッドＰに直接接しており、アノード４０７Ａ，４０８Ａ，４０９ＡはボンディングパッドＵにワイヤＷ１４，Ｗ１５，Ｗ１６を介して電気的に接続されている。特に限定しないが、図１３ではワイヤＷ１４，１５，１６はいずれも３本のワイヤよりなるワイヤ束となっている。
【０１５９】
下アームスイッチング素子チップ４０４，４０５，４０６は、それぞれの表面の一部にゲート４０４Ｇ，４０５Ｇ，４０６Ｇ（四角く囲まれた領域）が設けられており、各ゲート４０４Ｇ，４０５Ｇ，４０６Ｇの領域以外のチップ表面がそれぞれコレクタ４０４Ｃ，４０５Ｃ，４０６Ｃとなるように形成されている。各下アームスイッチング素子チップ４０４，４０５，４０６の裏面はそれぞれエミッタ４０４Ｅ，４０５Ｅ，４０６Ｅとなっている。
【０１６０】
各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のコレクタ４０４Ｃ，４０５Ｃ，４０６ＣはボンディングパッドＵに直接接している。各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のエミッタ４０４Ｅ，４０５Ｅ，４０６ＥはボンディングパッドＮにそれぞれワイヤＷ１７，Ｗ１８，Ｗ１９を介して電気的に接続されている。特に限定しないが、図１３ではワイヤＷ１７，Ｗ１８，Ｗ１９はいずれも３本のワイヤよりなるワイヤ束となっている。各下アームスイッチング素子Ｔ２，Ｔ４，Ｔ６のゲート４０４Ｇ，４０５Ｇ，４０６Ｇはそれぞれボンディングワイヤ（図示省略）を介して高耐圧ＩＣ２００（図示省略）の下アームスイッチング素子駆動信号出力端子ＵＮｏ，ＶＮｏ，ＷＮｏに電気的に接続されている。
【０１６１】
下アームダイオードチップ４１０，４１１，４１２は、それぞれの表面がアノード４１０Ａ，４１１Ａ，４１２Ａでそれぞれの裏面がカソード４１０Ｃ，４１１Ｃ，４１２Ｃとなるように形成されている。各ダイオードＤ２，Ｄ４，Ｄ６のカソード４１０Ｃ，４１１Ｃ，４１２ＣはボンディングパッドＵに直接接しており、アノード４１０Ａ，４１１Ａ，４１２ＡはボンディングパッドＮにワイヤＷ２０，Ｗ２１，Ｗ２２を介して電気的に接続されている。特に限定しないが、図１３ではワイヤＷ２０，２１，２２はいずれも３本のワイヤよりなるワイヤ束となっている。
【０１６２】
また、各下アームダイオードチップ４１０，４１１，４１２のアノード４１０Ａ，４１１Ａ，４１２Ａは、それぞれボンディングワイヤＷ２３，２４，２５を介してＶＳ０用ボンディングパッド４２０に電気的に接続されている。
【０１６３】
さらに、各ボンディングパッドＵ，Ｖ，Ｗは、それぞれ下アームダイオードチップ４１０，４１１，４１２の近傍にてボンディングワイヤＷ２６，Ｗ２７，Ｗ２８を介して、パターン成形された配線部４２１，４２２，４２３に電気的に接続されている。各配線部４２１，４２２，４２３は、それぞれボンディングワイヤＷ２９，３０，３１を介して、高耐圧ＩＣ２００（図示省略）の上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３に電気的に接続されている。
【０１６４】
以上説明したように、この実施の形態５によれば、下アームの各ダイオードＤ２，Ｄ４，Ｄ６のカソード４１０Ｃ，４１１Ｃ，４１２Ｃから高耐圧ＩＣ２００の各上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３に至る配線経路に主となる電流が流れないようになっているとともに、各ダイオードＤ２，Ｄ４，Ｄ６のアノード４１０Ａ，４１１Ａ，４１２Ａから高耐圧ＩＣ２００の下アームスイッチング素子駆動信号基準出力端子ＶＳ０に至る配線経路にも主となる電流が流れないようになっているので、それら上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０との間に印加される電圧Ｖ（ＶＳ１−ＶＳ０），Ｖ（ＶＳ２−ＶＳ０），Ｖ（ＶＳ３−ＶＳ０）は各ダイオードＤ２，Ｄ４，Ｄ６のオン電圧ＶＦのみとなり、高耐圧ＩＣ２００の耐圧破壊を防止することができる。
【０１６５】
また、この実施の形態５によれば、電流検出器２１４を設けた場合には、高耐圧ＩＣ２００の各上アームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３と下アームスイッチング素子駆動信号基準出力端子ＶＳ０との間に、ダイオードＤ２，Ｄ４，Ｄ６のオン電圧ＶＦ以外にも上記従来技術で説明したような種々の要因による負電圧が発生して印加されるが、従来の配線パターンにより生じていたインダクタンスによる電圧発生分については減少されるので、上下のアームスイッチング素子駆動信号基準出力端子ＶＳ１，ＶＳ２，ＶＳ３とＶＳ０との間に電流検出器２１４により発生される負電圧が低ければ、高耐圧ＩＣ２００の耐圧破壊を防止することができる。
【０１６６】
（実施の形態６）
次に、この発明に係る実施の形態６について説明する。この実施の形態６の特徴は、インバータ回路に使用されている複数のスイッチング素子やダイオードのうち、下アームスイッチング素子に逆並列接続されたダイオードだけ他のスイッチング素子やダイオードよりも電流容量の大きいものを使用することである。つまり、下アームのダイオードの電流容量が大きくなると、このダイオードのオン電圧ＶＦが低くなり、高耐圧ＩＣの上下のアームスイッチング素子駆動信号基準出力端子間に印加される負電圧がより小さくなるからである。
【０１６７】
図１４には、インバータ装置に用いられるダイオードの電圧ＶＦ・電流ＩＦ特性の一例が示されている。一般に、出力短絡時などにおいては電流が３００Ａ程度流れることがある。そのような場合、図１４に示すように、電流容量が５０Ａのダイオードではオン電圧ＶＦが５Ｖとなり、それだけで高耐圧ＩＣの定格電圧に達してしまう。しかし、例えば電流容量が７５Ａのダイオードでは、そのオン電圧が約３．５Ｖですむため、それだけで高耐圧ＩＣが破壊されることはない。なお、従来のインバータ回路では、下アームのダイオードも他のスイッチング素子やダイオードと同じ電流容量のものであった。
【０１６８】
従って、実施の形態６によれば、下アームのダイオードだけ電流容量が大きいものを用いることにより、高耐圧ＩＣの破壊原因の一つである下アームのダイオードのオン電圧ＶＦを低く抑えることができるため、高耐圧ＩＣの耐圧破壊に対するマージンが大きくなり、高耐圧ＩＣが破壊し難くなる。
【０１６９】
なお、下アームのダイオードの電流容量は７５Ａに限らないのはいうまでもない。
【０１７０】
【発明の効果】
以上、説明したように、この発明に係るインバータ装置によれば、単相インバータ装置において、高耐圧ＩＣの上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に印加された負電圧が、それらの端子間の定格耐圧最小値を下回るのを防止できるので、高耐圧ＩＣの耐圧破壊を防止することができる。
【０１７１】
つぎの発明に係るインバータ装置によれば、３相インバータ装置において、高耐圧ＩＣの３つの上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間にそれぞれ印加された負電圧が、それらの端子間の定格耐圧最小値を下回るのを防止できるので、高耐圧ＩＣの耐圧破壊を防止することができる。
【０１７２】
つぎの発明に係るインバータ装置によれば、上記の効果の他に、高耐圧ＩＣの設計変更が不要であるため、従来とほとんど変わらないコストでもって高耐圧ＩＣの破壊を防ぐことができるとともに、既存の高耐圧ＩＣを使用したインバータ装置にもこの発明を適用することができ、既存装置の高耐圧ＩＣの破壊を防ぐことができるという効果が得られる。
【０１７３】
つぎの発明に係るインバータ装置によれば、電流検出器からの出力を高耐圧ＩＣに伝達する手段を設けたことにより、負側電源端子と下アームスイッチング素子駆動信号基準出力端子との電位を等しくすることができるので、上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に、電流検出器の配線パターンなどにより負電圧が印加されるのを防ぐことができ、高耐圧ＩＣの耐圧破壊を防止することができる。
【０１７４】
つぎの発明に係るインバータ装置によれば、上記の効果の他に、高耐圧ＩＣの設計変更が不要であるため、従来とほとんど変わらないコストでもって高耐圧ＩＣの破壊を防ぐことができるとともに、既存の高耐圧ＩＣを使用したインバータ装置にもこの発明を適用することができ、既存装置の高耐圧ＩＣの破壊を防ぐことができるという効果が得られる。
【０１７５】
つぎの発明に係るインバータ装置によれば、単相インバータ装置において、電流検出器を設けない場合には、従来の配線パターンにより生じていたインダクタンスによる電圧発生分がなくなり、上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に印加され得る負電圧はほぼ下アームのダイオードのオン電圧のみとなるので、上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に定格耐圧最小値を下回るの負電圧が印加されるのが防止され、高耐圧ＩＣの耐圧破壊を防止することができる。電流検出器を設けた場合には、上下のアームスイッチング素子駆動信号基準出力端子間に電流検出器により発生される負電圧が低ければ、高耐圧ＩＣの耐圧破壊を防止することができる。
【０１７６】
つぎの発明に係るインバータ装置によれば、３相インバータ装置において、下アームの３つダイオードの各カソードから高耐圧ＩＣの各上アームスイッチング素子駆動信号基準出力端子に至るそれぞれの配線経路に主となる電流が流れないようになっているとともに、下アームの３つのダイオードの各アノードから高耐圧ＩＣの各下アームスイッチング素子駆動信号基準出力端子に至るそれぞれの配線経路にも主となる電流が流れないようになっているので、電流検出器を設けない場合には、３つの上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に印加され得る負電圧はそれぞれほぼ３つの下アームのダイオードのオン電圧のみとなるので、３つの上アームスイッチング素子駆動信号基準出力端子と下アームスイッチング素子駆動信号基準出力端子との間に定格耐圧最小値を下回るの負電圧が印加されるのが防止され、高耐圧ＩＣの耐圧破壊を防止することができる。電流検出器を設けた場合には、上下のアームスイッチング素子駆動信号基準出力端子間に電流検出器により発生されるそれぞれの負電圧が低ければ、高耐圧ＩＣの耐圧破壊を防止することができる。
【０１７７】
つぎの発明に係るインバータ装置によれば、下アームのダイオードだけ電流容量が大きいものを用いることにより、高耐圧ＩＣの破壊原因の一つである下アームのダイオードのオン電圧を低く抑えることができるため、高耐圧ＩＣの耐圧破壊に対するマージンが大きくなり、高耐圧ＩＣが破壊し難くなる。
【図面の簡単な説明】
【図１】この発明を高耐圧ＩＣ駆動単相インバータ装置に適用した実施の形態１を示す回路図である。
【図２】この発明を高耐圧ＩＣ駆動単相インバータ装置に適用した実施の形態１の他の例を示す回路図である。
【図３】この発明を高耐圧ＩＣ駆動単相インバータ装置に適用した実施の形態１のさらに他の例を示す回路図である。
【図４】この発明を高耐圧ＩＣ駆動３相インバータ装置に適用した実施の形態２を示す回路図である。
【図５】この発明を高耐圧ＩＣ駆動３相インバータ装置に適用した実施の形態２の他の例を示す回路図である。
【図６】この発明を高耐圧ＩＣ駆動３相インバータ装置に適用した実施の形態２のさらに他の例を示す回路図である。
【図７】この発明を高耐圧ＩＣ駆動単相インバータ装置に適用した実施の形態３を示す回路図である。
【図８】この発明を高耐圧ＩＣ駆動単相インバータ装置に適用した実施の形態３の他の例を示す回路図である。
【図９】この発明を高耐圧ＩＣ駆動３相インバータ装置に適用した実施の形態３を示す回路図である。
【図１０】この発明を高耐圧ＩＣ駆動３相インバータ装置に適用した実施の形態３の他の例を示す回路図である。
【図１１】この発明を高耐圧ＩＣ駆動単相インバータ装置に適用した実施の形態４を示す模式図である。
【図１２】その実施の形態４を示す回路図である。
【図１３】この発明を高耐圧ＩＣ駆動３相インバータ装置に適用した実施の形態５を示す模式図である。
【図１４】この発明の実施の形態６を説明するためのダイオードの電圧ＶＦ・電流ＩＦ特性の一例を示すグラフである。
【図１５】一般的な３相インバータ回路の構成を示す回路図である。
【図１６】一般的な３相インバータ回路の構成を示す回路図である。
【図１７】一般的な３相インバータ回路の構成を示す回路図である。
【図１８】従来における単相インバータ装置を示す回路図である。
【図１９】その従来における単相インバータ装置の動作タイミングを示すタイミングチャートである。
【図２０】従来における単相インバータ装置を示す回路図である。
【図２１】従来における単相インバータ装置を示す回路図である。
【図２２】従来における３相インバータ装置を示す回路図である。
【図２３】従来における３相インバータ装置を示す回路図である。
【図２４】従来における３相インバータ装置を示す回路図である。
【符号の説明】
Ｄ１，Ｄ３，Ｄ５ 上アームのダイオード、Ｄ２，Ｄ４，Ｄ６ 下アームのダイオード、ＶＳ１，ＶＳ２，ＶＳ３ 上アームスイッチング素子駆動信号基準出力端子、ＶＳ０ 下アームスイッチング素子駆動信号基準出力端子、Ｔ１，Ｔ３，Ｔ５ 上アームスイッチング素子、Ｔ２，Ｔ４，Ｔ６ 下アームスイッチング素子、１００，２００ 高耐圧ＩＣ、１０６，２１４ 電流検出器、１０８ 直流電源、１１０，２１６，２１７，２１８ クランプダイオード、１１１ オペアンプ（伝達手段）、１１２，１１３ 抵抗（伝達手段）、４２０ ＶＳ０用ボンディングパッド
Claims (8)
- 互いに逆並列接続された上アームのスイッチング素子およびダイオードからなる上アーム部と互いに逆並列接続された下アームのスイッチング素子およびダイオードからなる下アーム部とが直列に接続され、かつ直流電源の正負極間に接続可能にされてなるインバータ部を１つ有する単相インバータ回路と、
前記上アームのスイッチング素子および前記下アームのスイッチング素子をそれぞれ駆動する高耐圧ＩＣと、
前記高耐圧ＩＣの、前記上アームスイッチング素子の駆動信号の基準となる電位を出力する上アームスイッチング素子駆動信号基準出力端子にカソードが接続され、かつ前記下アームスイッチング素子の駆動信号の基準となる電位を出力する下アームスイッチング素子駆動信号基準出力端子にアノードが接続されてなるクランプダイオードと、
を備えたことを特徴とするインバータ装置。 - 互いに逆並列接続された上アームのスイッチング素子およびダイオードからなる上アーム部と互いに逆並列接続された下アームのスイッチング素子およびダイオードからなる下アーム部とが直列に接続され、かつ直流電源の正負極間に接続可能にされてなるインバータ部を３つ有する３相インバータ回路と、
前記上アームのスイッチング素子および前記下アームのスイッチング素子をそれぞれ駆動する高耐圧ＩＣと、
前記高耐圧ＩＣの、前記上アームスイッチング素子の駆動信号の基準となる電位を出力する３つの上アームスイッチング素子駆動信号基準出力端子にそれぞれカソードが接続され、かつ前記下アームスイッチング素子の駆動信号の基準となる電位を出力する下アームスイッチング素子駆動信号基準出力端子にそれぞれアノードが接続されてなる３つのクランプダイオードと、
を備えたことを特徴とするインバータ装置。 - 前記クランプダイオードは、前記高耐圧ＩＣに外付けされていることを特徴とする請求項１または２に記載のインバータ装置。
- 互いに逆並列接続された上アームのスイッチング素子およびダイオードからなる上アーム部と互いに逆並列接続された下アームのスイッチング素子およびダイオードからなる下アーム部とが直列に接続され、かつ直流電源の正負極間に接続可能にされてなるインバータ部を１つ以上有するインバータ回路と、
前記上アームのスイッチング素子および前記下アームのスイッチング素子をそれぞれ駆動する高耐圧ＩＣと、
前記インバータ回路に流れる電流量を検出する電流検出手段と、
前記高耐圧ＩＣの駆動電源とは別の独立した電源により動作し、かつ前記電流検出手段から出力される信号を前記高耐圧ＩＣへ伝達する伝達手段と、
を備えたことを特徴とするインバータ装置。 - 前記伝達手段は、オペアンプにより構成され、前記高耐圧ＩＣに外付けされていることを特徴とする請求項４に記載のインバータ装置。
- 互いに逆並列接続された上アームのスイッチング素子およびダイオードからなる上アーム部と互いに逆並列接続された下アームのスイッチング素子およびダイオードからなる下アーム部とが直列に接続され、かつ直流電源の正負極間に接続可能にされてなるインバータ部を１つ有する単相インバータ回路と、
前記上アームのスイッチング素子および前記下アームのスイッチング素子をそれぞれ駆動する高耐圧ＩＣとを備え、
前記高耐圧ＩＣの、前記上アームスイッチング素子の駆動信号の基準となる電位を出力する上アームスイッチング素子駆動信号基準出力端子に一端が接続された配線の他端を前記下アームのダイオードのカソード近傍に接続するとともに、前記下アームスイッチング素子の駆動信号の基準となる電位を出力する下アームスイッチング素子駆動信号基準出力端子に一端が接続された配線の他端を同下アームのダイオードのアノードに接続したことを特徴とするインバータ装置。 - 互いに逆並列接続された上アームのスイッチング素子およびダイオードからなる上アーム部と互いに逆並列接続された下アームのスイッチング素子およびダイオードからなる下アーム部とが直列に接続され、かつ直流電源の正負極間に接続可能にされてなるインバータ部を３つ有する３相インバータ回路と、
前記上アームのスイッチング素子および前記下アームのスイッチング素子をそれぞれ駆動する高耐圧ＩＣと、
前記下アームスイッチング素子の駆動信号の基準となる電位を出力する下アームスイッチング素子駆動信号基準出力端子に一端が接続された配線の他端が接続された専用のボンディングパッドとを備え、
前記高耐圧ＩＣの、前記上アームスイッチング素子の駆動信号の基準となる電位を出力する３つの上アームスイッチング素子駆動信号基準出力端子にそれぞれ一端が接続された３つの配線の各他端を前記３つの下アームのダイオードのカソード近傍にそれぞれ接続するとともに、前記下アームスイッチング素子駆動信号基準出力端子用の前記ボンディングパッドと同３つの下アームのダイオードのアノードとをそれぞれワイヤにて電気的に接続したことを特徴とするインバータ装置。 - 互いに逆並列接続された上アームのスイッチング素子およびダイオードからなる上アーム部と互いに逆並列接続された下アームのスイッチング素子およびダイオードからなる下アーム部とが直列に接続され、かつ直流電源の正負極間に接続可能にされてなるインバータ部を１つ以上有するインバータ回路と、
前記上アームのスイッチング素子および前記下アームのスイッチング素子をそれぞれ駆動する高耐圧ＩＣとを備え、
前記下アームのダイオードとして、スイッチング素子および上アームのダイオードよりも電流容量が大きいダイオードを用いたことを特徴とするインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19372496A JP3560737B2 (ja) | 1996-07-23 | 1996-07-23 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19372496A JP3560737B2 (ja) | 1996-07-23 | 1996-07-23 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1042575A JPH1042575A (ja) | 1998-02-13 |
| JP3560737B2 true JP3560737B2 (ja) | 2004-09-02 |
Family
ID=16312752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19372496A Expired - Fee Related JP3560737B2 (ja) | 1996-07-23 | 1996-07-23 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3560737B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102570886A (zh) * | 2011-12-29 | 2012-07-11 | 阳光电源股份有限公司 | 一种单相逆变器 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1178596B1 (en) * | 2000-02-09 | 2009-02-04 | Mitsubishi Denki Kabushiki Kaisha | Inverter device |
| JP3983622B2 (ja) * | 2002-08-08 | 2007-09-26 | 三菱電機株式会社 | パワーデバイス駆動回路 |
| JP4313658B2 (ja) * | 2003-11-28 | 2009-08-12 | 三菱電機株式会社 | インバータ回路 |
| JP4675910B2 (ja) * | 2005-01-14 | 2011-04-27 | 三菱電機株式会社 | インバータ装置 |
| JP4992876B2 (ja) * | 2008-09-30 | 2012-08-08 | 三菱電機株式会社 | インバータ装置 |
| JP2010246313A (ja) * | 2009-04-08 | 2010-10-28 | Daikin Ind Ltd | インバータ装置 |
| JP5503897B2 (ja) | 2009-05-08 | 2014-05-28 | 三菱電機株式会社 | 半導体装置 |
| AT11884U1 (de) | 2010-05-04 | 2011-06-15 | Plansee Se | Target |
| JP5740837B2 (ja) * | 2010-05-10 | 2015-07-01 | 三菱電機株式会社 | 基準回路モジュール、三相インバータ回路、整流回路、ｐａｍ回路、一石型ｐａｍ回路、ハーフブリッジ／インターリーブ回路、および空気調和装置 |
| WO2014041666A1 (ja) * | 2012-09-13 | 2014-03-20 | 三菱電機株式会社 | 半導体装置とその半導体装置を用いた自動車 |
| JP7292196B2 (ja) * | 2019-12-16 | 2023-06-16 | 三菱電機株式会社 | 駆動装置およびパワーモジュール |
-
1996
- 1996-07-23 JP JP19372496A patent/JP3560737B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102570886A (zh) * | 2011-12-29 | 2012-07-11 | 阳光电源股份有限公司 | 一种单相逆变器 |
| CN102570886B (zh) * | 2011-12-29 | 2014-06-11 | 阳光电源股份有限公司 | 一种单相逆变器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1042575A (ja) | 1998-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0122309B1 (ko) | 반도체 장치의 보호회로 | |
| JP3560737B2 (ja) | インバータ装置 | |
| US11183835B2 (en) | Short circuit detection and protection for a gate driver circuit and methods of detecting the same using logic analysis | |
| US6215634B1 (en) | Drive circuit for power device | |
| US7538587B2 (en) | Power semiconductor device | |
| WO2012153836A1 (ja) | スイッチング回路及び半導体モジュール | |
| JP2002204581A (ja) | 電力用半導体モジュール | |
| US7696650B2 (en) | Driving circuit for switching elements | |
| EP0288971A2 (en) | Monolithic integrated circuit device | |
| US20180269677A1 (en) | Semiconductor element driving device | |
| JP2015032984A (ja) | 半導体素子の駆動装置およびそれを用いた電力変換装置 | |
| US20210313801A1 (en) | Electrostatic discharge protection in a monolithic gate driver having multiple voltage domains | |
| JP4675910B2 (ja) | インバータ装置 | |
| JP3383571B2 (ja) | 半導体素子の駆動回路およびそれを用いた電力変換装置 | |
| JP3239728B2 (ja) | 半導体装置の保護方法 | |
| JPH10164854A (ja) | 電力変換器 | |
| EP3902163A1 (en) | An isolation barrier communication system in a package for isolated gate driver communication | |
| JP2770099B2 (ja) | 直列多重インバータのゲート駆動回路 | |
| US11349303B2 (en) | Power module with integrated surge voltage limiting element | |
| JP2004215416A (ja) | 電圧駆動型半導体素子の異常検出方法 | |
| JP3084645B2 (ja) | インバータ装置 | |
| JPH0284055A (ja) | 半導体駆動回路 | |
| JPH0746822A (ja) | スイッチング回路 | |
| JPH1022801A (ja) | 制御素子保護回路 | |
| EP0901228A2 (en) | Driver circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040526 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080604 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |