JPH0284055A - 半導体駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体駆動回路に係り、特に駆動用電源自給回
路を内蔵するパワーＩＣに好適な半導体能動回路に関す
る。

〔将来の技術〕

ブリッジ形インバータのように、直列に接続された同じ
種類の２個の電圧駆動形スイッチング素子を駆動する場
合において、主直流電圧源の高電位側に接続されたスイ
ッチング素子を上アーム側スイッチング素子、低電位側
に接続されたスイッチング素子を下アーム側スイッチン
グ素子とすると、上アーム側スイッチング素子を駆動す
るためには上アーム側スイッチング素子の制御端子と、
上アームと下アームとの中点電位との間に、駆動電圧を
印加することが必要である。

ところで、上アームと下アームとの中点電位は下アーム
側スイッチング素子が点弧すると主直流電圧源の低電位
側とほぼ同じ電位に下がり、逆に上アーム側スイッチン
グ素子が点弧すると、主直流電圧源の高電位とほぼ同じ
電位まで高くなる。

このため、上アーム側スイッチング素子を駆動するため
には、上アームと下アームとの中点電位を基準とする専
用の直流電圧源を用意せねばならない、特に多相ブリッ
ジインバータとした場合、下アーム側スイッチング素子
を駆動するためには各相共通の直流電圧源を１個用意す
れば良いが、上アーム側スイッチング素子を駆動するた
めには相間絶縁された直流電圧源が各相に一個ずつ必要
となるため、装置の小型化、省部品化が図りにくい。

この問題点を解決するものとして、特開昭６０−７０９
８０号公報に記載のように、上アーム側駆動用電圧源と
して、インバータ各相に１個ずつコンデンサとダイオー
ドを設けて、このコンデンサを下アーム側スイッチング
素子の駆動用電圧源によって充電し、上アーム側スイッ
チング素子の駆動用電源として用いる方法がある。

〔発明が解決しようとする課題〕

上記従来技術は、各相に１個ずつのコンデンサが必要で
あり、また下アーム側スイッチング素子が点弧しなけれ
ば上アーム側コンデンサは充電されない構成となってい
るために、コンデンサの電圧が下降した場合に対する配
慮がされておらず、この時には何らかの方法を用いて下
アーム側スイッチング素子を点弧する動作を行なわねば
ならないという不便さがあった。

本発明の目的は、１個のコンデンサを用いて、各相の上
アーム側電圧駆動形スイッチング素子を効率よくオン・
オフさせる構成により、特にパワーＩＣに好適な半導体
駆動回路を提供することにある。

〔課題を解決するための手段３ 上記目的は、半導体駆動回路の主直流電圧源の高電位側
にコンデンサを設け、かつ、前記コンデンサに電荷を充
電する回路と、前記コンデンサに蓄えられた電荷を用い
て上アーム側電圧駆動形スイッチング素子を効率よく駆
動する回路とを備えることによって達成される。

具体的には、前記主直流電圧源の高電位側と前記コンデ
ンサの低電位側とを接続し、前記コンデンサの高電位側
と、前記コンデンサを充電するための回路と、下アーム
側スイッチング素子の駆動用電圧源とを接続した構成と
した。さらに、前記コンデンサの高電位側と前記上アー
ム側スイッチング素子の制御端子とを第１のスイッチを
介して接続した構成による前記上アーム側スイッチング
素子のオン用の回路を設けた。また、前記上アーム側ス
イチング素子の制御端子を、第２のスイッチを介して前
記主直流電圧源の低電位側と接続した構成による前記上
アーム側スイッチング素子のターンオフ用の回路を設け
た。

また、前記上アーム側スイッチング素子のオフ状態を保
持するために、前記制御端子と高抵抗および第３のスイ
ッチを介して前記主直流電圧源の低電位側に接続した構
成と、前記上アーム側スイッチング素子の２つの出力端
子間の電圧が所定の値以上になると前記制御端子と前記
中点電位の間を短絡する手段を備えた構成とした。

その他、前記制御端子と前記中点電位との間に保護用の
面方向定電圧ダイオードを設けた。

〔作用〕

Ｅ記摺成において、前記コンデンサは前記コンデンサを
充電するための回路によって下アーム駆動用電源から充
電される。このため、スイッチング素子の動作状態には
依存せずに前記コンデンサを充電できるので、常に安定
した電圧を上アーム側スイッチング素子の駆動用に供給
できる。

また、前記上アーム側スイッチング素子を点弧させる時
には、前記コンデンサの高電位側と前記上アーム側スイ
ッチング素子の制御端子との間に接続された第１のスイ
ッチを閉じることによって。

前記コンデンサの電圧を前記上アーム側スイッチング素
子に印加する。

一方、前記上アーム側スイッチング素子を消弧させる時
には、前記第１のスイッチを開いて前記コンデンサと前
記制御端子との接続を切り離すとともに、前記制御端子
と主直流電圧源の低電位側との間に接続された第２のス
イッチを閉じることにより、前記上アーム側スイッチン
グ素子に逆バイアスを印加して高速に消弧させる。前記
制御端子と前記中点電位との間には１両方向に定電圧ダ
イオードが接続されており、過大な電圧がかかることが
ない、またこのとき第２のスイッチを閉じる期間は前記
上アーム側スイッチング素子のオフ期間にくらべて充分
短かい。

また、前記上アーム側スイッチング素子がオフ状態の時
には、半導体主回路の動作によって前記中点電位が急激
に変動しても、常に前記制御端子に順バイアスがかかる
ことがないような構成としている。すなわち、前記中点
電位が前記主直流電圧源の高電位側とほぼ同電位の時に
は、前記第３のスイッチを閉じることにより、前記制御
端子を前記高抵抗を介して前記主直流電圧源の低電位側
に接続し、前記上アーム側スイッチング素子を逆バイア
スする。

逆に、前記中点電位が前記主直流電圧源の低電位側とほ
ぼ同じ電位の時には、前記主直流電圧源の高電位側と前
記中点電位との間に接続された定電圧ダイオードが動作
して前記制御端子と前記中点電位との間に接続された第
４のスイッチをオンさせて前記制御端子と前記中点電位
とを短絡させることにより前記上アーム側スイッチング
素子の誤点弧を防止する。

ここで、前記制御端子と前記中点電位との間には両方向
に定電圧ダイオードが接続されており。

過大な電圧が印加されることを防止する。

〔実施例〕

以下、本発明の一実施例を第１図を用いて説明する。第
１図は本発明になる半導体駆動回路であり、以下にその
構成を示す。まず、１は電圧の値がＥの第１の直流＠源
（以下、電圧源１と称する）であり、この電圧源１に上
アーム側スイッチング素子７と、下アーム側スイッチン
グ素子８とが直列に接続されて閉回路を構成している。

次に、電圧源１の高電位側に第１の電荷蓄積手段として
コンデンサ２が接続され、コンデンサ２のもう一方の端
子は、コンデンサ充電回路８および上アーム駆動回路５
に接続されている。コンデンサ充電回路３は、電圧源１
の両端と、電圧の値がＶｃｃである第２直流電源４（以
下電圧源４と称する）の高電位側とに接続されている。

上アーム駆動回１５は、電圧１１の両端と、上アーム側
スイッチング素子７の制御端子、および中点電位１２に
接続されている。一方、６は下アーム駆動回路であって
電圧源４の両端と、下アーム側スイッチング素子８の制
御端子に接続されている。ここで、電圧源１の低電位側
と電圧源４の低電位側は接続されて同一電位となってお
り、これを接地電位とする。

また、コンデンサ２の両端に電圧検出回路１０が接続さ
れ、検出信号が制御回路１１に伝送される。

制御回路１１は電圧検出回路１０と接続され、その状態
信号を取り込み、コンデンサ充電回路３と上アーム駆動
回路５および下アーム駆動回路６に制御信号を出力する
。

さらに、上アーム側スイッチング素子７と下アーム側ス
イッチング素子８の接合点すなわち中点電位１２に設け
られた出力端子と、電圧源１の高電側および低電位の出
力端に直列に接続された２個の電界コンデンサ９−１．
９−２の接合点との間に負荷９が接続されている。また
、下アームスイッチ素子８の低電位側には保護回路とし
て過電流検出手段４０を接続し、前記過電流検出器４゜
の過電流検出信号は前記制御回路１．１へ伝送される。

該制御回路１１ではスイッチング素子８に過電流が流れ
たとき、過電流検出器４０から過電流検出信号を受けと
り、直ちにスイッチング素子７゜８の駆動を停止する信
号を上アーム駆動回路５と下アーム駆動回路６へ送信す
る。但し、コンデンサ充電回路３へは充電信号を送信し
、コンデンサ２への充電は続行させる。なお、ここでは
前記過電流検出手段を下アーム側素子８側にのみ設けで
あるが５上アーム側素子７側に設けることも可能である
。

次に、本実施例の動作を説明する。まず、コンデンサ充
電回路３は制御回路１１からの信号により回路内部のス
イッチ手段をオンオフさせ電圧源４の電荷を用いてコン
デンサ２を充電する。コンデンサ２の電圧がスイッチン
グ素子７を駆動するのに゛許容できる下限値以上になる
と、電圧検出回路１０の回路状態が変化し、制御回路１
１に信号を出力する。制御回路１１は電圧検出回路１０
からの信号を受け、上アーム駆動回路６に駆動信号を出
力する。この結果、中点電位１２すなわち負荷９には上
アーム側スイッチング素子７がオン状態の時と下アーム
側スイッチング素子８がオン状態の時の２つの回路状態
を交互に繰返すことによく電圧が印加される。なお、電
荷コンデンサ９−１または電荷コンデンサ９−２は負荷
に印加される電圧を安定にするためのものである。なお
、過電流検出回路４０が過電流検出するとスイッチング
素子７，８の動作は直に停止される。制御回路１１は、
駆動信号の周波数およびオン期間の制御を行う。本実施
例では用途としてハーフブリッジインバータ等があるが
、コンデンサ２およびコンデンサ充電回路３を備えるこ
とで上アーム側スイッチング素子７を駆動する方式を用
いたため、スイッチング素子駆動用電源が電圧源４だけ
で済む。

さらに、コンデンサ充電回路３が上アーム側スイッチン
グ素子７および下アーム側スイッチング素子８の動作状
態とは関係なく動作できるため、負荷に与える影響もな
い。但し、起動時にはコンデンサ２の電圧は零であるた
め、所望の電圧になるまで上アーム側スイッチング素子
７を駆動することができない。しかし、１！圧検出回路
１０を設け、該検出信号を制御回路１１に出力する手段
を備えることで、コンデンサ２の電圧が上アーム側スイ
ッチング素子７を駆動できる値になってから駆動を開始
することができる。

第２図には、他の実施例として１本発明を３相フルブリ
ツジインバータに適用した構成を示している、前述の実
施例と異なる点は、３相フルブリツジ構成としたことで
上アーム側スイッチング素子７−１・７−２・７−３、
下アーム便スイッチング素子８−１・８−２・８−３の
それぞれ３個ずつの主スィッチに対してそれぞれ駆動回
路が必要となり、上アーム駆動回路５−１・５−２・５
−３および下アーム駆動回路６−１・６−２・６−３を
設けたことである０回路動作は前述の実施例に準じてい
るのでここでの説明は省略する１本実施例の特徴はコン
デンサ２を上アーム側スイッチング素子７−１・７−２
・７−３の３個共通の電源としたことである。この構成
とすることで上アーム側スイッチング素子７−１・７−
２・７−３を駆動するために従来３つ必要であった駆動
用電源が省略できるため大幅な省部品化が図れる。

第３図には、他の実施例として、本発明をハイサイドス
イッチに適用した構成を示している。

第３図において、ｆｔ圧源ｌ、コンデンサ２．電圧源４
．コンデンサ充電回路３および電圧検出回路１ｏは第１
図の実施例と同じ構成である。５−４はスイッチング素
子７−４の駆動回路である。

スイッチング素子７−４を介して負荷９と電圧源１とが
閉回路となり、スイッチング素子７−４が負荷９の高電
位側に位置するハイサイドスイッチとなっている。また
、制御回路１１は電圧源４によって駆動され、電圧検出
回路１０．コンデンサ充電回路３および駆動回路５−４
と接続されている。

次に本実施例の動作について述べる。本実施例の動作は
第１図の動作とほぼ同様である。まずコンデンサ充電回
路３によって電圧源４の電荷をコンデンサ２に充電する
。コンデンサ２の電圧が許容できる電圧の下限値以上に
なると電圧検出回路１０から制御回路１１に信号を出力
する。制御回路１１はこの信号を受けてからスイッチン
グ素子７−４を駆動する信号を駆動回路５−４に出力す
る。

本実施例の特徴は、制御回路１１および負荷９と接地電
位が同一の電圧源４を制御回路１１の電源として用いる
とともに、コンデンサ２の充電用ｌｌｔ源として用いた
点にある。すなわち、制御用電源とスイッチング素子駆
動用電源の共通化を図り。

省部品化を達成したものである。

第４図は本発明その他の実施例を示したものである。第
４図において、１３は１つの半導体に構成された回路（
以下、半導体回路と略称する）であって、その外部に電
圧Ｅの電圧源１と電圧ｖｃｃの電圧源４およびコンデン
サ２が接続されている。

半導体回路１３の内部には、コンデンサ２を充電するた
めの充電回路や、スイッチング素子、及びスイッチング
素子を駆動するための駆動回路等で構成された半導体主
駆動回路１４と電圧検出回路１０で構成されている。半
導体回路１３は外部の電圧源１．電圧源４およびコンデ
ンサ２と端子を介して接続されるほか、電圧検出回路１
０から端子１５−１が、半導体主駆動回路１４から端子
１５−２がそれぞれ半導体回路１３の外部に出ている。

また、図示はしていないが、半導体回路１３から負荷に
接続するための端子も外部に出ている。

次に第４図の構成による回路動作について述べる。半導
体主駆動回路１４にはコンデンサ２を充電する回路が含
まれており、この回路の動作によって与えられた電圧源
４の電荷を用いてコンデンサ２を充電する。コンデンサ
２の電圧が所望する値以上になると端子１５−１に信号
を出力する。

外部に接続された半導体回路１３の制御回路は端子１５
−１の信号を受けてから端子１５−２を介して半導体主
駆動回路１４に制御信号を出力する。

半導体主駆動回路１４ではスイッチング素子をオンオフ
し、出力端子を介して電圧を負荷に印加する。

第４図の実施例における特徴は、半導体主駆動回路１４
に供給されるコンデンサ２の電圧の状態を検出する回路
と、状態を外部に出力する端子１５−１を設けたことで
、半導体主駆動回路１４を駆動するコンデンサ２の電圧
が不足することにより生じる主スイツチング素子のオン
抵抗の増加等、半導体主駆動回路１４の異常動作を未然
に防止することが可能となる。

第５図に本発明の他の実施例を示す、第５図の構成およ
び回路動作は基本的には前述した第４図の実施例と同様
であり説明を省呻する０本実施例では電圧検出回路１０
から外部へ出力される端子１５−１と、半導体回路１３
に制御（ｎ号を入力する端子１５−２に論理回路１６を
接続し、論理回路１６と半導体主駆動回路１４とを接続
する０本構成による回路動作は、コンデンサ２の電圧が
所定の値以上になるまで端子１５−２から入力される半
導体主駆動回路１４の制御信号を論理回路１６によって
遮断する。

この論理回路１６を付加することにより、コンデンサ２
による半導体主駆動回路１４のスイッチング素子の駆動
電圧不足を自己診断・保護することが可能となる。

第６図には本発明になるコンデンサ充電回路の実施例の
うち基本回路構成を示す。

第６図において、１３は半導体回路であり、その外部に
電圧源１．電圧源４およびコンデンサ２が接続されてい
る。半導体回路１３の内部には、第４図でコンデンサ充
電回路を除いた半導体主駆動回路１４とコンデンサ充電
回路３が含まれている。これら各部の接続は前述の実施
例と同一であり説明を省略する。

コンデンサ充電回路３の内部はスイッチ３−１および３
−２、ダイオード３−３および３−４゜コンデンサ３−
５で構成される。まず、電圧源１の高電位側端子にスイ
ッチ３−１と３−２が直列に接続され、スイッチ３−２
と電圧源１の低電位側が接続され、閉回路となる。次に
、電圧源４の高電位側とコンデンサ２の高電位側との間
にダイオード３−４および３−３が直列に、コンデンサ
２の高電位側がカソード極となる向きに接続される。ダ
イオード３−４および３−３の接続点と、スイッチ３−
１および３−２の接続点との間にコンデンサ３−５が接
続され、スイッチ３−１および３−２は外部端子１５−
２からの信号によってそれぞれオン・オフ状態を繰り返
す。

このコンデンサ充電回路３の動作は２つの回路状態を繰
り返すことにより電圧源４の電荷をコンデンサ２に移す
働きをする。すなわち、スイッチ３−２を閉じると、電
圧源４からダイオード３−４、コンデンサ３−５．スイ
ッチ３−２の閉回路ができ、電圧源４からコンデンサ３
−５に電流を通流することによってコンデンサ３−５を
充電する。

次に、スイッチ３−２を開（とともに、スイッチ３−１
を閉じ、コンデンサ３−５からダイオード３−３．コン
デンサ２．スイッチ３−１の閉回路を構成すると、この
順序で電流が流れ、コンデンサ３−５に充電された電荷
がコンデンサ２に移り、コンデンサ２が充電される。

上記２つの回路状態を交互に繰り返すことによりコンデ
ンサ２を充電することを可能とする。

ここで、第６図においてスイッチ３−１を駆動するため
にはレベルシフト回路が必要となるが。

第６図の実施例にレベルシフト回路を付加した実施例を
第７図に示す。

第７図において、基本的な構成および回路動作は第６図
の実施例と同一であり省略し、レベルシフト回路の構成
と動作について述べる。

スイッチ３−１の制御端子２７と電圧＠１の高電位側と
の間には定電圧ダイオード２６−２．抵抗２４−４およ
びＭＯＳＦＥＴ２５−３が接続されており、端子２７と
電圧源１の低電位側には抵抗２４−３とＭＯＳＦＥＴ２
５−２が直列に接続される。また、ＭＯＳＦＥＴ２５−
３の制御端子２８には、電圧源１の高電位側との間に抵
抗２４−２および定電圧ダイオード２６−１がそれぞれ
。

接続される。さらに前記制御端２８と電圧源１の低電位
側との間には抵抗２４−１とＭＯＳＦＥＴ２５−１が直
列に接続される。

次に上記回路の動作について述べる。まず、スイッチ３
−１はＰチャンネル型ＭＯＳＦＥＴであるので、これを
オン状態にするためには。

ＭＯＳＦＥＴ２５−２を導通させ、抵抗２４−３と抵抗
２４−４によって電圧源１から分圧された電圧を電圧源
１の高電位側と端子２７の間に印加する。一方、スイッ
チ３−１を消弧させるためには、ＭＯＳＦＥＴ２５−２
をオフするとともに。

ＭＯ３ＦＥＴ２５−１を導通させ、抵抗２４−２に生じ
る電圧降下によってＭＯ５ＦＥＴ２５−３を点弧させ、
電圧源１の高電位側と端子２７の間を短絡し、スイッチ
３−１を高速に消弧させる。

ここで、電圧源１の高電位側と端子２７および端子２８
の間にはそれぞれ定電圧ダイオード２６−２．２６−１
が接続されており、この間に高電圧が印加されるのを防
止する。

本実施例の特徴は基本的にはダイオード２個とスイッチ
２個およびコンデンサ１個による構成としたことで１回
路が簡単であることと、第７図のように半導体回路１３
の外部にコンデンサ３−５を設けることにより半導体回
路内部はＭＯＳＦＥＴ、抵抗、定電圧ダイオードおよび
ダイオードで構成でき、集積化可能である。ダイオード
およびＭＯＳＦＥＴのうち一部の素子には電圧源１に対
する耐圧が必要となるが１通流する電流はスイッチング
素子７゜８と比較して非常に小さいので素子面積も小さ
く。

上アーム駆動回路５．下アーム駆動回路６、およびスイ
ッチング素子７，８と同一に基板上に構成する回路、特
に高耐圧ＩＣに好適である。

第８図は本発明の高電位側のスイッチング素子７の駆動
回路５の実施例を示している。

第８図において、１は電圧源、２はコンデンサ、７は上
アーム側スイッチング素子、８は下アーム側スイッチン
グ素子であり、それぞれｎチャンネル型ＭＯＳＦＥＴを
使用している。上記の素子の構成は第１図の実施例と同
一であるので省略し、以下に上アーム側スイッチング素
子７の駆動回路５の構成と動作を示す、まず、コンデン
サ２の高電位側と上アーム側スイッチング素子７の制御
端子２２との間にスイッチ１７−１が接続され、制御端
子２２と電圧源１の低電位側との間にスイッチ１７−２
と、抵抗２１−１とスイッチ１７−３を直列にした構成
とがそれぞれ接続される。一方、制御端子２２と中点電
位１２との間には両方向性の定電圧手段１９−１および
スイッチ１７−４が接続される。スイッチ１７−４には
ｎチャンネル型ＭＯ３ＦＥＴを用いており、その制御端
子２３と中点電位１２の間には両方向性の定電圧手段１
９−２が接続される。また、電圧源１の高電位側と制御
端子２３との間には、ダイオード１８．定電圧手段１９
−３および抵抗２１−２が直列に接続される。その他、
コンデンサ２の高電位側と中点電位１２との間にスイッ
チ１７−５．抵抗２１−３およびスイッチ手段２０が接
続され、スイッチ手段２０の一つの出力端子が制御端子
２３と接続される。

次に本実施例の動作を述べる。まず、上アーム側スイッ
チング素子７を点弧させる際には、スイッチ１７−１お
よび１７−５をオンさせる。スイッチ１７−１をオンさ
せるとコンデンサの高電位側からスイッチ１７−１、定
電圧手段１９−１、上アーム側スイッチング素子７の逆
並列ダイオード、コンデンサの低電位側の閉回路に電流
が流れ、制御端子２２と中点電位１２の間が順方向にバ
イアスされ、上アーム側スイッチング素子７が点弧する
。一方、上アーム側スイッチング素子７が消弧しており
出力端子間に所定の値以上の電圧が印加されている時に
は、定電圧手段１９−３が導通状態となり抵抗２１−２
を通して流れる電流によって制御端子２３と中点電位１
２との間が順バイアスされてスイッチ１７−４がオン状
態となって制御端子２２と中点電位１２との間を短終す
る。

このため上アーム側スイッチング素子７を点弧する際に
はスイッチ１７−５をスイッチ１７−１と同時にオンさ
せることにより、スイッチ手段２゜を動作させ、制御端
子２３と中点電位１２との間を短絡させ、スイッチ１７
−４をオフさせることが必要である。

一方、−上アーム側スイッチング素子７を消弧させる際
には、スイッチ１７−１および１７−５をオフするとと
もに、スイッチ１７−２をオンさせる。上アーム側スイ
ッチング素子７が点弧している時には、中点電位１２は
電圧源１の高電位側とほぼ同電位となっているのでスイ
ッチ１７−２を閉じると中点電位１２からスイッチ１７
−４の逆並列寄生ダイオードを通して電流が流れ、上ア
ーム側スイッチング素子は高速にターンオフする。

このためスイッチ１７−２を閉じる期間は上アームスイ
ッチング素子７のゲート容量が放電される間のみで良い
。

上アーム側スイッチング素子７が消弧状態の時には、主
回路側の状態変化に伴なう中点電位１２のｄ　ｖ　／　
ｄ　を変動に対しても誤点弧することがないような構成
としている。すなわち、上アーム側の逆並列ダイオード
がオン状態となり環流電流が流れている時には中点電位
１２は電圧源１とほぼ同電位になっている。そこで、ス
イッチ１７−３をオンさせることにより定電圧手段１９
−１および抵抗値の大きい抵抗２１−１を通して微小電
流を流し、上アーム側スイッチング素子７に順バイアス
が印加されないようにする。

一方、下アーム側の逆並列ダイオードを通して主電流が
流れている時には、中点電位１２は電圧［１の低電位側
とほぼ同電位になる。そのため、前述のように定電圧手
段１９−３が導通状態となり、スイッチ１７−４を順バ
イアスすることにより制御端子２２と中点電位１２との
間を短絡し、上アーム側スイッチング素子７に順バイア
スが印加されないようにする。よって、中点電位１２の
ｄｖ／ｄｔ変動に対しても常に上アーム側スイッチング
素子７が誤点弧することがない、またダイオード１８は
逆電流防止用である。

本実施例の特徴は、前述のようにコンデンサ２の電荷を
用いて上アーム側スイッチング素子７を点弧する方法と
、スイッチ１７−２を閉じて上アーム側スイッチング素
子７に逆バイアスを印加し高速に消弧させる方法にある
。さらに、中点電位１２のｄｖ／ｄｔ変動に対しても上
アーム側スイッチング素子７が誤点弧することがないよ
うな機能を付加したことが特徴として挙げられる０回路
構成としてはスイッチに高耐圧の素子が必要になるが、
第７図の実施例と同様に集積化が可能であり、半導体主
駆動回路として同一基板上に構成した高耐圧ＩＣに好適
である。

なお１本図でスイッチング素子としてｎチャンネル型Ｍ
ＯＳＦＥＴを用いたが、スイッチング素子としてＩ　Ｇ
　Ｂ　Ｔ　（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏ
ｌａｒＴｒａｎｓｉｓｔｏｒ）を用いてもよい。

第８図の実施例においても、スイッチ１７−１およびス
イッチ１７−５を駆動する場合には前述の第７図の実施
例と同様のレベルシフト回路が必要となる。

第８図の実施例にレベルシフト回路を付加した実施例を
第９図に示す。

第９図において基本的な構成および動作は前述の実施例
と同様であり、ここでは省略する。

レベルシフト回路はスイッチ３１−１および３１−２、
抵抗３３−１〜３３−４．定電圧ダイオード３４−１と
３４−２、ＭＯＳＦＥＴ３５によって構成される。第７
図のレベルシフト回路と異なる点は、高電位側の電位が
第７図では電圧源１の高電位側であるのに対して第９図
ではコンデンサ２の高電位側に接続されていることと、
インバータ回路２９−１および２９−２が付加されてい
ることである。このインバータ回路２９−１．２９−２
は波形整形に使用する。また、スイッチ３１−１．３１
−２および１７−２．１７−３は論理回路３２に接続さ
れ、それぞれのスイッチは端子３０−２から入力される
上アーム側スイッチング素子７の駆動信号を論理回路３
２で処理した信号によって駆動される。

その他、定電圧手段１９−１〜１９−３を定電圧ダイオ
ードで置き換えており、スイッチ回路２０にはバイポー
ラトランジスタで構成される定電流ミラー回路を用いて
いる。

〔発明の効果〕

本発明によれば、ブリッジインバータ主直流電圧源の高
電位側に設けたコンデンサを、上アーム各相共通の駆動
用電源として用いることが可能となるため、省部品化が
図れるという効果がある。

また、スイッチング素子の動作とは全く関係なく前記コ
ンデンサを充電することが可能であり。

上アームの駆動用電源として常に安定した電圧を供給し
得る。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す図、第２図は本発
明の第２の実施例を示す図、第３図は本発明の第３の実
施例を示す図、第４図は本発明の第４の実施例を示す図
、第５図は本発明の第５の実施例を示す図、第６図はコ
ンデンサ充電回路の第１の実施例を示す図、第７図はコ
ンデンサ充電回路の第２の実施例を示す図、第８図は駆
動回路の第１の実施例を示す図、第９＠は駆動回路の第
２の実施例を示す図である。 １．４は電圧源、２はコンデンサ、３はコンデンサ充電
回路、５および５−１〜５−３は上アーム駆動回路、６
および６−１〜６−３は下アーム駆動回路、７および７
−１〜７−３は上アーム側スイッチング素子、８および
８−１〜８−３は下アーム側スイッチング素子、９は負
荷、１０は電圧検出回路、１１は制御回路、１２は中点
電位。 １３は半導体回路、１４は半導体主駆動回路。 １５−１．１５−２は端子、１６は論理回路、１７−１
〜１７−５はスイッチ手段、１８はダイオード、１９−
１〜１９−３は定電圧手段、２０はスイッチ手段、２１
〜１．２１−２は抵抗。 ２２．２３は制御端子、２４−１〜２４−４は抵抗、２
５−Ｌ〜２５−３はＭＯＳＦＥＴ、２６−１．２６−２
は定電圧ダイオード、２７はスイッチ３−１の制御端子
、２８はＭＯ５ＦＥＴ２５−３の制御端子、２９−１と
２９−２はインバータ回路、３０−１と３０−２は入力
端子、３１−１と３１−２はスイッチ手段、３２は論理
回路。 ３３−１〜３３−４は抵抗、３４−１と３４−２は定電
圧ダイオード、３５はＭＯＳＦＥＴ、４０第　１　閏 竿 第 り 図

Claims (1)

1. 【特許請求の範囲】 １、第１の直流電源と、該電源の高電位側に一対の主電
   極のうち一方の電極が接続され、他方の電極が負荷に接
   続されるスイッチング素子と、前記第１の直流電源の低
   電位側を基準電位とする第２の直流電源を備え、前記ス
   イッチング素子を駆動することによつて、前記負荷に供
   給する電力を制御する半導体駆動回路において、前記第
   １の直流電源の高電位側に接続される第１の電荷蓄積手
   段と、前記第２の直流電源を用いて前記第１の電荷蓄積
   手段を充電する手段を備え、前記第１の電荷蓄積手段に
   充電された電荷により前記スイッチング素子を駆動する
   ことを特徴とする半導体駆動回路。 ２、特許請求の範囲第１項において、前記第１の電荷蓄
   積手段は、負荷に供給する電力を制御するために設けた
   複数のスイッチング素子を駆動することを特徴とする半
   導体駆動回路。 ３、特許請求の範囲第１項または第２項において前記ス
   イッチング素子としてＭＯＳＦＥＴあるいはＩＧＢＴを
   用いたことを特徴とする半導体駆動回路。 ４、特許請求の範囲第１項、第２項または第３項におい
   て、前記第１の電荷蓄積手段の高電位側と前記高電位側
   のスイッチング素子の高電位側の制御端子とを第１のス
   イッチ手段を介して接続し、前記第１のスイッチ手段を
   オン状態とすることによつて、前記高電位側のスイッチ
   ング素子に前記第１の電荷蓄積手段の電圧を印加して点
   弧させることを特徴とする半導体駆動回路。 ５、特許請求の範囲第４項において、前記高電位側のス
   イッチング素子の制御端子と前記スイッチング素子の低
   電位側の出力端子との間に両方向性の定電圧手段を接続
   したことを特徴とする半導体駆動回路。 ６、特許請求の範囲第４項または第５項において、前記
   高電位側スイッチング素子の制御端子と前記第１の直流
   電源の低電位側との間に第２のスイッチ手段を設け、前
   記第１のスイッチ手段をオフ状態とすると共に、前記第
   ２のスイッチ手段をオン状態とすることにより、前記高
   電位側のスイッチング素子を消弧させることを特徴とす
   る半導体駆動回路。 ７、特許請求の範囲第６項において、前記第２のスイッ
   チ手段のオン期間は、そのオフ期間に比べて短かいこと
   を特徴とする半導体駆動回路。 ８、特許請求の範囲第５項において、前記スイッチング
   素子の制御端子と前記第１の直流電源の低電位側との間
   に第２のスイッチ手段と並列に、直列に接続した抵抗と
   第３のスイッチ手段を接続し、前記高電位側のスイッチ
   ング素子がオフ状態の時には前記第３のスイッチ手段を
   閉じることにより、前記高電位側のスイッチング素子の
   オフ状態を保持することを特徴とする半導体駆動回路。 ９、特許請求の範囲第４項において、前記高電位側のス
   イッチング素子の２つの端子間の電圧が所定の電圧以上
   になると、前記高電位側のスイッチング素子の制御端子
   と前記スイッチング素子の低電位側出力端子との間を短
   絡する手段を設けたことを特徴とする半導体駆動回路。 １０、特許請求の範囲第９項において、前記短絡する手
   段にＭＯＳＦＥＴを用いると共に、前記高電位側のスイ
   ッチング素子を点弧する際には、前記ＭＯＳＦＥＴを消
   弧する手段に定電流回路を用いたことを特徴とする半導
   体駆動回路。 １１、特許請求の範囲第１項において、前記第１の電荷
   蓄積手段を充電する手段は、前記第１の直流電源の両端
   に２個直列に接続した高電位側の第４のスイッチ手段お
   よび低電位側の第５のスイッチ手段と、前記第２の直流
   電源の高電位側と前記第１の電荷蓄積手段の高電位側と
   の間に、前記第１の電荷蓄積手段の高電位側に電流を通
   流する向きに直列に第１のダイオードと第２のダイオー
   ドを接続し、前記高電位側の第４のスイッチ手段と前記
   低電位側の第５のスイッチ手段との接続点と、前記第１
   のダイオードと第２のダイオードの接続点の間に第２の
   電荷蓄積手段を具備し、前記高電位側の第４のスイッチ
   手段と前記低電位側の第５のスイッチ手段を交互にオン
   ・オフすることにより前記第１の電荷蓄積手段を充電す
   ることを特徴とした半導体駆動回路。 １２、特許請求の範囲第１１項において、前記高電位側
   の第４のスイッチ手段を駆動する手段は、前記第１の直
   流電源の高電位側と前記高電位側の第４のスイッチ手段
   の制御端子との間に電圧降下を生じさせる手段により、
   前記第４のスイッチ手段をオンし、前記第１の直流電源
   の高電位側と前記高電位側の第４のスイッチ手段の制御
   端子との間を短絡する手段により、前記第４のスイッチ
   手段をオフする構成とした半導体駆動回路。 １３、特許請求の範囲第１項、第２項または第３項にお
   いて、前記スイッチング素子を保護する保護回路を設け
   、前記保護回路からの信号によつて、前記スイッチング
   素子の駆動を停止した場合でも、前記スイッチング素子
   を駆動するための第１の電荷蓄積手段を充電する手段を
   動作させ続けることを特徴とする半導体駆動回路。 １４、特許請求の範囲第１項において、前記第１の電荷
   蓄積手段へ電圧を充電する手段および前記スイッチング
   素子を駆動する手段を同一基板上に構成したことを特徴
   とする半導体駆動回路。 １５、特許請求の範囲第１４項において、前記スイッチ
   ング素子も含めて同一基板上に構成したことを特徴とす
   る半導体駆動回路。 １６、第１の直流電源と、該電源の高電位側に一対の主
   電極のうち一方の電極が接続され、他方の電極が負荷に
   接続されるスイッチング素子を備えた半導体の駆動回路
   において、さらに前記スイッチング素子の駆動用に前記
   第１の直流電源の高電位側に第１の電荷蓄積手段と、前
   記第１の電荷蓄積手段の電圧を検出する電圧検出手段を
   設けたことを特徴とする半導体駆動回路。 １７、特許請求の範囲第１６項において、前記第１の電
   荷蓄積手段の電圧を前記電圧検出手段で検出し、前記検
   出した電圧が所定値以上になると外部に信号を出力する
   出力端子を具備したことを特徴とする半導体駆動回路。 １８、特許請求の範囲第１６項において、前記スイッチ
   ング素子の駆動信号と第１の電荷蓄積手段を充電する手
   段の充電信号を作成する制御回路を設け、前記電圧検出
   手段で電圧が所定値以上になつたとき、前記制御回路か
   ら前記スイッチング素子へ駆動信号を出力することを特
   徴とする半導体駆動回路。 １９、特許請求の範囲第１７項において、前記第１の電
   荷蓄積手段の電圧が所定値より低いときには前記スイッ
   チング素子の駆動信号を遮断する機能を付加したことを
   特徴とする半導体駆動回路。 ２０、特許請求の範囲第１６項において、前記第１の電
   荷蓄積手段へ電圧を充電する手段、及び前記スイッチン
   グ素子駆動手段、第１の電荷蓄積手段の電圧を検出する
   手段とを同一基板上に構成したことを特徴とする半導体
   駆動回路。 ２１、特許請求の範囲第２０項において、前記スイッチ
   ング素子も含めて同一基板上に構成したことを特徴とす
   る半導体駆動回路。 ２２、主電源の高電位側に、前記主電源以外の電源から
   電荷の供給をうけるコンデンサを設け、このコンデンサ
   を負荷駆動用電源としたことを特徴とする半導体駆動回
   路。