JP4773172B2 - 電力用スイッチング素子の電圧検出方法及びこれを用いた電力変換装置 - Google Patents

Description

本発明は、複数個並列接続して構成された電力用スイッチング素子の電圧検出方法及びこれを用いた電力変換装置に関する。

電力用スイッチング素子を応用した電力変換器は、スイッチング素子の大容量化・高速化に伴い、その応用範囲を広げている。また近年は、サイリスタやＧＴＯのような電流駆動型ゲート素子から、制御性の高い電圧駆動型ゲート素子であるＩＧＢＴやＭＯＳＦＥＴにスイッチング素子が移行してきている。

電圧駆動型ゲート素子は、ゲート制御によって素子のターンオフ・ターンオン時に発生するサージ電圧・サージ電流を抑制制御することが可能である。また、スイッチング過渡期の電圧・電流の傾きを自在に制御することも可能である。このゲート制御の例として、ＩＧＢＴのターンオフ時の素子電圧を検出し、素子電圧が設定レベルを超えるとＩＧＢＴのゲートにオン方向のゲート電流を注入し、ＩＧＢＴを再点弧してＩＧＢＴのサージ電圧を抑制す方法が提案されている（例えば特許文献１参照。）。

上記と同様にゲート制御による短絡保護も行われている。この方法は、ゲートがオン状態期間中に素子電圧が短絡と判定されるレベルを超えたとき、ＩＧＢＴには短絡電流が流れていると判断し、ゲート電圧値を通常オン時の電圧値より下げる。オンゲート電圧値を下げることによってＩＧＢＴの飽和電流値が下がるので、短絡電流をこの飽和電流値に制限できる。そして短絡電流を十分低い電流値に制限すれば、短絡発生時でもＩＧＢＴを破壊することなくターンオフすることが可能となる（例えば非特許文献１参照。）。
特開２００５−３３８７３号公報（第４−５頁、図１） "ＡＰＰＬＩＣＡＴＩＯＮ ＮＯＴＥＳ ＩＧＢＴの短絡保護"、ＡＮ−９８４Ｊ、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｃｔｉｆｉｅｒ社、［平成１７年８月９日検索］、インターネット＜ＵＲＬ：http://www.irf-japan.com/technical-info/appnotes/an-984j.pdf＞

特許文献１に示されているサージ電圧抑制、或いは非特許文献１に示されている短絡保護は、ＩＧＢＴが並列接続されていない場合は問題なく行うことができる。しかしながら、ＩＧＢＴが複数個並列接続されている場合は下記のような問題がある。

通常並列接続されているＩＧＢＴ間は銅ブスなどの接続導体で接続されており、ＩＧＢＴ間にはその銅ブスのインダクタンス成分が存在する。このインダクタンス成分は微小であるが、ＩＧＢＴのターンオフ時の高いｄｉ／ｄｔによりその銅ブスのインダクタンス成分に電圧が発生する。そして、電流経路によるインダクタンス成分差と、ＩＧＢＴのスイッチング特性差によるｄｉ／ｄｔの差により、場合によっては並列接続されたＩＧＢＴ間で大きい電圧差が生じる。従って、ＩＧＢＴを多並列接続して用いる場合、任意の１つの素子の素子電圧の検出だけでは、前記ゲート制御によるサージ電圧抑制において、十分なサージ電圧の抑制ができない恐れがあった。

同様に、短絡発生時には短絡電流による高いｄｉ／ｄｔにより並列接続されたＩＧＢＴ間の銅ブスのインダクタンス成分により、並列接続されたＩＧＢＴ間で電圧差が生じる。例えば２並列接続されたＩＧＢＴの一方に短絡電流が直に流れ、他方のＩＧＢＴには銅ブスを介して短絡電流が流れるものとする。このときＩＧＢＴの飽和電流に達するまでは一定のｄｉ／ｄｔで短絡電流は上昇していき、ＩＧＢＴの素子電圧も上昇して行くが、ＩＧＢＴが飽和電流に達したとき、２個のＩＧＢＴ素子電圧は一定値となる。ｄｉ／ｄｔが上昇期間中に短絡と判定されるレベルの素子電圧を検出できれば、ＩＧＢＴへの短絡によるダメージを低減でき、前述のゲート制御による短絡保護の効果を高めることができる。しかしながら、その間の素子電圧は、短絡電流の経路によりインダクタンス成分を有する銅ブスにもｄｉ／ｄｔによる電圧が生じるため、２つのＩＧＢＴ間の素子電圧には差が生じてしまう。

従って、ＩＧＢＴを多並列接続して電力変換装置に適用する場合、１つの素子の素子電圧の検出だけでは、迅速な短絡検出ができない場合があり、短絡保護の効果を期待できない恐れがあった。

本発明は上記の問題に鑑みて為されたもので、サージ電圧抑制及び短絡保護のためのより信頼性の高い並列接続された電力用スイッチング素子の電圧検出方法及びこれを用いた電力変換装置を提供することを目的とする。

上記目的を達成するため、本発明の第１の発明である電力用スイッチング素子の電圧検出方法は、高圧側端子と低圧側端子を有する複数個の電力用スイッチング素子を並列接続して構成した電力変換装置の電力用スイッチング素子の電圧検出方法であって、各々の前記電力用スイッチング素子の前記高圧側端子と前記低圧側端子の間に複数個の抵抗を直列接続して成る電圧検出回路を設け、各々の前記電圧検出回路により検出された電圧検出値のうち最大値となる電圧検出値を、並列接続された前記複数個の電力用スイッチング素子の検出電圧値とすることを特徴としている。

また、本発明の第２の発明である電力変換装置は、高圧側端子と低圧側端子を有する複数個の電力用スイッチング素子を並列接続して成る電力変換器と、前記電力用スイッチング素子の制御極を制御する制御手段と、各々の前記電力用スイッチング素子の前記高圧側端子と前記低圧側端子の間に設けられた複数個の抵抗を直列接続して成る電圧検出回路と
を具備し、各々の前記電圧検出回路により検出された電圧検出値のうち最大値となる電圧検出値を、並列接続された前記複数個の電力用スイッチング素子の検出電圧値とし、前記制御手段は、前記検出電圧値に応じて前記電力用スイッチング素子の制御極を制御するようにしたことを特徴としている。

本発明によれば、サージ電圧抑制及び短絡保護のためのより信頼性の高い並列接続された電力用スイッチング素子の電圧検出方法及びこれを用いた電力変換装置を提供すること
が可能となる。

以下、図面を参照して本発明の実施例を説明する。

図１は本発明の実施例１に係る電力用スイッチング素子の電圧検出方法を示す回路構成図である。

ＩＧＢＴ１Ａ、１Ｂ及び１Ｃには夫々フライホイールダイオード２Ａ、２Ｂ及び２Ｃが逆並列に接続されＩＧＢＴモジュールを構成している。ＩＧＢＴ１Ａ、ＩＧＢＴ１Ｂ及びＩＧＢＴ１Ｃの夫々のコレクタ端子４Ａ、４Ｂ及び４Ｃが正側の接続導体３Ｐに、ＩＧＢＴ１Ａ、ＩＧＢＴ１Ｂ及びＩＧＢＴ１Ｃの夫々のエミッタ端子５Ａ、５Ｂ及び５Ｃが負側の接続導体３Ｎに接続され、ＩＧＢＴ１Ａ、１Ｂ及び１Ｃは並列回路を形成している。

ＩＧＢＴ１Ａ、ＩＧＢＴ１Ｂ及びＩＧＢＴ１Ｃのコレクタ−エミッタ間には分圧抵抗６Ａ及び７Ａ、分圧抵抗６Ｂ及び７Ｂ並びに分圧抵抗６Ｃ及び７Ｃの直列回路が夫々接続されており、これらの直列回路の中点はＩＧＢＴ１Ａ、１Ｂ及び１Ｃのコレクタ−エミッタ間の電圧検出信号として、最大値選択回路２０に入力されている。そして最大値選択回路２０は、ＩＧＢＴ１Ａ、１Ｂ及び１Ｃの各コレクタ−エミッタ電圧の最大値を並列接続されたＩＧＢＴ１Ａ、１Ｂ及び１Ｃのコレクタ−エミッタ電圧Ｖｃｅとして選択する。

図示したようにＩＧＢＴモジュールの並列接続用の接続導体３Ｐ及び３Ｎにはインダクタンス成分が存在する。このインダクタンス成分は各ＩＧＢＴのターンオフ時、または短絡が発生したときその短絡電流のｄｉ／ｄｔにより電圧を発生する。そして電流経路によるインダクタンス成分差と各ＩＧＢＴのスイッチング特性差によるｄｉ／ｄｔの差により各ＩＧＢＴのコレクタ−エミッタ電圧には電圧差が生じる。

ゲート制御によるサージ電圧抑制またはゲート制御による短絡保護を行なう場合、並列接続されたＩＧＢＴのうち最も高い素子電圧による制御が必要である。

従ってこの実施例１に示した方法によれば、並列接続されたＩＧＢＴに各々分圧抵抗を接続してＩＧＢＴの素子電圧を各々検出し、これらの素子電圧値を比較して最大値を選択してゲート制御のための素子電圧値とするので、並列接続用の接続導体および各ＩＧＢＴの特性差の影響がなくなり、ゲート制御によるサージ電圧抑制および短絡保護の性能が大幅に向上する。

尚、以上の説明においては、ＩＧＢＴの並列接続数が３の場合について説明したが、この並列接続数は２以上の任意の数でも良いことは明らかである。これは以下の実施例２以降についても同様である。

図２は本発明の実施例２に係る電力用スイッチング素子の電圧検出方法を示す回路構成図である。この実施例２の各部について、図１の実施例１に係る電力用スイッチング素子の電圧検出方法を示す回路構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例２が実施例１と異なる点は、電圧検出用分圧抵抗６Ａ及び７Ａ、６Ｂ及び７Ｂ並びに６Ｃ及び７Ｃの夫々に並列にコンデンサ８Ａ及び９Ａ、８Ｂ及び９Ｂ並びに８Ｃ及び９Ｃを接続した点である。

この実施例２で示した方法によれば、各々の分圧抵抗に並列にコンデンサを接続することによって、検出された素子電圧値が入力される図示しないゲート制御回路内のストレージキャパシタンス分を補償することが可能となる。従って、ＩＧＢＴのスイッチング時における素子電圧の速い変化に追従することができ、ゲート制御によるサージ電圧抑制および短絡保護の性能を更に向上させることが可能となる。

図３は本発明の実施例３に係る電力用スイッチング素子の電圧検出方法を示す回路構成図である。この実施例３の各部について、図１の実施例１に係る電力用スイッチング素子の電圧検出方法を示す回路構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例３が実施例１と異なる点は、ＩＧＢＴ１Ａ、１Ｂ及び１Ｃの高圧側の電圧検出点を、夫々のＩＧＢＴモジュールの主端子であるコレクタ端子４Ａ、４Ｂ及び４Ｃに代え、夫々のＩＧＢＴモジュールのコレクタ電圧検出用端子１０Ａ、１０Ｂ及び１０Ｃとした点である。

この実施例３の方法によれば、分圧抵抗をＩＧＢＴのコレクタ端子−エミッタ端子間ではなく、コレクタ電圧検出用端子−エミッタ端子間に接続することによって、ＩＧＢＴモジュール内の導体ブスおよびワイヤーボンディングのインダクタンス成分の影響を除去することが可能となる。従ってゲート制御によるサージ電圧抑制および短絡保護の性能が更に向上する。

図４は本発明の実施例４に係る電力用スイッチング素子の電圧検出方法を示す回路構成図である。この実施例４の各部について、図１の実施例１に係る電力用スイッチング素子の電圧検出方法を示す回路構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例４が実施例１と異なる点は、ＩＧＢＴ１Ａ、１Ｂ及び１Ｃの低圧側の電圧検出点を、夫々のＩＧＢＴモジュールの主端子であるエミッタ端子５Ａ、５Ｂ及び５Ｃに代え、夫々のＩＧＢＴモジュールのゲート制御用の補助エミッタ端子１１Ａ、１１Ｂ及び１０Ｃとした点である。

ゲート制御用の補助エミッタ端子とは、ゲート用負側端子のことであり、主回路のエミッタ端子とは異なり、エミッタ側のＩＧＢＴチップ近傍から直接配線を取り出す内部配線構造となっている。

この実施例４の電圧検出方法によれば、分圧抵抗をＩＧＢＴのコレクタ端子−エミッタ端子間ではなく、コレクタ端子−補助エミッタ端子間に接続することによって、ＩＧＢＴモジュール内の配線のインダクタンス成分の影響を除去することが可能となる。従って実施例３の方法と同様に、ゲート制御によるサージ電圧抑制および短絡保護の性能が更に向上する。

図５は本発明の実施例５に係る電力用スイッチング素子の電圧検出方法を示す回路構成図である。この図５においては、並列接続されたＩＧＢＴのうちの１素子であるＩＧＢＴ１Ａの電圧検出部についての回路構成が示されており、他の部分については図示を省略している。

ＩＧＢＴ１Ａには、フライホイールダイオード２Ａが逆並列接続され、ＩＧＢＴモジュールのコレクタ端子４Ａ、エミッタ端子５Ａは図示しない他のＩＧＢＴと並列接続されている。コレクタ端子４Ａとエミッタ端子５Ａ間には、分圧抵抗６Ａ１及び７Ａ１の直列回路が接続され、分圧抵抗６Ａ１及び７Ａ１の中点からコレクタ−エミッタ電圧Ｖｃｅ検出値１が検出され、図示しない最大値選択回路１に与えられる。

同様に、コレクタ電圧検出用端子１０Ａと補助エミッタ端子１１Ａ間には分圧抵抗６Ａ１及び７Ａ１の直列回路が接続され、分圧抵抗６Ａ２及び７Ａ２の中点からコレクタ−エミッタ電圧Ｖｃｅ検出値２が検出され、図示しない最大値選択回路２の入力となる。

前述したように、ＩＧＢＴモジュールのコレクタ端子４Ａと電圧検出用コレクタ端子１０Ａ即ちモジュール内ＩＧＢＴチップのコレクタ間には、接続導体やワイヤーボンディングがあり、インダクタンス成分が存在する。このインダクタンス成分はｄｉ／ｄｔにより電圧を発生するので、コレクタ端子４Ａの検出電圧は電圧検出用コレクタ端子１０Ａの検出電圧とは異なる値となる。ゲート制御によるサージ電圧抑制は、主にターンオフ時の電圧サージを検出する必要があるが、この時の電流は減少方向となるので、ｄｉ／ｄｔによるこのインダクタンス成分に発生する電圧は、ＩＧＢＴチップのコレクタ電圧に対しモジュールのコレクタ端子４Ａの電圧を下げる方向に作用する。これはエミッタ側についても同様である。従って、サージ電圧抑制時には、ＩＧＢＴチップのコレクタ電圧測定用であるコレクタ電圧検出用端子１０Ａ及び補助エミッタ１１Ａ間の電圧を検出すれば検出精度の向上を図ることができる。

逆に、ゲート制御による短絡保護は、短絡電流が増加方向となるので、ｄｉ／ｄｔによってインダクタンス成分に発生する電圧は、ＩＧＢＴチップのコレクタ電圧に対しモジュールのコレクタ端子４Ａの電圧を上げる方向に作用する。これはエミッタ側についても同様である。従って、短絡保護時には、モジュールのコレクタ端子４Ａ及びエミッタ５Ａ間の電圧を検出すればより検出感度が高く速い保護動作を行うことが可能となる。

以上説明したように、本発明の実施例５においては、ゲート制御によるサージ電圧抑制のための分圧抵抗をＩＧＢＴのコレクタ電圧検出用端子−補助エミッタ端子間に接続し、短絡保護のための分圧抵抗をコレクタ端子−エミッタ端子間に接続し、夫々の制御に適した素子電圧検出方法をとることによって、サージ電圧抑制に関してはＩＧＢＴモジュール内の導体ブスおよびワイヤーボンディングのインダクタンス成分の影響を除くことができ、短絡保護に関してはＩＧＢＴモジュール内の導体ブスおよびワイヤーボンディングのインダクタンス成分に発生する電圧を積極的に利用することが可能となる。従って、ゲート制御によるサージ電圧抑制および短絡保護の性能が大幅に向上する。

実施例２で述べたように、検出された素子電圧値が入力される図示しないゲート制御回路内のストレージキャパシタンス分を補償するため、分圧抵抗６Ａ１及び７Ａ１に並列にコンデンサを接続しても良い。これは、分圧抵抗６Ａ２及び７Ａ２についても同様である。

尚、ＩＧＢＴモジュール内部のコレクタ側のインダクタンス成分に比べて、エミッタ側のインダクタンス成分は小さいので、コレクタ−エミッタ電圧Ｖｃｅ検出値２用の低圧側の検出端子としては補助エミッタ端子１１Ａに代えてエミッタ端子５Ａを用いても良い。

図６は本発明の実施例６に係る電力用スイッチング素子の電圧検出方法を示す回路構成図である。

ＩＧＢＴ１Ａ、１Ｂ及び１Ｃには夫々フライホイールダイオード２Ａ、２Ｂ及び２Ｃが逆並列に接続されＩＧＢＴモジュールを構成している。ＩＧＢＴ１Ａ、ＩＧＢＴ１Ｂ及びＩＧＢＴ１Ｃの夫々のコレクタ端子４Ａ、４Ｂ及び４Ｃが正側の接続導体３Ｐに、ＩＧＢＴ１Ａ、ＩＧＢＴ１Ｂ及びＩＧＢＴ１Ｃの夫々のエミッタ端子５Ａ、５Ｂ及び５Ｃが負側の接続導体３Ｎに接続され、ＩＧＢＴ１Ａ、１Ｂ及び１Ｃは並列回路を形成している。そして、上記のフライホイールダイオード２Ａ、２Ｂ及び２Ｃを夫々逆並列に接続したＩＧＢＴ１Ａ、１Ｂ及び１Ｃ並びに正側及び負側の接続導体３Ｐ、３Ｎは構造的に一体化されＩＧＢＴユニット３０を形成している。

ＩＧＢＴコレクタ側の正側接続導体３ＡのＩＧＢＴユニット３０内における長手方向の中間点を点Ｐとし、この点Ｐと点Ｐに物理的に最も近いＩＧＢＴ１Ｂ（図７ではＩＧＢＴ１Ｂが最も近い素子としている）のエミッタ端子５Ｂの間には、ＩＧＢＴユニット３０のコレクタ−エミッタ電圧検出用の分圧抵抗６Ｕ及び７Ｕの直列回路が接続されている。そして、分圧抵抗６Ｕ及び７Ｕの中点で検出されたＩＧＢＴユニット３０のコレクタ−エミッタ電圧をＶｃｅ検出値として図示しないゲート制御部へ出力する。

短絡保護時の電圧検出は、精度より寧ろ如何に早く短絡による電圧が検出できるかが問題となる。ＩＧＢＴが複数台並列接続して構成されたＩＧＢＴユニットの場合、各ＩＧＢＴのコレクタ−エミッタ電圧を検出する必要はなく、短絡時にユニット全体でコレクタ−エミッタ電圧ができるだけ高くなる１点で検出できれば良い。また、前述したように、短絡電流のｄｉ／ｄｔによってＩＧＢＴモジュール内の導体ブスおよびワイヤーボンディングのインダクタンス成分に発生する電圧を利用することにより、より効果的に電圧検出ができる。

以上により、並列接続されたＩＧＢＴモジュールの短絡時の共通のコレクタ電圧としては、ＩＧＢＴモジュールコレクタ端子接続用の接続導体の電圧を検出し、これをＩＧＢＴユニット全体の短絡時のコレクタ電圧とすることが可能となる。ただし、短絡経路により接続導体のインダクタンス成分に発生する電圧の方向および大きさが変わってくるため、誤差を最小化するため接続導体の中間点をコレクタ電圧検出点とする。エミッタ側は、接続導体の中間点に最も近いＩＧＢＴモジュールのエミッタ端子をエミッタ電圧検出点とする。

この本発明の実施例６においては、ＩＧＢＴモジュールが並列接続されてなるＩＧＢＴユニットの短絡保護のためのコレクタ−エミッタ電圧検出は、分圧抵抗をＩＧＢＴコレクタ端子接続用接続導体の中間点と、この中間点に最も近いＩＧＢＴモジュールのエミッタ端子間に１回路のみ接続することによって、短絡保護の性能を寧ろ向上させ、また主回路およびゲート回路の小型化を図ることができる。

この実施例６の場合も、実施例２で述べたように、検出された素子電圧値が入力される図示しないゲート制御回路内のストレージキャパシタンス分を補償するため、分圧抵抗６Ｂ及び７Ｂに並列にコンデンサを接続しても良い。

尚、上記において正側の接続導体の中間点を点Ｐとしたが、逆に負側の接続導体の中間点を点Ｐとし、点Ｐに最も近いＩＧＢＴのコレクタ端子と点Ｐ間の電圧を検出するようにしても良い。

図７は本発明の実施例７に係る電力用スイッチング素子の電圧検出方法を用いた電力変換装置のブロック構成図である。電力変換器４０は変換回路にＩＧＢＴ等の電力用スイッチング素子を並列接続して適用し、例えば直流電源からの直流を交流に変換して電源系統と連系するように構成されている。

この電力変換器４０内部のＩＧＢＴの並列接続部の素子電圧は、図５の実施例５で説明したような方法によって、最大値選択回路で最大値が選択されたあとのＶｃｅ検出値１及びＶｃｅ検出値２が得られる。

Ｖｃｅ検出値１は、短絡判定回路４１でＩＧＢＴがオン状態のとき所定値以上かどうか判定され、これが所定値以上であれば、短絡状態と判断し、短絡保護ゲート制御回路４２でゲート電圧を絞ったあと、保護のためのオフ動作を行う。

また、Ｖｃｅ検出値２は、サージ判定回路４３でＩＧＢＴがオフ動作を始めたとき所定値以上かどうか判定され、これが所定値以上であれば、サージ電圧過大と判断し、サージ抑制ゲート制御回路４４によって再度ゲート電流を流してサージ電圧を抑制する。

以上説明したように本発明の実施例２の電圧検出方法を用いて短絡保護及びサージ電圧抑制制御を行うことが可能な電力変換装置を提供することができる。

尚、本発明の実施例１、実施例２、実施例３、実施例４及び実施例６の電圧検出方法を用いても同様に短絡保護及びサージ電圧抑制制御を行うことが可能な電力変換装置を提供することができることは明らかである。これらの場合はＶｃｅ検出値１とＶｃｅ検出値２が等しいので、短絡判定回路４１とサージ判定回路４３の入力のＶｃｅ検出値は同一となる。

本発明の実施例１に係る電力用スイッチング素子の電圧検出方法を示す回路構成図。 本発明の実施例２に係る電力用スイッチング素子の電圧検出方法を示す回路構成図。 本発明の実施例３に係る電力用スイッチング素子の電圧検出方法を示す回路構成図。 本発明の実施例４に係る電力用スイッチング素子の電圧検出方法を示す回路構成図。 本発明の実施例５に係る電力用スイッチング素子の電圧検出方法を示す回路構成図。 本発明の実施例６に係る電力用スイッチング素子の電圧検出方法を示す回路構成図。 本発明の実施例７に係る電力用スイッチング素子の電圧検出方法を用いた電力変換装置のブロック構成図。

符号の説明

１Ａ、１Ｂ、１Ｃ ＩＧＢＴ
２Ａ、２Ｂ、２Ｃ フライホイールダイオード
３Ｐ、３Ｎ 接続導体
４Ａ、４Ｂ、４Ｃ コレクタ端子
５Ａ、５Ｂ、５Ｃ エミッタ端子
６Ａ、６Ｂ、６Ｃ、６Ｕ，７Ａ、７Ｂ、７Ｃ、７Ｕ 分圧抵抗
８Ａ、８Ｂ、８Ｃ、９Ａ、９Ｂ、９Ｃ コンデンサ
１０Ａ、１０Ｂ、１０Ｃ 電圧検出用エミッタ端子
１１Ａ、１１Ｂ、１１Ｃ 補助エミッタ端子
２０ 最大値選択回路
３０ ＩＧＢＴユニット
４０ 電力変換器
４１ 短絡判定回路
４２ 短絡保護ゲート制御回路
４３ サージ判定回路
４４ サージ抑制ゲート制御回路

Claims (12)

1. 高圧側端子と低圧側端子を有する複数個の電力用スイッチング素子を並列接続して構成した電力変換装置の電力用スイッチング素子の電圧検出方法であって、
   各々の前記電力用スイッチング素子の前記高圧側端子と前記低圧側端子の間に複数個の抵抗を直列接続して成る電圧検出回路を設け、
   各々の前記電圧検出回路により検出された電圧検出値のうち最大値となる電圧検出値を、並列接続された前記複数個の電力用スイッチング素子の検出電圧値とすることを特徴とする電力用スイッチング素子の電圧検出方法。
2. 前記高圧側端子は、
   前記電力用スイッチング素子用のモジュールに設けられた前記電力用スイッチング素子用の高圧側電圧検出用端子であることを特徴とする請求項１に記載の電力用スイッチング素子の電圧検出方法。
3. 前記低圧側端子は、
   前記電力用スイッチング素子用のモジュールに設けられた前記電力用スイッチング素子用の低圧側制御用端子であることを特徴とする請求項１に記載の電力用スイッチング素子の電圧検出方法。
4. 複数個の高圧側端子と少なくとも１個の低圧側端子を有する複数個の電力用スイッチング素子を並列接続して構成した電力変換装置の電力用スイッチング素子の電圧検出方法であって、
   各々の前記電力用スイッチング素子の第１の前記高圧側端子と前記低圧側端子との間に複数個の抵抗を直列接続して成る第１の電圧検出回路と、
   各々の前記電力用スイッチング素子の第２の前記高圧側端子と前記低圧側端子との間に複数個の抵抗を直列接続して成る第２の電圧検出回路を設け、
   各々の前記第１の電圧検出回路により検出された電圧検出値のうち最大値となる電圧検出値を、複数個の前記電力用スイッチング素子が並列接続してなる該電力用スイッチング素子ユニットの短絡保護用検出電圧値とし、
   各々の前記第２の電圧検出回路により検出された電圧検出値のうち最大値となる電圧検出値を、複数個の前記電力用スイッチング素子が並列接続してなる該電力用スイッチング素子ユニットのサージ電圧抑制制御用検出電圧値と
   することを特徴とする電力用スイッチング素子の電圧検出方法。
5. 前記高圧側端子は前記電力用スイッチング素子用のモジュールに設けられた前記電力用スイッチング素子用の高圧側電圧検出用端子及び高圧側主端子を備え、
   前記第１の電圧検出回路用の前記高圧側端子は前記高圧側主端子とし、
   前記第２の電圧検出回路用の前記高圧側端子は前記高圧側電圧検出用端子としたことを特徴とする請求項４に記載の電力用スイッチング素子の電圧検出方法。
6. 前記低圧側端子は前記電力用スイッチング素子用のモジュールに設けられた前記電力用スイッチング素子用の低圧側制御用端子及び低圧側主端子を備え、
   前記第１の電圧検出回路用の前記低圧側端子は前記低圧側主端子とし、
   前記第２の電圧検出回路用の前記低圧側端子は前記低圧側制御用端子としたことを特徴とする請求項４に記載の電力用スイッチング素子の電圧検出方法。
7. 複数個の電力用スイッチング素子を正側及び負側の接続導体を介し、この接続導体の長手方向に配列して並列接続した電力用スイッチング素子ユニットの電圧検出方法において、
   前記正側の接続導体の中間点と、この中間点に最も近い前記電力用スイッチング素子の低圧側端子の間、若しくは
   前記負側の接続導体の中間点と、この中間点に最も近い前記電力用スイッチング素子の高圧側端子の間に複数個の抵抗を直列接続して成る電圧検出回路を設け、
   この電圧検出回路の電圧検出値を、並列接続された前記複数個の電力用スイッチング素子の検出電圧値とすることを特徴とする電力用スイッチング素子の電圧検出方法。
8. 前記電圧検出回路の各々の抵抗にコンデンサを並列接続したことを特徴とする請求項１乃至請求項７の何れか１項に記載の電力用スイッチング素子の電圧検出方法。
9. 高圧側端子と低圧側端子を有する複数個の電力用スイッチング素子を並列接続して成る電力変換器と、
   前記電力用スイッチング素子の制御極を制御する制御手段と、
   各々の前記電力用スイッチング素子の前記高圧側端子と前記低圧側端子の間に設けられた複数個の抵抗を直列接続して成る電圧検出回路と
   を具備し、
   各々の前記電圧検出回路により検出された電圧検出値のうち最大値となる電圧検出値を、並列接続された前記複数個の電力用スイッチング素子の検出電圧値とし、
   前記制御手段は、
   前記検出電圧値に応じて前記電力用スイッチング素子の制御極を制御するようにしたことを特徴とする電力変換装置。
10. 高圧側主端子、高圧側電圧検出用端子、低圧側主端子及び低圧制御極端子を有する複数個の電力用スイッチング素子を並列接続して成る電力変換器と、
    前記電力用スイッチング素子の制御極を制御する制御手段と、
    各々の前記電力用スイッチング素子の前記高圧側主端子と前記低圧側端子又は前記低圧制御極端子の間に設けられた複数個の抵抗を直列接続して成る第１の電圧検出回路と、
    各々の前記電力用スイッチング素子の前記高圧側電圧検出用端子と前記低圧側端子又は前記低圧制御極端子の間に設けられた複数個の抵抗を直列接続して成る第２の電圧検出回路と
    を具備し、
    各々の前記第１の電圧検出回路により検出された電圧検出値のうち最大値となる電圧検出値を、並列接続された前記複数個の電力用スイッチング素子の第１の検出電圧値とし、
    各々の前記第２の電圧検出回路により検出された電圧検出値のうち最大値となる電圧検出値を、並列接続された前記複数個の電力用スイッチング素子の第２の検出電圧値とし、
    前記制御手段は、
    前記第１の検出電圧値に応じて短絡保護動作を行うように前記電力用スイッチング素子の制御極を制御し、
    前記第２の検出電圧値に応じてサージ電圧抑制動作を行うように前記電力用スイッチング素子の制御極を制御するようにしたことを特徴とする電力変換装置。
11. 複数個の電力用スイッチング素子を正側及び負側の接続導体を介し、この接続導体の長手方向に配列して並列接続した電力用スイッチング素子ユニットと、
    前記電力用スイッチング素子の制御極を制御する制御手段と、
    前記正側の接続導体の中間点と、前記正側の接続導体の中間点に最も近い前記電力用スイッチング素子の低圧側端子の間、若しくは
    前記負側の接続導体の中間点と、前記負側の接続導体の中間点に最も近い前記電力用スイッチング素子の高圧側端子の間に設けられた複数個の抵抗を直列接続して成る電圧検出回路と
    を具備し、
    前記制御手段は、
    前記電圧検出回路の検出電圧値に応じて前記電力用スイッチング素子の制御極を制御するようにしたことを特徴とする電力変換装置。
12. 前記電圧検出回路の各々の抵抗にコンデンサを並列接続したことを特徴とする請求項９乃至請求項１１の何れか１項に記載の電力変換装置。

Images