JP2010004621A - 電源装置 - Google Patents

Abstract

【課題】 前段の電源から電力の供給を受けている状態で後段の電源を切断したときに、前段の電源の出力電圧が上昇することを防止することができる電源装置を提供する。
【解決手段】 比較基準電圧生成回路２４は、抵抗素子Ｒ５、コンデンサＣ３およびスイッチＳＷ１を備えている。入力端子Ｓ２に第２の出力停止信号が入力されると、スイッチＳＷ１は遮断され、比較基準電圧生成回路２４が出力する比較基準電圧は、第２の基準電圧電源ＶＥ２の基準電圧から、予め定める低下率、たとえば抵抗素子Ｒ５の抵抗値とコンデンサＣ３の容量とで決まる時定数の低下率で降下する。エラーアンプ２３に入力させる比較基準電圧が、抵抗素子Ｒ５の抵抗値とコンデンサＣ３の容量とで決まる時定数の低下率で降下するので、第２の電源部２０の出力が急激に低下することがなく、第１の電源部１０の出力電圧が、一瞬上昇することを防止することができる。
【選択図】 図２

Description

本発明は、他段構成のＤＣＤＣコンバータからなる電源装置に関する。

図１は、従来の技術による電源装置９の概略の回路構成を示す図である。電源装置９は、車両に搭載されるバッテリの電圧から、負荷である電子制御回路などのデバイスに供給する１．２Ｖ（ボルト）の電圧に変換する直流直流変換器（以下「ＤＣＤＣコンバータ」という）である。

一般的に用いられるＤＣＤＣコンバータでバッテリの電圧から１．２Ｖなどの低い電圧に変換する場合、バッテリの電圧から直接１．２Ｖに変換することは非効率であるため、図１に示すように、電源回路９は、第１の電源部９１によってバッテリの電圧ＶＢから変換される３．３Ｖの電圧を入力として、第２の電源部９２で１．２Ｖに変換する構成としている。

第１の電源部９１は、３．３Ｖ電源用コントローラＩＣ（Integrated Circuit）１１、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）Ｑ１，Ｑ２、コイルＬ１、コンデンサＣ１および抵抗素子Ｒ１，Ｒ２を備えている。３．３Ｖ電源用コントローラＩＣ１１は、出力端子Ｔ１に接続されているコンデンサＣ１の出力電圧を抵抗素子Ｒ１，Ｒ２によって分圧した電圧に基づいて、出力電圧を３．３Ｖに保つように、ＭＯＳＦＥＴＱ１，Ｑ２の導通および遮断を制御する。

ＭＯＳＦＥＴＱ１，Ｑ２は、直列に接続され、ＭＯＳＦＥＴＱ１とＭＯＳＦＥＴＱ２との接続点は、コイルＬ１を介して、一端がグランドに接続されているコンデンサＣ１の他端に接続されている。ＭＯＳＦＥＴＱ１のドレインは、バッテリに接続されており、バッテリ電圧ＶＢが印加され、ＭＯＳＦＥＴＱ２のソースは、グランドに接続されている。

３．３Ｖ電源用コントローラＩＣ１１は、ＦＥＴ制御回路１２およびエラーアンプ１３を備えている。エラーアンプ１３は、抵抗素子Ｒ１，Ｒ２によって分圧された出力電圧と、第１の基準電圧電源ＶＥ１の基準電圧との差を表す誤差信号をＦＥＴ制御回路１２に入力する。

ＦＥＴ制御回路１２は、エラーアンプ１３からの誤差信号に基づいて、ＭＯＳＦＥＴＱ１，Ｑ２を制御する。エラーアンプ１３は、出力電圧が３．３Ｖよりも低いと、ＭＯＳＦＥＴＱ１を導通させる誤差信号を出力し、ＦＥＴ制御回路１２にコイル１を介してコンデンサＣ１を充電させる。そして、出力電圧が３．３Ｖよりも高いと、ＭＯＳＦＥＴＱ２を導通させる誤差信号を出力し、ＦＥＴ制御回路１２にコイル１を介してコンデンサＣ１を放電させる。ＦＥＴ制御回路１２は、入力端子Ｓ１に接続されており、入力端子Ｓ１に入力される第１の出力停止信号が指示されると、ＭＯＳＦＥＴＱ１，Ｑ２を遮断状態にして、第１の電源部の出力を停止する。

第２の電源部９２の回路構成は、第１の電源部９１の回路構成と同じであるが、ＭＯＳＦＥＴＱ３のドレインは、第１の電源部９１のコンデンサＣ１に接続されている。負荷であるデバイス９３は、出力端子Ｔ１を介して第１の電源部９１のコンデンサＣ１に接続され、出力端子Ｔ２を介して第２の電源部９２のコンデンサＣ２に接続されている。第２の基準電圧電源ＶＥ２の基準電圧は、１．２Ｖである。

第１の電源部９１および第２の電源部９２を切断（以下「オフ」という）する電源オフシーケンスが、第２の電源部９２をオフした後に第１の電源部９１をオフにするというシーケンスである場合、まず、入力端子Ｓ２に第２の出力停止信号が指示され、電源回路９は、１．２Ｖを出力する第２の電源部９２をオフにする。次に、入力端子Ｓ１に第１の出力停止信号が指示され、電源回路９は、３．３Ｖを出力する第１の電源部９１をオフにする。

第１の電源部９１が３．３Ｖを出力し、かつ第２の電源部９２が１．２Ｖを出力している状態で、第２の電源部９２がオフになったとき、第１の電源部９１から第２の電源部９２に供給されていた電流の電流量は、コイルＬ１の逆起電力によってすぐには低下せず、コンデンサＣ１に流れ込む。コンデンサＣ１に流れ込んだ電流によって、コンデンサＣ１に電荷が蓄積され、コンデンサＣ１の電圧が短時間ではあるが、図１に示す出力波形のように一瞬上昇する。コンデンサＣ１の電圧が上昇すると、デバイス９３に印加されている３．３Ｖの電圧が一瞬上昇し、デバイス９３の最大定格を超えると、デバイス９３が破壊されてしまうという問題がある。

２段構成のレギュレータを用いる他の従来の技術として、特許文献１および特許文献２に記載される電源装置がある。特許文献１に記載される電源装置は、第１のレギュレータと、第１のレギュレータより低い電圧を生成する少なくとも１つの第２のレギュレータとを備えており、第１のレギュレータの出力電圧が所定電圧よりも低下したことを検出したとき、第２のレギュレータを停止する。

特許文献２に記載される電源装置は、２４Ｖの電源装置の後段に、１２Ｖの電源装置、５Ｖの電源装置および３．３Ｖの電源装置を接続する構成であり、電源を停止するとき、１２Ｖの電源装置、５Ｖの電源装置および３．３Ｖの電源装置を停止する順番を調整した立ち下りシーケンスで、これらの電源装置を停止する。

特開２００４−１４０９４４号公報 特開２００２−２６２５５０号公報

しかしながら、特許文献１に記載される電源装置は、図１に示した電源回路９と同様の回路構成であり、第２のレギュレータを停止したときに、第１のレギュレータの出力電圧が一瞬高くなるという問題がある。特許文献２に記載される電源装置も、同様に、後段の各電源装置が停止するたびに、前段の２４Ｖの電源装置の出力電圧が一瞬高くなるという問題がある。

第１の電源部９１のコンデンサＣ１の容量を大きくすることによって、上昇する電圧を低くすることは可能であるが、コンデンサＣ１の容量を大きくすると、形状が大きくなり、小型化およびコストダウンの阻害要因となる。

本発明の目的は、前段の電源から電力の供給を受けている状態で後段の電源を切断したときに、前段の電源の出力電圧が上昇することを防止することができる電源装置を提供することである。

本発明（１）は、コンデンサとコイルとを有し、電源に接続され、出力電圧が第１の出力電圧になるように、前記コンデンサへの充放電を前記コイルを介して制御する第１の電源部と、
前記第１の電源部の出力電圧を第２の出力電圧に変換して出力し、外部から出力の停止を指示する出力停止信号を受けると、出力電圧を前記第２の出力電圧から低下させた後、出力を停止する第２の電源部とを備えていることを特徴とする電源装置である。

本発明（１）によれば、コンデンサとコイルとを有する第１の電源部によって、電源に接続され、出力電圧が第１の出力電圧になるように、前記コンデンサへの充放電が前記コイルを介して制御される。そして、第２の電源部によって、前記第１の電源部の出力電圧が第２の出力電圧に変換されて出力され、外部から出力の停止を指示する出力停止信号を受けると、出力電圧が前記第２の出力電圧から低下された後、出力が停止される。

したがって、第１の電源部つまり前段の電源から電力の供給を受けている状態で、第２の電源部つまり後段の電源を切断したときに、前段のコイルによる逆起電力によって前段の電源の出力電圧が上昇することを防止することができる。さらに、前段の電源のコンデンサの容量を大きくすることなく、コントローラＩＣ内への少しの回路追加で対応することができ、コスト低減を図ることができる。

図２は、本発明の実施の第１の形態である電源装置１の概略の回路構成を示す図である。電源装置１は、第１の電源部１０および第２の電源部２０を備えている。電源装置１の構成要素のうち、図１に示した従来の技術による電源回路９の構成要素と同じ構成要素については、同じ参照符号を付して対応することを示している。

第１の電源部１０は、車両に搭載されるバッテリなどの直流の電源の電圧ＶＢ、たとえば１４Ｖ（ボルト）を、第１の出力電圧、たとえば３．３Ｖに変換する直流直流変換器（以下「ＤＣＤＣコンバータ」という）であり、第２の電源部２０は、第１の電源部１０の第１の出力電圧を、第２の出力電圧、たとえば１．２Ｖに変換するＤＣＤＣコンバータである。デバイス３０は、第１の電源部１０の出力端子Ｔ１および第２の電源部２０の出力端子Ｔ２に接続されている負荷となるマイクロコンピュータなどの電子回路である。

第１の電源部１０は、３．３Ｖ電源用コントローラＩＣ（Integrated Circuit）１１、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）Ｑ１，Ｑ２、第１の電源部のコイルであるコイルＬ１、第１の電源部のコンデンサであるコンデンサＣ１および抵抗素子Ｒ１，Ｒ２を備えている。３．３Ｖ電源用コントローラＩＣ１１は、ＦＥＴ制御部１２、エラーアンプ１３および第１の基準電圧電源ＶＥ１を備えており、コンデンサＣ１の電圧を抵抗素子Ｒ１，Ｒ２によって分圧した電圧に基づいて、第１の電源部１０の出力電圧を３．３Ｖに保つように、ＭＯＳＦＥＴＱ１，Ｑ２の導通（以下「オン」という）および遮断（以下「オフ」という）を制御する。

エラーアンプ１３は、抵抗素子Ｒ１および抵抗素子Ｒ２の接続点が反転入力端子に接続され、第１の基準電圧電源ＶＥ１が非反転入力端子に接続され、出力がＦＥＴ制御部１２に接続されている。エラーアンプ１３は、コンデンサＣ１の電圧を抵抗素子Ｒ１，Ｒ２によって分圧した電圧と、第１の基準電圧電源ＶＥ１の基準電圧との差を表す第１の誤差信号を出力する。

ＦＥＴ制御部１２は、ＭＯＳＦＥＴＱ１，Ｑ２のゲートに接続され、エラーアンプ１３から入力される第１の誤差信号に基づいて、コンデンサＣ１の電圧が第１の出力電圧になるように、ＭＯＳＦＥＴＱ１，Ｑ２のオンオフを制御する。ＦＥＴ制御部１２には、入力端子Ｓ１が入力され、第１の電源部１０の出力の停止を指示する第１の出力停止信号が入力端子Ｓ１に入力されると、ＦＥＴ制御部１２は、ＭＯＳＦＥＴＱ１，Ｑ２をともにオフにして、第１の電源部１０の出力を停止する。

ＭＯＳＦＥＴＱ１は、ドレインがバッテリ電圧ＶＢに接続され、ソースがコイルＬ１の一端およびＭＯＳＦＥＴＱ２のドレインに接続され、ＭＯＳＦＥＴＱ２のソースは、グランドに接続されている。コイルＬ１の他端は、一端がグランドに接続されているコンデンサＣ１の他端、出力端子Ｔ１、抵抗素子Ｒ１およびＭＯＳＦＥＴＱ３のドレインに接続されている。

ＭＯＳＦＥＴＱ１は、オンになると、コイルＬ１を介してコンデンサＣ１を充電して、コンデンサＣ１の電圧を上昇させる。ＭＯＳＦＥＴＱ２は、オンになると、コイルＬ１を介してコンデンサＣ１を放電して、コンデンサＣ１の電圧を低下させる。

第２の電源部２０は、１．２Ｖ電源用コントローラＩＣ２１、ＭＯＳＦＥＴＱ３，Ｑ４、第２のコイルであるコイルＬ２、第２のコンデンサであるコンデンサＣ２および抵抗素子Ｒ３，Ｒ４を備えている。１．２Ｖ電源用コントローラＩＣ２１は、ＦＥＴ制御部２２、エラーアンプ２３、第２の基準電圧電源ＶＥ２および比較基準電圧生成回路２４を備えており、コンデンサＣ２の電圧を抵抗素子Ｒ３，Ｒ４によって分圧した電圧に基づいて、第２の電源部２０の出力電圧を１．２Ｖに保つように、ＭＯＳＦＥＴＱ３，Ｑ４のオンおよびオフを制御する。

誤差電流生成手段であるエラーアンプ２３は、抵抗素子Ｒ３および抵抗素子Ｒ４の接続点が反転入力端子に接続され、比較基準電圧生成回路２４が生成する比較基準電圧が非反転入力端子に接続され、出力がＦＥＴ制御部２２に接続されている。エラーアンプ２３は、コンデンサＣ２の電圧を抵抗素子Ｒ３，Ｒ４によって分圧した電圧と、比較基準電圧との差を表す誤差信号である第２の誤差信号を出力する。

比較基準電圧生成手段である比較基準電圧生成回路２４は、抵抗素子Ｒ５、コンデンサＣ３およびスイッチＳＷ１を備えている。抵抗素子Ｒ５の一端およびコンデンサＣ３の一端は、グランドに接続され、抵抗素子Ｒ５の他端およびコンデンサＣ３の他端は、並列にエラーアンプ２３の非反転入力端子に接続されているとともに、スイッチＳＷ１を介して基準電圧電源である第２の基準電圧電源ＶＥ２に接続されている。スイッチＳＷ１は、第２の電源部２０の出力の停止を指示する出力停止信号である第２の出力停止信号によってオンオフされるスイッチである。

スイッチＳＷ１は、たとえばＮＰＮ型のトランジスタによって構成され、ベースが入力端子Ｓ２に接続され、エミッタがグランドに接続され、コレクタが第２の基準電圧電源ＶＥ２に接続されている。入力端子Ｓ２に第２の出力停止信号が入力されると、スイッチＳＷ１は遮断され、比較基準電圧生成回路２４が出力する比較基準電圧は、第２の基準電圧電源ＶＥ２の基準電圧から、予め定める低下率、たとえば抵抗素子Ｒ５の抵抗値とコンデンサＣ３の容量とで決まる時定数の低下率で降下する。第２の基準電圧電源ＶＥ２および比較基準電圧生成回路２４は、出力停止遅延制御手段である。

充放電制御手段であるＦＥＴ制御部２２は、ＭＯＳＦＥＴＱ３，Ｑ４のゲートに接続され、エラーアンプ２３から入力される第２の誤差信号に基づいて、コンデンサＣ２の電圧が第２の出力電圧になるように、ＭＯＳＦＥＴＱ３，Ｑ４のオンオフを制御する。

ＭＯＳＦＥＴＱ３は、ドレインが第１の電源部１０の出力、つまりコンデンサＣ１に接続され、ソースがコイルＬ２の一端およびＭＯＳＦＥＴＱ４のドレインに接続され、ＭＯＳＦＥＴＱ４のソースは、グランドに接続されている。コイルＬ２の他端は、一端がグランドに接続されているコンデンサＣ２の他端、出力端子Ｔ２および抵抗素子Ｒ３の一端に接続されている。ＭＯＳＦＥＴＱ３は、オンになると、コイルＬ２を介してコンデンサＣ２を充電して、コンデンサＣ２の電圧を上昇させる。ＭＯＳＦＥＴＱ４は、オンになると、コイルＬ２を介してコンデンサＣ２を放電して、コンデンサＣ２の電圧を低下させる。ＭＯＳＦＥＴＱ３，Ｑ４は、充放電手段である。

このように、比較基準電圧生成回路２４は、第２の電源部２０の出力の停止を指示する第２の出力停止信号が入力されると、エラーアンプ２３に入力させる比較基準電圧を、抵抗素子Ｒ５の抵抗値とコンデンサＣ３の容量とで決まる時定数の低下率で降下させるので、第２の電源部２０の出力は、図２に示す出力端子Ｔ２の出力波形のように急激に低下することがない。したがって、コイルＬ１の逆起電力はほとんど働くことがなく、第１の電源部１０の出力電圧は、図２に示す出力端子Ｔ１の出力波形のようにほとんど上昇することがない。

このように、コンデンサＣ１とコイルＬ１とを有する第１の電源部１０によって、電源に接続され、出力電圧が第１の出力電圧になるように、コンデンサＣ１への充放電がコイルＬ１を介して制御される。そして、第２の電源部２０によって、第１の電源部１０の出力電圧が第２の出力電圧に変換されて出力され、外部から出力の停止を指示する第２の出力停止信号を受けると、出力電圧が前記第２の出力電圧から低下された後、出力が停止される。

したがって、第１の電源部１０つまり前段の電源から電力の供給を受けている状態で、第２の電源部２０つまり後段の電源を切断したときに、前段のコイルＬ１による逆起電力によって前段の電源の出力電圧が上昇することを防止することができる。さらに、前段の電源のコンデンサＣ１の容量を大きくすることなく、１．２Ｖ電源用コントローラＩＣ２１内への少しの回路追加で対応することができ、コスト低減を図ることができる。

さらに、コンデンサＣ２とコイルＬ２とを有する第２の電源部２０では、ＭＯＳＦＥＴＱ３，Ｑ４によって、第１の電源部１０の出力に接続され、コンデンサＣ２への充放電がコイルＬ２を介して行われ、エラーアンプ２３によって、第２の電源部２０の出力電圧と目標電圧との差を表す第２の誤差信号が生成され、ＦＥＴ制御部２２によって、エラーアンプ２３によって生成された第２の誤差信号に基づいて、ＭＯＳＦＥＴＱ３，Ｑ４による充放電が制御される。そして、出力停止遅延制御手段、たとえば第２の基準電圧電源ＶＥ２および比較基準電圧生成回路２４によって、第２の出力停止信号を受けると、第２の電源部２０の出力電圧が、前記第２の出力電圧から低下された後、出力を停止するように、エラーアンプ２３およびＦＥＴ制御部２２が制御される。したがって、後段の電源がスイッチング電源である場合にも適用可能である。

さらに、第２の基準電圧電源ＶＥ２および比較基準電圧生成回路２４では、第２の基準電圧電源ＶＥ２によって、基準電圧が生成され、比較基準電圧生成回路２４によって、第２の出力停止信号を受けると、第２の基準電圧電源ＶＥ２によって生成された基準電圧から低下する比較基準電圧が生成される。そして、前記目標電圧は、比較基準電圧生成回路２４によって生成された比較基準電圧であるので、最小限の回路構成によって、具体的には抵抗素子Ｒ５、コンデンサＣ３およびトランジスタからなるスイッチＳＷ１によって、前段の電源の出力電圧が一瞬上昇することを防止することができる。

図３は、本発明の実施の第２の形態である電源装置２の概略の回路構成を示す図である。電源装置２の構成要素のうち、図２に示した電源回路１の構成要素と同じ構成要素については、同じ参照符号を付して対応することを示しており、同じ作用である構成要素については、重複を避けるために説明は省略する。電源装置２は、第１の電源部１０および第２の電源部２０ａを備えている。図３では、第１の電源部１０は省略している。

第２の電源部２０ａは、１．２Ｖ電源用コントローラＩＣ２１ａ、ＭＯＳＦＥＴＱ３，Ｑ４、コイルＬ２、コンデンサＣ２、抵抗素子Ｒ３，Ｒ４，Ｒ６、ダイオードＤ１およびＭＯＳＦＥＴＱ５を備えている。１．２Ｖ電源用コントローラＩＣ２１ａは、ＦＥＴ制御部２２、エラーアンプ２３、第２の基準電圧電源ＶＥ２および過電流検出回路２５を備えており、コンデンサＣ２の電圧を抵抗素子Ｒ３，Ｒ４によって分圧した電圧に基づいて、第２の電源部２０ａの出力電圧を１．２Ｖに保つように、ＭＯＳＦＥＴＱ３，Ｑ４のオンおよびオフを制御する。

誤差電流生成手段であるエラーアンプ２３は、抵抗素子Ｒ３および抵抗素子Ｒ４の接続点が反転入力端子に接続され、第２の基準電圧電源ＶＥ２が非反転入力端子に接続され、出力がＦＥＴ制御部２２に接続されている。エラーアンプ２３は、コンデンサＣ２の電圧を抵抗素子Ｒ３，Ｒ４によって分圧した電圧と、第２の基準電圧電源ＶＥ２の基準電圧との差を表す第２の誤差信号を出力する。

過電流検出手段である過電流検出回路２５は、出力端子Ｔ２から出力される電流の電流値を測定し、測定した電流値が予め定める電流値、たとえばデバイス３０の最大定格電流値よりも大きいとき、過電流検出信号をＦＥＴ制御部２２に出力する。

充放電制御手段であるＦＥＴ制御部２２は、ＭＯＳＦＥＴＱ３，Ｑ４のゲートに接続され、エラーアンプ２３から入力される第２の誤差信号に基づいて、コンデンサＣ２の電圧が第２の出力電圧になるように、ＭＯＳＦＥＴＱ３，Ｑ４のオンオフを制御する。さらに、過電流検出回路２４から過電流検出信号が入力されると、ＭＯＳＦＥＴＱ３によってコンデンサＣ２に充電する電流の電流値を減少させる。

抵抗素子Ｒ６およびＭＯＳＦＥＴＱ５は、コイルＬ２とコンデンサＣ２の間に直列に接続されて、ＭＯＳＦＥＴＱ５には、ダイオードＤ１が並列に接続されている。抵抗素子である抵抗素子Ｒ６は、一端がコイルＬ２に接続され、他端がＭＯＳＦＥＴＱ５のドレインおよびダイオードのカソードに接続されている。可変抵抗手段であるＭＯＳＦＥＴＱ５は、ソースがコンデンサＣ２およびダイオードＤ１のアノードに接続され、ゲートが可変電圧源ＶＧに接続されている。

ＭＯＳＦＥＴＱ５は、可変電圧源ＶＧによってゲートに印加される電圧が下がると、ＭＯＳＦＥＴＱ５のオン抵抗の抵抗値が増加する。可変抵抗制御手段可変電圧源ＶＧは、たとえば図２に示した比較基準電圧生成回路２４および第２の基準電圧電源ＶＥ２と同様の回路構成によって実現することができ、入力端子Ｓ２に第２の出力停止信号が入力されると、スイッチＳＷ１は遮断され、ＭＯＳＦＥＴＱ５のゲートに印加される電圧は、可変電圧源ＶＧの最大の電圧から、ＭＯＳＦＥＴＱ５のオン抵抗の抵抗値を予め定める増加率で増加させるゲート電圧となるように低下する。この予め定める増加率は、たとえば比較基準電圧生成回路２４の抵抗素子の抵抗値とコンデンサの容量とで決まる時定数によって決めることができる。過電流検出回路２５、抵抗素子Ｒ６およびＭＯＳＦＥＴＱ５は、出力停止遅延制御手段である。

このように、コイルＬ２とコンデンサＣ２との間に直列に接続される抵抗素子Ｒ６および抵抗値が可変であるＭＯＳＦＥＴＱ５とを有する過電流検出回路２５、抵抗素子Ｒ６およびＭＯＳＦＥＴＱ５では、可変電圧源ＶＧによって、第２の出力停止信号を受けると、ＭＯＳＦＥＴＱ５の抵抗値が増加され、過電流検出回路２５によって、抵抗素子Ｒ６およびＭＯＳＦＥＴＱ５による電圧降下の電圧値によって、コイルＬ２を流れる電流の電流値が検出され、検出された電流値が予め定める電流値よりも大きいとき、過電流検出信号が出力される。そして、ＦＥＴ制御部２２によって、過電流検出回路２５によって過電流検出信号が出力されると、ＭＯＳＦＥＴＱ３，Ｑ４によってコンデンサＣ２に充電する電流の電流値を減少させるので、電流制限値のコントロールによって急激な電流変化を抑えることができる。

図４は、本発明の実施の第３の形態である電源装置３の概略の回路構成を示す図である。図４（ａ）は、電源装置３の概略の回路構成を示し、図４（ｂ）は、可変電流源２６の回路構成を示す。電源装置３の構成要素のうち、図２に示した電源回路１の構成要素と同じ構成要素については、同じ参照符号を付して対応することを示しており、同じ作用である構成要素については、重複を避けるために説明は省略する。電源装置３は、第１の電源部１０および第２の電源部２０ｂを備えている。図４では、第１の電源部１０は省略している。

第２の電源部２０ｂは、１．２Ｖ電源用コントローラＩＣ２１ｂ、ＭＯＳＦＥＴＱ３，Ｑ４、コイルＬ２、コンデンサＣ２および抵抗素子Ｒ３，Ｒ４を備えている。１．２Ｖ電源用コントローラＩＣ２１ｂは、ＦＥＴ制御部２２、エラーアンプ２３、第２の基準電圧電源ＶＥ２および可変電流源２６を備えており、コンデンサＣ２の電圧を抵抗素子Ｒ３，Ｒ４によって分圧した電圧に基づいて、第２の電源部２０ｂの出力電圧を１．２Ｖに保つように、ＭＯＳＦＥＴＱ３，Ｑ４のオンおよびオフを制御する。

誤差電流生成手段であるエラーアンプ２３は、抵抗素子Ｒ３および抵抗素子Ｒ４の接続点が反転入力端子に接続され、第２の基準電圧電源ＶＥ２が非反転入力端子に接続され、出力がＦＥＴ制御部２２に接続されている。エラーアンプ２３は、コンデンサＣ２の電圧を抵抗素子Ｒ３，Ｒ４によって分圧した電圧と、第２の基準電圧電源ＶＥ２の基準電圧との差を表す第２の誤差信号を出力する。

出力停止遅延制御手段である可変電流源２６は、抵抗素子Ｒ１１〜Ｒ１５、コンデンサＣ１１およびトランジスタＱ１１〜Ｑ１４を備えている。入力端子Ｓ２は、抵抗素子Ｒ１１を介して、トランジスタＱ１１のベースと、一端がグランドに接続されている抵抗素子１２の他端に接続されている。トランジスタＱ１１は、ＮＰＮ型のトランジスタである。トランジスタＱ１１は、エミッタがグランドに接続され、コレクタが、直列に接続されている抵抗素子Ｒ１３，１４を介して回路内の電源ＶＣに接続されている。

抵抗素子１３は、一端が回路内の電源ＶＣに接続され、他端が抵抗素子１４の一端に接続され、抵抗素子１４の他端は、トランジスタＱ１１のコレクタに接続されている。抵抗素子１３と抵抗素子１４との接続点は、一端がグランドに接続されるコンデンサＣ１１の他端、およびトランジスタＱ１２のベースに接続されている。トランジスタＱ１２は、ＰＮＰ型のトランジスタであり、エミッタが抵抗素子１５を介して回路内の電源ＶＣに接続され、コレクタがトランジスタＱ１３のコレクタおよびベースならびにトランジスタＱ１４のベースに接続されている。トランジスタＱ１３，Ｑ１４は、ＮＰＮ型のトランジスタであり、エミッタがともにグランドに接続され、ベース同士が接続され、かつトランジスタＱ１３のベースとコレクタとが接続されており、カレントミラー回路を構成している。トランジスタＱ１４のコレクタは、エラーアンプ２３の出力に接続されている。

入力端子Ｓ２に第２の出力停止信号が入力されていない場合、トランジスタＱ１１はオフであり、トランジスタＱ１２のベースに電流は供給されない。すなわち、トランジスタＱ１３，Ｑ１４は、ともにオフであり、トランジスタＱ１４は、エラーアンプ２３の出力である第２の誤差信号の電流を減らすことはない。入力端子Ｓ２に第２の出力停止信号が入力されると、トランジスタＱ１１はオンとなり、トランジスタＱ１２のベースに電流が供給され、コンデンサＣ１１の電位が、抵抗素子Ｒ１３の抵抗値とコンデンサＣ１１の容量とで決まる時定数の低下率で低下する。それに伴い、抵抗素子Ｒ１３を流れる電流が増加し、トランジスタＱ１２のベースに供給される電流が増加する。すなわち、トランジスタＱ１３を流れる電流も増加し、カレントミラー回路の電流も増加するので、エラーアンプ２３の出力である第２の誤差信号から減らされる電流Ｉｃも増加する。

充放電制御手段であるＦＥＴ制御部２２は、ＭＯＳＦＥＴＱ３，Ｑ４のゲートに接続され、入力端子Ｓ２に第２の出力停止信号が入力されていないときは、エラーアンプ２３から入力される第２の誤差信号に基づいて、コンデンサＣ２の電圧が第２の出力電圧になるように、ＭＯＳＦＥＴＱ３，Ｑ４のオンオフを制御する。ＦＥＴ制御部２２は、入力端子Ｓ２に第２の出力停止信号が入力されると、エラーアンプ２３から入力される第２の誤差信号の電流から、可変電流源２６によって電流Ｉｃ分減らされるので、減らされる電流値に応じて、出力電圧を低下するように、ＭＯＳＦＥＴＱ３によってコンデンサＣ１に充電する電流の電流値を減少させる。

このように、可変電流源２６によって、第２の出力停止信号を受けると、エラーアンプ２３によって生成された第２の誤差信号の電流から、電流値が、「０」の値から増加する電流が減らされる。そして、ＦＥＴ制御部２２によって、可変電流源２６によって、エラーアンプ２３によって生成された第２の誤差信号の電流から減らされた電流の電流値に応じて、ＭＯＳＦＥＴＱ３，Ｑ４によってコンデンサＣ２に充電する電流の電流値が減少されるので、可変の電流源を用いて、前段の電源の出力電圧が一瞬上昇することを防止することができる。さらに、エラーアンプ２３の出力が１．２Ｖ電源用コントローラＩＣ２１ｂ外部に出ている場合、外部部品の追加によって実現することができる。

図５は、本発明の実施の第４の形態である電源装置４の概略の回路構成を示す図である。電源装置４の構成要素のうち、図２に示した電源回路１の構成要素と同じ構成要素については、同じ参照符号を付して対応することを示しており、同じ作用である構成要素については、重複を避けるために説明は省略する。電源装置４は、第１の電源部１０および第２の電源部２０ｃを備えている。図５では、第１の電源部１０は省略している。

第２の電源部２０ｃは、図２に示した第２の電源部２０の１．２Ｖ電源用コントローラＩＣ２１を１．２Ｖ電源用コントローラＩＣ２１ｃに置き換えたものであり、１．２Ｖ電源用コントローラＩＣ２１ｃは、１．２Ｖ電源用コントローラＩＣ２１に、電圧検出手段２７を追加した回路である。

強制切断制御手段である電圧検出手段２７は、たとえばコンパレータなどの比較器によって構成され、コンデンサＣ２の電圧が第２の出力電圧よりも低い電源切断電圧、たとえば０．５Ｖ以下になると、強制切断信号をＦＥＴ制御部２２に出力する。ＦＥＴ制御部２２は、電圧検出手段２７から強制切断信号が入力されると、ＭＯＳＦＥＴＱ３，Ｑ４をともにオフにして、第２の電源部２０の出力を停止する。

このように、第２の電源部２０ｃでは、強制切断制御手段、たとえば電圧検出手段２７によって、第２の電源部２０ｃの出力電圧が、前記第２の出力電圧よりも低い電源切断電圧以下になると、強制切断信号が出力される。そして、ＦＥＴ制御部２２によって、電圧検出手段２７によって強制切断信号が出力されると、ＭＯＳＦＥＴＱ３，Ｑ４による充放電を停止することによって、第２の電源部２０ｃの出力を停止するので、急激な変動を抑えて、かつ、より早く第２の電源部２０ｃの出力を停止することができる。

このように、電圧検出手段２７によって、第２の電源部２０ｃの出力電圧と、前記電源切断電圧とが比較され、コンデンサＣ２によって出力される出力電圧が前記前記電源切断電圧以下であると、強制切断信号が出力されるので、出力電圧を監視することによって、急激な変動を抑えて、かつ、より早く第２の電源部２０ｃの出力を停止することができる。

図６は、本発明の実施の第５の形態である電源装置５の概略の回路構成を示す図である。電源装置５の構成要素のうち、図２に示した電源回路１の構成要素と同じ構成要素については、同じ参照符号を付して対応することを示しており、同じ作用である構成要素については、重複を避けるために説明は省略する。電源装置５は、第１の電源部１０および第２の電源部２０ｄを備えている。図６では、第１の電源部１０は省略している。

第２の電源部２０ｄは、図２に示した第２の電源部２０の１．２Ｖ電源用コントローラＩＣ２１を１．２Ｖ電源用コントローラＩＣ２１ｄに置き換え、コイルＬ２とコンデンサＣ２との間に抵抗素子Ｒ７を追加したものであり、１．２Ｖ電源用コントローラＩＣ２１ｄは、１．２Ｖ電源用コントローラＩＣ２１に、電流モニタ回路２８を追加した回路である。

第２の電流検出手段である電流モニタ回路２８は、出力端子Ｔ２から出力される電流の電流値が第２の電流値以下になると、強制切断信号をＦＥＴ制御部２２に出力する。具体的には、電流モニタ回路２８は、たとえばコンパレータなどの比較器によって構成され、第２の抵抗素子である抵抗素子Ｒ７の電圧降下の電圧値が、抵抗素子Ｒ７と前記第２の電流値との乗算値以下になると、強制切断信号をＦＥＴ制御部２２に出力する。第２の電流値は、出力端子Ｔ２から出力される出力電圧が前記電源切断電圧になったときに流れる電流の電流値である。

ＦＥＴ制御部２２は、電圧検出手段２７から第２電源停止指示信号が入力されると、ＭＯＳＦＥＴＱ３，Ｑ４をともにオフにして、第２の電源部２０の出力を停止する。抵抗素子Ｒ７および電流モニタ回路２８は、強制切断制御手段である。

このように、コイルＬ２とコンデンサＣ２との間に直列に接続される抵抗素子Ｒ７を有する抵抗素子Ｒ７および電流モニタ回路２８では、電流モニタ回路２８によって、抵抗素子Ｒ７による電圧降下の電圧値によって、コイルＬ２を流れる電流の電流値が検出され、検出された電流値が第２の電流値以下になると、強制切断信号が出力されるので、出力電流を監視することによって、急激な変動を抑えて、かつ、より早く第２の電源部２０ｄの出力を停止することができる。

図７は、本発明の実施の第６の形態である電源装置６の概略の回路構成を示す図である。図７（ａ）は、電源装置６の概略の回路構成を示し、図７（ｂ）は、Ｄｅｌａｙ回路２９の回路構成を示す。電源装置６の構成要素のうち、図２に示した電源回路１の構成要素と同じ構成要素については、同じ参照符号を付して対応することを示しており、同じ作用である構成要素については、重複を避けるために説明は省略する。電源装置６は、第１の電源部１０および第２の電源部２０ｅを備えている。図７では、第１の電源部１０は省略している。

第２の電源部２０ｅは、図２に示した第２の電源部２０の１．２Ｖ電源用コントローラＩＣ２１を１．２Ｖ電源用コントローラＩＣ２１ｅに置き換えたものであり、１．２Ｖ電源用コントローラＩＣ２１ｅは、１．２Ｖ電源用コントローラＩＣ２１に、Ｄｅｌａｙ回路２９を追加した回路である。

強制切断制御手段であるＤｅｌａｙ回路２９は、抵抗素子Ｒ２１〜Ｒ２４、トランジスタＱ２１，Ｑ２２およびコンデンサＣ２１を備えている。入力端子Ｓ２は、抵抗素子Ｒ２１を介して、トランジスタＱ２１のベースと、一端がグランドに接続されている抵抗素子２２の他端に接続されている。

トランジスタＱ２１は、ＮＰＮ型のトランジスタであり、エミッタがグランドに接続され、コレクタが、抵抗素子Ｒ２３を介して回路内の電源ＶＣに接続され、さらに、一端がグランドに接続されているコンデンサＣ１１の他端、およびトランジスタＱ２２のベースに接続されている。トランジスタＱ２２は、エミッタがグランドに接続され、コレクタが、抵抗素子Ｒ２４を介して回路内の電源ＶＣに接続され、さらに、ＦＥＴ制御部２２に入力されている。

入力端子Ｓ２に第２の出力停止信号が入力されていない場合、トランジスタＱ２１はオンであり、すなわち、コンデンサＣ２１の電位はほぼグランドレベルであり、トランジスタＱ２２のベースに電流が供給されない。換言すると、トランジスタＱ２２は、オフであり、トランジスタＱ２２から出力される強制切断信号は、ＨＩＧＨレベル、すなわち強制切断信号はオフである。

入力端子Ｓ２に第２の出力停止信号が入力されると、トランジスタＱ２１はオフとなり、コンデンサＣ２１の電位は、抵抗素子２３の抵抗値とコンデンサＣ２１の容量とで決まる時定数で徐々に増加する。入力端子Ｓ２に第２の出力停止信号が入力されてから、予め定める時間経過すると、すなわちコンデンサＣ２１の電位が前記時定数で増加して、トランジスタＱ２２のベースエミッタ間の電位以上になると、トランジスタＱ２２はオンとなり、トランジスタＱ２２から出力される強制切断信号は、ＬＯＷレベル、すなわち強制切断信号はオンとなる。ＦＥＴ制御部２２は、強制切断信号がオンになると、ＭＯＳＦＥＴＱ３，Ｑ４をオフとして、第２の電源部の出力を停止する。

このように、Ｄｅｌａｙ回路２９によって、第２の出力停止信号を受けると、前記出力停止信号を受けた時点から予め定める時間が経過したときに、強制切断信号が出力されるので、出力電圧が十分低下したタイミングまで出力停止指示信号を遅延させることによって、急激な変動を抑えて、かつ、より早く第２の電源部２０ｅの出力を停止することができる。

図５に示した電源装置４、図６に示した電源装置５および図７に示した電源装置６では、図２に示した電源装置１に、図５に示した電源検出手段２７、図６に示した電流モニタ２８および抵抗素子Ｒ７、ならびに図７に示したＤｅｌａｙ回路２９を追加したものであるが、図３に示した電源装置２、または図４に示した電源装置３に、図５に示した電源検出手段２７、図６に示した電流モニタ２８および抵抗素子Ｒ７、ならびに図７に示したＤｅｌａｙ回路２９のうちのいずれか１つを追加してもよい。

このように、図２に示した第２の基準電圧電源ＶＥ２および比較基準電圧生成回路２４、図３に示した過電流検出回路２５、抵抗素子Ｒ６およびＭＯＳＦＥＴＱ５、ならびに図４に示した可変電流源２６のうちのいずれか１つと、図５に示した電源検出手段２７、図６に示した電流モニタ２８および抵抗素子Ｒ７、ならびに図７に示したＤｅｌａｙ回路２９のうちのいずれか１つとを備えているので、より確実な制御が可能である。

さらに、電源装置１〜６は、いずれも集積回路化して形成することが可能であり、小型化およびコストダウンが可能である。

このように、電源装置１〜６が半導体集積回路によって形成されているので、回路の簡素化およびコストダウンを図ることができる。

従来の技術による電源装置９の概略の回路構成を示す図である。 本発明の実施の第１の形態である電源装置１の概略の回路構成を示す図である。 本発明の実施の第２の形態である電源装置２の概略の回路構成を示す図である。 本発明の実施の第３の形態である電源装置３の概略の回路構成を示す図である。 本発明の実施の第４の形態である電源装置４の概略の回路構成を示す図である。 本発明の実施の第５の形態である電源装置５の概略の回路構成を示す図である。 本発明の実施の第６の形態である電源装置６の概略の回路構成を示す図である。

符号の説明

１〜６，９ 電源装置
１０，９１ 第１の電源部
１１ ３．３Ｖ電源用コントローラＩＣ
１２，２２ ＦＥＴ制御回路
１３，２３ エラーアンプ
２０，２０ａ〜２０ｅ，９２ 第２の電源部
２１，２１ａ〜２１ｅ，９２０ １．２Ｖ電源用コントローラＩＣ
２４ 比較基準電圧生成回路
２５ 過電流検出回路
２６ 可変電流源
２７ 電圧検出手段
２８ 電流モニタ回路
２９ Ｄｅｌａｙ回路
３０，９３ デバイス
Ｃ１〜Ｃ５，Ｃ１１，Ｃ２１ コンデンサ
Ｄ１ ダイオード
Ｌ１，Ｌ２ コイル
Ｑ１〜Ｑ５ ＭＯＳＦＥＴ
Ｑ１１〜Ｑ１４，Ｑ２１，Ｑ２２ トランジスタ
Ｒ１〜Ｒ７，Ｒ１１〜Ｒ１５，Ｒ２１〜Ｒ２４ 抵抗素子
Ｓ１，Ｓ２ 入力端子
ＳＷ１ スイッチ
Ｔ１，Ｔ２ 出力端子
ＶＢ バッテリ電圧
ＶＣ 回路内の電源
ＶＥ１ 第１の基準電圧電源
ＶＥ２ 第２の基準電圧電源
ＶＧ 可変電圧源

Claims (5)

1. コンデンサとコイルとを有し、電源に接続され、出力電圧が第１の出力電圧になるように、前記コンデンサへの充放電を前記コイルを介して制御する第１の電源部と、
   前記第１の電源部の出力電圧を第２の出力電圧に変換して出力し、外部から出力の停止を指示する出力停止信号を受けると、出力電圧を前記第２の出力電圧から低下させた後、出力を停止する第２の電源部とを備えていることを特徴とする電源装置。
2. 前記第２の電源部は、
   第２のコンデンサと、
   第２のコイルと、
   前記第１の電源部の出力に接続され、前記第２のコンデンサへの充放電を前記第２のコイルを介して行う充放電手段と、
   前記第２の電源部の出力電圧と目標電圧との差を表す誤差信号を生成する誤差信号生成手段と、
   前記誤差信号生成手段によって生成された誤差信号に基づいて、前記充放電手段による充放電を制御する充放電制御手段と、
   前記出力停止信号を受けると、前記第２の電源部の出力電圧を、前記第２の出力電圧から低下させた後、出力を停止するように前記誤差信号生成手段および前記充放電制御手段を制御する出力停止遅延制御手段とを備えていることを特徴とする請求項１に記載の電源装置。
3. 前記出力停止遅延制御手段は、
   基準電圧を生成する基準電圧電源と、
   前記出力停止信号を受けると、前記基準電圧電源によって生成された基準電圧から低下する比較基準電圧を生成する比較基準電圧生成手段とを備え、
   前記目標電圧は、前記比較基準電圧生成手段によって生成された比較基準電圧であることを特徴とする請求項２に記載の電源装置。
4. 前記出力停止遅延制御手段は、
   前記第２のコイルと第２のコンデンサとの間に直列に接続される抵抗素子および抵抗値が可変である可変抵抗手段と、
   前記出力停止信号を受けると、前記可変抵抗手段の抵抗値を増加させる可変抵抗制御手段と、
   前記抵抗素子および前記可変抵抗手段による電圧降下の電圧値によって、前記第２のコイルを流れる電流の電流値を検出し、検出した電流値が予め定める電流値よりも大きいとき、過電流検出信号を出力する過電流検出手段とを備え、
   前記充放電制御手段は、前記過電流検出手段によって過電流検出信号が出力されると、前記充放電手段によって前記第２のコンデンサに充電する電流の電流値を減少させることを特徴とする請求項２に記載の電源装置。
5. 前記第２の電源部は、前記第２の電源部の出力電圧が、前記第２の出力電圧よりも低い電源切断電圧以下になると、強制切断信号を出力する強制切断制御手段を備え、
   前記充放電制御手段は、前記強制切断制御手段によって強制切断信号が出力されると、前記充放電手段による充放電を停止することによって、前記第２の電源部の出力を停止することを特徴とする請求項２〜４のいずれか１つに記載の電源装置。

Images