JP2012528412A - スイッチト出力段のための短絡保護 - Google Patents

Abstract

デバイスのダメージを引き起こしうる短絡条件における過度の出力電流からスイッチング出力段を保護するための、スイッチ型出力段における短絡保護が説明される。この目的を達成するための設計技術は、ドレイン電圧を実質的に等しくするための回路と組み合わせて、スケールされたトランジスタをスイッチングトランジスタと並列に置くことによって、それらスイッチングトランジスタにおける電流を測定することを含む。短絡保護のための様々な技術は、（ａ）トランジスタと演算増幅器とを組み合わせて使用すること、（ｂ）演算増幅器の代わりに単一のトランジスタを使用すること、（ｃ）過電流検出信号を生成するための回路を使用すること、（ｄ）出力電流を低減するために、ドライバに過電流検出信号を提供すること、（ｅ）出力電流をフィードバック調整するためにインバータを使用すること、（ｆ）通常動作中に電流調整器をバイパスするためにスイッチを使用すること、および（ｇ）過電流状態において、このスイッチを自動的に開くこと、を具備する。

Description

関連出願

本願は、本願の譲受人に譲渡された、２００９年５月２８日に提出された名称“SHORT-CIRCUIT PROTECTION IN SWITCHED OUTPUT STAGES”の仮出願６１／１８２０４５号に対する優先権を主張する。上記仮出願は、参照によって本明細書に明確に組み込まれる。

本開示は、一般に、電子機器に関し、特に、複数のスイッチト出力段（switched output stage)のための短絡保護に関する。

電力効率は、モバイルデバイスにおいて最も重要なことである。電力効率を最大にするために、モバイルデバイスは高効率のスイッチング回路を利用する。スイッチング回路の高効率動作は、オン状態スイッチの抵抗が低いことを要求する。しかしながら、オン状態スイッチの抵抗が低いことは、スイッチング回路の出力端子が短絡した場合に、大きな出力電流を発生しうる。大きな出力電流は、スイッチング回路にダメージをもたらしうる。したがって、回路ダメージを防ぐために、高効率スイッチング出力段回路において利用される短絡保護回路を開発する必要がある。

種々の短絡保護回路が利用されることができるが、これらの解決法は重大な欠点を有している。例えば、保護回路は、出力トランジスタに直列に追加されうる。この短絡保護回路は短絡電流を防ぐことができるが、一方で、出力を有する直列回路の追加は、電力損失（power dissipation）の増大を引き起こし、したがって、回路の全体的な効率を低下させる。

従来、デジタル出力段はスイッチングされ、一方、アナログ出力段は連続的な方式で制御される。しかしながら、アナログ出力段をスイッチングすることが有利な場合も存在する。

図１は、典型的なアナログのスイッチト出力段１００の一例を示す。スイッチト出力段１００は、ドライバ１０２と、出力端子ＯＵＴに結合する負荷回路（図示せず）を駆動するように構成された出力トランジスタＭ２ １０４およびＭ１ １０６からなる相補的な一対とを含む。負荷回路の一例は拡声器である。出力トランジスタ１０４、１０６は、例えば、バイポーラ接合トランジスタ（ＢＪＴ）または金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）でありうる。

非スイッチト出力段が、負荷回路に印加される電流または電圧を精確に確立できることが望ましい。精確なアナログ出力電流（または電圧）を確立するための知られている技術は、出力端子ＯＵＴのところの出力電流（または電圧）を測定し、測定された出力電流（または電圧）が所望の値に達するまで、フィードバックループを通じて出力段トランジスタのゲート電圧を調節することである。Ｍ１、Ｍ２（１０６、１０４）のような出力トランジスタは、著しい量の電力を損失し、負荷に運ばれる電力を低減するので、最終的に非スイッチト出力段の効率もまた低減される。

スイッチト出力構成では、トランジスタゲート電圧は精確には調節されない。むしろ、出力トランジスタゲート電圧は高電圧と低電圧の間でトグルされる。ＮＭＯＳトランジスタの場合、ゲート電圧が高いときには、トランジスタはオン状態にある。反対に、ＮＭＯＳトランジスタのゲート電圧が低いときには、トランジスタはオフ状態にある。ＰＭＯＳトランジスタの場合、ゲート電圧が高いときには、トランジスタはオフ状態にある。反対に、ＰＭＯＳトランジスタゲートが低いときには、トランジスタはオン状態にある。オン状態では、トランジスタのドレイン端子とソース端子との間の抵抗は最小化される。抵抗のこの低減によって、トランジスタ端子間の電圧が低くなる。低い抵抗および低い電圧は、トランジスタにおける電力損失の低下をもたらす。電圧と、電流と、抵抗と、電力損失との間の関係は、以下のように表すことができる。

Ｐ＝ＶＩ＝Ｉ^２Ｒ 式（１）
オフ状態では、トランジスタのドレイン端子とソース端子との間の抵抗は、最大化される。抵抗の増大は、トランジスタを流れる電流の減少をもたらす。トランジスタ電流の低減は、電力損失の低下をもたらす。トランジスタのオン状態中およびオフ状態中の低電力損失特性によって、スイッチング回路は、非常に低い電力損失と、その後の高い電力効率とを達成することができる。スイッチング回路の一例はクラスＤ回路である。

短絡から段を保護することは、出力電流を測定し、所与のしきい値が観測されたときに出力電流を低減することによって、達成されることができる。出力電流を測定可能な回路は、回路出力に直列に結合されることができる。しかしながら、直列回路構成は、そうでなければ負荷回路に運ばれたであろう追加の電力損失をもたらすことになろう。したがって、直列結合による解決法は、出力段の効率を低減することになろう。代替的に、出力電流を測定するために測定回路を並列に結合することは、同じ回路が、負荷回路に運ばれる電力の低減をもたらさず、したがって短絡条件に対して保護することができないという欠点を有する。

図２は、短絡保護を備えた典型的なスイッチト出力段２００の一例を示す。スイッチト出力段２００は、短絡保護回路２０１を介して出力トランジスタ２０４に結合されたドライバ２０３を含む。短絡保護回路２０１は、基準トランジスタＭ_１ａ ２０２を含み、該基準トランジスタＭ_１ａ ２０２のゲートは、出力トランジスタＭ_１ ２０４のゲートおよびドライバ２０３の出力に結合される。トランジスタＭ_１ａ ２０２およびＭ_１ ２０４のゲート端子は、ドライバ出力端子に結合される。トランジスタＭ_１ａ ２０２およびＭ_１ ２０４のソース端子はグラウンドに結合される。トランジスタＭ_１ａ ２０２は、出力トランジスタＭ_１ ２０４のスケールされたバージョンである。飽和領域では、トランジスタＭ_１ａ ２０２を流れる電流Ｉ_１ａは、出力トランジスタＭ_１ ２０４を流れる電流Ｉ_１のスケールされたバージョンである。電流制限回路２０５は、基準トランジスタＭ１ａ ２０２および出力トランジスタＭ１ ２０４を流れる電流を制限するために、基準トランジスタＭ１ａのドレインに結合される。

トランジスタＭ１ ２０４を流れる出力電流Ｉ_１と基準トランジスタＭ１ａ ２０２を流れる基準電流Ｉ_１ａとの間の関係は、次のように表されることができる。

デバイスが飽和領域で動作していないときには、トランジスタＭ_１ａ ２０２を流れる電流Ｉ_１ａは、トランジスタＭ_１ ２０４を流れる電流Ｉ_１に対して精確にスケールされることができない。したがって、飽和領域で動作していないときには、トランジスタ電流は、その代わりに、トランジスタのドレイン端子とソース端子の間に印加される電圧に大きく左右される。

スイッチング出力トランジスタが飽和領域で動作するようにのみ構成されているわけではない、クラスＤ段および容量チャージポンプ回路とともに利用されうるような、アナログのスイッチト出力段では、改善された短絡保護が望ましい。

図１は、典型的なアナログのスイッチト出力段の一例を示す。 図２は、短絡保護を備えた典型的なスイッチト出力段の一例を示す。 図３は、短絡保護を備えたアナログのスイッチト出力段の第１の例示的な実施形態である。 図４は、図３の演算増幅器が単一トランジスタ構成として実施される、第２の例示的な実施形態によるスイッチト出力段の例示的な一実施形態を示す。 図５は、各出力トランジスタが図４のものに類似したスイッチト出力段構成によって短絡保護される、２つの出力トランジスタを備えたスイッチト出力段のさらなる例示的な実施形態である。 図６は、図５のものに類似したスイッチト出力段の例示的な一実施形態であるが、出力電流を独立して調整するためにフィードバック構成内にインバータを備えて示されている。 図７はブースト電流機能を備えた、図６のものに類似したスイッチト出力段の例示的な一実施形態を示す。 図８は、比較器の代わりに使用される追加的なトランジスタを備えた、図７のものに類似したスイッチト出力段のさらなる例示的な実施形態である。 図９は、独立バイアスを含む、図８のものに類似したスイッチト出力段のさらなる例示的な実施形態である。 図１０は、図９のスイッチト出力段９００に対して、独立した別個の相補的なスイッチト出力段として使用するためのスイッチト出力段を示す。

単語「例示的(exemplary）」は、本明細書では「例、事例、説明として役立つこと」を意味するために使用される。「例示的」として本明細書で記載される実施形態は、必ずしもその他の諸実施形態よりも好ましい、または有利なものとして解釈されるべきではない。

添付図面に関連して以下で記述される詳細な説明は、本発明の例示的な諸実施形態の説明を目的としており、本発明が実施されることができる実施形態のみを示すことを意図したものではない。本明細書全体にわたって使用される用語「例示的」は、「例、事例、説明として役立つこと」を意味し、必ずしも他の例示的な諸実施形態よりも好ましい、または有利なものとして解釈されるべきではない。詳細な説明は、本発明の例示的な諸実施形態の完全な理解を提供することを目的とした特定の詳細を含む。本発明の例示的な諸実施形態が、これら特定の詳細なしに実施されうることが当業者には明らかであろう。いくつかの事例では、よく知られている構造およびデバイスは、本明細書に提示された例示的な諸実施形態の新規性が不明瞭になることを避けるために、ブロック図形態で図示されている。

本発明の例示的な諸実施形態は、スイッチト出力段における短絡保護を対象とする。これらの例示的な諸実施形態は、デバイスのダメージを引き起こしうる短絡条件における過度な出力電流から、スイッチト出力段を保護する。

この目的を達成するための設計技術は、ドレイン電圧を実質的に等しくするための回路と組み合わせて、スケールされたトランジスタをスイッチングトランジスタと並列に置くことによって、それらスイッチングトランジスタにおける電流を測定することを含む。短絡保護のための様々な技術は、（ａ）トランジスタと演算増幅器とを組み合わせて使用すること、（ｂ）演算増幅器の代わりに単一のトランジスタを使用すること、（ｃ）過電流検出信号を生成するための回路を使用すること、（ｄ）出力電流を低減するために、ドライバ回路に過電流検出信号を提供すること、（ｅ）出力電流を調整するためにフィードバックを使用すること、（ｆ）通常動作中に電流調整器をバイパスするためにスイッチを使用すること、および（ｇ）過電流状態において、このスイッチを自動的に開くこと、を具備する。これらの態様およびその他の態様は、図３〜図１０に関してさらに詳細に記述される。

示されるスイッチト出力段は、集積回路の一部を形成することができ、またはディスクリート回路であることができる。同様に、ダメージから保護されたデバイスは、モバイルデバイス、ラップトップ、ノートブックなどを含む無線通信デバイスのようなデバイスを含む、スイッチト出力段を用いる任意のデバイスでありうる。

図３は、短絡保護を備えたスイッチト出力トランジスタを備えるスイッチト出力段３００の第１の例示的な実施形態である。例示的な実施形態によれば、スイッチト出力トランジスタは、非飽和領域で操作されることができ、飽和領域で動作している場合と同様に保護されることができる。

スイッチト出力段３００は、ドレイン等化回路３０１に結合された電流検出トランジスタＭ１ａ ３０６と、ドライバ３０３と、出力トランジスタＭ１ ３０８を短絡保護するための電流制限回路３０５とを含む。

ドレイン等化回路３０１は、測定トランジスタＭ３ ３０４と演算増幅器Ａ１ ３０２とを具備する。ドレイン等化回路３０１は、出力トランジスタＭ１ ３０８のドレイン電圧を測定し、測定された電圧をフィードバックループを通じて電流検出トランジスタＭ１ａ ３０６のドレイン端子に印加する。このように、トランジスタ３０６、３０８の両方のドレイン電圧が、電流Ｉ１の精確なスケールされた測定量（measure）である基準電流Ｉ１ａを生み出すように、類似した電位に設定される。

図示されるように、演算増幅器Ａ１ ３０２の出力は、トランジスタＭ３ ３０４のゲート端子に結合される。トランジスタＭ３ ３０４のソース端子は、トランジスタＭ１ａ ３０６のドレイン端子に結合される。トランジスタＭ３ ３０４のドレイン端子は電流制限回路３０５に結合される。トランジスタＭ１ａ ３０６およびＭ１ ３０８のソース端子はグラウンドに結合される。

ドレイン電圧等化回路３０１は、出力トランジスタＭ１ ３０８の各端子に存在する電圧が電流検出トランジスタＭ１ａの対応する各端子に存在するような方式で結合される。このように、出力トランジスタの飽和領域で動作していないときでも、適切な短絡保護が最小の追加電力消費で提供される。

ここでは、ただ１つの出力トランジスタＭ１ ３０８と、そのそれぞれの短絡保護とを備えたスイッチ出力段が示されることに留意する。第２の演算増幅器は、ドレイン電圧を測定し、第２の出力トランジスタを保護するために必要とされ、それは、フィードバックループを通じて、第２の測定トランジスタのドレイン端子に適用されることになる。相補型トランジスタ形式で構成される第２のトランジスタの一例が、以下でさらに説明される代替の実施形態に関連して、図５および図１０に示されている。

ラベルされた同様のコンポーネント（例えばＭ１、Ｍ２、Ｍ３など）は、後の図において同様に配置され機能するコンポーネントを同じ表記で表すよう意図されていることが理解されるべきである。各事例において、異なる参照番号は複数の図にわたって類似のコンポーネントを表すために使用されうる。これは、単に参照を容易にするためになされたものであり、当業者にはよく理解されるであろう明らかな技術的相違を除き、相違が含意または示唆されるものではない。

図４は、図３の演算増幅器が単一のトランジスタ構成として実施される第２の例示的な実施形態による、スイッチト出力段４００の例示的な実施形態を示す。

ここでは、ドレイン等化回路４０１は、単一のトランジスタＭ_４ ４０８に結合されたトランジスタＭ３ ４０６で構成される様子が示され、その単一のトランジスタＭ_４ ４０８は、図３に示された演算増幅器Ａ_１ ３０２を置き換えている。一対の電流源は、供給電圧Ｖｓｕｐに結合されたトランジスタＭ_５ ４０２およびＭ_６ ４０４を使用して実施され、スイッチト出力段４００へ、特に、電流検出トランジスタ４１０へ供給される電流を調整する働きをする。

出力電流Ｉ_１が保護しきい値未満であり、電流Ｉ_１ａがトランジスタＭ_５ ４０２によって運ばれる公称電流未満である場合、ノードＯＣにおける過電流電圧は、供給電圧Ｖｓｕｐにほぼ等しい値において高くなる。出力電流Ｉ１が保護しきい値よりも大きい場合、Ｉ１ａの公称値は、トランジスタＭ_５ ４０２の公称ドレイン電流よりも大きい。これは、次には、ノードＯＣをグラウンドに近い電圧レベルにする。したがって、ノードＯＣは、通常動作条件下では、より高い電圧レベルにあり、出力段がしきい値よりも大きな電流を運ぶときには、より低い電圧レベルにある。

ノードＯＣに結合されたドライバ４０３は、ノードＯＣにおいて検出された電圧レベルを使用して出力トランジスタＭ_１ ４１２をオフに切り替え、したがって、短絡電流から出力トランジスタＭ_１ ４１２を保護する。ここでは、出力トランジスタＭ_１ ４１２だけのための短絡保護が示されることに留意する。

図５は、各出力トランジスタが図４のものに類似したスイッチト出力段構成によって短絡保護される、２つの出力トランジスタＭ１およびＭ２（５２４、５１４）を備えたスイッチト出力段５００のさらなる例示的な実施形態である。

示されたように、スイッチト出力段５００の第２の出力トランジスタＭ２ ５１４は、図４の出力トランジスタＭ１ ４１２と同じやり方で構成され、動作する、第１の出力トランジスタＭ１ ５２４と類似したやり方で保護される。

ここでは、２つのドレイン等化回路は、トランジスタＭ３、Ｍ４（５０６、５０８）およびＭ７、Ｍ８（５１６、５１８）でそれぞれ構成される、５０１および５０１ａとされている。

ドレイン等化回路５０１ａは、トランジスタＭ_２ ５１４およびＭ_２ａ ５１２のドレイン電圧を同じ電圧に設定する。Ｍ_２ ５１４およびＭ_２ａ ５１２のドレイン電圧が同じ電圧レベルに設定されることを考慮すると、トランジスタＭ_２ａ ５１２における電流は、トランジスタＭ_２ ５１４における電流の精確なスケールされた測定量（measure）である。トランジスタＭ_２ ５１４を流れる電流がしきい値より大きいときには、ノードＯＣ２における第２の過電流電圧は、高くなり、電源電圧に対応するＶｓｕｐとほぼ等しい値になる。信号ＯＣおよびＯＣ２はドライバ５９０に過電流条件を伝達し、該ドライバ５９０は出力電流を低減することによって応答する。ドライバ５９０は、トランジスタＭ_１ ５２４およびＭ_２ ５１４の駆動電圧を低減することによって出力電流を低減する。代替的に、ドライバ５９０は、出力トランジスタＭ_１ ５２４またはＭ_２ ５１４をオフ状態に切り替えることによって出力電流を低減することもできる。

図６は、図５のものに類似したスイッチト出力段６００のさらなる例示的な実施形態であるが、出力電流を独立して調整するためにフィードバック構成内にインバータを備えて示されている。

図５では、電流調整はドライバ５９０の介在により出力電流を制限することによって提供される。図６では、ドライバ出力電流は、ドライバ６９０から独立して調整される。ここでは、フィードバックが、出力電流を調整するために使用される。通常動作では、電圧Ｖ_ｄは供給電圧に近い。この電圧は、トランジスタＭ_１１ ６１２およびＭ_１２ ６１０から構成されるインバータに電力を供給する。このインバータの入力電圧が低い場合、Ｍ_１２ ６１０はオン状態にあり、Ｍ_１１の６１２はオフ状態にある。オン状態にあるとき、Ｍ_１２ ６１０はＭ_１のゲートをＶ_ｄに結合し、したがって、トランジスタＭ_１ ６１６をオン状態にセットする。トランジスタＭ_１ ６１６における電流が大きくなりすぎる場合、トランジスタＭ_１ａ ６１４における電流はトランジスタＭ_５ ６０２によって運ばれる公称電流よりも大きくなる。これは、トランジスタＭ_１ａ ６１４における電流がトランジスタＭ_５ ６０２によって運ばれる電流に等しくなるまで、Ｖ_ｄおよびトランジスタＭ_１ ６１４のゲート電圧を低減する。これは、トランジスタＭ_１ ６１６における電流を、トランジスタＭ_１ ６１６とＭ_１ａ ６１４との間のスケール係数を乗じた、トランジスタＭ_５ ６０２によって運ばれる電流に制限するだろう。

トランジスタＭ_１ ６１６が大きなゲートキャパシタンスを有する大きなトランジスタである場合、トランジスタＭ_５ ６０２は、トランジスタＭ_１ ６１６をオン状態に切り替えるために、トランジスタＭ_１ ６１６のゲートへ大量のチャージを運ばなければならない。トランジスタＭ_５ ６０２が運ぶ電流は、許容可能な時間量でトランジスタＭ_１ ６１６のゲートをチャージするのには十分ではないことがありうる。提供される電流をブーストすることが可能な回路が、このような状況において望まれうる。

図７は、ブースト電流機能が設けられた、図６のものに類似したスイッチト出力段７００の例示的な一実施形態を示す。

ここでは、トランジスタＭ_１３ ７１０およびＭ_１４ ７０４は、短絡検出器の余分な出力（extra output）Ｖ_ｄ２を提供する。トランジスタＭ_１５ ７０２は出力トランジスタＭ_１ ７２２に余分な電流（extra current）を提供する。トランジスタＭ_１５ ７０２によって提供される余分な電流は、比較器７９０を通じて出力Ｖ_ｄ２における電圧によって制御される。追加のバイアス回路は、トランジスタＭ_１ ７２２が大きなゲートキャパシタンスを有する大きなトランジスタである場合、トランジスタＭ_１ ７２２のゲートに大量のチャージを供給するように、増加した電流を提供する。

スイッチト出力段７００は、また、トランジスタＭ_１５ ７０２および比較器７９０で構成される電流ブースト制御回路を含む。Ｍ_１５ ７０２のソースはＶｓｕｐに結合され、一方、トランジスタＭ_１５ ７０２のドレイン端子は、トランジスタＭ_１２ ７１６のソースおよびトランジスタＭ_５ ７０６のドレイン端子に結合される。トランジスタＭ_１５ ７０２のゲート端子は、比較器７９０の出力端子に結合される。ノードＶｄ２は比較器７９０の入力に結合される。基準電圧（図示せず）は、また、比較器７９０の入力に結合される。

ここでは、比較器がノードＶ_ｄ２における電圧変化に反応するように、比較レベルを設定することが有利でありうることに留意する。

通常動作では、スイッチＭ_１５ ７０２は閉じられ、トランジスタＭ_１ ７２２のゲートに電流を提供するための低い抵抗の経路を実現する。電流Ｉ_１ａはトランジスタＭ_３ ７１２とＭ_１３ ７１０とに分けられる。過電流状態では、電流Ｉ_１ａはノードＶ_ｄ２における電圧を低減するのに十分に大きい。比較器７９０は、これを検出し、トランジスタＭ_１５ ７０２を開いてオフ状態にする。トランジスタＭ_１５ ７０２がオフ状態になると、トランジスタＭ_３ ７１２はノードＶ_ｄにおける電圧を制御し、それにより、上述された図６のスイッチト出力段６００と同じ方式でトランジスタＭ_１ ７２２における電流を調整する。

図７に示される比較器７９０が様々なトランジスタ構成で実施されうるということが理解されるべきである。

図８は、トランジスタＭ_１６ ８０２およびＭ_１７ ８１２が比較器７９０の代わりに使用される、図７のものに類似したスイッチト出力段８００の例示的な一実施形態を示す。

ここでは、トランジスタＭ_１６ ８０２およびＭ_１７ ８１２は、図７に示される比較器７９０の代わりとなる。トランジスタＭ_１６ ８０２のソース端子は、Ｖｓｕｐに結合され、一方、トランジスタＭ_１６ ８０２のドレイン端子は、トランジスタＭ_１７ ８１２のドレイン端子およびトランジスタＭ_１５ ８０４のゲート端子に結合される。Ｍ_１６ ８０２のゲート端子は、ノードＶ_ｄ２に結合される。トランジスタＭ_１７ ８１２のゲート端子は、バイアス基準電圧に結合される。

Ｍ１６およびＭ１７は、ノードＶ_ｄ２上に存在する電圧を検出する。ノードＶ_ｄ２に存在する電圧がしきい値電圧未満に下がるとき、トランジスタＭ_１６ ８０２のドレイン端子のところの電圧は高くなり、したがってトランジスタＭ_１５ ８０４をオフ状態にする。トランジスタＭ_１５ ８０４がオフ状態になると、トランジスタＭ_３ ８２０はノードＶｄにおける電圧を制御し、それにより、上述された図７のスイッチト出力段７００と同じ方式でトランジスタＭ_１ ８２６における電流を調整する。

ノードＶｄ２に存在する電圧がしきい値電圧を上回って上昇するとき、トランジスタＭ_１６ ８０２のドレイン端子のところの電圧は低くなり、したがって、トランジスタＭ_１５ ８０４をオン状態にする。トランジスタＭ_１５ ８０４がオン状態になると、それは、ノードＶｄにおける電圧を制御し、トランジスタＭ_１ ８２６のゲートを供給電圧へとチャージして、それを制御してオン状態にする。

図９は、独立したバイアスを含む、図８のものに類似したスイッチト出力段９００のさらなる例示的な実施形態である。

ここでは、追加的なトランジスタＭ_１ｂ ９１８が、Ｍ１３に独立してバイアスをかける働きをする供給電流を提供するために、トランジスタＭ_１３ ９２０のソースに結合される。追加的なトランジスタＭ_１ｂ ９１８をこのように利用することによって、トランジスタＭ_１３ ９２０内を流れる電流のより精確な制御が提供される。

図１０は、図９のスイッチ型出力段９００に対して、独立した別個の相補的なスイッチ型出力段として使用するためのスイッチ型出力段１０００を示す。容易に理解されうるように、スイッチ型出力段１０００内のトランジスタの配置は、出力トランジスタＭ１ ９２８に対して相補的に動作するように構成された出力トランジスタＭ２ １０１２を短絡保護するために、スイッチ型出力段９００内の類似して配置されたトランジスタと比較して、逆にされている。

当業者は、情報および信号が様々な異なる技術および技法のうち任意のものを使用して表わされうることを理解するだろう。例えば、上記説明全体を通して参照されうるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁性粒子、光場もしくは光学粒子、またはこれらの任意の組み合わせによって表現されることができる。

当業者はさらに、本明細書で開示された諸実施形態に関して説明された様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、またはそれら両方の組み合わせとして実装されうることを理解するだろう。ハードウェアおよびソフトウェアのこの交換可能性を明確に説明するために、様々な例示的なコンポーネント、ブロック、モジュール、回路、およびステップが、以上でそれらの機能の観点から一般的に記載された。そのような機能がハードウェアとして実装されるかソフトウェアとして実装されるかは、特定のアプリケーションおよびシステム全体に課せられる設計制約によって決まる。当業者は、ここに記載された機能を特定のアプリケーションごとに様々な方法で実装することができるが、このような実装の決定は、本発明の例示的な諸実施形態の範囲からの逸脱をまねくものと解釈されるべきではない。

本明細書で開示された諸実施形態に関連して説明された様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくはその他のプログラマブル論理デバイス、ディスクリートゲートもしくはトランジスタロジック、ディスクリートハードウェアコンポーネント、または本明細書で説明された機能を果たすように設計されたそれらの任意の組み合わせによって、実装または実施されることができる。汎用プロセッサは、マイクロプロセッサであることができるが、代替的に、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであることもできる。プロセッサは、また、コンピューティングデバイスの組み合わせ、例えば、ＤＳＰとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つもしくは複数のマイクロプロセッサ、またはその他任意のこのような構成として実装されることができる。

本明細書で開示された諸実施形態に関して説明された方法またはアルゴリズムの諸ステップは、ハードウェアにおいて直接実現されるか、プロセッサによって実行されるソフトウェアモジュールにおいて実現されるか、またはそれら２つの組み合わせにおいて実現されることができる。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読取専用メモリ（ＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当該技術分野において知られているその他任意の形態の記憶媒体に存在しうる。例示的な記憶媒体は、プロセッサが該記憶媒体から情報を読み取り、該記憶媒体に情報を書き込むことができるように、プロセッサに結合される。あるいは、記憶媒体は、プロセッサに一体化されることもできる。プロセッサおよび記憶媒体は、ＡＳＩＣ内に存在することができる。ＡＳＩＣは、ユーザ端末内に存在することができる。あるいは、プロセッサおよび記憶媒体は、ユーザ端末内にディスクリートコンポーネントとして存在することもできる。

１つまたは複数の例示的な実施形態では、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せにおいて実装されることができる。ソフトウェアにおいて実装される場合、これら機能は、コンピュータ読取可能媒体上に１つもしくは複数の命令もしくはコードとして格納されることができ、または、コンピュータ読取可能媒体上で１つもしくは複数の命令もしくはコードとして伝送されることができる。コンピュータ読取可能媒体は、ある場所から別の場所へのコンピュータプログラムの移動を容易にする任意の媒体を含む通信媒体およびコンピュータ記憶媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされうる利用可能な任意の媒体であることができる。制限するものではなく一例として、このようなコンピュータ読取可能媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくはその他の光ディスク記憶装置、磁気ディスク記憶装置もしくはその他の磁気記憶デバイス、または、所望のプログラムコードを命令もしくはデータ構造の形態で搬送もしくは格納するために使用されることができ、コンピュータによってアクセスされることができる、その他任意の媒体を具備することができる。さらに、任意の接続が、コンピュータ読取可能媒体と適切に呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線（ＤＳＬ）、または、赤外線、無線およびマイクロ波のような無線技術を使用して、ウェブサイト、サーバ、またはその他の遠隔ソースから伝送される場合、該同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または、赤外線、無線およびマイクロ波のような無線技術は、媒体の定義に含まれる。本明細書で使用されるディスク（ｄｉｓｋおよびｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザディスク、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイディスクを含んでおり、ここで、ｄｉｓｋは、通常、データを磁気的に再生し、一方、ｄｉｓｃは、レーザを用いてデータを光学的に再生する。上記の組み合わせもまた、コンピュータ読取可能媒体の範囲内に含まれるべきである。

開示された例示的な諸実施形態に関する以上の説明は、当業者が本発明を製造あるいは使用できるように提供される。これらの例示的な諸実施形態に対する様々な修正が、当業者には容易に明らかであり、本明細書で定義された一般的原理は、本発明の精神または範囲から逸脱することなくその他の実施形態に適用されうる。よって、本発明は本明細書に示される諸実施形態に限定されるよう意図されたものではなく、本明細書で開示された原理および新規の特徴と矛盾しない最大範囲であると認められるべきである。

Claims (29)

1. 下記を具備する、出力トランジスタのための短絡保護を有するスイッチ型出力段：
   前記出力トランジスタに並列に結合された電流検出トランジスタ；および
   前記出力トランジスタの各端子に存在する電圧が前記電流検出トランジスタの対応する各端子に存在するように、前記出力トランジスタおよび前記電流検出トランジスタに結合されたドレイン電圧等化回路。
2. さらに下記を具備する、請求項１に記載のスイッチ型出力段：
   前記電流検出トランジスタを流れる電流を調整するための回路。
3. 請求項２に記載のスイッチ型出力段、ここにおいて、前記調整するための回路は、過電流検出信号を生成する。
4. 請求項３に記載のスイッチ型出力段、ここにおいて、前記過電流検出信号は、ドライバを調節するために使用される。
5. 請求項４に記載のスイッチ型出力段、ここにおいて、前記ドライバは、前記過電流検出信号に応答して前記出力トランジスタの電流を調節する。
6. 請求項２に記載のスイッチ型出力段、ここにおいて、前記スイッチ型出力段は、少なくとも２つの出力トランジスタを含む。
7. さらに下記を具備する、請求項２に記載のスイッチ型出力段：
   前記出力トランジスタに結合されたインバータ。
8. 請求項７に記載のスイッチ型出力段、ここにおいて、前記インバータは、過電流検出信号（Ｖｄ）に応答して、前記出力トランジスタ電流を調節する。
9. さらに下記を具備する、請求項７に記載のスイッチ型出力段：
   電流をブーストする手段。
10. 請求項９に記載のスイッチ型出力段、ここにおいて、電流をブーストする前記手段は、前記スイッチ型出力段にバイアス電流を提供する手段を具備する。
11. 請求項１０に記載のスイッチ型出力段、ここにおいて、ブーストする前記手段は、比較器およびスイッチを含む。
12. 請求項１１に記載のスイッチ型出力段、ここにおいて、前記比較器は、少なくとも１つのトランジスタを具備する。
13. 請求項１０に記載のスイッチ型出力段、ここにおいて、前記バイアス電流は独立して設定される。
14. 請求項１０に記載のスイッチ型出力段、ここにおいて、前記スイッチ型出力段は、少なくとも２つの出力トランジスタを含む。
15. 請求項１に記載のスイッチ型出力段、ここにおいて、前記スイッチ型出力段は、少なくとも２つの出力トランジスタを含む。
16. さらに下記を具備する、請求項１に記載のスイッチ型出力段：
    前記出力トランジスタに結合されたインバータ。
17. 請求項１６に記載のスイッチ型出力段、ここにおいて、前記インバータは、過電流検出信号（Ｖｄ）に応答して、前記出力トランジスタ電流を調節する。
18. さらに下記を具備する、請求項１６に記載のスイッチ型出力段：
    電流をブーストする手段。
19. 請求項１８に記載のスイッチ型出力段、ここにおいて、電流をブーストする前記手段は、前記スイッチ型出力段にバイアス電流を提供する手段を具備する。
20. 請求項１９に記載のスイッチ型出力段、ここにおいて、ブーストする前記手段は、比較器およびスイッチを含む。
21. 請求項２０に記載のスイッチ型出力段、ここにおいて、前記比較器は少なくとも１つのトランジスタを具備する。
22. 請求項２１に記載のスイッチ型出力段、ここにおいて、前記バイアス電流は独立して設定される。
23. 請求項２２に記載のスイッチ型出力段、ここにおいて、前記スイッチ型出力段は少なくとも２つのトランジスタを含む。
24. 下記を具備する、出力トランジスタのための短絡保護を有するスイッチ型出力段：
    前記出力トランジスタの電流を測定する手段；
    前記出力トランジスタの端子のところの電圧を設定する手段；および
    前記出力トランジスタの電流を調整する手段。
25. さらに下記を具備する、請求項２４に記載のスイッチ型出力段：
    過電流イベントが生じているときを検出する手段；および
    過電流イベントが検出されたときに、前記出力トランジスタの電流を調節する手段。
26. さらに下記を具備する、請求項２５に記載のスイッチ型出力段：
    通常動作中は前記スイッチ型出力段にバイアス電流を提供し、過電流動作中はバイアス電流を提供しない手段。
27. 下記を具備する、出力トランジスタのための短絡保護を有するスイッチ型出力段を含むデバイス：
    前記出力トランジスタに並列に結合された電流検出トランジスタ；および
    前記出力トランジスタの各端子に存在する電圧が前記電流検出トランジスタの対応する各端子に存在するように、前記出力トランジスタおよび前記電流検出トランジスタに結合されたドレイン電圧等化回路。
28. 請求項２７に記載のデバイス、ここにおいて、前記デバイスは、無線通信デバイスである。
29. 請求項２７に記載のデバイス、ここにおいて、前記デバイスは集積回路である。

Images