TWI386668B - 減少被測試所影響的電路結構與測試方法 - Google Patents

Description

減少被測試所影響的電路結構與測試方法

本發明是有關於一種對稱電路的測試技術，且特別是有關於一種技術，可以減少由於測試所產生電晶體特性變化而影響到實質的電路特性。

一般具有對稱結構電路的運算放大器，在經過可靠度測試後，會因元件的操作電性或周圍佈局環境不同，而導致內部元件之間的個別衰減程度也會有所差異。這會造成運算放大器發生錯誤結果，例如不一致(Mismatch)的問題。

圖1繪示傳統運算放大器中的放大電路示意圖。圖1(a)是對稱電路100，圖1(b)是實際運算放大器的操作。參閱圖1(a)，對稱電路100包括四個MOS電晶體M1~M4，以對稱的方式配置。一電流源102的一端連接於電晶體M1與M2之間，而另一端連接於地電壓。電晶體M1的閘極端連接到一輸入端點VI，電晶體M2的閘極端連接到一輸出端點VO。電晶體M1與電晶體M2構成為一對電晶體。另外，電晶體M3與電晶體M4也構成為一對電晶體。然而，電晶體M1與電晶體M3是串聯構成一部分電路，而電晶體M2與電晶體M4也是串聯構成另一部分電路。除了閘極端的連接控制會略為不同外，電晶體M1與電晶體M3是實質上對稱於電晶體M2與電晶體M4。參閱圖1(b)，當外接電阻R1與R2後，就實際達到運算放大器的應用。

傳統運算放大器會因輸入訊號VI和輸出訊號VO在暫態的電性不同，而導致經過可靠性測試後，電晶體M1與M3和電晶體M2與M4的衰減程度不同，因此電晶體M1和M2會產生衰減不一致。電晶體M3和M4也同樣會產生衰減不一致。所以運算放大器經過可靠度測試後，其特性會和測試前不同。

圖2繪示輸入訊號VI與輸出訊號VO的波形圖。參閱圖2，輸入訊號VI例如是理想的方波，其上升緣與下降源的速度快，近乎階梯的垂直變化。而輸出訊號VO的上升緣與下降源會隨電晶體的特性，會有一些延遲，但是會有理想的一固定值。然而，如果電晶體在長時間相同電性的可考靠度測試後會產生衰減程度不一致，導致放大率的變化。

也就是說衰減不一致的產生，是因為運算放大器對稱性元件在可靠度測試過程中，電性或周圍佈局環境不同而造成衰減程度不同。

本發明提供減少被測試所影響的電路結構與測試方法，可以降低元件衰減不一致的問題。

本發明提出一種減少被測試所影響的電路結構，包括一第一測試端與一第二測試端。一對稱電路單元耦接於第一測試端與第二測試端之間。對稱電路單元包含多個電晶體，以對稱方式配置構成一第一部分電路與一第二部分電路。一開關控制單元依照一組控制訊號交替互換第一部分電路與第二部分電路的該些電晶體，以連接到第一測試端與第二測試端之間。

依據本發明一實施例，所述的減少被測試所影響的電路結構，其中例如對稱電路單元是一差動電路。

依據本發明一實施例，所述的減少被測試所影響的電路結構，其中例如差動電路包括：一電流源與四個電晶體。第一電晶體有一閘極端，一第一連接端與第二連接端，該閘極端藉由該開關控制單元與該第一測試端及該第二測試端其一耦接，該第二連接端連接到該電流源。第二電晶體有一閘極端，一第一連接端與第二連接端，該閘極端藉由該開關控制單元與該第一測試端及該第二測試端另其一耦接，該第二連接端連接到該電流源。第三電晶體有一閘極端、一第一連接端與一第二連接端，該第一連接端連接到一電位，該第二連接端連接到該第一電晶體的該第一連接端，該閘極端藉由該開關控制單元連接到該第一電晶體與該第二電晶體其一的該第一連接端，該第三電晶體與該第一電晶體串接構成該第一部分電路。第四電晶體有一閘極端、一第一連接端與第二連接端，該第一連接端連接到該電位，該第二連接端連接到該第二電晶體的該第一連接端，該閘極端藉由該開關控制單元連接到該第一電晶體與該第二電晶體的另其一的該第一連接端，該第四電晶體與該第二電晶體串接構成該第二部分電路。該第一電晶體與該第二電晶體的二個該第一連接端藉由該開關控制單元與該第二測試端耦接。

依據本發明一實施例，所述的減少被測試所影響的電路結構，其中例如該第三電晶體與該第四電晶體的二個該閘極端互相連接。

依據本發明一實施例，所述的減少被測試所影響的電路結構，其中例如該開關控制單元包括四個開關。第一開關連接於該第一電晶體的該閘極端，切換連接到該第一測試端與該第二測試端其一。第二開關連接於該第二電晶體的該閘極端，切換連接到該第一測試端與該第二測試端另其一。第三開關連接於該第三電晶體及該第四電晶體的該閘極端與該第三電晶體及該第四電晶體的該第一連接端。第四開關將該第一電晶體與該第二電晶體的二個該第一連接端耦接到該第二測試端。

依據本發明一實施例，所述的減少被測試所影響的電路結構，其中例如是一運算放大器電路，更包括一第一電阻器，連接於一接地電壓與一內部輸入端。一第二電阻器連接於該內部入端與該第二測試端之間。

依據本發明一實施例，所述的減少被測試所影響的電路結構，其中例如運算放大器電路的對稱電路單元包括：一電流源與四個電晶體。第一電晶體有一閘極端，一第一連接端與第二連接端，該閘極端藉由該開關控制單元與該第一測試端及該內部輸入端其一耦接，該第二連接端連接到該電流源。第二電晶體有一閘極端，一第一連接端與第二連接端，該閘極端藉由該開關控制單元與該第一測試端及該內部輸入端另其一耦接，該第二連接端連接到該電流源。第三電晶體，有一閘極端，一第一連接端與一第二連接端，該第一連接端連接到一電位，該第二連接端連接到該第一電晶體的該第一連接端，該閘極端藉由該開關控制單元連接到該第一電晶體與該第二電晶體其一的該第一連接端，該第三電晶體與該第一電晶體串接構成該第一部分電路。第四電晶體有一閘極端，一第一連接端與第二連接端，該第一連接端連接到該電位，該第二連接端連接到該第二電晶體的該第一連接端，該閘極端藉由該開關控制單元連接到該第一電晶體與該第二電晶體的另其一的該第一連接端，該第四電晶體與該第二電晶體串接構成該第二部分電路。第一電晶體與該第二電晶體的二個該第一連接端藉由該開關控制單元與該第二測試端耦接。

依據本發明一實施例，所述的減少被測試所影響的電路結構，其中例如該第三電晶體與該第四電晶體的二個該閘極端互相連接。

依據本發明一實施例，所述的減少被測試所影響的電路結構，其中例如開關控制單元包括四個開關。第一開關連接於該第一電晶體的該閘極端，切換連接到該第一測試端與該內部輸入端其一。第二開關連接於該第二電晶體的該閘極端，切換連接到該第一測試端與該內部輸入端另其一。第三開關連接於該第三電晶體及該第四電晶體的該閘極端與該第三電晶體及該第四電晶體的該第一連接端。第四開關，將該第一電晶體與該第二電晶體的二個該第一連接端耦接到該第二測試端。

本發明提出一種對稱元件電路結構的測試方法，其中電路結構包括實質上對稱配置的多對電晶體，由一第一測試端與一第二測試端對該電路結構進行可靠度測試。測試方法包括：切換該多對電晶體在一第一型連接狀態。在第一型連接狀態下進行總共為一第一時間區間的一第一測試操作。切換所述多對電晶體在一第二型連接狀態，其中該第一連接狀態與該第二連接狀態之間是將每一對的二個電晶體互相切換。在第二型連接狀態下進行總共為一第二時間區間，其中該第一時間區間實質上相等於第二時間區間。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

本發明提出一概念，使對稱性元件在可考靠度測試過程中，能夠有相同的電性和佈局環境。以下舉一些實施例來描述本發明，但是本發明不僅限於所舉的一些實施例，且所舉實施例之間也可以相互結合，達到另一些變化實施例。

圖3繪示依據本發明一實施例，可切換於二種型態之間的對稱電路示意圖。參閱圖3(a)，以運算放大器的對稱電路為例，其與圖1的電路相似。為了方便描述，圖3(a)稱為A型電路。由於圖3(a)的對稱電路單元100的電晶體的配置是對稱，僅是在連接上依照實際有一些不完對稱，但實質上仍維持對稱。因此，對稱電路單元100的電晶體M1~M4藉由連接的切換機制，可以將對稱的電晶體互換。圖3(b)的電路稱為B型電路。B型電路與A型電路於實施例而言，基於對稱的關係，電晶體M1與電晶體M2互換，且電晶體M3與電晶體M4互換。

由於A型電路中的電晶體M1與電晶體M2在可靠度測試時的操作電壓與B型電路中的電晶體M1與電晶體M2在相同可靠度測試時的操作電壓互換，因此，若是整個可靠度測試過程中，切換在A型電路進行測試的總共時間近似於切換在B型電路進行測試的總共時間，則電晶體M1與電晶體M2的衰減率約為相等。同樣的情形與理由也適用於電晶體M3與電晶體M4之間。

圖4繪示依據本發明一實施例，依照圖3的電路切換，可靠度測試的時間分配示意圖。參閱圖4，在時間軸上，從開始到結束的一段總測試時間中可以區分成N個區段。在些N個區段中，例如A型電路與B型電路交替切換進行測試，而每一區段的大小無須相同，但是A型電路所測試的總共時間要實質上相等於B型電路所測試的總共時間。如此，對於四個電晶體M1~M4所構成的兩對電晶體，每一對電晶體的二個電晶體的衰減特性約相同，因此仍可維持對稱電路的特性，減少衰減不一致的問題。

於本發明的電路設計，例如可以藉由一開關切換單元做A型電路與B電路的切換，開關切換單元主要是要將電 晶體互換。其基於對稱電路的關係，開關切換單元可以無需複雜的連接關係即可達成。以下更舉一些實施例描述開關切換單元的設置。

圖5繪示依據本發明一實施例，差動電路配合開關的電路示意圖。參閱圖5，依照圖3的電路為基礎，藉由開關控制單元進行切換。開關控制單元例如可以包括三組開關單元200，202，204，每一組開關單元對應控制訊號PA、PB可以有多個切換狀態。換句話說，四個電晶體M1~M4藉由開關單元做切換可以達到相互切換的相同電路，其中例如電晶體M1與M2分別有二個開關單元做切換，而電晶體M3與M4的連接關係是交叉連接，因此另一組開關單元200做互換。開關控制單元例如可以是MOS元件，由兩個控制訊號PA、PB做切換。當控制訊號PA使受控制的開關導通時，控制訊號PB使受控制的開關為不導通。反之，當控制訊號PA使受控制的開關不導通時，控制訊號PB使受控制的開關為導通。

開關單元200是對應電晶體M3與M4做切換。由於電晶體M3與M4的閘極端僅連接到電晶體M1與M2其一，因此開關單元200設置與對應電晶體M3與M4的開關單元202、204略有不同，但是目的仍是切換的作用。控制訊號PA與控制訊號PB使電晶體M3與M4互換。相似的情形，電晶體M2的閘極端也連接到開關單元202，其會改變連接到輸入端VI與輸出端VO其一。電晶體M1的閘極端也連接到開關單元204，其會改變連接到輸入端VI與輸出端VO的另其一。如此藉由開關控制單元就可以達到A型電路與B電路的切換。

可以了解的是，圖5的對稱電路是以差動電路為例，但是實際上，本發明的技術特徵也可以應用到其他的對稱電路，不僅限於4個電晶體的設計。另外，開關的設計也不限於所舉的方式。

更，就運算放大器的應用而言，圖6繪示依據本發明一實施例，運算放大器電路配合開關的電路示意圖。參閱圖6，圖6的電路是以運算放大器電路為例，因此需要與外部的電阻器R1與R2連接。運算放大器電路除了輸入端VI外，還也一個內部輸入端VX，以連接電阻器R1與R2，達到放大的功效。因此，電晶體M1與M2的閘極端是藉由開關單元202、204連接到輸入端VI與內部輸入端VX的其一。如前述，開關單元200針對電晶體M3與M4做切換。如此，運算放大器在控制訊號PA致能而控制訊號PB禁能時，是以A型電路進行測試。另外當控制訊號PA禁能而控制訊號PB致能時，運算放大器是以B型電路進行測試。

上述的開關控制方式僅是一個實施例，然而基於切換的電晶體的需要，開關控制方式可以有其他的控制與連接方式。

至於在實際操作時，也可以依照操作的時間做切換以減少衰減不一致的現象。

本發明提出的裝置與概念可應用於任何對稱性元件。

本發明提出的開關切換元件，可選擇性決定需考量可靠度測試所造成衰減不一致的部分。本發明所轉換的週期，只要長時間週期一和週期二的時間相同或相近，即可達到降低可靠度測試所造成的衰減不一致的問題。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

M1~M4．．．電晶體

100．．．對稱電路單元

102、206．．．電流源

200、202、204．．．開關單元

圖1繪示傳統運算放大器中的放大電路示意圖。

圖2繪示輸入訊號VI與輸出訊號VO的波形圖。

圖3繪示依據本發明一實施例，可切換於二種型態之間的對稱電路示意圖。

圖4繪示依據本發明一實施例，依照圖3的電路切換，可靠度測試的時間分配示意圖。

圖5繪示依據本發明一實施例，差動電路配合開關的電路示意圖。

圖6繪示依據本發明一實施例，運算放大器電路配合開關的電路示意圖。

M1~M4．．．電晶體

200、202、204．．．開關單元

206．．．電流源

Claims (16)

1. 一種減少被測試所影響的電路結構，包括：一第一測試端與一第二測試端；一對稱電路單元，耦接於該第一測試端與該第二測試端之間，該對稱電路單元包含多個電晶體，以實質上對稱方式配置構成一第一部分電路與一第二部分電路；一開關控制單元，依照一組控制訊號交替互換該第一部分電路與該第二部分電路的該些電晶體，以連接到該第一測試端與該第二測試端之間；一第一電阻器，連接於一接地電壓與一內部輸入端；以及一第二電阻器，連接於該內部輸入端與該第二測試端之間，該對稱電路單元、該開關控制單元、該第一電阻器、及該第二電阻器所構成一運算放大器電路。
2. 如申請專利範圍第1項所述之減少被測試所影響的電路結構，其中該對稱電路單元是一差動電路。
3. 如申請專利範圍第2項所述之減少被測試所影響的電路結構，其中該差動電路包括：一電流源；一第一電晶體，有一閘極端，一第一連接端與第二連接端，該閘極端藉由該開關控制單元與該第一測試端及該第二測試端其一耦接，該第二連接端連接到該電流源；一第二電晶體，有一閘極端，一第一連接端與第二連 接端，該閘極端藉由該開關控制單元與該第一測試端及該第二測試端另其一耦接，該第二連接端連接到該電流源；一第三電晶體，有一閘極端、一第一連接端與一第二連接端，該第一連接端連接到一電位，該第二連接端連接到該第一電晶體的該第一連接端，該閘極端藉由該開關控制單元連接到該第一電晶體與該第二電晶體其一的該第一連接端，該第三電晶體與該第一電晶體串接構成該第一部分電路；以及一第四電晶體，有一閘極端、一第一連接端與第二連接端，該第一連接端連接到該電位，該第二連接端連接到該第二電晶體的該第一連接端，該閘極端藉由該開關控制單元連接到該第一電晶體與該第二電晶體的另其一的該第一連接端，該第四電晶體與該第二電晶體串接構成該第二部分電路，其中該第一電晶體與該第二電晶體的二個該第一連接端藉由該開關控制單元與該第二測試端耦接。
4. 如申請專利範圍第3項所述之減少被測試所影響的電路結構，其中該第三電晶體與該第四電晶體的二個該閘極端互相連接。
5. 如申請專利範圍第3項所述之減少被測試所影響的電路結構，其中該開關控制單元包括：一第一開關，連接於該第一電晶體的該閘極端，切換連接到該第一測試端與該第二測試端其一；一第二開關，連接於該第二電晶體的該閘極端，切換 連接到該第一測試端與該第二測試端另其一；一第三開關，連接於該第三電晶體及該第四電晶體的該閘極端與該第三電晶體及該第四電晶體的該第一連接端；以及一第四開關，將該第一電晶體與該第二電晶體的二個該第一連接端耦接到該第二測試端。
6. 如申請專利範圍第3項所述之減少被測試所影響的電路結構，其中該第一電晶體與該第二電晶體是相同導電型電晶體，其中該第三電晶體與該第四電晶體是相同導電型電晶體，但是不同於該第一電晶體與該第二電晶體。
7. 如申請專利範圍第1項所述之減少被測試所影響的電路結構，其中該對稱電路單元包括：一電流源；一第一電晶體，有一閘極端，一第一連接端與第二連接端，該閘極端藉由該開關控制單元與該第一測試端及該內部輸入端其一耦接，該第二連接端連接到該電流源；一第二電晶體，有一閘極端，一第一連接端與第二連接端，該閘極端藉由該開關控制單元與該第一測試端及該內部輸入端另其一耦接，該第二連接端連接到該電流源；一第三電晶體，有一閘極端，一第一連接端與一第二連接端，該第一連接端連接到一電位，該第二連接端連接到該第一電晶體的該第一連接端，該閘極端藉由該開關控制單元連接到該第一電晶體與該第二電晶體其一的該第一連接端，該第三電晶體與該第一電晶體串接構成該第一部分電路；以及 一第四電晶體，有一閘極端，一第一連接端與第二連接端，該第一連接端連接到該電位，該第二連接端連接到該第二電晶體的該第一連接端，該閘極端藉由該開關控制單元連接到該第一電晶體與該第二電晶體的另其一的該第一連接端，該第四電晶體與該第二電晶體串接構成該第二部分電路，其中該第一電晶體與該第二電晶體的二個該第一連接端藉由該開關控制單元與該第二測試端耦接。
8. 如申請專利範圍第7項所述之減少被測試所影響的電路結構，其中該第三電晶體與該第四電晶體的二個該閘極端互相連接。
9. 如申請專利範圍第7項所述之減少被測試所影響的電路結構，其中該開關控制單元包括：一第一開關，連接於該第一電晶體的該閘極端，切換連接到該第一測試端與該內部輸入端其一；一第二開關，連接於該第二電晶體的該閘極端，切換連接到該第一測試端與該內部輸入端另其一；一第三開關，連接於該第三電晶體及該第四電晶體的該閘極端與該第三電晶體及該第四電晶體的該第一連接端；以及一第四開關，將該第一電晶體與該第二電晶體的二個該第一連接端耦接到該第二測試端。
10. 如申請專利範圍第7項所述之減少被測試所影響的電路結構，其中該第一電晶體與該第二電晶體是相同導電型電晶體，其中該第三電晶體與該第四電晶體是相同導 電型電晶體，但是不同於該第一電晶體與該第二電晶體。
11. 一種對稱元件電路結構的測試方法，其中該電路結構包括實質上對稱配置的多對電晶體，由一第一測試端與一第二測試端對該電路結構進行可靠度測試，該測試方法包括：切換該多對電晶體在一第一型連接狀態；在第一型連接狀態下進行總共為一第一時間區間的一第一測試操作；切換所述多對電晶體在一第二型連接狀態，其中該第一連接狀態與該第二連接狀態之間是將每一對的二個電晶體互相切換；以及在第二型連接狀態下進行總共為一第二時間區間，其中該第一時間區間實質上相等於第二時間區間。
12. 如申請專利範圍第11項所述之對稱元件電路結構的測試方法，其中該電路結構是一差動電路。
13. 如申請專利範圍第11項所述之對稱元件電路結構的測試方法，其中該電路結構是一運算放大器電路。
14. 如申請專利範圍第11項所述之對稱元件電路結構的測試方法，該第一時間區間分為多個區段。
15. 如申請專利範圍第11項所述之對稱元件電路結構的測試方法，該第二時間區間分為多個區段。
16. 如申請專利範圍第11項所述之對稱元件電路結構的測試方法，該第一時間區間分為多個區段，該第二時間區間分為多個區段，而該第一時間區間與該第二時間區間混合進行測試。