JPS6372209A - 演算増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、アナログ回路技術さらには演算増幅器に適
用して特に有効な技術に関し、例えば利得可変型演算増
幅器に利用して有効な技術に関する。

［従来の技術］ 利得可変型演算増幅器として、例えば第２図に示すよう
な回路が提案されている（１９７７年発行ＰＡＵＬ　Ｒ
，ＧＲＡＹ著「アナログ集積回路の解析と設計“ＡＮＡ
ＬＹＳＩＳ　’ＡＮＤ　ＤＥＳＩＧＮ　ＯＦ　ＡＮＡＬ
ＯＧＩＮＴＥＧＲＡＴＥＤ　ＣＩＲＣＵＩＴＳ”」第５
９８頁参照）。

すなわち、差動入力トランジスタＱ工、Ｑ２と並列にト
ランジスタＱ□、Ｑ４を接続してベース電圧Ｖａでバイ
アスしておいて、その共通エミッタ端子に定電流源ＣＣ
２を接続する。そして、この定電流源ＣＧ、と差動増幅
段の定電流源ＣＣ１には、共通の定電流源ＣＣ，を接続
し、定電流源ＣＣ２に流す電流工、を変化させることに
よって、差動増幅段に流されるバイアス電流を変化させ
て利得を変化させるというものである。

上記利得可変型演算増幅器は、出力バイアス点（電圧レ
ベル）を変化させずに利得を変化させることができると
いう利点がある。

［発明が解決しようとする問題点］ しかしながら、バイパス用の定電流源を用いた第２図に
示す利得可変型演算増幅器にあっては、電流と利得が比
例関係にある性質を利用するものであるが、その比例関
係の直線性を示す範囲が狭く、また、特定の利得に設定
してやるのが難しいという問題点がある。

この発明の目的は、広い範囲に亘って直線性を示す利得
可変型演算増幅器を構成できるようにすることにある。

この発明の他の目的は、任意の利得特性を示す利得可変
型演算増幅器を構成できるようにすることにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、差動入力トランジスタのコレクタ側に接続さ
れる負荷抵抗を、各々同じ抵抗値を持つ複数対の抵抗に
よって構成すると共に、各対の抵抗の接続端子間にはス
イッチを設け、このスイッチのオン、オフ状態に応じて
実質的な負荷の大きさを変化させるようにするものであ
る。

［作用］ 上記した手段によれば、各抵抗の大きさを等しく設定し
ておいて、オン状態にさせるスイッチを変えると差動入
力トランジスタの負荷が等段階的に変化して、利得が段
階的ではあるが広い範囲に亘って直線的に変化するよう
になる。また、各対の抵抗の抵抗値を適当な抵抗比にな
るように設定してやることにより任意の利得特性を示す
ようにさせることができる。

［実施例］ 第１図には、本発明に係る利得可変型演算増幅器の一実
施例が示されている。

ベースを信号入力端子とする一対のＮＰＮ型トランジス
タＱ１及びＱ、は、各々のエミッタ端子が共通に接続さ
れ、その共通エミッタ端子に定電流源ＣＣ０が接続され
、定電施工。が流出される。

この実施例では、上記差動入力トランジスタＱ４．Ｑ２
のコレクタ端子と正側電流電圧端子Ｖ　ｃ　ｃとの間に
、複数個の負荷抵抗Ｒｃｌ、　Ｒｃａｔ・・・・Ｒａｎ
がそれぞれ直列に接続されている。そして、一方のコレ
クタ負荷を形成する抵抗ＲｃｉとＲｃｌ　＋１の接続点
Ｎ１１と、対応する他方のコレクタ負荷を形成する抵抗
ＲｃｉとＲｃｉや、との接続点Ｎ２ｉとの間には、スイ
ッチＳ　ｌ　　（１＝、、　ｍｅ・・・・ｎ−１）がそ
れぞれ接続されている。スイッチＳｉは例えばＭＯＳＦ
ＥＴ　（絶縁ゲート型電界効果トランジスタ）により構
成される。

また、上記の場合、少なくとも各対をなす抵抗はそれぞ
れの抵抗値が同じ大きさにされる。

次に、上記演算増幅器の動作について説明する。

スイッチＳｉ〜Ｓ　ｎ−１がすべて開放状態の場合トラ
ンジスタＱ１及びＱ２の負荷抵抗はともにＲｃｍ＋Ｒｃ
、＋・・・・＋Ｒｃｎであり、出力端子ＯＵＴのバイア
ス電位Ｖ　ｏ　ｕ　ｔは Ｖ　ｏ　ｕ　ｔ　＝Ｖｃ　ｃ−（Ｒｃ１＋Ｒｃ２＋”＋
Ｒｃ　ｎ）・１．／　２であり、電圧利得ＧＡは、 Ｇｈ＝ｑ／２ｋＴ１．（Ｒｃ、＋Ｒｃ、＋”＋Ｒｃｎ）
で表される。ここで、ｑは電気素量、にはボルツマン定
数、Ｔは絶対温度である。

次にスイッチＳ□〜Ｓ　ｎ−ｔのうちＳｌだけを閉じる
と、バイアス電位Ｖ　ｏ　ｕ　ｔは変化せず、電圧利得
ＯＡは ＧＡ＝ｑ／２ｋＴＩ、（Ｒｃ２＋Ｒｃ、＋”＋Ｒｃｎ）
となり、電圧利得はスイッチ８１〜Ｓ　ｎ−ｚがオフの
ときに比べて低下する。以下、順番にスイッチＳ、、Ｓ
、・・・・を閉じていくと電圧利得は低下して行き、最
後にスイッチＳｎ−□を閉じるとその時の電圧利得ＧＡ
は、 Ｇ　Ａ　＝　ｑ　／　２　ｋ　Ｔ　Ｉ　ａ　Ｒｃ　ｎと
なる。この場合においてもバイアス電位Ｖｏｕｔは変化
しない、すなわち、負荷抵抗値を変化させてもバイアス
電位が変化せず電圧利得のみが変化する。また、その際
の電圧利得変化はコレクタ負荷抵抗値の変化にのみ依存
するため、Ｒｅ工。

Ｒｅ、、・・・・Ｒｃ　ｎをすべて等しくすれば電圧利
得は段階的ではあるが直線的に変化する。しかも。

Ｒｃｌ、　Ｒｃ、、・・・・Ｒｃｎを適当な比率に設定
してやることにより、任意の電圧利得特性を得ることも
可能である。

なお、上記実施例における抵抗端子間短絡用のスイッチ
８１〜Ｓ　ｎ−ｘをオン・オフ制御するための信号は、
外部から供給される制御信号もしくは外部端子をグラン
ドもしく　Ｖ　ｃ　ｃに固定することにより設定された
電位を、デコーダに入れて形成するようにすればよい。

上記の場合、あるスイッチＳｉをオンさせるときは、そ
れよりもＶ　ｃ　ｃ端側に近い抵抗間のスイッチ８１〜
Ｓ　ｉ　−ｔはオンさせてもオフのままでもいずれの状
態であってもよい。

また、上記実施例では、各段の抵抗端子間を短絡する手
段として、スイッチを用いているが、それに限定されず
、複数の利得の中から所望の利得を選択し、その利得に
固定して使用できるようにするオペアンプを構成する場
合には、スイッチ８１〜Ｓ　ｉ−Ｌの代わりにヒユーズ
のようなトリミング可能な素子を用いることも可能であ
る。

以上説明したごとく、上記実施例は、差動入力トランジ
スタのコレクタ側に接続される負荷抵抗を、各々同じ抵
抗値を持つ複数対の抵抗によって構成すると共に、各対
の抵抗の接続端子間にはスイッチを設け、このスイッチ
のオン、オフ状態に応じて実質的な負荷の大きさを変化
させるようにしたので、各抵抗の大きさを等しく設定し
ておいてオン状態にさせるスイッチを変えると差動入力
トランジスタの負荷が等段階的に変化されるという作用
により、利得が段階的ではあるが広い範囲に亘って直線
的に変化するような利得特性を有するオペアンプが得ら
れるという効果がある。

また、差動入力トランジスタのコレクタ側に接続される
負荷抵抗を、各々同じ抵抗値を持つ複数対の抵抗によっ
て構成すると共に、各対の抵抗の接続端子間にはスイッ
チを設け、このスイッチのオン、オフ状態に応じて実質
的な負荷の大きさが変化されるようにしたので、各対の
抵抗の抵抗値を適当な抵抗比になるように設定してやる
ことにより任意の利得特性を示すオペアンプを得ること
ができるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが１本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
差動入力トランジスタＱ、、　Ｑ、のコレクタ側の抵抗
を複数個設け、各抵抗の端子間を短絡されて利得を変化
させているが、トランジスタＱ□、Ｑ２のエミッタ側に
複数個の負荷抵抗と短絡用のスイッチを設けて利得を変
化させるようにすることも可能である。ただし、スイッ
チを含めた回路を集積回路化する場合にはスイッチのオ
ン抵抗を無視することができない。

しかも、エミッタ側に負荷抵抗を設はエミッタ抵抗を変
化させるようにした場合はコレクタ側に負荷抵抗を設け
る場合に比べて抵抗値が小さくなる。

そのため、エミッタ側にスイッチを設けて利得を調整し
ようとした場合には、コレクタ側にスイッチを設けて利
得を調整しようとした場合に比べてスイッチのオン抵抗
の影響が大きくなる。従って、第１図の実施例のように
コレクタ側の負荷抵抗を調節するようにした方が望まし
い。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポーラ型演算増
幅器に適用したものについて説明したが、この発明はそ
れに限定されず、差動入力トランジスタがＭＯＳＦＥＴ
により構成されたＭＯＳ型の演算増幅器にも利用するこ
とができる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、広い範囲に亘って直線的な利得特性を示す利
得可変型演算増幅器を得ることができる。

【図面の簡単な説明】

第１図は本発明に係る利得可変型演算増幅器の一実施例
を示す回路図、 第２図は、従来の利得可変型演算増幅器の構成例を示す
回路図である。 Ｑ工、Ｑｔ・・・・差動入力トランジスタ、Ｒｃ、〜Ｒ
ａｎ・・・・コレクタ負荷抵抗、８１〜５ｎ−１・・・
・短絡手段（スイッチ）、ＣＣ，〜ｃｃ３・・・・定電
流源。 第　　１　　図 ｃｃ 第　　　２　　図 ＶξＥ

Claims (1)

1. 【特許請求の範囲】 １、一対の差動入力トランジスタとその負荷抵抗とから
   構成された演算増幅器において、上記負荷抵抗をそれぞ
   れ複数個に分割し、かつそれらを各々直列に接続すると
   共に、対応する抵抗の端子間には短絡手段を設けてなる
   ことを特徴とする演算増幅器。 ２、上記短絡手段は電圧制御型スイッチであることを特
   徴とする特許請求の範囲第１項記載の演算増幅器。 ３、上記差動入力トランジスタはバイポーラトランジス
   タであって、上記複数個の負荷抵抗はそのコレクタ端子
   側に接続された負荷抵抗であることを特徴とする特許請
   求の範囲第１項もしくは第２項記載の演算増幅器。