JP2005117469A - 電流切り替え回路、増幅器、携帯端末 - Google Patents

電流切り替え回路、増幅器、携帯端末 Download PDF

Info

Publication number
JP2005117469A
JP2005117469A JP2003350836A JP2003350836A JP2005117469A JP 2005117469 A JP2005117469 A JP 2005117469A JP 2003350836 A JP2003350836 A JP 2003350836A JP 2003350836 A JP2003350836 A JP 2003350836A JP 2005117469 A JP2005117469 A JP 2005117469A
Authority
JP
Japan
Prior art keywords
differential pair
current
current switching
terminal
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003350836A
Other languages
English (en)
Inventor
Hiroshi Kawamura
博史 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003350836A priority Critical patent/JP2005117469A/ja
Priority to EP20040024094 priority patent/EP1524769B1/en
Priority to DE200460015388 priority patent/DE602004015388D1/de
Priority to CNB2004101047285A priority patent/CN100456198C/zh
Publication of JP2005117469A publication Critical patent/JP2005117469A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086Emitter coupled logic
    • H03K19/0866Stacked emitter coupled logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

【課題】 複数の電流経路をアナログ的に切り替える回路にて、制御特性の設計および制御部の設計を容易にでき、低い電源電圧でも動作できる電流切り替え回路、それを用いた増幅器、それを有する携帯端末を提供する。
【解決手段】 差動対D1〜D3を多段に積み重ね、差動対D1〜D3の片側をそれぞれ参照電圧生成回路RVCの参照電圧V1〜V3に接続し、もう一方を制御電圧生成回路CVCに接続して電流切り替え回路を構成する。このような回路構成とすることにより、切り替え電圧の設定を参照電圧生成回路RVCにて一意的に決定することができ、定電圧にも設定できる。また、制御電圧生成回路CVCは電流を流しだす、あるいは電流を吸い込むだけのユニポーラ動作のみで制御できるようになる。
【選択図】 図1

Description

本発明は、アナログ信号により複数の回路ブロックを連続的に切り替える特性を利用する、利得可変増幅器や可変減衰器、電源などに用いられる電流切り替え回路、それを用いた増幅器、それを有する携帯端末に関するものである。
アナログ信号により、複数の回路ブロックを切り替えなければならない場合が多数存在する。たとえば、利得の異なる複数のアンプをアナログ信号により連続的に切り替えて、利得可変増幅器を構成したり、減衰量の異なる複数の減衰器をアナログ信号により連続的に切り替えて電子ボリュームを構成したりするなど、多くの分野でアナログ信号による連続的な切り替え方式が有用となっている。上記分野としては、携帯電話やノート型パソコンやPDAなどの携帯端末が挙げられる。
そのような切り替え方式のひとつとして、非特許文献1には、バイポーラトランジスタと電流源を組み合わせてアンプを切り替える回路が提案されている。非特許文献1に記載の回路図を図11に示す。
この回路形式では、Vctrl1およびVctrl2で示される制御電圧生成回路の2つの制御電圧値を変えることにより、I1、I2、I3、I4で示される端子に流れ込む電流値を変化させることができる。たとえばVctrl2の電圧値を1.5Vと固定し、Vctrl1の電圧値を0.5Vから2.5Vへ変化させると、図12に示すようにそれぞれのトランジスタのベース電圧値が変化する。
このベース電圧値の変化により、I1、I2、I3、I4で示される端子に流れ込む電流値が図13に示すように連続的に変化する。また、すべてのトランジスタの電流値の総和はトランジスタのエミッタに接続されている電流源の電流値により決定されるため、常に一定の値となる。
"A Low-Noise Wideband Variable-Gain Amplifier Using an Interpolated Ladder Attenuator", ISSCC Digest of Technical Papers, pp.280-281, Feb. 1991
図11に示される回路の場合、制御電圧生成回路Vctrl1は制御電圧が1.83V未満では、最大500μA程度の電流が切り替え回路より制御電圧生成回路に流れ込み、1.83V以上では、最大250μA程度の電流が制御電圧生成回路から電流切り替え回路に流れ込んでいる。
また、制御電圧生成回路Vctrl2は制御電圧生成回路Vctrl1の制御電圧が0.75V未満では、最大100μA程度の電流が制御電圧生成回路から電流切り替え回路に流れ込んでいるが、制御電圧生成回路Vctrl1の制御電圧が0.75V以上では、最大650μA程度の電流が電流切り替え回路から制御電圧生成回路Vctrl2に流れ込んでいる。このように制御電圧生成回路は制御電圧により電流を流しだしたり、電流を吸い込んだりの両方ができるバイポーラ動作を行わなければならない。
また、本シミュレーションで用いたトランジスタは、ベース電圧差が200mV程度なければ完全に電流を切り替えることができないが、図12からもわかるように、ベースの電圧差を確保することが難しい。そのため、切り替え回路数を増やすことが困難であり、例えば切り替え回路数を8経路に増やすとその切り替え特性は図14に示されるように、制御電圧の中央付近に電流切り替え制御電圧が密集し、均一な切り替え特性を得ることが難しい。
さらに、検討の結果、従来回路では制御電圧生成部にバイポーラ動作が必要なだけでなく、以下のような問題があることも判明した。
従来回路においては、エミッタに接続されている電流源の電流値、ベースに接続されている電流源のそれぞれの電流値、ベース間に接続されているそれぞれの抵抗値など、制御電圧に対して切り替え特性を決定する多数のパラメータがあり、制御電圧に対する切り替え特性の設計が困難であった。
切り替え特性を急峻にするためには、それぞれのベース電圧の差を大きくすることが必要となるが、その様な状態を作るためには、制御電圧として、かなり高い電圧が必要となり、電池駆動の携帯機器などのように3V程度の電源電圧では使いにくく、使用範囲が狭くなるという問題を生じている。
本発明の電流切り替え回路は、上記の課題を解決するために、2つの制御端子と2つの電流切り替え端子と1つの共通端子とを持つ差動対、および定電流部を有し、第一差動対の共通端子が定電流部に接続され、第一差動対の第二電流切り替え端子に、第二差動対の共通端子が接続され、以降、第n差動対の共通端子が第(n−1)差動対の第二電流切り替え端子に接続され(nは2以上の整数)、第一差動対から第n差動対までの第一制御端子にそれぞれ電位の異なる基準電圧を供給する基準電圧部が設けられ、第一差動対から第n差動対までの第二制御端子に印加されている制御電圧を変化させる制御部が、第一差動対から第n差動対までのそれぞれの第一電流切り替え端子、および第n差動対の第二電流切り替え端子の間にて電流を切り替えるように設けられていることを特徴としている。
上記構成によれば、差動対がNPN型のバイポーラトランジスタあるいはN型の電界効果トランジスタで構成されている場合には、共通端子に対する電圧が高い制御端子の側の電流切り替え端子から電流が吸い込まれる一方、差動対がPNP型のバイポーラトランジスタあるいはP型の電界効果トランジスタで構成されている場合には、共通端子に対する電圧が低い制御端子の側の電流切り替え端子から電流が吐き出される(流し出される)。
上記構成では、電流経路を切り替えるときの制御電圧は、基準電圧と基本的には一致するから、基準電圧部として、単純な抵抗分割を用いれば、その抵抗値のみで電流切り替え電圧を容易に設定することができる。また、上記構成においては、差動対を用いたことにより、制御部には、電流が流れ込まないので、上記制御部において従来のようにバイポーラ動作する必要がなく、制御部を簡素化できる。
その上、上記構成では、各基準電圧の上限を低く設定すれば、制御電圧を低電圧にできるので、3V程度の低電圧の電源電圧であっても、電流路の切り替えを容易に制御できて、使用できる範囲を広げることができる。
上記電流切り替え回路は、第一例として、差動対がNPN型のバイポーラトランジスタあるいはN型の電界効果トランジスタで構成され、第一のトランジスタのエミッタあるいはソース(以下エミッタと記す)と第二のトランジスタのエミッタとが互いに接続されて差動対を形成しており、第一差動対の第一制御端子となるベースあるいはゲート(以下ベースと記す)が第一参照電圧に接続され、第二差動対の第一ベースが第一参照電圧より高い第二参照電圧に接続され、以降、第n差動対の第一制御端子が第(n−1)差動対の第一ベースが接続されている第(n−1)参照電圧より高い、第n参照電圧に接続されており、第一差動対から第n差動対までの第二制御端子となる第二ベースが制御部に接続されることにより、制御部の出力電圧が高くなるに従い、電流の流れ込む先が第一差動対の第一電流切り替え端子となる第一コレクタあるいは第一ドレイン(以下、第一コレクタと記す)から第n差動対までの第一コレクタ、第n差動対の第二電流切り替え端子となる第二コレクタへと変化していく構成であってもよい。
上記構成では、差動対としてNPN型のバイポーラトランジスタあるいはN型の電界効果トランジスタで構成されたものを用いることにより、複数の電流経路の電流の吸い込み量を調整できる。
上記構成においては、バイポーラトランジスタを用いた場合には、制御部から差動対に電流が流れ込むだけで、制御部に電流が流れ込むことがない。従って、制御部はバイポーラ動作をする必要がない。また、電界効果トランジスタを用いた場合には、制御部から差動対にはほとんど電流は流れ込まない。このため、上記構成は、制御部の構成をきわめて簡素化できる。
上記電流切り替え回路は、第一例に代えた第二例として、差動対がPNP型のバイポーラトランジスタあるいはP型の電界効果トランジスタで構成され、第一のトランジスタのエミッタあるいはソース(以下エミッタと記す)と第二のトランジスタのエミッタとが互いに接続されて差動対を形成しており、第一差動対の第一制御端子となるベースあるいはゲート(以下ベースと記す)が第一参照電圧に接続され、第二差動対の第一ベースが第一参照電圧より低い第二参照電圧に接続され、以降、第n差動対の第一ベースが第(n−1)差動対の第一ベースが接続されている第(n−1)参照電圧より低い、第n参照電圧に接続されており、第一差動対から第n差動対までの第二制御端子となる第二ベースが制御部に接続されることにより、制御部の出力電圧が低くなるに従い、電流の流れ出す先が第一差動対の第一電流切り替え端子となる第一コレクタあるいは第一ドレイン(以下、第一コレクタと記す)から第n差動対までの第一コレクタ、第n差動対の第二電流切り替え端子となる第二コレクタへと変化していく構成でもよい。
この第二例の回路構成では、先の第一例の回路構成と異なり、複数の電流経路の電流の流し出し量を調整できる。一般的には電流の供給を切り替える方が使いやすく、この回路であれば、その様な電流供給の切り替えが可能となる。
制御電流については、先の回路とは逆に、バイポーラトランジスタを用いた場合には、各差動対から制御部へ電流が流れ込む一方向である。電界効果トランジスタを用いた場合には、制御電流はほとんど流れない。
あるいは、第一例の電流切り替え回路の各差動対のコレクタに対し、PNP型のバイポーラトランジスタあるいはP型の電界効果トランジスタを用いたカレントミラー回路が、電流の流れ込みを電流の流しだしに折り返すようにそれぞれ設けられていてもよい。
この回路では、第二例に示した回路と同じ動作をするが、電流の流し出し回路がカレントミラー回路により構成されるため、電流経路には1つのトランジスタしか入らず、電流を一定に保つことができる電圧の上限を電源電圧の上限近くまで広げることができ、一定電流を供給可能な電圧範囲が広くできる。また、制御部から電流切り替え回路へ電流が流れ込む形式となるため、制御部を構成しやすい。
上記の折り返しのカレントミラー回路の各トランジスタのエミッタ面積、あるいはゲート幅が、互いに異なっていてもよい。
従来回路に比べ、本発明の電流切り替え回路は、従属(縦続)接続した差動対(差動回路)による切り替えを用いることにより、制御部には電流がほとんど流れず、電流を流しだす、あるいは流れ込むのどれかとなり、バイポーラ動作が不要となる。本発明では、電流の切り替え電圧は、基準電圧により一意的に設定できるため、設定が容易で、自由度が高い。
さらに、本発明においては、シリコン系のバイポーラトランジスタであれば、100mV〜200mV程度で電流の切り替えが可能なため、高い電圧の場合はもちろん、3V程度の低い電源電圧であっても、多数の切り替え経路を持つ電流切り替え回路を容易に構成できる。
本発明に係る電流切り替え回路の実施の各形態について図1ないし図10に基づいて説明すると以下の通りである。
(実施の第一形態)
図1は、本発明の電流切り替え回路の内容を示すブロック図である。上記電流切り替え回路においては、3つの各差動対D1、D2、D3が互いに積み重ねられているようにカスケード(縦続)接続されている。この差動対は、ブロックの上方の2端子が電流切り替え端子であり、下方の端子が電流源に接続される共通端子、左右の端子がそれぞれ制御端子となる。差動対がNPN型のバイポーラトランジスタあるいはN型の電界効果トランジスタで構成されている場合には、共通端子に対する電圧が高い制御端子の側の電流切り替え端子から電流が吸い込まれる。差動対がPNP型のバイポーラトランジスタあるいはP型の電界効果トランジスタで構成されている場合には、共通端子に対する電圧が低い制御端子の側の電流切り替え端子から電流が吐き出される。
最初の差動対の共通端子は、定電流回路CS(定電流部)に接続され、次の差動対の共通端子は、先の差動対の第二電流切り替え端子に接続される。それぞれの差動対における片側の入力が参照電圧生成回路(基準電圧部)RVCに接続されている。
この参照電圧生成回路RVCからはVr1、Vr2、Vr3の順番に電圧が並んだ参照電圧(基準電圧)を生成する。各差動対D1、D2、D3の他方の入力はそれぞれ制御電圧生成回路C(制御部)VCに接続されている。一般的には制御電圧生成回路CVCが出力する電圧Vs1、Vs2、Vs3はVs=Vs1=Vs2=Vs3となっている。
本発明の電流切り替え回路を用いると、電流経路を切り替えるときの制御電圧Vsは、参照電圧と基本的には一致する。参照電圧生成回路RVCとして、単純な抵抗分割を用いれば、その抵抗値のみで電流切り替えための各参照電圧を容易に設定することができる。
次に、本発明の実施の第一形態の第一例の回路図を図2に示す。この回路では、差動対の素子としてNPN型のバイポーラトランジスタを用いた。バイポーラトランジスタの電流増幅率は100程度のもので、切り替えるべき総電流値を100μAとした。参照電圧生成回路RVCはR1からR5までで示される各抵抗を用いた単純な抵抗分割で形成されており、その抵抗とベース電流制限抵抗のすべてを100kΩとした。電源電圧は5Vである。
切り替え電流である100μAをQ1およびQ2で構成されるカレントミラー回路でQ2の吸い込み電流に変換し、電流源として使用している。そのQ2のコレクタにQ3およびQ4の両方のエミッタが接続され、上記Q3およびQ4は差動対(差動回路)を形成している。Q3のコレクタ(第一電流切り替え端子)は第一の電流の吸い込み端子I1−1となる。
Q4のコレクタ(第二電流切り替え端子)はさらにQ5およびQ6で形成される差動対の各エミッタに接続され、Q5のコレクタ(第一電流切り替え端子)は第二の電流吸い込み端子I2−1となり、Q6のコレクタ(第二電流切り替え端子)は次の差動対のエミッタに接続される。
このように差動対を互いに積み重ねるように縦続接続することにより、切り替え回路数を自由に設定することができる。本実施の形態では4段の差動対を積み重ねることで、5つの各電流吸い込み端子I1−1、I2−1、I3−1、I4−1、I4−2がそれぞれ形成されている。100μAの電流源としては単純にはVccとQ1の間に適切な抵抗を用いて作ることができる。
また、素子ばらつきや電源電圧依存性などを小さくするためには、バンドギャップ電源回路など素子特性や温度により特性が変化しない電源回路を用いた回路を用いることが望ましい。あるいは、場合によってはこの電流切り替え回路が持つ温度特性などをキャンセルすることができるような特性をもつ電源回路を用いることも考えられる。
次に、上記構成の動作について説明する。制御電圧Vsが第一参照電圧であるVr1より十分に低い場合には、Q4のベース/エミッタ間の電圧が低く、Q4がオフし、すべての電流がI1−1端子からQ3に流れ込む。制御電圧Vsが上がり第一参照電圧であるVr1に近づくに従い、Q4のベース/エミッタ間の電圧が高くなってくるとQ4にも電流が流れ出す。
制御電圧Vsが第一参照電圧であるVr1と一致すると、Q3とQ4とに流れる電流が同じとなる。この状態では制御電圧Vsは第二参照電圧であるVr2よりは十分に低いため、Q6のベース/エミッタ間の電圧が低く、Q6がオフしているため、Q4に流れる電流はすべてI2-1端子からQ5へと流れ込む。
さらに、制御電圧Vsが第一参照電圧であるVr1を超えて上がることにより、Q3に流れる電流が徐々に減り、Q4に大部分の電流が流れるようになる。同様の動作がQ5とQ6、Q7とQ8、Q9とQ10に対しても起こり、電流がI1−1/Q3→I2−1/Q5→I3−1/Q7→I4−1/Q9→I4−2/Q10と移って切り替わってゆく。それぞれのトランジスタに流れる電流の変化を示すグラフを図3に示す。
なお、本実施の形態では切り替え回路数として5回路のものを示したが、3回路から数10回路など自由に設定することができる。実際の特性では制御電圧Vsが高くなるに従い、わずかに総電流値が減少していく。これは、制御電圧生成回路CVCや参照電圧生成回路RVCから、各差動対を形成するトランジスタのベース電流が総電流を決定しているQ2に流れ込むので、実際のコレクタ電流が設定電流に比べベース電流分小さくなる一方、制御電圧Vsが高くなるほどベース電流が増えるため、制御電圧Vsが高くなるほどコレクタ電流が小さくなるためである。
R6からR9はベース電流を制限するために付加された抵抗である。この抵抗がない場合には、制御電圧Vsが一定以上になるとQ4のベース電流が切り替えるべき総電流値と一致し、外部からの電流の吸い込みができなくなる。
また、この抵抗値が高すぎると、抵抗値とベース電流の積で計算される電圧降下分だけ設定切り替え電圧より実際に切り替わる電圧が高くなる。従って、許容できる切り替え設定電圧からのずれ量をベース電流で割った値程度にすることが望ましい。
また、参照電圧生成回路RVCの抵抗は、低い場合には参照電圧生成回路RVCの消費電力が大きくなる。高い抵抗値を用いると、所望のコレクタ電流を得ることができなかったり、抵抗分割比で決まる切り替え電圧から実際の切り替え電圧が下がったりするなどの問題が発生する。
幸いなことに、参照電圧生成回路RVCの抵抗による切り替え電圧が変化する方向と、ベース電流制限抵抗による切り替え電圧が変化する方向は逆であるため、適切な抵抗値を選択すれば、切り替え電圧誤差を小さくすることができる。
本実施の形態の電流切り替え回路の例では、このバイポーラトランジスタの場合に、エミッタ抵抗の影響により、差動対の電流が完全に切り替わるためには350mV程度の電圧差が必要である。エミッタ抵抗が十分に小さなシリコンバイポーラトランジスタの場合には、差動対の切り替えは120mV程度である。
オーバーラップ量を調整する手段は、差動対を形成しているトランジスタのエミッタとそれに接続されている電流源となるトランジスタのコレクタの間に抵抗を入れる、差動対のトランジスタをダーリング接続とするなど、通常の差動増幅器の利得を下げるために用いられる手段によりオーバーラップ量を増加させることができる。また、逆に、利得が上がるような手段を用いれば、オーバーラップ量を小さくすることができる。
本実施の形態ではNPN型バイポーラトランジスタを用いたが、PNP型バイポーラトランジスタを用いれば電流の吸い込みではなく、電流の吐き出し(流し出し)を切り替える回路を第二例として作ることができる。
(実施の第二形態)
本発明に係る実施の第二形態の回路図を図4に示す。この回路では素子としてN型のMOSFETを用いている。すべての素子のIdssは1mA程度の素子である。電源電圧は5Vとした。R1は総電流を設定するための抵抗である。電流値として100μAが必要であったので、今回用いたMOSFETでは、45.5kΩとなった。
その電流がQ1とQ2で構成されるカレントミラー回路によりQ2の吸い込み電流に変換され、電流源として動作する。温度特性の改善や素子ばらつきに対する耐性を高めるためにはこの部分をバンドギャップリファレンスなどの回路に変更するとよい。本実施の形態では簡単な回路の例として単純な抵抗による電流設定を用いた。
Q3とQ4、Q5とQ6、Q7とQ8、Q9とQ10がそれぞれ差動対を形成している。また、R2からR6は切り替え信号に対する参照電圧Vr1、Vr2、Vr3、Vr4を生成している。すべての抵抗値は50kΩとした。
切り替え素子がMOSFETの場合には、ゲートに電流が流れ込まないため、参照電圧生成回路RVCを流れる電流がゲートリーク電流に比べて十分大きければ、できるだけ高い抵抗を用いた方が参照電圧生成回路RVCの消費電流を減らすことができる。
しかし、高抵抗値を得るためには、IC上でかなり長い抵抗が必要で、チップ面積が大きくなるため、今回の設計では50kΩとした。また、この参照電圧生成回路RVCは、単純な抵抗分圧回路を用いているが、高精度が要求される部分ではバンドギャップリファレンスなどを用いるとよい。
この回路での電流切り替え特性を図5に示す。MOSFETを用いた場合には、バイポーラトランジスタと異なり、ゲート電流が流れないので総切り替え電流は制御電圧Vsにかかわらず一定である。また、バイポーラトランジスタに比べ、gm(相互コンダクタンス)が低いため、切り替えのオーバーラップ量が大きく、なだらかな切り替え特性となっている。
また、参照電圧生成回路RVCの各抵抗R2〜R6として、すべて同じ抵抗値を用いているが、抵抗値を変えることにより切り替え電圧を自由に設定することができる。たとえば、R2とR4を100kΩ、R3とR5を50kΩ、R6を200kΩとした場合の電流変化を図6に示す。この場合には、電流が同じになる制御電圧Vsが電源電圧である5Vを抵抗分圧で割った、1V,1.5V,2.5V,3Vに一致していることがわかる。
この回路のMOSFETを用いた場合には、差動対の電流が完全に切り替わるためには入力電圧差として約0.5V程度必要であるため、複数の電流経路に電流が流れる電流のオーバーラップがかなり見られる。ゲート幅を大きくするなどMOSFETのgm(相互コンダクタンス)を大きくすることにより、このオーバーラップ量は小さくすることができる。逆に、ゲート幅を小さくすることにより、オーバーラップ量を大きくすることも可能である。さらに、実施の第一形態で記載したように、差動増幅器の利得や線形性調節で用いられる手段を用いて、オーバーラップ量の調整を行うことができる。
本実施の形態ではN型のMOSFETを用いて回路を構成しているため、流し込む電流を制御する形式となっているが、図7に示すようにP型のMOSFETを用いることにより、電流を流しだす形式の電流切り替え回路を第二例として構成することも可能である。
(実施の第三形態)
切り替えが可能な電流源としては、吸い込み型よりは流し出し型のほうが使いやすい場合が多い。先に述べたようにP型のMOSFETやPNP型のバイポーラトランジスタを用いて電流切り替え回路を構成することにより実現できる。
しかし、IC上のPNP型のバイポーラトランジスタは一般的に横型で作られることが多く、電流増幅率などの特性が著しく悪いことが多い。また、差動対の段数が増えてくると、MOSFETのソース/ドレイン間やバイポーラトランジスタのエミッタ/コレクタ間の電圧が積み上げられることにより、定電流源として動作する最高電圧が下がり、特性の劣化を招くことになる。
そこで、図8に示すように、本実施の第三形態においては、電流切り替え回路をN型のMOSFETで作成し、その電流の吸い込みをP型のMOSFETから構成されるカレントミラー回路で折り返して電流を吐き出す(流し出す)回路構成を用いている。これにより、定電流源として動作する最高電圧が電流経路により変化せず、VddからP型MOSFETが定電流源として動作できるソース/ドレイン最低電圧を引いた電圧以下で、所望の特性を得ることができる。電流切り替え特性を図9に示す。
さらに、P型のMOSFETのカレントミラー回路において、各MOSFETのゲート幅を互いに変えること(一部、ゲート幅が同一であってもよい)により、ここのパスの電流値を変更することができる。これまでの回路では、総電流は一定の値となっており、オーバーラップにより若干異なるが、基本的にはそれぞれの回路パスに流れる電流は一定である。しかし、回路によっては、パスにより異なる電流を設定した方がよい場合もある。その場合、このミラー回路に用いられているP型MOSFETのゲート幅をそれぞれの適切な値に設定することにより、自由にパスの電流を設定することができる。また、折り返しのカレントミラー回路にPNP型のバイポーラトランジスタを用いている場合には、各バイポーラトランジスタのエミッタ面積を互いに変えることにより、同様の効果を得ることができる。
この例では、電流切り替え回路および折り返し回路にMOSFETを用いたが、そのどちらか、あるいは両方をバイポーラトランジスタを用いた回路にすることも可能である。ただし、その場合、MOSFETと異なり、ベース電流による誤差を考えることが必要となる。ただ、一般にMOSFETの定電流源として動作する最低ソース/ドレイン間電圧に比べ、バイポーラトランジスタのエミッタ/コレクタ間電圧が低く、かつ、コレクタ電流のコレクタ電圧依存性であるアーリー電圧もバイポーラトランジスタの方が高いため、定電流特性はバイポーラトランジスタの方が優れている。従って、用途に応じて最適な組み合わせを考えるとよい。
(実施の第四形態)
本発明の電流切り替え回路を、利得可変な複数のアンプと受動減衰器とに組み合わせることにより、低利得時に高い線形性を実現できる利得可変の本発明に係る増幅器を構成することができる。その構成を示すブロック図を図10に示す。
A1からA4は制御端子に流し込む電流を変化させることにより、利得可変が可能なアンプである。また、上記アンプは、制御電流が0となるとまったく動作しなくなるものである。アンプA1〜A4は、動作時において、ある一定の線形性を持ち、完全に動作していない状態ではひずみもまったく発生しないものである。
C1で示される電流切り替え回路としては、電流の流し出しができる図8に示されるような回路を用いることができる。他にも図7に示される回路やPNP型バイポーラトランジスタを用いた回路など、その他の回路を用いることも可能である。
次に、動作について説明する。制御電流を制御し、アンプA1が動作している状態では、その他のアンプはオフしている。線形性のパラメータとして入力換算歪み(IIP3、3rd Order Input Intermodulation Intercept Point)を考えると、この状態でのIIP3はアンプA1のそれと等しくなる。
制御電流を変化させ、増幅動作がアンプA1からアンプA2に完全に移行すると、増幅器全体の利得は、アンプA2の利得から減衰器B1の減衰率を減じたものとなる。この動作状態でのIIP3はアンプA2のIIP3に減衰器B1の減衰率を加えたものとなり、増幅器全体のIIP3が増加することになる。
このようにして、最も利得が小さくなるのは、アンプA4が動作しているときであり、そのときの利得はアンプA4の利得から減衰器B1、B2、B3の減衰率の和を減じたものとなる。その際のIIP3は、アンプA4のIIP3に減衰器B1、B2、B3の減衰率の和を加えたものとなり、単体のアンプA1に比べ、大幅に線形性を改善することができる。
このように作られた利得可変な増幅器は、高い利得の時には低雑音であり、利得が低くなるに従い線形性を向上することができる。また、上記増幅器に係る回路形式では、リチウム電池などが生成できる3V程度の電源電圧でも十分に動作することが可能である。
無線の携帯端末では、受信電力が回りの環境で大きく変化するため、受信特性において広いダイナミックレンジが必要である。
その様な携帯端末では、受信電力が強い場合には、信号と雑音の比であるC/N比は十分得られるため、携帯端末の受信部の雑音特性や高利得はあまり重要ではないが、強い受信信号により、上記受信部において歪が発生しないという線形性が重要である。また、受信電力が小さい場合においては、受信部において歪が発生することはあまりないが、C/N比が十分でないため、受信部の増幅器は高利得で低雑音でなければならない。
このような携帯端末の用途に、本発明の増幅器を適用することにより、上記携帯端末において優れた受信特性を得ることができる。
本発明の電流切り替え回路は、3V程度の低い電源電圧であっても、多数の切り替え経路を持つ切り替え回路を容易に構成できるから、電池駆動の携帯端末の増幅器などに好適に利用できる。
本発明の電流切り替え回路に係る実施の第一形態の回路ブロック図である。 バイポーラトランジスタを用いた本発明の実施の第一形態の回路図である。 図2に示す電流切り替え回路の電流切り替え特性を示すグラフである。 N型MOSFETを用いた本発明に係る実施の第二形態の回路図である。 図4に示す電流切り替え回路の電流切り替え特性を示すグラフである。 図4に示す電流切り替え回路において、参照電圧設定抵抗の抵抗値を変更した場合の電流切り替え特性を示すグラフである。 P型MOSFETを用いた本発明に係る実施の第二形態における一変形例の回路図である。 N型MOSFETを用いた電流切り替え回路に、P型MOSFETを用いて電流の折り返しを行った本発明の実施の第三形態の回路図である。 図8に示される回路の電流切り替え特性を示すグラフである。 本発明の電流切り替え回路と利得の異なるアンプとを互いに接続することにより得られる利得可変の増幅器の一例を実施の第四形態として示す回路ブロック図である。 従来の電流切り替え回路の一例の回路図である。 図11で示される回路のベース電圧の制御電圧特性を示すグラフである。 図11で示される回路の電流切り替え特性を示すグラフである。 図11で示される回路で切り替え電流経路数を8経路にした場合の電流切り替え特性を示すグラフである。
符号の説明
RVS:参照電圧生成回路
CVS:制御電圧生成回路
D1、D2、D3、D4:差動対
CS:定電流源(定電流部)
Vr1、Vr2、Vr3:参照電圧(基準電圧)
Vs、Vs1、Vs2、Vs3、Vs4:制御電圧
I1−1、I2−1、I3−1、I3−2、I4−1、I4−2、I1、I2、I3、I4、I5、I6、I7、I8:切り替えられる電流端子
Vctrl、Vctrl1、Vctrl2:制御電圧生成回路
Vb1、Vb2、Vb3、Vb4:各トランジスタのベース端子
A1、A2、A3、A4:アンプ
B1、B2、B3:減衰器
C1:電流切り替え回路

Claims (8)

  1. 2つの制御端子と2つの電流切り替え端子と1つの共通端子とを持つ差動対、および定電流部を有し、
    第一差動対の共通端子が定電流部に接続され、第一差動対の第二電流切り替え端子に、第二差動対の共通端子が接続され、以降、第n差動対の共通端子が第(n−1)差動対の第二電流切り替え端子に接続され(nは2以上の整数)、
    第一差動対から第n差動対までの第一制御端子にそれぞれ電位の異なる基準電圧を供給する基準電圧部が設けられ、
    第一差動対から第n差動対までの第二制御端子に印加されている制御電圧を変化させる制御部が、第一差動対から第n差動対までのそれぞれの第一電流切り替え端子、および第n差動対の第二電流切り替え端子の間にて電流を切り替えるように設けられていることを特徴とする、電流切り替え回路。
  2. 差動対としてNPN型のバイポーラトランジスタあるいはN型の電界効果トランジスタで構成され、第一のトランジスタのエミッタあるいはソース(以下エミッタと記す)と第二のトランジスタのエミッタとが互いに接続されて差動対を形成しており、
    第一差動対の第一制御端子となるベースあるいはゲート(以下ベースと記す)が第一参照電圧に接続され、第二差動対の第一ベースが第一参照電圧より高い第二参照電圧に接続され、以降、第n差動対の第一制御端子が第(n−1)差動対の第一ベースが接続されている第(n−1)参照電圧より高い、第n参照電圧に接続されており、
    第一差動対から第n差動対までの第二制御端子となる第二ベースが制御部に接続されることにより、制御部の出力電圧が高くなるに従い、電流の流れ込む先が第一差動対の第一電流切り替え端子となる第一コレクタあるいは第一ドレイン(以下、第一コレクタと記す)から第n差動対までの第一コレクタ、第n差動対の第二電流切り替え端子となる第二コレクタへと変化していくことを特徴とする、請求項1記載の電流切り替え回路。
  3. 差動対としてPNP型のバイポーラトランジスタあるいはP型の電界効果トランジスタで構成され、第一のトランジスタのエミッタあるいはソース(以下エミッタと記す)と第二のトランジスタのエミッタとが互いに接続されて差動対を形成しており、
    第一差動対の第一制御端子となるベースあるいはゲート(以下ベースと記す)が第一参照電圧に接続され、第二差動対の第一ベースが第一参照電圧より低い第二参照電圧に接続され、以降、第n差動対の第一ベースが第(n−1)差動対の第一ベースが接続されている第(n−1)参照電圧より低い、第n参照電圧に接続されており、
    第一差動対から第n差動対までの第二制御端子となる第二ベースが制御部に接続されることにより、制御部の出力電圧が低くなるに従い、電流の流れ出す先が第一差動対の第一電流切り替え端子となる第一コレクタあるいは第一ドレイン(以下、第一コレクタと記す)から第n差動対までの第一コレクタ、第n差動対の第二電流切り替え端子となる第二コレクタへと変化していくことを特徴とする、請求項1記載の電流切り替え回路。
  4. 請求項2記載の電流切り替え回路において、
    各差動対のコレクタに対し、PNP型のバイポーラトランジスタあるいはP型の電界効果トランジスタを用いたカレントミラー回路が、電流の流れ込みを電流の流しだしに折り返すようにそれぞれ設けられていることを特徴とする、電流切り替え回路。
  5. 折り返しのカレントミラー回路のトランジスタのエミッタ面積、あるいはゲート幅が、異なることを特徴とする、請求項4記載の電流切り替え回路
  6. 差動対のトランジスタに電界効果トランジスタを用いたことを特徴とする、請求項1ないし5の何れか1項に記載の電流切り替え回路。
  7. 請求項1ないし6の何れか1項に記載の電流切り替え回路を有することを特徴とする、増幅器。
  8. 請求項7に記載の増幅器を備えていることを特徴とする、携帯端末。
JP2003350836A 2003-10-09 2003-10-09 電流切り替え回路、増幅器、携帯端末 Pending JP2005117469A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003350836A JP2005117469A (ja) 2003-10-09 2003-10-09 電流切り替え回路、増幅器、携帯端末
EP20040024094 EP1524769B1 (en) 2003-10-09 2004-10-08 Current switch circuit, amplifier, and mobile terminal
DE200460015388 DE602004015388D1 (de) 2003-10-09 2004-10-08 Stromschalter, Verstärker und mobiles Endgerät
CNB2004101047285A CN100456198C (zh) 2003-10-09 2004-10-09 电流转换电路、放大器、便携式终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003350836A JP2005117469A (ja) 2003-10-09 2003-10-09 電流切り替え回路、増幅器、携帯端末

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005207794A Division JP2005323400A (ja) 2005-07-15 2005-07-15 可変増幅器、携帯端末

Publications (1)

Publication Number Publication Date
JP2005117469A true JP2005117469A (ja) 2005-04-28

Family

ID=34373535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003350836A Pending JP2005117469A (ja) 2003-10-09 2003-10-09 電流切り替え回路、増幅器、携帯端末

Country Status (4)

Country Link
EP (1) EP1524769B1 (ja)
JP (1) JP2005117469A (ja)
CN (1) CN100456198C (ja)
DE (1) DE602004015388D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007282157A (ja) * 2006-04-12 2007-10-25 Matsushita Electric Ind Co Ltd 可変利得増幅器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2940554B1 (fr) 2008-12-19 2013-07-05 Thales Sa Dispositif de controle de puissance d'un signal a dynamique d'entree optimisee
CN103376818B (zh) * 2012-04-28 2015-03-25 上海海尔集成电路有限公司 用于转换电压信号的装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250860A (en) * 1992-06-25 1993-10-05 International Business Machines Corporation Three-level cascode differential current switch
JP2908298B2 (ja) * 1995-11-10 1999-06-21 日本電気株式会社 可変利得増幅器
JP2000174576A (ja) * 1998-12-08 2000-06-23 Fujitsu Ltd 可変利得増幅器
JP3952114B2 (ja) * 1999-07-27 2007-08-01 ソニー株式会社 可変利得アンプ
JP3515941B2 (ja) * 2000-03-17 2004-04-05 松下電器産業株式会社 差動増幅回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007282157A (ja) * 2006-04-12 2007-10-25 Matsushita Electric Ind Co Ltd 可変利得増幅器
US7504885B2 (en) 2006-04-12 2009-03-17 Panasonic Corporation Variable gain amplifier

Also Published As

Publication number Publication date
EP1524769B1 (en) 2008-07-30
CN1629762A (zh) 2005-06-22
DE602004015388D1 (de) 2008-09-11
EP1524769A3 (en) 2007-07-25
CN100456198C (zh) 2009-01-28
EP1524769A2 (en) 2005-04-20

Similar Documents

Publication Publication Date Title
US6259321B1 (en) CMOS variable gain amplifier and control method therefor
US7245189B2 (en) High linearity digital variable gain amplifier
US3947778A (en) Differential amplifier
KR100946815B1 (ko) 프로그램 가능한 저잡음 증폭기 및 방법
US9813026B2 (en) Amplifier arrangement
US7161406B1 (en) Method and apparatus for providing non 2:1 Gilbert cell mixer
US20020089377A1 (en) Constant transconductance differential amplifier
CN109546981B (zh) 差分输入电路及放大电路、显示装置
US3956708A (en) MOSFET comparator
JPH08250941A (ja) 低歪差動増幅回路
US6531920B1 (en) Differential amplifier circuit
JP2004266316A (ja) 利得可変電圧・電流変換回路とこれを用いたフィルタ回路
JP2005117469A (ja) 電流切り替え回路、増幅器、携帯端末
US6930530B1 (en) High-speed receiver for high I/O voltage and low core voltage
US7078962B2 (en) Dynamic current generator with asymmetric common-mode input range
JP2005323400A (ja) 可変増幅器、携帯端末
US6208212B1 (en) Delay cell with controlled output amplitude
JP2005064766A (ja) 可変利得増幅器
JPH03214808A (ja) 電圧比較回路
JP2004512724A (ja) 積重ねられた電流駆動電流ドライバを有する増幅器
US7492225B2 (en) Gain-controlled amplifier
JP6771852B2 (ja) 周波数変換器
KR100668364B1 (ko) 가변 이득 증폭기
US6819167B2 (en) Filter circuit
JP3317240B2 (ja) 利得制御増幅器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050318

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050715

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050726

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050902