JP4536274B2

JP4536274B2 - 信号入力回路

Info

Publication number: JP4536274B2
Application number: JP2001027193A
Authority: JP
Inventors: 直昭野田
Original assignee: サンクス株式会社
Priority date: 2001-02-02
Filing date: 2001-02-02
Publication date: 2010-09-01
Anticipated expiration: 2021-02-02
Also published as: JP2002232276A

Description

【０００１】
【発明の属する技術分野】
本発明は、信号入力回路に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
例えば製造ラインに設置された光電スイッチが正常に動作するかどうかを始業点検したい場合がある。このような場合のために、外部からの入力信号を受けて投光動作を停止させる信号入力回路が光電スイッチに設けられている。
【０００３】
この信号入力回路への入力信号の与え方には、入力端子の電位を高電位側に引き上げるプルアップタイプと、低電位側に引き下げるプルダウンタイプとの２通りがある。一般に、プルアップタイプでは信号入力回路にＮＰＮトランジスタを使用してそのベースを入力端子に接続し、プルダウンタイプでは信号入力回路にＰＮＰトランジスタを用いてそのベースを入力端子に接続して構成するから、プルダウンタイプの入力端子を高電位側に引き上げたり、プルアップタイプの入力端子を低電位側に引き下げたりしても、信号入力回路は動作しない。
【０００４】
このことは、入力端子を信号入力時にどちら側の電位に引くかによって専用の信号入力回路を準備せざるを得ないことを意味するから、この点の改善が望まれていた。
【０００５】
本発明は、上記事情に鑑みてなされたもので、その目的は、入力端子を高電位側又は低電位側のいずれに引いても動作させることができる信号入力回路を提供するところにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明に係る信号入力回路は、アノード側が第１抵抗を介して高電位側ラインに接続され、カソード側が入力端子に接続されると共に第２抵抗を介して低電位側ラインに接続されたダイオードを備えたダイオード入力回路と、ダイオードのアノードと低電位側ラインとの間に接続され常時は開放状態にあって入力端子の電位が高電位側に変化したときに短絡動作する補助スイッチング回路と、制御入力端子がダイオードのアノード側に接続され、その電位が低電位側に変化したときにスイッチング動作する出力スイッチング回路とを備えてなるところに特徴を有する。
【０００７】
請求項２の発明に係る信号入力回路は、アノード側が第１抵抗を介して高電位側ラインに接続され、カソード側が入力端子に接続されると共に第２抵抗を介して低電位側ラインに接続されたダイオードを備え、入力端子を高電位側及び低電位側の両ラインの中間電位に保持するダイオード入力回路と、ダイオードのアノードと低電位側ラインとの間に接続され常時は開放状態にあって入力端子の電位が中間電位よりも高くなったときに短絡動作する補助スイッチング回路と、制御入力端子がダイオードのアノード側に接続され、その電位が中間電位にダイオードの順方向電圧を加えた値よりも低下したときにスイッチング動作する出力スイッチング回路とを備えてなるところに特徴を有する。
【０００８】
【発明の作用及び効果】
＜請求項１の発明＞
請求項１の構成によれば、入力端子の電位が低電位側に変化すると、第２抵抗が短絡された状態になり、出力スイッチング回路の制御入力端子の電位も低電位側に変化する。この結果、出力スイッチング回路がスイッチング動作を行う。
【０００９】
一方、入力端子の電位が高電位側に変化すると、補助スイッチング回路が短絡動作をし、この結果、出力スイッチング回路の制御入力端子の電位が低電位側に変化する。これにて、やはり出力スイッチング回路がスイッチング動作を行う。これにより、プルアップ及びプルダウンの両入力に対応することができる。
【００１０】
＜請求項２の発明＞
請求項２の発明の信号入力回路の構成は図１の通りになり、図２にはこの回路の動作状態が示されている。ここで、入力端子INが開放されているときには、ダイオード入力回路の第１抵抗R1、ダイオードD及び第２抵抗R2に順に電流が流れるから、出力スイッチング回路SW1の制御入力端子の電位Ｖxは、中間電位（第２抵抗R2の分担電圧Ｖr2）にダイオードDの順方向電圧Ｖdを加えた値Ｖr2＋Ｖdとなっており、したがって出力スイッチング回路SW1はスイッチング動作を行わない。
【００１１】
ここで、入力端子INの電位が低電位側ラインの電位に引かれると、第２抵抗R2が短絡された状態になるから、ダイオードDのアノード側の電位が上述の電位Ｖr2＋Ｖdから低下する。この結果、出力スイッチング回路SW1がスイッチング動作を行う。
【００１２】
一方、入力端子INの電位が高電位側ラインの電位に引かれると、補助スイッチング回路SW2の制御入力端子が中間電位Ｖr2から上昇するから、これが短絡動作し、この結果、出力スイッチング回路SW1の制御入力端子の電位Ｖｘが補助スイッチング回路のオン電圧ＶSまで低下する。これにて、やはり出力スイッチング回路SW1にてスイッチング動作が行われる。
これにより、プルアップ及びプルダウンの両入力に対応することができる。
【００１３】
【発明の実施の形態】
本発明の一実施形態を図３によって説明する。
本実施形態に係る信号入力回路１０は、例えば投受光部を備えた光電スイッチに設けられ、外部機器（例えばプログラマブルコントローラ）からの入力信号を受けて、その光電スイッチの投光動作を停止させる投光停止信号を光電スイッチに与えるものである。
【００１４】
信号入力回路１０は、図３に示すように、外部機器からの入力信号を受ける入力端子INと、光電スイッチの投光回路に接続されて投光停止信号を与える出力端子OUTとが設けられている。また、信号入力回路１０は、ダイオード入力回路１１、補助スイッチング回路１２及び出力スイッチング回路１３から構成されている。このうち出力スイッチング回路１３には、ベース側がダイオード入力回路１１の抵抗Ｒ１及び抵抗Ｒ３間に接続され、コレクタ側が前記出力端子OUTに接続されると共に出力抵抗Ｒ２を介してグランドラインに接続されたトランジスタＱ１が設けられている。なお、抵抗Ｒ３はこの出力スイッチング回路１３の入力抵抗としても役割も果たしている。
【００１５】
さて、ダイオード入力回路１１は、ダイオードＤ１のアノード側が直列に接続された３つの抵抗Ｒ１，Ｒ３，Ｒ４（本発明の「第１抵抗」に相当する）を介して信号入力回路１０の電源ラインに接続される一方、そのカソード側が抵抗Ｒ５を介して入力端子INに接続されると共に、ツェナーダイオードＤ２及び抵抗Ｒ６（本発明の「第２抵抗」に相当する）を介してグランドラインに接続されている。次いで、補助スイッチング回路１２は、ベース側が入力抵抗Ｒ７を介して、前記ツェナーダイオードＤ２及び抵抗Ｒ６間に接続され、コレクタ側が抵抗Ｒ４及びダイオードＤ１のアノード側間に接続されたトランジスタＱ２が設けられている。
【００１６】
次に、上記構成からなる本実施形態の動作を、図４の動作状態を示す図を参照しつつ説明する。
まず、入力端子INが開放状態においては、トランジスタＱ１の制御入力端子であるベースの電位Ｖｘが電源ライン電位Ｖと同電位に保持されるから、トランジスタＱ１はオフしたままである。
【００１７】
この状態で、その入力端子INの電位が低電位側であるグランドラインに引かれると、抵抗Ｒ１、抵抗Ｒ３、抵抗Ｒ４、ダイオードＤ１及び抵抗Ｒ５の順に電流が流れて、出力スイッチング回路１３のトランジスタＱ１がオンする。
一方、入力端子INの電位が高電位側に引かれてツェナーダイオードＤ２がオンすると、補助スイッチング回路１２のトランジスタＱ２の制御入力端子であるベースの電位が上昇するため、トランジスタＱ２がオンする。これにて、トランジスタＱ１のベース電位が低下するため、やはり出力スイッチング回路１３のトランジスタＱ１がオンすることになる。
【００１８】
このように、本実施形態によれば、入力端子INの電位を高電位側に引き上げるプルアップタイプ及び低電位側に引き下げるプルダウンタイプの両入力に対応することができる。なお、本第１実施形態では、ダイオード入力回路１１にツェナーダイオードＤ２を設けることにより、入力端子INを信号入力回路１０の電源ライン電位Ｖよりも高い電位の入力信号にも対応できるようにしてある。
【００１９】
＜他の実施形態＞
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００２０】
（１）上記実施形態では、ダイオード入力回路１１にツェナーダイオードＤ２を設けるようにしたが、入力端子INの入力電圧が低い場合には、これを省略してもよい。
【００２１】
（２）上記実施形態では、出力スイッチング回路１３及び補助スイッチング回路１２はトランジスタＱ１，Ｑ２を使用して構成したが、制御入力端子の電位に応じてスイッチング動作を行う他の素子（ＦＥＴ、ＩＣ、オペアンプ等）であってもよい。
【図面の簡単な説明】
【図１】本発明の作用効果を説明するための構成概念図
【図２】その動作状態図
【図３】本発明の一実施形態に係る信号入力回路の回路図
【符号の説明】
１０，２０…信号入力回路
１１…ダイオード入力回路
１２…補助スイッチング回路
１３…出力スイッチング回路
Ｄ１…ダイオード
Ｑ１，Ｑ２…トランジスタ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７…抵抗
Ｖ…電源ライン電位

Claims

アノード側が第１抵抗を介して高電位側ラインに接続され、カソード側が入力端子に接続されると共に第２抵抗を介して低電位側ラインに接続されたダイオードを備えたダイオード入力回路と、
前記ダイオードのアノードと前記低電位側ラインとの間に接続され常時は開放状態にあって前記入力端子の電位が前記高電位側に変化したときに短絡動作する補助スイッチング回路と、
制御入力端子が前記ダイオードのアノード側に接続され、その電位が前記低電位側に変化したときにスイッチング動作する出力スイッチング回路とを備えてなる信号入力回路。
アノード側が第１抵抗を介して高電位側ラインに接続され、カソード側が入力端子に接続されると共に第２抵抗を介して低電位側ラインに接続されたダイオードを備え、前記入力端子を前記高電位側及び低電位側の両ラインの中間電位に保持するダイオード入力回路と、
前記ダイオードのアノードと前記低電位側ラインとの間に接続され常時は開放状態にあって前記入力端子の電位が前記中間電位よりも高くなったときに短絡動作する補助スイッチング回路と、
制御入力端子が前記ダイオードのアノード側に接続され、その電位が前記中間電位に前記ダイオードの順方向電圧を加えた値よりも低下したときにスイッチング動作する出力スイッチング回路とを備えてなる信号入力回路。