JPH04105726U - スイツチ入力回路 - Google Patents
スイツチ入力回路Info
- Publication number
- JPH04105726U JPH04105726U JP1510091U JP1510091U JPH04105726U JP H04105726 U JPH04105726 U JP H04105726U JP 1510091 U JP1510091 U JP 1510091U JP 1510091 U JP1510091 U JP 1510091U JP H04105726 U JPH04105726 U JP H04105726U
- Authority
- JP
- Japan
- Prior art keywords
- switch
- terminal
- power supply
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 外部スイッチ2を主電源Vcc側又は接地GN
D側のいずれに接続することもできるようにして配線作
業の煩わしさを解消すると共に、外部スイッチ2がいず
れに接続されている場合であっても、それぞれのON/
OFF操作によって同じ出力を行わせることができるス
イッチ入力回路1を提供することを目的とする。 【構成】 ダイオードブリッジ3の交流入力端子3a,
3bに外部スイッチ2と主電源よりも電圧の低い副電源
VRとをそれぞれ接続し、このダイオードブリッジ3の
直流出力端子3c,3dの正負極間の電位によって出力
を切り換える。
D側のいずれに接続することもできるようにして配線作
業の煩わしさを解消すると共に、外部スイッチ2がいず
れに接続されている場合であっても、それぞれのON/
OFF操作によって同じ出力を行わせることができるス
イッチ入力回路1を提供することを目的とする。 【構成】 ダイオードブリッジ3の交流入力端子3a,
3bに外部スイッチ2と主電源よりも電圧の低い副電源
VRとをそれぞれ接続し、このダイオードブリッジ3の
直流出力端子3c,3dの正負極間の電位によって出力
を切り換える。
Description
【0001】
本考案は、制御装置の入力部等において外部スイッチの操作を検出するスイッ
チ入力回路に関する。
【0002】
従来のスイッチ入力回路11Aは、例えば図2に示すように、外部スイッチ1
2をスイッチ接続端子13と電源Vccとの間に接続するようになっていた。そし
て、外部スイッチ12がOFF(開)の場合には、プルダウン抵抗RPDを介して
IC14の入力が接地され、外部スイッチ12がON(閉)の場合には、電源V
ccからの電流によるプルダウン抵抗RPDでの電圧降下がIC14の入力に印加さ
れて、これらの操作を検出することができる。
【0003】
また、図3に示す従来のスイッチ入力回路11Bは、スイッチ接続端子13に
接続した外部スイッチ12の他方端を接地側に接続するようになっていた。そし
て、この場合には、IC14の入力がプルアップ抵抗RPUを介して電源Vccに接
続され、これによって外部スイッチ12のOFF時に電源VccがIC14の入力
に印加されるようにしている。外部スイッチ12がONの場合には、この外部ス
イッチ12を介してIC14の入力が接地されることになる。従って、この図3
のスイッチ入力回路11Bの場合にも、外部スイッチ12の操作を検出すること
ができる。
なお、上記図2及び図3におけるダイオードD11,D12と抵抗R11は、IC1
4を過大な入力から保護するために接続されたものである
【0004】
ところが、上記従来のスイッチ入力回路11は、IC14の入力端子にプルダ
ウン抵抗RPDとプルアップ抵抗RPUのいずれが接続されているかによって、外部
スイッチ12を電源Vccに接続するか接地側に接続するかが規制されてしまう。
このため、実際にこのスイッチ入力回路11A,11Bに外部スイッチ12を接
続する場合には、スイッチ入力回路11が上記図2と図3のいずれのタイプであ
るかを逐一確認しながら作業を行う必要がある。しかも、外部スイッチ12のO
Nに対して、図2のスイッチ入力回路11AではIC14の入力がHレベルとな
り、図3ではIC14の入力がLレベルとなるため、この外部スイッチ12の接
続を誤ると、たとえON/OFF操作が検出されたとしてもメーク接点とブレー
ク接点の関係が逆転し、操作者の意図とは逆の動作を行うことになる。
【0005】
従って、従来のスイッチ入力回路11A,11Bは、外部スイッチ12を電源
Vcc側と接地側のいずれに接続するかが予め決定されているため、配線作業が煩
わしいものとなるだけでなく、この接続を誤ると、重大な誤動作を発生させるお
それがあるという問題が生じていた。
【0006】
上記課題を解決するために、本考案のスイッチ入力回路は、ダイオードブリッ
ジにおける交流入力端子の一方にスイッチ接続端子を設けると共に、この交流入
力端子の他方に主電源よりも電圧の低い副電源を接続し、スイッチング回路の制
御端子間にこのダイオードブリッジにおける直流出力端子の正負極を接続したこ
とを特徴としている。
【0007】
ダイオードブリッジは、2端子ずつの交流入力端子と直流出力端子を有する4
端子回路であり、直流出力端子の正極には、交流入力端子のいずれの端子からで
も電源を供給することができ、この直流出力端子の負極は、交流入力端子のいず
れの端子へも接地することができる。
【0008】
このため、上記構成のように交流入力端子の一方にスイッチ接続端子を設けて
ここに外部スイッチを接続すると共に、この交流入力端子の他方に主電源よりも
電圧の低い副電源を接続すると、外部スイッチの他方が主電源側に接続されてい
る場合には、この外部スイッチがONのときに、直流出力端子の正極に主電源か
らの電源が供給され、負極はこれよりも電圧の低い副電源が接地側となる。また
、外部スイッチの他方が接地されている場合には、この外部スイッチがONとな
ったときに、直流出力端子の正極に副電源からの電源が供給され、負極は外部ス
イッチを介して接地される。さらに、外部スイッチがOFFとなった場合には、
いずれに接続されていても、直流出力端子の両極が同電位となる。
【0009】
従って、この直流出力端子の正負極をスイッチング回路の制御端子に接続すれ
ば、外部スイッチが主電源側と接地側のいずれに接続されている場合であっても
、それぞれのON/OFF操作に基づいてスイッチング回路が同じ動作を行うよ
うになる。即ち、例えば外部スイッチをメーク接点のスイッチとした場合には、
この外部スイッチの接続状態にかかわらず、メーク操作によってスイッチング回
路から同じ出力を取り出すことができる。
【0010】
以下、図面を参照しながら、本考案の実施例を詳述する。
【0011】
図1は本考案の一実施例を示すものであって、スイッチ入力回路の回路図であ
る。
【0012】
本実施例のスイッチ入力回路1は、スイッチング回路としてトランジスタQ1
,Q2 のスイッチング動作回路を用いた場合を示す。
【0013】
ダイオードブリッジ3は、4個のダイオードD1 〜D4 によって構成されてい
る。そして、ダイオードD1 のアノードとダイオードD2 のカソードとの間の交
流入力端子3aには、外部スイッチ2を接続するためのスイッチ接続端子4が設
けられている。このスイッチ接続端子4には、図示のように、主電源Vcc側に接
続された外部スイッチ2a、又は、接地GND側に接続された外部スイッチ2b
のいずれかが接続されるようになっている。また、ダイオードブリッジ3におけ
るダイオードD3 のアノードとダイオードD4 のカソードとの間の交流入力端子
3bは、副電源VR を介して接地GNDに接続されている。この副電源VR は、
主電源Vccと接地GNDの電位とのほぼ中間の電圧を有する電源である。尚、こ
の副電源VR は、主電源Vccを抵抗によって分圧して生成することもできる。
【0014】
上記ダイオードブリッジ3におけるダイオードD1 ,D3 のカソード側となる
正極の直流出力端子3cは、ベース抵抗R1 を介してnpnトランジスタQ1 の
ベース端子に接続されている。また、ダイオードD2 ,D4 のアノード側となる
負極の直流出力端子3dは、npnトランジスタQ1 のエミッタ端子に接続され
ている。そして、npnトランジスタQ1 のコレクタ端子は、分圧抵抗R2 ,R
3 を介して主電源Vccに接続されている。従って、このnpnトランジスタQ1
は、ダイオードブリッジ3の直流出力端子3c,3dに順方向のベース−エミッ
タ間電圧が出力されると導通状態になってスイッチング動作を行う。なお、np
nトランジスタQ1 のベース端子とエミッタ端子間に接続された抵抗R4 は、ベ
ース蓄積電荷を放電しスイッチング動作を高速化させるためのものである。
【0015】
上記npnトランジスタQ1 のコレクタ端子に接続された分圧抵抗R2 ,R3
間は、pnpトランジスタQ2 のベース端子に接続されている。また、pnpト
ランジスタQ2 は、エミッタ端子を主電源Vccに接続され、コレクタ端子を出力
抵抗R5 を介して接地GNDに接続されて、このコレクタ端子にスイッチ入力回
路1の出力端子5を設けている。従って、このpnpトランジスタQ2 は、np
nトランジスタQ1 が導通すると、自身も導通してスイッチング動作を行い、出
力端子5にnpnトランジスタQ1 のコレクタ出力を反転して出力することがで
きる。
【0016】
上記構成のスイッチ入力回路1において、まずスイッチ接続端子4と主電源V
ccとの間に外部スイッチ2aを接続した場合の動作を説明する。外部スイッチ2
aがONになると、主電源Vccからの電流がスイッチ入力回路1に流入し、ダイ
オードブリッジ3の交流入力端子3a,ダイオードD1 及び直流出力端子3cを
介してベース抵抗R1 を通りnpnトランジスタQ1 のベース端子に流れ込む。
そして、このnpnトランジスタQ1 のエミッタ端子からの電流は、ダイオード
ブリッジ3の直流出力端子3d,ダイオードD4 及び交流入力端子3bを介して
主電源Vccよりも低電圧の副電源VR に流れ出す。すると、npnトランジスタ
Q1 のベース−エミッタ間電圧が主電源Vccと副電源VR との差の電位となって
、このnpnトランジスタQ1 とpnpトランジスタQ2 を導通させ、スイッチ
入力回路1の出力端子5からHレベルを出力することができる。
【0017】
次に、スイッチ入力回路1におけるスイッチ接続端子4と接地GNDとの間に
外部スイッチ2bを接続した場合の動作を説明する。外部スイッチ2bがONに
なると、副電源VR からの電流がダイオードブリッジ3の交流入力端子3b,ダ
イオードD3 及び直流出力端子3cを介してベース抵抗R1 を通りnpnトラン
ジスタQ1 のベース端子に流れ込む。そして、このnpnトランジスタQ1 のエ
ミッタ端子からの電流は、ダイオードブリッジ3の直流出力端子3d,ダイオー
ドD2 及び交流入力端子3aを介して外部スイッチ2bを通り接地GNDに流れ
出す。すると、npnトランジスタQ1 のベース−エミッタ間電圧が副電源VR
の電位となって、このnpnトランジスタQ1 とpnpトランジスタQ2 を導通
させ、この場合もスイッチ入力回路1の出力端子5からHレベルを出力すること
ができる。
【0018】
また、これら外部スイッチ2a,2bがOFFとなった場合には、共にダイオ
ードブリッジ3の直流出力端子3c,3dが同電位となるため、npnトランジ
スタQ1 とpnpトランジスタQ2 が非導通状態となり、スイッチ入力回路1の
出力端子5からはLレベルが出力されることになる。
【0019】
この結果、本実施例のスイッチ入力回路1によれば、主電源Vcc側に外部スイ
ッチ2aを接続した場合と接地GND側に外部スイッチ2bを接続した場合のい
ずれであっても、これらのON/OFF操作を受け付けると共に、外部スイッチ
2a,2bの各ON/OFF操作に応じて共通の出力を行うことができるように
なる。
【0020】
なお、本実施例では、スイッチング回路としてnpnトランジスタQ1 とpn
pトランジスタQ2 との回路を使用したが、これに限らず他の無接点スイッチン
グ素子又は有接点のスイッチング素子による回路を用いることができる。
【0021】
以上の説明から明らかなように、本考案のスイッチ入力回路は、スイッチ接続
端子に接続する外部スイッチを主電源側又は接地側のいずれに接続することもで
きるので、配線作業の煩わしさが解消されるという効果を奏する。しかも、外部
スイッチがいずれに接続されている場合であっても、それぞれのON/OFF操
作によってスイッチング回路に同じ出力を行わせることができるので、接続ミス
によって誤動作が発生するおそれもなくなる。
【図1】本考案の一実施例を示すものであって、スイッ
チ入力回路の回路図である。
チ入力回路の回路図である。
【図2】従来例を示すものであって、スイッチ入力回路
の回路図である。
の回路図である。
【図3】他の従来例を示すものであって、スイッチ入力
回路の回路図である。
回路の回路図である。
2 ダイオードブリッジ
2a 交流入力端子
2b 交流入力端子
2c 直流出力端子
2d 直流出力端子
3 スイッチ接続端子
VR 副電源
Q1 npnトランジスタ
Q2 pnpトランジスタ
Claims (1)
- 【請求項1】ダイオードブリッジにおける交流入力端子
の一方にスイッチ接続端子を設けると共に、この交流入
力端子の他方に主電源よりも電圧の低い副電源を接続
し、スイッチング回路の制御端子間にこのダイオードブ
リッジにおける直流出力端子の正負極を接続したことを
特徴とするスイッチ入力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1510091U JP2524183Y2 (ja) | 1991-02-22 | 1991-02-22 | スイッチ入力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1510091U JP2524183Y2 (ja) | 1991-02-22 | 1991-02-22 | スイッチ入力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04105726U true JPH04105726U (ja) | 1992-09-11 |
JP2524183Y2 JP2524183Y2 (ja) | 1997-01-29 |
Family
ID=31902411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1510091U Expired - Lifetime JP2524183Y2 (ja) | 1991-02-22 | 1991-02-22 | スイッチ入力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2524183Y2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002232276A (ja) * | 2001-02-02 | 2002-08-16 | Sunx Ltd | 信号入力回路 |
-
1991
- 1991-02-22 JP JP1510091U patent/JP2524183Y2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002232276A (ja) * | 2001-02-02 | 2002-08-16 | Sunx Ltd | 信号入力回路 |
JP4536274B2 (ja) * | 2001-02-02 | 2010-09-01 | サンクス株式会社 | 信号入力回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2524183Y2 (ja) | 1997-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0473806B2 (ja) | ||
JPH0720720U (ja) | トーテムポールトランジスタ出力段回路 | |
JPH04105726U (ja) | スイツチ入力回路 | |
US5023481A (en) | Totem pole circuit with additional diode coupling | |
JPH07321621A (ja) | 半導体集積回路 | |
JPS6024020Y2 (ja) | 直流2線式近接スイッチ | |
JPS6329286B2 (ja) | ||
JP2604779Y2 (ja) | 3状態入力回路 | |
JP2594063Y2 (ja) | ピン・エレクトロニクス・カード用ドライバ回路 | |
JPS6317016Y2 (ja) | ||
JPH0412621A (ja) | 電源極性切換え装置 | |
JP3317272B2 (ja) | 電流方向切替回路 | |
JPH0637465Y2 (ja) | マイクロコンピュータの接点入力装置 | |
JPS58125913A (ja) | スイツチング回路接続回路装置 | |
JPH0750876Y2 (ja) | インバータ装置 | |
JPH0413696Y2 (ja) | ||
JPH039395Y2 (ja) | ||
JPH0513066Y2 (ja) | ||
CN114531143A (zh) | 用于菊花链中功率控制的双向开关 | |
JPH0316644B2 (ja) | ||
JP2592990B2 (ja) | 電圧制御回路 | |
JPS643079Y2 (ja) | ||
JPS6024019Y2 (ja) | 直流2線式近接スイッチ | |
JPH0326681Y2 (ja) | ||
JP2605447Y2 (ja) | 半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960917 |