JP2524183Y2 - スイッチ入力回路 - Google Patents
スイッチ入力回路Info
- Publication number
- JP2524183Y2 JP2524183Y2 JP1510091U JP1510091U JP2524183Y2 JP 2524183 Y2 JP2524183 Y2 JP 2524183Y2 JP 1510091 U JP1510091 U JP 1510091U JP 1510091 U JP1510091 U JP 1510091U JP 2524183 Y2 JP2524183 Y2 JP 2524183Y2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- power supply
- terminal
- input
- input circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、制御装置の入力部等に
おいて外部スイッチの操作を検出するスイッチ入力回路
に関する。
おいて外部スイッチの操作を検出するスイッチ入力回路
に関する。
【０００２】
【従来の技術】従来のスイッチ入力回路１１Ａは、例え
ば図２に示すように、外部スイッチ１２をスイッチ接続
端子１３と電源Ｖccとの間に接続するようになってい
た。そして、外部スイッチ１２がＯＦＦ（開）の場合に
は、プルダウン抵抗ＲPDを介してＩＣ１４の入力が接地
され、外部スイッチ１２がＯＮ（閉）の場合には、電源
Ｖccからの電流によるプルダウン抵抗ＲPDでの電圧降下
がＩＣ１４の入力に印加されて、これらの操作を検出す
ることができる。
ば図２に示すように、外部スイッチ１２をスイッチ接続
端子１３と電源Ｖccとの間に接続するようになってい
た。そして、外部スイッチ１２がＯＦＦ（開）の場合に
は、プルダウン抵抗ＲPDを介してＩＣ１４の入力が接地
され、外部スイッチ１２がＯＮ（閉）の場合には、電源
Ｖccからの電流によるプルダウン抵抗ＲPDでの電圧降下
がＩＣ１４の入力に印加されて、これらの操作を検出す
ることができる。
【０００３】また、図３に示す従来のスイッチ入力回路
１１Ｂは、スイッチ接続端子１３に接続した外部スイッ
チ１２の他方端を接地側に接続するようになっていた。
そして、この場合には、ＩＣ１４の入力がプルアップ抵
抗ＲPUを介して電源Ｖccに接続され、これによって外部
スイッチ１２のＯＦＦ時に電源ＶccがＩＣ１４の入力に
印加されるようにしている。外部スイッチ１２がＯＮの
場合には、この外部スイッチ１２を介してＩＣ１４の入
力が接地されることになる。従って、この図３のスイッ
チ入力回路１１Ｂの場合にも、外部スイッチ１２の操作
を検出することができる。なお、上記図２及び図３にお
けるダイオードＤ11，Ｄ12と抵抗Ｒ11は、ＩＣ１４を過
大な入力から保護するために接続されたものである
１１Ｂは、スイッチ接続端子１３に接続した外部スイッ
チ１２の他方端を接地側に接続するようになっていた。
そして、この場合には、ＩＣ１４の入力がプルアップ抵
抗ＲPUを介して電源Ｖccに接続され、これによって外部
スイッチ１２のＯＦＦ時に電源ＶccがＩＣ１４の入力に
印加されるようにしている。外部スイッチ１２がＯＮの
場合には、この外部スイッチ１２を介してＩＣ１４の入
力が接地されることになる。従って、この図３のスイッ
チ入力回路１１Ｂの場合にも、外部スイッチ１２の操作
を検出することができる。なお、上記図２及び図３にお
けるダイオードＤ11，Ｄ12と抵抗Ｒ11は、ＩＣ１４を過
大な入力から保護するために接続されたものである
【０００４】
【考案が解決しようとする課題】ところが、上記従来の
スイッチ入力回路１１は、ＩＣ１４の入力端子にプルダ
ウン抵抗ＲPDとプルアップ抵抗ＲPUのいずれが接続され
ているかによって、外部スイッチ１２を電源Ｖccに接続
するか接地側に接続するかが規制されてしまう。このた
め、実際にこのスイッチ入力回路１１Ａ，１１Ｂに外部
スイッチ１２を接続する場合には、スイッチ入力回路１
１が上記図２と図３のいずれのタイプであるかを逐一確
認しながら作業を行う必要がある。しかも、外部スイッ
チ１２のＯＮに対して、図２のスイッチ入力回路１１Ａ
ではＩＣ１４の入力がＨレベルとなり、図３ではＩＣ１
４の入力がＬレベルとなるため、この外部スイッチ１２
の接続を誤ると、たとえＯＮ／ＯＦＦ操作が検出された
としてもメーク接点とブレーク接点の関係が逆転し、操
作者の意図とは逆の動作を行うことになる。
スイッチ入力回路１１は、ＩＣ１４の入力端子にプルダ
ウン抵抗ＲPDとプルアップ抵抗ＲPUのいずれが接続され
ているかによって、外部スイッチ１２を電源Ｖccに接続
するか接地側に接続するかが規制されてしまう。このた
め、実際にこのスイッチ入力回路１１Ａ，１１Ｂに外部
スイッチ１２を接続する場合には、スイッチ入力回路１
１が上記図２と図３のいずれのタイプであるかを逐一確
認しながら作業を行う必要がある。しかも、外部スイッ
チ１２のＯＮに対して、図２のスイッチ入力回路１１Ａ
ではＩＣ１４の入力がＨレベルとなり、図３ではＩＣ１
４の入力がＬレベルとなるため、この外部スイッチ１２
の接続を誤ると、たとえＯＮ／ＯＦＦ操作が検出された
としてもメーク接点とブレーク接点の関係が逆転し、操
作者の意図とは逆の動作を行うことになる。
【０００５】従って、従来のスイッチ入力回路１１Ａ，
１１Ｂは、外部スイッチ１２を電源Ｖcc側と接地側のい
ずれに接続するかが予め決定されているため、配線作業
が煩わしいものとなるだけでなく、この接続を誤ると、
重大な誤動作を発生させるおそれがあるという問題が生
じていた。
１１Ｂは、外部スイッチ１２を電源Ｖcc側と接地側のい
ずれに接続するかが予め決定されているため、配線作業
が煩わしいものとなるだけでなく、この接続を誤ると、
重大な誤動作を発生させるおそれがあるという問題が生
じていた。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本考案のスイッチ入力回路は、ダイオードブリッジ
における交流入力端子の一方にスイッチ接続端子を設け
ると共に、この交流入力端子の他方に主電源よりも電圧
の低い副電源を接続し、スイッチング回路の制御端子間
にこのダイオードブリッジにおける直流出力端子の正負
極を接続したことを特徴としている。
に、本考案のスイッチ入力回路は、ダイオードブリッジ
における交流入力端子の一方にスイッチ接続端子を設け
ると共に、この交流入力端子の他方に主電源よりも電圧
の低い副電源を接続し、スイッチング回路の制御端子間
にこのダイオードブリッジにおける直流出力端子の正負
極を接続したことを特徴としている。
【０００７】
【作用】ダイオードブリッジは、２端子ずつの交流入力
端子と直流出力端子を有する４端子回路であり、直流出
力端子の正極には、交流入力端子のいずれの端子からで
も電源を供給することができ、この直流出力端子の負極
は、交流入力端子のいずれの端子へも接地することがで
きる。
端子と直流出力端子を有する４端子回路であり、直流出
力端子の正極には、交流入力端子のいずれの端子からで
も電源を供給することができ、この直流出力端子の負極
は、交流入力端子のいずれの端子へも接地することがで
きる。
【０００８】このため、上記構成のように交流入力端子
の一方にスイッチ接続端子を設けてここに外部スイッチ
を接続すると共に、この交流入力端子の他方に主電源よ
りも電圧の低い副電源を接続すると、外部スイッチの他
方が主電源側に接続されている場合には、この外部スイ
ッチがＯＮのときに、直流出力端子の正極に主電源から
の電源が供給され、負極はこれよりも電圧の低い副電源
が接地側となる。また、外部スイッチの他方が接地され
ている場合には、この外部スイッチがＯＮとなったとき
に、直流出力端子の正極に副電源からの電源が供給さ
れ、負極は外部スイッチを介して接地される。さらに、
外部スイッチがＯＦＦとなった場合には、いずれに接続
されていても、直流出力端子の両極が同電位となる。
の一方にスイッチ接続端子を設けてここに外部スイッチ
を接続すると共に、この交流入力端子の他方に主電源よ
りも電圧の低い副電源を接続すると、外部スイッチの他
方が主電源側に接続されている場合には、この外部スイ
ッチがＯＮのときに、直流出力端子の正極に主電源から
の電源が供給され、負極はこれよりも電圧の低い副電源
が接地側となる。また、外部スイッチの他方が接地され
ている場合には、この外部スイッチがＯＮとなったとき
に、直流出力端子の正極に副電源からの電源が供給さ
れ、負極は外部スイッチを介して接地される。さらに、
外部スイッチがＯＦＦとなった場合には、いずれに接続
されていても、直流出力端子の両極が同電位となる。
【０００９】従って、この直流出力端子の正負極をスイ
ッチング回路の制御端子に接続すれば、外部スイッチが
主電源側と接地側のいずれに接続されている場合であっ
ても、それぞれのＯＮ／ＯＦＦ操作に基づいてスイッチ
ング回路が同じ動作を行うようになる。即ち、例えば外
部スイッチをメーク接点のスイッチとした場合には、こ
の外部スイッチの接続状態にかかわらず、メーク操作に
よってスイッチング回路から同じ出力を取り出すことが
できる。
ッチング回路の制御端子に接続すれば、外部スイッチが
主電源側と接地側のいずれに接続されている場合であっ
ても、それぞれのＯＮ／ＯＦＦ操作に基づいてスイッチ
ング回路が同じ動作を行うようになる。即ち、例えば外
部スイッチをメーク接点のスイッチとした場合には、こ
の外部スイッチの接続状態にかかわらず、メーク操作に
よってスイッチング回路から同じ出力を取り出すことが
できる。
【００１０】
【実施例】以下、図面を参照しながら、本考案の実施例
を詳述する。
を詳述する。
【００１１】図１は本考案の一実施例を示すものであっ
て、スイッチ入力回路の回路図である。
て、スイッチ入力回路の回路図である。
【００１２】本実施例のスイッチ入力回路１は、スイッ
チング回路としてトランジスタＱ1，Ｑ2 のスイッチン
グ動作回路を用いた場合を示す。
チング回路としてトランジスタＱ1，Ｑ2 のスイッチン
グ動作回路を用いた場合を示す。
【００１３】ダイオードブリッジ３は、４個のダイオー
ドＤ1 〜Ｄ4 によって構成されている。そして、ダイオ
ードＤ1 のアノードとダイオードＤ2 のカソードとの間
の交流入力端子３ａには、外部スイッチ２を接続するた
めのスイッチ接続端子４が設けられている。このスイッ
チ接続端子４には、図示のように、主電源Ｖcc側に接続
された外部スイッチ２ａ、又は、接地ＧＮＤ側に接続さ
れた外部スイッチ２ｂのいずれかが接続されるようにな
っている。また、ダイオードブリッジ３におけるダイオ
ードＤ3 のアノードとダイオードＤ4 のカソードとの間
の交流入力端子３ｂは、副電源ＶR を介して接地ＧＮＤ
に接続されている。この副電源ＶR は、主電源Ｖccと接
地ＧＮＤの電位とのほぼ中間の電圧を有する電源であ
る。尚、この副電源ＶR は、主電源Ｖccを抵抗によって
分圧して生成することもできる。
ドＤ1 〜Ｄ4 によって構成されている。そして、ダイオ
ードＤ1 のアノードとダイオードＤ2 のカソードとの間
の交流入力端子３ａには、外部スイッチ２を接続するた
めのスイッチ接続端子４が設けられている。このスイッ
チ接続端子４には、図示のように、主電源Ｖcc側に接続
された外部スイッチ２ａ、又は、接地ＧＮＤ側に接続さ
れた外部スイッチ２ｂのいずれかが接続されるようにな
っている。また、ダイオードブリッジ３におけるダイオ
ードＤ3 のアノードとダイオードＤ4 のカソードとの間
の交流入力端子３ｂは、副電源ＶR を介して接地ＧＮＤ
に接続されている。この副電源ＶR は、主電源Ｖccと接
地ＧＮＤの電位とのほぼ中間の電圧を有する電源であ
る。尚、この副電源ＶR は、主電源Ｖccを抵抗によって
分圧して生成することもできる。
【００１４】上記ダイオードブリッジ３におけるダイオ
ードＤ1 ，Ｄ3 のカソード側となる正極の直流出力端子
３ｃは、ベース抵抗Ｒ1 を介してｎｐｎトランジスタＱ
1 のベース端子に接続されている。また、ダイオードＤ
2 ，Ｄ4 のアノード側となる負極の直流出力端子３ｄ
は、ｎｐｎトランジスタＱ1 のエミッタ端子に接続され
ている。そして、ｎｐｎトランジスタＱ1 のコレクタ端
子は、分圧抵抗Ｒ2 ，Ｒ3 を介して主電源Ｖccに接続さ
れている。従って、このｎｐｎトランジスタＱ1は、ダ
イオードブリッジ３の直流出力端子３ｃ，３ｄに順方向
のベース−エミッタ間電圧が出力されると導通状態にな
ってスイッチング動作を行う。なお、ｎｐｎトランジス
タＱ1 のベース端子とエミッタ端子間に接続された抵抗
Ｒ4 は、ベース蓄積電荷を放電しスイッチング動作を高
速化させるためのものである。
ードＤ1 ，Ｄ3 のカソード側となる正極の直流出力端子
３ｃは、ベース抵抗Ｒ1 を介してｎｐｎトランジスタＱ
1 のベース端子に接続されている。また、ダイオードＤ
2 ，Ｄ4 のアノード側となる負極の直流出力端子３ｄ
は、ｎｐｎトランジスタＱ1 のエミッタ端子に接続され
ている。そして、ｎｐｎトランジスタＱ1 のコレクタ端
子は、分圧抵抗Ｒ2 ，Ｒ3 を介して主電源Ｖccに接続さ
れている。従って、このｎｐｎトランジスタＱ1は、ダ
イオードブリッジ３の直流出力端子３ｃ，３ｄに順方向
のベース−エミッタ間電圧が出力されると導通状態にな
ってスイッチング動作を行う。なお、ｎｐｎトランジス
タＱ1 のベース端子とエミッタ端子間に接続された抵抗
Ｒ4 は、ベース蓄積電荷を放電しスイッチング動作を高
速化させるためのものである。
【００１５】上記ｎｐｎトランジスタＱ1 のコレクタ端
子に接続された分圧抵抗Ｒ2 ，Ｒ3間は、ｐｎｐトラン
ジスタＱ2 のベース端子に接続されている。また、ｐｎ
ｐトランジスタＱ2 は、エミッタ端子を主電源Ｖccに接
続され、コレクタ端子を出力抵抗Ｒ5 を介して接地ＧＮ
Ｄに接続されて、このコレクタ端子にスイッチ入力回路
１の出力端子５を設けている。従って、このｐｎｐトラ
ンジスタＱ2 は、ｎｐｎトランジスタＱ1 が導通する
と、自身も導通してスイッチング動作を行い、出力端子
５にｎｐｎトランジスタＱ1 のコレクタ出力を反転して
出力することができる。
子に接続された分圧抵抗Ｒ2 ，Ｒ3間は、ｐｎｐトラン
ジスタＱ2 のベース端子に接続されている。また、ｐｎ
ｐトランジスタＱ2 は、エミッタ端子を主電源Ｖccに接
続され、コレクタ端子を出力抵抗Ｒ5 を介して接地ＧＮ
Ｄに接続されて、このコレクタ端子にスイッチ入力回路
１の出力端子５を設けている。従って、このｐｎｐトラ
ンジスタＱ2 は、ｎｐｎトランジスタＱ1 が導通する
と、自身も導通してスイッチング動作を行い、出力端子
５にｎｐｎトランジスタＱ1 のコレクタ出力を反転して
出力することができる。
【００１６】上記構成のスイッチ入力回路１において、
まずスイッチ接続端子４と主電源Ｖccとの間に外部スイ
ッチ２ａを接続した場合の動作を説明する。外部スイッ
チ２ａがＯＮになると、主電源Ｖccからの電流がスイッ
チ入力回路１に流入し、ダイオードブリッジ３の交流入
力端子３ａ，ダイオードＤ1 及び直流出力端子３ｃを介
してベース抵抗Ｒ1 を通りｎｐｎトランジスタＱ1 のベ
ース端子に流れ込む。そして、このｎｐｎトランジスタ
Ｑ1 のエミッタ端子からの電流は、ダイオードブリッジ
３の直流出力端子３ｄ，ダイオードＤ4 及び交流入力端
子３ｂを介して主電源Ｖccよりも低電圧の副電源ＶR に
流れ出す。すると、ｎｐｎトランジスタＱ1 のベース−
エミッタ間電圧が主電源Ｖccと副電源ＶR との差の電位
となって、このｎｐｎトランジスタＱ1 とｐｎｐトラン
ジスタＱ2 を導通させ、スイッチ入力回路１の出力端子
５からＨレベルを出力することができる。
まずスイッチ接続端子４と主電源Ｖccとの間に外部スイ
ッチ２ａを接続した場合の動作を説明する。外部スイッ
チ２ａがＯＮになると、主電源Ｖccからの電流がスイッ
チ入力回路１に流入し、ダイオードブリッジ３の交流入
力端子３ａ，ダイオードＤ1 及び直流出力端子３ｃを介
してベース抵抗Ｒ1 を通りｎｐｎトランジスタＱ1 のベ
ース端子に流れ込む。そして、このｎｐｎトランジスタ
Ｑ1 のエミッタ端子からの電流は、ダイオードブリッジ
３の直流出力端子３ｄ，ダイオードＤ4 及び交流入力端
子３ｂを介して主電源Ｖccよりも低電圧の副電源ＶR に
流れ出す。すると、ｎｐｎトランジスタＱ1 のベース−
エミッタ間電圧が主電源Ｖccと副電源ＶR との差の電位
となって、このｎｐｎトランジスタＱ1 とｐｎｐトラン
ジスタＱ2 を導通させ、スイッチ入力回路１の出力端子
５からＨレベルを出力することができる。
【００１７】次に、スイッチ入力回路１におけるスイッ
チ接続端子４と接地ＧＮＤとの間に外部スイッチ２ｂを
接続した場合の動作を説明する。外部スイッチ２ｂがＯ
Ｎになると、副電源ＶR からの電流がダイオードブリッ
ジ３の交流入力端子３ｂ，ダイオードＤ3 及び直流出力
端子３ｃを介してベース抵抗Ｒ1 を通りｎｐｎトランジ
スタＱ1 のベース端子に流れ込む。そして、このｎｐｎ
トランジスタＱ1 のエミッタ端子からの電流は、ダイオ
ードブリッジ３の直流出力端子３ｄ，ダイオードＤ2 及
び交流入力端子３ａを介して外部スイッチ２ｂを通り接
地ＧＮＤに流れ出す。すると、ｎｐｎトランジスタＱ1
のベース−エミッタ間電圧が副電源ＶRの電位となっ
て、このｎｐｎトランジスタＱ1 とｐｎｐトランジスタ
Ｑ2 を導通させ、この場合もスイッチ入力回路１の出力
端子５からＨレベルを出力することができる。
チ接続端子４と接地ＧＮＤとの間に外部スイッチ２ｂを
接続した場合の動作を説明する。外部スイッチ２ｂがＯ
Ｎになると、副電源ＶR からの電流がダイオードブリッ
ジ３の交流入力端子３ｂ，ダイオードＤ3 及び直流出力
端子３ｃを介してベース抵抗Ｒ1 を通りｎｐｎトランジ
スタＱ1 のベース端子に流れ込む。そして、このｎｐｎ
トランジスタＱ1 のエミッタ端子からの電流は、ダイオ
ードブリッジ３の直流出力端子３ｄ，ダイオードＤ2 及
び交流入力端子３ａを介して外部スイッチ２ｂを通り接
地ＧＮＤに流れ出す。すると、ｎｐｎトランジスタＱ1
のベース−エミッタ間電圧が副電源ＶRの電位となっ
て、このｎｐｎトランジスタＱ1 とｐｎｐトランジスタ
Ｑ2 を導通させ、この場合もスイッチ入力回路１の出力
端子５からＨレベルを出力することができる。
【００１８】また、これら外部スイッチ２ａ，２ｂがＯ
ＦＦとなった場合には、共にダイオードブリッジ３の直
流出力端子３ｃ，３ｄが同電位となるため、ｎｐｎトラ
ンジスタＱ1 とｐｎｐトランジスタＱ2 が非導通状態と
なり、スイッチ入力回路１の出力端子５からはＬレベル
が出力されることになる。
ＦＦとなった場合には、共にダイオードブリッジ３の直
流出力端子３ｃ，３ｄが同電位となるため、ｎｐｎトラ
ンジスタＱ1 とｐｎｐトランジスタＱ2 が非導通状態と
なり、スイッチ入力回路１の出力端子５からはＬレベル
が出力されることになる。
【００１９】この結果、本実施例のスイッチ入力回路１
によれば、主電源Ｖcc側に外部スイッチ２ａを接続した
場合と接地ＧＮＤ側に外部スイッチ２ｂを接続した場合
のいずれであっても、これらのＯＮ／ＯＦＦ操作を受け
付けると共に、外部スイッチ２ａ，２ｂの各ＯＮ／ＯＦ
Ｆ操作に応じて共通の出力を行うことができるようにな
る。
によれば、主電源Ｖcc側に外部スイッチ２ａを接続した
場合と接地ＧＮＤ側に外部スイッチ２ｂを接続した場合
のいずれであっても、これらのＯＮ／ＯＦＦ操作を受け
付けると共に、外部スイッチ２ａ，２ｂの各ＯＮ／ＯＦ
Ｆ操作に応じて共通の出力を行うことができるようにな
る。
【００２０】なお、本実施例では、スイッチング回路と
してｎｐｎトランジスタＱ1 とｐｎｐトランジスタＱ2
との回路を使用したが、これに限らず他の無接点スイッ
チング素子又は有接点のスイッチング素子による回路を
用いることができる。
してｎｐｎトランジスタＱ1 とｐｎｐトランジスタＱ2
との回路を使用したが、これに限らず他の無接点スイッ
チング素子又は有接点のスイッチング素子による回路を
用いることができる。
【００２１】
【考案の効果】以上の説明から明らかなように、本考案
のスイッチ入力回路は、スイッチ接続端子に接続する外
部スイッチを主電源側又は接地側のいずれに接続するこ
ともできるので、配線作業の煩わしさが解消されるとい
う効果を奏する。しかも、外部スイッチがいずれに接続
されている場合であっても、それぞれのＯＮ／ＯＦＦ操
作によってスイッチング回路に同じ出力を行わせること
ができるので、接続ミスによって誤動作が発生するおそ
れもなくなる。
のスイッチ入力回路は、スイッチ接続端子に接続する外
部スイッチを主電源側又は接地側のいずれに接続するこ
ともできるので、配線作業の煩わしさが解消されるとい
う効果を奏する。しかも、外部スイッチがいずれに接続
されている場合であっても、それぞれのＯＮ／ＯＦＦ操
作によってスイッチング回路に同じ出力を行わせること
ができるので、接続ミスによって誤動作が発生するおそ
れもなくなる。
【図１】本考案の一実施例を示すものであって、スイッ
チ入力回路の回路図である。
チ入力回路の回路図である。
【図２】従来例を示すものであって、スイッチ入力回路
の回路図である。
の回路図である。
【図３】他の従来例を示すものであって、スイッチ入力
回路の回路図である。
回路の回路図である。
２ ダイオードブリッジ ２ａ 交流入力端子 ２ｂ 交流入力端子 ２ｃ 直流出力端子 ２ｄ 直流出力端子 ３ スイッチ接続端子 ＶR 副電源 Ｑ1 ｎｐｎトランジスタ Ｑ2 ｐｎｐトランジスタ
Claims (1)
- 【請求項１】ダイオードブリッジにおける交流入力端子
の一方にスイッチ接続端子を設けると共に、この交流入
力端子の他方に主電源よりも電圧の低い副電源を接続
し、スイッチング回路の制御端子間にこのダイオードブ
リッジにおける直流出力端子の正負極を接続したことを
特徴とするスイッチ入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1510091U JP2524183Y2 (ja) | 1991-02-22 | 1991-02-22 | スイッチ入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1510091U JP2524183Y2 (ja) | 1991-02-22 | 1991-02-22 | スイッチ入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04105726U JPH04105726U (ja) | 1992-09-11 |
| JP2524183Y2 true JP2524183Y2 (ja) | 1997-01-29 |
Family
ID=31902411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1510091U Expired - Lifetime JP2524183Y2 (ja) | 1991-02-22 | 1991-02-22 | スイッチ入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2524183Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4536274B2 (ja) * | 2001-02-02 | 2010-09-01 | サンクス株式会社 | 信号入力回路 |
-
1991
- 1991-02-22 JP JP1510091U patent/JP2524183Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04105726U (ja) | 1992-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2524183Y2 (ja) | スイッチ入力回路 | |
| US5198704A (en) | Bi-CMOS output circuit with limited output voltage | |
| US4982107A (en) | Sourcing or sinking output circuit | |
| JPH07321621A (ja) | 半導体集積回路 | |
| JPH0554072B2 (ja) | ||
| JP4110701B2 (ja) | 過電圧保護回路 | |
| JPH09321598A (ja) | 検出スイッチ | |
| JPH06276673A (ja) | 突入電流制限回路 | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| JP2594063Y2 (ja) | ピン・エレクトロニクス・カード用ドライバ回路 | |
| JP2604779Y2 (ja) | ３状態入力回路 | |
| JPS6339482A (ja) | 直流モ−タ駆動回路 | |
| JPS643079Y2 (ja) | ||
| JP2607013Y2 (ja) | 過電流保護装置 | |
| JPH0545078Y2 (ja) | ||
| JP2567015B2 (ja) | 入力電圧検出回路 | |
| JPH0413696Y2 (ja) | ||
| JPH0513064Y2 (ja) | ||
| JPH0261820B2 (ja) | ||
| KR100461948B1 (ko) | 공작기계의트랜지스터를이용한스위칭회로 | |
| JP2605803Y2 (ja) | 過負荷検知回路 | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JP2533432B2 (ja) | 位相検出回路 | |
| JPH0316644B2 (ja) | ||
| JPS6046572B2 (ja) | 電源投入時誤動作防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960917 |