JP3317272B2 - 電流方向切替回路 - Google Patents
電流方向切替回路Info
- Publication number
- JP3317272B2 JP3317272B2 JP9578599A JP9578599A JP3317272B2 JP 3317272 B2 JP3317272 B2 JP 3317272B2 JP 9578599 A JP9578599 A JP 9578599A JP 9578599 A JP9578599 A JP 9578599A JP 3317272 B2 JP3317272 B2 JP 3317272B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- load
- photocoupler
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/795—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors
- H03K17/7955—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors using phototransistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/665—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only
- H03K17/666—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor
- H03K17/667—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor using complementary bipolar transistors
Description
【０００１】
【発明の属する技術分野】本発明は電流方向切替回路に
関し、特に、負荷に流れる電流方向を切り替える回路に
関する。
関し、特に、負荷に流れる電流方向を切り替える回路に
関する。
【０００２】
【従来の技術】負荷に流れる電流を切り替える電流切替
回路として、例えば特開平６−９０５２３号公報には、
定電流回路の出力に第１のスイッチと第２のスイッチを
接続し、第１のスイッチの第２端子と第２のスイッチの
第１端子を接地し、第１のスイッチと第２のスイッチの
各々の共通端子をそれぞれ第１の出力端子と第２の出力
端子に接続し（第１、第２出力端子に電子制御機器等の
負荷が接続される）、駆動回路により、第１のスイッチ
と第２のスイッチを同時に切替え、駆動回路の入力に接
続された制御入力端子に加える信号で第１の出力端子と
第２の出力端子に現れる電流方向を切替えることがで
き、定電流回路の出力は一方向のみの出力でよいため、
正電源、負電源２つの電源を使用する必要をなくした双
方向定電流回路の構成が提案されている。
回路として、例えば特開平６−９０５２３号公報には、
定電流回路の出力に第１のスイッチと第２のスイッチを
接続し、第１のスイッチの第２端子と第２のスイッチの
第１端子を接地し、第１のスイッチと第２のスイッチの
各々の共通端子をそれぞれ第１の出力端子と第２の出力
端子に接続し（第１、第２出力端子に電子制御機器等の
負荷が接続される）、駆動回路により、第１のスイッチ
と第２のスイッチを同時に切替え、駆動回路の入力に接
続された制御入力端子に加える信号で第１の出力端子と
第２の出力端子に現れる電流方向を切替えることがで
き、定電流回路の出力は一方向のみの出力でよいため、
正電源、負電源２つの電源を使用する必要をなくした双
方向定電流回路の構成が提案されている。
【０００３】
【発明が解決しようとする課題】しかしながら、この従
来の双方向定電流回路は、駆動回路の電流方向を変更す
るために、２接点のスイッチが必要とされており、２つ
のスイッチの動作時間にバラツキがあると、定電流回路
の出力がＧＮＤと短絡する可能性がある。
来の双方向定電流回路は、駆動回路の電流方向を変更す
るために、２接点のスイッチが必要とされており、２つ
のスイッチの動作時間にバラツキがあると、定電流回路
の出力がＧＮＤと短絡する可能性がある。
【０００４】また、例えば特開昭６２−１０４４９２号
公報には、トランジスタブリッジ回路とこれを制御する
制御回路として、正相増幅器、反転増幅器、ＮＰＮ型ト
ランジスタを備え、トランジスタブリッジ回路に接続し
た電流検出用抵抗器の端子電圧を、モータに対する通電
方向に応じてその極性を設定して減算回路に供給し、モ
ータの通電方向にかかわらずモータの過電流を制限する
ようにした回路が開示されている。この回路において
は、過電流を止めるための回路が複雑になり、高速にな
ると、トランジスタの動作時間のバラツキにより、過電
流を完全に止められないという問題点がある。
公報には、トランジスタブリッジ回路とこれを制御する
制御回路として、正相増幅器、反転増幅器、ＮＰＮ型ト
ランジスタを備え、トランジスタブリッジ回路に接続し
た電流検出用抵抗器の端子電圧を、モータに対する通電
方向に応じてその極性を設定して減算回路に供給し、モ
ータの通電方向にかかわらずモータの過電流を制限する
ようにした回路が開示されている。この回路において
は、過電流を止めるための回路が複雑になり、高速にな
ると、トランジスタの動作時間のバラツキにより、過電
流を完全に止められないという問題点がある。
【０００５】図４は、従来の電流方向切替回路の構成の
一例を示す図である。図４を参照すると、２端子の負荷
（Ｚ）３の一端は、抵抗Ｒ１の一端と、ＮＰＮ型フォト
カップラ５−１を構成するフォトトランジスタＱ２−１
のコレクタとに接続され、抵抗Ｒ１の他端は正電源に接
続され、フォトトランジスタＱ２−１のエミッタはエミ
ッタ抵抗ＲＥ１を介して負電源に接続され、負荷３の他
端は、抵抗Ｒ２の一端と、ＮＰＮ型フォトカップラ５−
２を構成するフォトトランジスタＱ２−２のコレクタと
に接続され、抵抗Ｒ２の他端は正電源に接続され、フォ
トトランジスタＱ２−２のエミッタはエミッタ抵抗ＲＥ
２を介して負電源に接続されている。６、７はフォトダ
イオードＤ１、Ｄ２を駆動する駆動回路（バッファ回
路）である。
一例を示す図である。図４を参照すると、２端子の負荷
（Ｚ）３の一端は、抵抗Ｒ１の一端と、ＮＰＮ型フォト
カップラ５−１を構成するフォトトランジスタＱ２−１
のコレクタとに接続され、抵抗Ｒ１の他端は正電源に接
続され、フォトトランジスタＱ２−１のエミッタはエミ
ッタ抵抗ＲＥ１を介して負電源に接続され、負荷３の他
端は、抵抗Ｒ２の一端と、ＮＰＮ型フォトカップラ５−
２を構成するフォトトランジスタＱ２−２のコレクタと
に接続され、抵抗Ｒ２の他端は正電源に接続され、フォ
トトランジスタＱ２−２のエミッタはエミッタ抵抗ＲＥ
２を介して負電源に接続されている。６、７はフォトダ
イオードＤ１、Ｄ２を駆動する駆動回路（バッファ回
路）である。
【０００６】入力信号ＡをＬｏｗレベル、入力信号Ｂを
Ｈｉｇｈレベルとすると、フォトカップラ５−２はオフ
し、フォトカップラ５−１に電流が流れ、トランジスタ
Ｑ２−１がオンし、正電源から抵抗Ｒ２、負荷３の他端
から一端側へ電流が流れ、フォトトランジスタＱ２−１
のコレクタからエミッタ抵抗ＲＥ１を介して負電源に電
流が流れる。この際、正電源から抵抗Ｒ１、フォトトラ
ンジスタＱ２−１を介して負電源に電流が流れる。
Ｈｉｇｈレベルとすると、フォトカップラ５−２はオフ
し、フォトカップラ５−１に電流が流れ、トランジスタ
Ｑ２−１がオンし、正電源から抵抗Ｒ２、負荷３の他端
から一端側へ電流が流れ、フォトトランジスタＱ２−１
のコレクタからエミッタ抵抗ＲＥ１を介して負電源に電
流が流れる。この際、正電源から抵抗Ｒ１、フォトトラ
ンジスタＱ２−１を介して負電源に電流が流れる。
【０００７】一方、入力信号ＢをＬｏｗレベル、入力信
号ＡをＨｉｇｈレベルとすると、フォトカップラ５−１
はオフし、フォトカップラ５−２に電流が流れ、フォト
トランジスタＱ２−２がオンし、正電源から抵抗Ｒ１を
介して、負荷３の一端から他端側へ電流が流れ、フォト
カップラ５−２を構成するトランジスタＱ１−２のコレ
クタからエミッタ抵抗ＲＥ２を介して電流が流れ、負荷
３に流れる電流の方向が切り替えられる。この際、正電
源から抵抗Ｒ２、フォトトランジスタＱ２−２を介して
負電源に電流が流れる。
号ＡをＨｉｇｈレベルとすると、フォトカップラ５−１
はオフし、フォトカップラ５−２に電流が流れ、フォト
トランジスタＱ２−２がオンし、正電源から抵抗Ｒ１を
介して、負荷３の一端から他端側へ電流が流れ、フォト
カップラ５−２を構成するトランジスタＱ１−２のコレ
クタからエミッタ抵抗ＲＥ２を介して電流が流れ、負荷
３に流れる電流の方向が切り替えられる。この際、正電
源から抵抗Ｒ２、フォトトランジスタＱ２−２を介して
負電源に電流が流れる。
【０００８】このように図４に示した従来の回路におい
ては、フォトカップラ５−１、５−２がオンした側にあ
る抵抗Ｒ１、Ｒ２に電流が流れ、負荷３に必要な電流以
外の無駄な電流が流ることになり、消費電力が大きくな
る、という問題があった。
ては、フォトカップラ５−１、５−２がオンした側にあ
る抵抗Ｒ１、Ｒ２に電流が流れ、負荷３に必要な電流以
外の無駄な電流が流ることになり、消費電力が大きくな
る、という問題があった。
【０００９】したがって本発明は、上記問題点に鑑みて
なされたものであって、その目的は、負荷に必要な電流
以外の無駄な電流が流れることを回避し、消費電力を低
減する電流切替回路を提供することにある。また本発明
の他の目的は、回路構成を簡易化する電流切替回路を提
供することにある。
なされたものであって、その目的は、負荷に必要な電流
以外の無駄な電流が流れることを回避し、消費電力を低
減する電流切替回路を提供することにある。また本発明
の他の目的は、回路構成を簡易化する電流切替回路を提
供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成する本発
明は、負荷の一端がグランドに接続され、前記負荷の他
端が、第１のスイッチの一端と第２のスイッチの一端の
接続点に接続され、前記第１のスイッチの他端は正電流
源に接続され、前記第２のスイッチの他端は負電流源に
接続されている。
明は、負荷の一端がグランドに接続され、前記負荷の他
端が、第１のスイッチの一端と第２のスイッチの一端の
接続点に接続され、前記第１のスイッチの他端は正電流
源に接続され、前記第２のスイッチの他端は負電流源に
接続されている。
【００１１】本発明は、負荷の一端がグランドに接続さ
れ、前記負荷の他端が、第１のトランジスタのコレクタ
と、第２のトランジスタのコレクタの接続点に接続さ
れ、前記第１、第２のトランジスタのエミッタはそれぞ
れ、第１の抵抗、第２の抵抗を介して正電源、負電源に
接続され、前記第１、第２のトランジスタのベースには
それぞれ、第１、第２の制御信号が入力され、前記第１
のトランジスタと前記第２のトランジスタのうちオンす
るトランジスタを切替えることで、前記負荷の電流の方
向を切替える。
れ、前記負荷の他端が、第１のトランジスタのコレクタ
と、第２のトランジスタのコレクタの接続点に接続さ
れ、前記第１、第２のトランジスタのエミッタはそれぞ
れ、第１の抵抗、第２の抵抗を介して正電源、負電源に
接続され、前記第１、第２のトランジスタのベースには
それぞれ、第１、第２の制御信号が入力され、前記第１
のトランジスタと前記第２のトランジスタのうちオンす
るトランジスタを切替えることで、前記負荷の電流の方
向を切替える。
【００１２】
【発明の実施の形態】本発明の実施の形態について説明
する。図１は、本発明の一実施の形態を説明するための
図である。図１を参照すると、２端子の負荷（２）３の
一端をＧＮＤに接続し、負荷３の他端１は、第１のスイ
ッチＳＷ１の一端と第２のスイッチＳＷ２の一端の接続
点に接続し、第１のスイッチＳＷ１の他端は正電流源
（１）に接続し、第２のスイッチＳＷ２の他端は負電流
源（２）に接続している。
する。図１は、本発明の一実施の形態を説明するための
図である。図１を参照すると、２端子の負荷（２）３の
一端をＧＮＤに接続し、負荷３の他端１は、第１のスイ
ッチＳＷ１の一端と第２のスイッチＳＷ２の一端の接続
点に接続し、第１のスイッチＳＷ１の他端は正電流源
（１）に接続し、第２のスイッチＳＷ２の他端は負電流
源（２）に接続している。
【００１３】第１、及び第２のスイッチＳＷ１、ＳＷ２
は互いに同期してオン／オフのスイッチング動作を行
い、第１、第２のスイッチＳＷ１、ＳＷ２のオン・オフ
を切り替えることで、負荷３に流れる電流の向きを切り
替え、負荷（３）に流れる電流以外の電流を流さないよ
うにしている。すなわち、第１のスイッチＳＷ１をオン
とし、第２のスイッチＳＷ２をオフとすることで、正電
流源（１）からの吐出（ソース）電流が第１のスイッチ
ＳＷ１、負荷３を通してＧＮＤ側に流れ、一方、第１の
スイッチＳＷ１をオフとし、第２のスイッチＳＷ２をオ
ンとすることで、ＧＮＤから負荷３、第２の第２のスイ
ッチＳＷ２を介し負電流源２からの吸込（シンク）電流
が流れる。
は互いに同期してオン／オフのスイッチング動作を行
い、第１、第２のスイッチＳＷ１、ＳＷ２のオン・オフ
を切り替えることで、負荷３に流れる電流の向きを切り
替え、負荷（３）に流れる電流以外の電流を流さないよ
うにしている。すなわち、第１のスイッチＳＷ１をオン
とし、第２のスイッチＳＷ２をオフとすることで、正電
流源（１）からの吐出（ソース）電流が第１のスイッチ
ＳＷ１、負荷３を通してＧＮＤ側に流れ、一方、第１の
スイッチＳＷ１をオフとし、第２のスイッチＳＷ２をオ
ンとすることで、ＧＮＤから負荷３、第２の第２のスイ
ッチＳＷ２を介し負電流源２からの吸込（シンク）電流
が流れる。
【００１４】本発明は、その好ましい実施の形態におい
て、第１、第２のスイッチＳＷ１、ＳＷ２をトランジス
タで構成したものであり、負荷（３）の一端がグランド
に接続され、負荷（３）の他端は、第１のトランジスタ
（Ｑ１）のコレクタと、第２のトランジスタ（Ｑ２）の
コレクタの接続点に接続され、第１、第２のトランジス
タのエミッタはそれぞれ、第１の抵抗、第２の抵抗（Ｒ
Ｅ１、ＲＥ２）を介して正電源、負電源に接続され、第
１、第２のトランジスタのベースにはそれぞれ、第１、
第２の制御信号（Ａ、Ｂ）が入力され、第１のトランジ
スタ（Ｑ１）と第２のトランジスタ（Ｑ２）のうちオン
するトランジスタを切替えることで、負荷（３）の電流
の方向が切替られる。
て、第１、第２のスイッチＳＷ１、ＳＷ２をトランジス
タで構成したものであり、負荷（３）の一端がグランド
に接続され、負荷（３）の他端は、第１のトランジスタ
（Ｑ１）のコレクタと、第２のトランジスタ（Ｑ２）の
コレクタの接続点に接続され、第１、第２のトランジス
タのエミッタはそれぞれ、第１の抵抗、第２の抵抗（Ｒ
Ｅ１、ＲＥ２）を介して正電源、負電源に接続され、第
１、第２のトランジスタのベースにはそれぞれ、第１、
第２の制御信号（Ａ、Ｂ）が入力され、第１のトランジ
スタ（Ｑ１）と第２のトランジスタ（Ｑ２）のうちオン
するトランジスタを切替えることで、負荷（３）の電流
の方向が切替られる。
【００１５】本発明は、その好ましい別の実施の形態に
おいて、第１、第２のスイッチＳＷ１、ＳＷ２をフォト
カップラで構成してもよく、負荷（３）の一端がグラン
ドに接続され、負荷の他端が、第１のフォトカップラ
（４）のフォトトランジスタのコレクタと、第２のフォ
トカップラ（５）のフォトトランジスタのコレクタの接
続点に接続され、第１、第２のフォトカップラをそれぞ
れ構成するフォトトランジスタのエミッタはそれぞれ、
第１の抵抗、第２の抵抗（ＲＥ１、ＲＥ２）を介して正
電源、負電源に接続され、第１、第２のフォトカップラ
（４、５）には、それぞれ、第１、第２の制御信号
（Ａ、Ｂ）が入力され、第１のフォトカップラと第２の
フォトカップラのうちオンするフォトカップラを切替え
ることで、負荷（３）の電流の方向が切替られる。
おいて、第１、第２のスイッチＳＷ１、ＳＷ２をフォト
カップラで構成してもよく、負荷（３）の一端がグラン
ドに接続され、負荷の他端が、第１のフォトカップラ
（４）のフォトトランジスタのコレクタと、第２のフォ
トカップラ（５）のフォトトランジスタのコレクタの接
続点に接続され、第１、第２のフォトカップラをそれぞ
れ構成するフォトトランジスタのエミッタはそれぞれ、
第１の抵抗、第２の抵抗（ＲＥ１、ＲＥ２）を介して正
電源、負電源に接続され、第１、第２のフォトカップラ
（４、５）には、それぞれ、第１、第２の制御信号
（Ａ、Ｂ）が入力され、第１のフォトカップラと第２の
フォトカップラのうちオンするフォトカップラを切替え
ることで、負荷（３）の電流の方向が切替られる。
【００１６】
【実施例】本発明の実施例について図面を参照して説明
する。図２は、本発明の一実施例の構成を示す図であ
る。図２を参照すると、２端子の負荷（インピーダンス
Ｚ）３の一端をＧＮＤに接続し、負荷３の他端を、ＰＮ
ＰトランジスタＱ１のコレクタと、ＮＰＮトランジスタ
Ｑ２のコレクタとが接続され、ＰＮＰトランジスタＱ１
のエミッタはエミッタ抵抗ＲＥ１を介して正電源に接続
され、ＮＰＮトランジスタＱ２のエミッタはエミッタ抵
抗ＲＥ２を介して負電源に接続され、ＰＮＰトランジス
タＱ１、ＮＰＮトランジスタＱ２のベースにはそれぞれ
制御信号Ａ、Ｂが供給される。いずれか一方のトランジ
スタＱ１、Ｑ２がオンすることにより、負荷３に流れる
電流を切り替え、負荷３に流れる電流以外の電流を流さ
ないようにしている。
する。図２は、本発明の一実施例の構成を示す図であ
る。図２を参照すると、２端子の負荷（インピーダンス
Ｚ）３の一端をＧＮＤに接続し、負荷３の他端を、ＰＮ
ＰトランジスタＱ１のコレクタと、ＮＰＮトランジスタ
Ｑ２のコレクタとが接続され、ＰＮＰトランジスタＱ１
のエミッタはエミッタ抵抗ＲＥ１を介して正電源に接続
され、ＮＰＮトランジスタＱ２のエミッタはエミッタ抵
抗ＲＥ２を介して負電源に接続され、ＰＮＰトランジス
タＱ１、ＮＰＮトランジスタＱ２のベースにはそれぞれ
制御信号Ａ、Ｂが供給される。いずれか一方のトランジ
スタＱ１、Ｑ２がオンすることにより、負荷３に流れる
電流を切り替え、負荷３に流れる電流以外の電流を流さ
ないようにしている。
【００１７】制御信号Ａに、ＰＮＰトランジスタＱ１が
オンするのに十分であり、かつ、トランジスタＱ１が飽
和しない電位（ＧＮＤレベルよりもわずかに高い電位）
が印加された時、又は、制御信号Ｂに、ＮＰＮトランジ
スタＱ２がオンするのに十分であり、かつ、トランジス
タが飽和しない電位（ＧＮＤレベルよりもわずかに低い
電位）が印加された時、負荷３には正電流、又は負電流
が流れる。ＰＮＰトランジスタＱ１がオンすると、正電
源より、エミッタ抵抗ＲＥ１を介して、トランジスタＱ
１のコレクタから負荷３を介してＧＮＤ方向に電流が流
れ、一方、ＮＰＮトランジスタＱ２がオンすると、ＧＮ
Ｄから負荷３を介してＮＰＮトランジスタＱ２のエミッ
タ抵抗ＲＥ２を介して負電源方向に電流が流れ、負荷２
に流れる電流の方向が切り替えられる。トランジスタＱ
１、Ｑ２としてバイポーラトランジスタを用いたが、Ｆ
ＥＴを用いてもよいことは勿論である。なお、トランジ
スタＱ１、Ｑ２は同時にオン状態とされることがないよ
うに、制御信号Ａ、Ｂが供給される。
オンするのに十分であり、かつ、トランジスタＱ１が飽
和しない電位（ＧＮＤレベルよりもわずかに高い電位）
が印加された時、又は、制御信号Ｂに、ＮＰＮトランジ
スタＱ２がオンするのに十分であり、かつ、トランジス
タが飽和しない電位（ＧＮＤレベルよりもわずかに低い
電位）が印加された時、負荷３には正電流、又は負電流
が流れる。ＰＮＰトランジスタＱ１がオンすると、正電
源より、エミッタ抵抗ＲＥ１を介して、トランジスタＱ
１のコレクタから負荷３を介してＧＮＤ方向に電流が流
れ、一方、ＮＰＮトランジスタＱ２がオンすると、ＧＮ
Ｄから負荷３を介してＮＰＮトランジスタＱ２のエミッ
タ抵抗ＲＥ２を介して負電源方向に電流が流れ、負荷２
に流れる電流の方向が切り替えられる。トランジスタＱ
１、Ｑ２としてバイポーラトランジスタを用いたが、Ｆ
ＥＴを用いてもよいことは勿論である。なお、トランジ
スタＱ１、Ｑ２は同時にオン状態とされることがないよ
うに、制御信号Ａ、Ｂが供給される。
【００１８】図３は、本発明の第２の実施例の構成を示
す図である。図３を参照すると、２端子の負荷３の一端
をＧＮＤに接続し、負荷３の他端には、ＰＮＰ型のフォ
トカップラ４を構成するフォトトランジスタＱ１のコレ
クタと、ＮＰＮ型のフォトカップラ５を構成するフォト
トランジスタＱ２のコレクタとが接続され、ＰＮＰ型フ
ォトカップラを構成するフォトトランジスタＱ１のエミ
ッタはエミッタ抵抗ＲＥ１を介して正電源に接続され、
ＮＰＮ型フォトカップラ５を構成するフォトトランジス
タＱ２のエミッタはエミッタ抵抗ＲＥ２を介して負電源
に接続されている。またフォトカップラ４、５の発光ダ
イオードＤ１、Ｄ２のアノードは＋５Ｖが印加され、カ
ソードはそれぞれ駆動回路６、７の出力端に接続されて
いる。
す図である。図３を参照すると、２端子の負荷３の一端
をＧＮＤに接続し、負荷３の他端には、ＰＮＰ型のフォ
トカップラ４を構成するフォトトランジスタＱ１のコレ
クタと、ＮＰＮ型のフォトカップラ５を構成するフォト
トランジスタＱ２のコレクタとが接続され、ＰＮＰ型フ
ォトカップラを構成するフォトトランジスタＱ１のエミ
ッタはエミッタ抵抗ＲＥ１を介して正電源に接続され、
ＮＰＮ型フォトカップラ５を構成するフォトトランジス
タＱ２のエミッタはエミッタ抵抗ＲＥ２を介して負電源
に接続されている。またフォトカップラ４、５の発光ダ
イオードＤ１、Ｄ２のアノードは＋５Ｖが印加され、カ
ソードはそれぞれ駆動回路６、７の出力端に接続されて
いる。
【００１９】入力信号ＡをＬｏｗレベルとするとＰＮＰ
型のフォトカップラ４に電流が流れ、フォトトランジス
タＱ１がオンし、フォトトランジスタＱ１のコレクタか
ら負荷３を介してＧＮＤ方向に電流が流れ、一方、入力
信号ＢをＬｏｗレベルとするとＮＰＮ型フォトカップラ
５に電流が流れフォトトランジスタＱ２がオンし、ＧＮ
Ｄから負荷３を介してフォトトランジスタＱ２のコレク
タの方向に電流が流れ、負荷３に流れる電流の方向が切
り替えられる。フォトカップラは、バイポーラトランジ
スタを駆動部とする構成に限定されずＦＥＴで構成して
もよい。本発明の第２の実施例では、入力信号Ａ、Ｂが
同じ論理で動作させることができる。本発明の第２の実
施例では、入力信号Ａ、Ｂ側と負荷側とのアイソレーシ
ョンをとることができる。
型のフォトカップラ４に電流が流れ、フォトトランジス
タＱ１がオンし、フォトトランジスタＱ１のコレクタか
ら負荷３を介してＧＮＤ方向に電流が流れ、一方、入力
信号ＢをＬｏｗレベルとするとＮＰＮ型フォトカップラ
５に電流が流れフォトトランジスタＱ２がオンし、ＧＮ
Ｄから負荷３を介してフォトトランジスタＱ２のコレク
タの方向に電流が流れ、負荷３に流れる電流の方向が切
り替えられる。フォトカップラは、バイポーラトランジ
スタを駆動部とする構成に限定されずＦＥＴで構成して
もよい。本発明の第２の実施例では、入力信号Ａ、Ｂが
同じ論理で動作させることができる。本発明の第２の実
施例では、入力信号Ａ、Ｂ側と負荷側とのアイソレーシ
ョンをとることができる。
【００２０】
【発明の効果】以上説明した通り、本発明によれば、負
荷に流れる電流のみで駆動できるため、低消費電力な回
路設計が可能になり、回路構成を簡易化することができ
るという効果を奏する。
荷に流れる電流のみで駆動できるため、低消費電力な回
路設計が可能になり、回路構成を簡易化することができ
るという効果を奏する。
【００２１】本発明によれば、スイッチとしてフォトカ
ップラを用いた場合、制御信号に同じ論理の信号を供給
することで制御可能となり、制御回路の構成を簡易化す
る。
ップラを用いた場合、制御信号に同じ論理の信号を供給
することで制御可能となり、制御回路の構成を簡易化す
る。
【図１】本発明の実施の形態の構成を示す図である。
【図２】本発明の一実施例の構成を示す図である。
【図３】本発明の他の実施例の構成を示す図である。
【図４】従来の電流方向切替回路の構成を示す図であ
る。
る。
１ 正電流源 ２ 負電流源 ３ 負荷（Ｚ） ４ ＰＮＰ型フォトカップラ ５、５−１、５−２ ＮＰＮ型フォトカップラ ６、７ バッファ回路 Ｄ１、Ｄ２ ダイオード ＳＷ１ 第１のスイッチ ＳＷ２ 第２のスイッチ Ｑ１ ＰＮＰトランジスタ Ｑ２、Ｑ２−１、Ｑ２−２ ＮＰＮトランジスタ Ｒ１、Ｒ２ 抵抗 ＲＥ１、ＲＥ２ エミッタ抵抗
Claims (4)
- 【請求項１】負荷の一端がグランドに接続され、 前記負荷の他端にコレクタがそれぞれ接続された第１の
トランジスタと第２のトランジスタとを備え、 前記第１のトランジスタのエミッタと前記第２のトラン
ジスタのエミッタは、それぞれ、第１の抵抗と第２の抵
抗を介して正電源と負電源に接続され、前記第１のトラ
ンジスタのベースと前記第２のトランジスタのベースに
は、それぞれ、第１の制御信号と第２の制御信号とが入
力され、 前記第１のトランジスタと前記第２のトランジスタのう
ちオンするトランジスタを切替えることで、前記負荷に
流れる電流の方向を切替える、ことを特徴とする電流方
向切替回路。 - 【請求項２】負荷の一端がグランドに接続され、 前記負荷の他端にドレインがそれぞれ接続された第１の
トランジスタと第２のトランジスタとを備え、 前記第１のトランジスタのソースと第２のトランジスタ
のソースは、それぞれ、第１の抵抗と第２の抵抗を介し
て正電源と負電源に接続され、前記第１のトランジスタ
のゲートと前記第２のトランジスタのゲートには、それ
ぞれ、第１の制御信号と第２の制御信号とが入力され、 前記第１のトランジスタと前記第２のトランジスタのう
ちオンするトランジスタを切替えることで、前記負荷に
流れる電流の方向を切替える、ことを特徴とする電流方
向切替回路。 - 【請求項３】負荷の一端がグランドに接続され、 前記負荷の他端が、第１のフォトカップラのフォトトラ
ンジスタのコレクタと、第２のフォトカップラのフォト
トランジスタのコレクタとの接続点に接続され、 前記第１のフォトカップラと前記第２のフォトカップラ
をそれぞれ構成するフォトトランジスタのエミッタは、
それぞれ、第１の抵抗と第２の抵抗を介して正電源と負
電源に接続され、 前記第１のフォトカップラと前記第２のフォトカップラ
には、それぞれ、第１の制御信号と第２の制御信号とが
入力され、 前記第１のフォトカップラと前記第２のフォトカップラ
のうちオンするフォトカップラを切替えることで、前記
負荷に流れる電流の方向を切替える、ことを特徴とする
電流方向切替回路。 - 【請求項４】前記第１の制御信号と前記第２の制御信号
とが、それぞれ、前記第１のフォトカップラと前記第２
のフォトカップラをそれぞれ構成する発光ダイオードの
カソード端子に接続される、ことを特徴とする請求項３
記載の電流方向切替回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9578599A JP3317272B2 (ja) | 1999-04-02 | 1999-04-02 | 電流方向切替回路 |
| US09/534,992 US6420804B1 (en) | 1999-04-02 | 2000-03-27 | Circuit for switching direction of current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9578599A JP3317272B2 (ja) | 1999-04-02 | 1999-04-02 | 電流方向切替回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000295766A JP2000295766A (ja) | 2000-10-20 |
| JP3317272B2 true JP3317272B2 (ja) | 2002-08-26 |
Family
ID=14147124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9578599A Expired - Fee Related JP3317272B2 (ja) | 1999-04-02 | 1999-04-02 | 電流方向切替回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6420804B1 (ja) |
| JP (1) | JP3317272B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7336044B1 (en) * | 1999-09-20 | 2008-02-26 | Visiocorp Patents S.A.R.L. | Direct current motor control circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62104492A (ja) | 1985-10-31 | 1987-05-14 | Sony Corp | モ−タ駆動回路 |
| JP3072187B2 (ja) | 1992-06-19 | 2000-07-31 | パロマ工業株式会社 | 湯沸器の点火装置 |
| JPH0690523A (ja) | 1992-09-09 | 1994-03-29 | Matsushita Electric Ind Co Ltd | 双方向定電流回路 |
| JP3539458B2 (ja) | 1995-09-21 | 2004-07-07 | 日本インテック株式会社 | 電解水生成機用電源 |
| US6294947B1 (en) * | 1998-05-29 | 2001-09-25 | Agere Systems Guradian Corp. | Asymmetrical current steering output driver with compact dimensions |
| US6127839A (en) * | 1998-09-01 | 2000-10-03 | Micron Technology, Inc. | Method and apparatus for reducing induced switching transients |
-
1999
- 1999-04-02 JP JP9578599A patent/JP3317272B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-27 US US09/534,992 patent/US6420804B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6420804B1 (en) | 2002-07-16 |
| JP2000295766A (ja) | 2000-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100232661B1 (ko) | 아날로그 스위치회로 | |
| US4839537A (en) | BicMO logic circuit | |
| US6069509A (en) | Output stage with slewing control means | |
| JPS63199518A (ja) | 差動ｅｃｌラインドライバ | |
| US5097145A (en) | Light emitting element drive circuit | |
| EP0207672A1 (en) | Switching device | |
| JP3317272B2 (ja) | 電流方向切替回路 | |
| US4467223A (en) | Enable gate for 3 state circuits | |
| JP3882694B2 (ja) | 演算増幅回路 | |
| EP0285157A2 (en) | Tri-state output circuit | |
| US5394038A (en) | Output circuit comprising bipolar transistors for driving CMOS circuit to reduce power consumption of the output circuit and avoid erroneous operation of the CMOS circuit | |
| US4527128A (en) | Bistate linear amplifier circuit | |
| US6542012B2 (en) | Circuit for driving gate of IGBT inverter | |
| JP4231447B2 (ja) | 放電保護回路 | |
| JPH10510971A (ja) | 高速／高スルーレート３モードバッファ／スイッチおよびその方法 | |
| JPS60153639A (ja) | ミラーキヤパシタンスを減少したゲート | |
| CN113785492B (zh) | 具有栅极电流重用的氮化镓激光二极管驱动场效晶体管 | |
| US5204550A (en) | Output stage having reduced current consumption | |
| US5616971A (en) | Power switching circuit | |
| US4763016A (en) | Feedback control device for switching off a transistor | |
| EP0397398B1 (en) | A TTL compatible bicmos input circuit | |
| JP2805349B2 (ja) | スイッチング回路 | |
| JP2959485B2 (ja) | 発光素子駆動回路 | |
| US20060055437A1 (en) | Driver circuit | |
| JP2858503B2 (ja) | Ｍｏｓ型半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020514 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |