JP2008236605A

JP2008236605A - プッシュプル回路

Info

Publication number: JP2008236605A
Application number: JP2007076376A
Authority: JP
Inventors: Shinya Watanabe; 慎也渡辺
Original assignee: Nippon Seiki Co Ltd
Current assignee: Nippon Seiki Co Ltd
Priority date: 2007-03-23
Filing date: 2007-03-23
Publication date: 2008-10-02

Abstract

【課題】負荷側に短絡故障が生じた場合であっても、構成部品の破損を防止できるプッシュプル回路を提供する。
【解決手段】第１のＰＮＰトランジスタ１と第１のＮＰＮトランジスタ２とのコレクタを共通に接続し、第１のＰＮＰトランジスタ１のエミッタを直流電源に接続し、第１のＮＰＮトランジスタ２のエミッタを基準電位点に接続し、第１のＰＮＰトランジスタ１及び第１のＮＰＮトランジスタ２の双方のベースに同一の入力信号を加え、共通のコレクタから負荷に出力を取り出すプッシュプル回路であって、第１のＮＰＮトランジスタ２のベースにアノードが接続し、第１のＰＮＰトランジスタ１のベースにカソードが接続する整流素子３と、第１のＰＮＰトランジスタ１及び第１のＮＰＮトランジスタ２の双方のベース及びエミッタに接続する保護回路５，６と、を備えてなる。
【選択図】図１

Description

本発明は、プッシュプル回路に関し、特に、負荷側の短絡時に作用する保護回路を備えてなるプッシュプル回路に好適である。

従来、プッシュプル回路は、特許文献１に開示されるものが知られている。このプッシュプル回路は、ＰＮＰトランジスタ及びＮＰＮトランジスタの双方のベースに同一の入力信号を加え、ＰＮＰトランジスタとＮＰＮトランジスタとのエミッタを共通に接続し、この共通エミッタから負荷側ユニットへ出力するように構成するものが一般的である。
特開平６−２０４７５９号公報

しかしながら、負荷側ユニットやユニットまでの配線においてグランドに短絡した際には、何れかのトランジスタのベース側から負荷へ電流が流れてしまい、プッシュプル回路の構成部品が破損してしまう可能性があり問題となっていた。

また、これを対策するために短絡故障の発生を検出し、電気的に切り離して回路を保護する構成を設けたり、各素子サイズを大きくして素子自体の耐力を上げるなどの措置が必要となり回路規模の増大やコストの上昇を招いていた。

そこで本発明の目的とするところは、上述の問題について着目してなされたものであり、負荷側に短絡故障が生じた場合であっても、構成部品の破損を防止できるプッシュプル回路を提供することにある。

本発明のプッシュプル回路は、請求項１に記載したように、第１のＰＮＰトランジスタと第１のＮＰＮトランジスタとのコレクタを共通に接続し、前記第１のＰＮＰトランジスタのエミッタを直流電源に接続し、前記第１のＮＰＮトランジスタのエミッタを基準電位点に接続し、前記第１のＰＮＰトランジスタ及び前記第１のＮＰＮトランジスタの双方のベースに同一の入力信号を加え、共通のコレクタから負荷に出力を取り出すプッシュプル回路であって、前記第１のＮＰＮトランジスタのベースにアノードが接続し、前記第１のＰＮＰトランジスタのベースにカソードが接続する整流素子と、前記第１のＰＮＰトランジスタ及び前記第１のＮＰＮトランジスタの双方のベース及びエミッタに接続する保護回路と、を備えてなることを特徴とする。

また、請求項２に記載したように、請求項１に記載のプッシュプル回路において、前記保護回路は、前記第１のＰＮＰトランジスタのエミッタと直流電源との間に接続される第１の抵抗素子と、前記第１のＰＮＰトランジスタのエミッタと前記第１の抵抗素子との間にベースが接続し、前記直流電源にエミッタが接続し、前記第１のＰＮＰトランジスタのベースにコレクタが接続する第２のＰＮＰトランジスタと、前記第１のＮＰＮトランジスタのエミッタと基準電位点との間に接続される第２の抵抗素子と、前記第１のＮＰＮトランジスタのエミッタと前記第２の抵抗素子との間にベースが接続し、前記基準電位点にエミッタが接続し、前記第１のＮＰＮトランジスタのベースにコレクタが接続する第２のＮＰＮトランジスタと、を設けてなることを特徴とする。

本発明は、第１のＰＮＰトランジスタと第１のＮＰＮトランジスタとのコレクタを共通に接続し、前記第１のＰＮＰトランジスタのエミッタを直流電源に接続し、前記第１のＮＰＮトランジスタのエミッタを基準電位点に接続し、前記第１のＰＮＰトランジスタ及び第１のＮＰＮトランジスタの双方のベースに同一の入力信号を加え、共通のコレクタから負荷に出力を取り出すプッシュプル回路であって、負荷側に短絡故障が生じた場合であっても、構成部品の破損を防止できる。

以下、本発明が適用された実施の形態について添付図面を用いて説明する。

図１は、本発明の一実施例を示すものであり、プッシュプル回路の電気的な構成を示すブロック図である。なお、このプッシュプル回路は、車両用制御機器における信号出力部に用いられ、入力したパルス信号を増幅して出力する回路として適用したものである。また、プッシュプル回路は、図示しないバッテリからイグニッションスイッチを介して電源線Ａ，Ｂ間に供給されるバッテリ電圧によって駆動するようになっている。

プッシュプル回路は、第１のＰＮＰトランジスタ１と、第１のＮＰＮトランジスタ２と、整流素子３と、入力用ＮＰＮトランジスタ４と、第１の保護回路（保護回路）５と、第２の保護回路（保護回路）６と、を備えている。

第１のＰＮＰトランジスタ１は、エミッタが直流電源に接続される電源線Ａに第１の保護回路５を介して接続し、コレクタが第１のＮＰＮトランジスタ２のコレクタに接続するとともに出力端子を介して図示しない負荷側ユニットに接続し、ベースが入力用ＮＰＮトランジスタ４のコレクタに接続するとともに整流素子３を介して第１のＮＰＮトランジスタのベースに接続するように設けられる。

第２のＮＰＮトランジスタ２は、エミッタが基準電位点（グランド）となる電源線Ｂに第２の保護回路６を介して接続し、コレクタが第１のＰＮＰトランジスタ１のコレクタに接続するとともに出力端子を介して図示しない負荷側ユニットに接続し、ベースが整流素子３を介して入力用ＮＰＮトランジスタ４のコレクタや第１のＰＮＰトランジスタ１のベースに接続するように設けられる。

整流素子３は、ダイオードが適用でき、アノードが第１のＮＰＮトランジスタのベース側に接続し、カソードが第１のＰＮＰトランジスタ１のベースや入力用ＮＰＮトランジスタ４のコレクタに接続するように設けられる。

入力用ＮＰＮトランジスタ４は、エミッタが電源線Ｂに接続し、コレクタが、第１のＰＮＰトランジスタ１のベースや整流素子３を介して第１のＮＰＮトランジスタ２のベースに接続し、ベースが入力端子と接続されパルス信号を入力するように設けられる。また、入力用ＮＰＮトランジスタ４は、ベースに加えられるパルス信号が「Ｈ」なる信号の場合に、コレクタとエミッタ間に電流が流れるように作用し、パルス信号が「Ｌ」なる信号の場合に、コレクタとエミッタ間に電流が流れないように作用を停止するものである。

以上の構成によって、入力するパルス信号が「Ｈ」なる信号である場合には、整流素子３の作用により第１のＮＰＮトランジスタ２を停止させるとともに、第１のＰＮＰトランジスタ１を作動させて、増幅した「Ｈ」なる信号を負荷側ユニットに出力することができる。また、入力するパルス信号が「Ｌ」なる信号である場合には、整流素子３の作用により第１のＰＮＰトランジスタ１を停止させるとともに、第１のＮＰＮトランジスタ２を作動させて、「Ｌ」なる信号を負荷側ユニットに出力することができる。

第１の保護回路５は、第１の抵抗素子５１と、第２のＰＮＰトランジスタ５２とから構成される。第１の抵抗素子５１は、第１のＰＮＰトランジスタ１のエミッタと電源線Ａとの間に介在するように構成される。第２のＰＮＰトランジスタ５２は、エミッタが電源線Ａに接続し、コレクタが第１のＰＮＰトランジスタ１のベースに接続し、ベースが第１のＰＮＰトランジスタ１のエミッタと第１の抵抗素子５１との間に接続するように設けられる。この第１の保護回路５によって、第１のＰＮＰトランジスタ１におけるエミッタ・ベース間の電位をコントロールし、入力信号が「Ｈ」なる信号の状態で負荷側ユニットが何らかの原因によって短絡してしまい過電流が第１のＰＮＰトランジスタ１に流れてしまうことを防止できる。

第２の保護回路６は、第２の抵抗素子６１と、第２のＮＰＮトランジスタ６２とから構成される。第２の抵抗素子６１は、第１のＮＰＮトランジスタ２のエミッタと電源線Ｂとの間に介在するように構成される。第２のＮＰＮトランジスタ６２は、エミッタが電源線Ｂに接続し、コレクタが第１のＮＰＮトランジスタ２のベースに接続し、ベースが第１のＮＰＮトランジスタ２のエミッタと第２の抵抗素子６１との間に接続するように設けられる。この第２の保護回路６によって、第１のＮＰＮトランジスタ２におけるエミッタ・ベース間の電位をコントロールし、入力信号が「Ｌ」なる信号の状態で負荷側ユニットが何らかの原因によって短絡してしまい過電流が第１のＮＰＮトランジスタ２に流れてしまうことを防止できる。

かかるプッシュプル回路は、第１のＰＮＰトランジスタ１と第１のＮＰＮトランジスタ２とのコレクタを共通に接続し、第１のＰＮＰトランジスタ１のエミッタを直流電源に接続し、第１のＮＰＮトランジスタ２のエミッタを基準電位点に接続し、第１のＰＮＰトランジスタ１及び第１のＮＰＮトランジスタ２の双方のベースに同一の入力信号を加え、共通のコレクタから負荷に出力を取り出すプッシュプル回路であって、第１のＮＰＮトランジスタ２のベースにアノードが接続し、第１のＰＮＰトランジスタ１のベースにカソードが接続する整流素子３と、第１のＰＮＰトランジスタ１及び第１のＮＰＮトランジスタ２の双方のベース及びエミッタに接続する保護回路５，６と、を備えてなる。

したがって、負荷側のユニットやユニットまでの配線においてグランドに短絡した場合において、出力側に設けられたトランジスタ１，２の何れかのベース側から負荷へ過電流が流れてしまうことがないため、構成部品が破損してしまうことを防止できるプッシュプル回路となる。

また、負荷側ユニットとプッシュプル回路との間において、出力側のトランジスタ１，２のベース電流が流れないように構成されているため、このベース電流による負荷側ユニットの回路構成などに依存する予期しない動作を防止することができる。例えば、負荷側ユニットに設けられコンデンサによって電流の流れが遅くなる場合であっても、負荷側ユニットによってベース電流が影響しないため、保護回路５，６による保護作用の遅れが生じることなく出力側のトランジスタ１，２を迅速に保護できる。

また、第１，第２の保護回路５，６は、第１のＰＮＰトランジスタ１のエミッタと直流電源との間に接続される第１の抵抗素子５１と、第１のＰＮＰトランジスタ１のエミッタと第１の抵抗素子５１との間にベースが接続し、前記直流電源にエミッタが接続し、第１のＰＮＰトランジスタ１のベースにコレクタが接続する第２のＰＮＰトランジスタ５１と、第１のＮＰＮトランジスタ２のエミッタと基準電位点との間に接続される第２の抵抗素子６１と、第１のＮＰＮトランジスタ２のエミッタと第２の抵抗素子６１との間にベースが接続し、前記基準電位点にエミッタが接続し、第１のＮＰＮトランジスタ２のベースにコレクタが接続する第２のＮＰＮトランジスタ６２と、を設けてなる。

したがって、出力側に設けられる第１のＰＮＰトランジスタ及び第１のＮＰＮトランジスタ２の双方において、過電流を防止できる保護回路を備えたプッシュプル回路となる。

なお、本発明のプッシュプル回路を上述した実施の形態の構成にて例に挙げて説明したが、本発明はこれに限定されるものではなく、他の構成においても、本発明の要旨を逸脱しない範囲において種々の改良、並びに設計の変更が可能なことは勿論である。

本発明の実施の形態の構成を示すブロック図。

符号の説明

１第１のＰＮＰトランジスタ
２第１のＮＰＮトランジスタ
３整流素子
４入力用ＮＰＮトランジスタ
５，６保護回路

Claims

第１のＰＮＰトランジスタと第１のＮＰＮトランジスタとのコレクタを共通に接続し、前記第１のＰＮＰトランジスタのエミッタを直流電源に接続し、前記第１のＮＰＮトランジスタのエミッタを基準電位点に接続し、前記第１のＰＮＰトランジスタ及び前記第１のＮＰＮトランジスタの双方のベースに同一の入力信号を加え、共通のコレクタから負荷に出力を取り出すプッシュプル回路であって、
前記第１のＮＰＮトランジスタのベースにアノードが接続し、前記第１のＰＮＰトランジスタのベースにカソードが接続する整流素子と、
前記第１のＰＮＰトランジスタ及び前記第１のＮＰＮトランジスタの双方のベース及びエミッタに接続する保護回路と、を備えてなることを特徴とするプッシュプル回路。
前記保護回路は、前記第１のＰＮＰトランジスタのエミッタと直流電源との間に接続される第１の抵抗素子と、前記第１のＰＮＰトランジスタのエミッタと前記第１の抵抗素子との間にベースが接続し、前記直流電源にエミッタが接続し、前記第１のＰＮＰトランジスタのベースにコレクタが接続する第２のＰＮＰトランジスタと、
前記第１のＮＰＮトランジスタのエミッタと基準電位点との間に接続される第２の抵抗素子と、前記第１のＮＰＮトランジスタのエミッタと前記第２の抵抗素子との間にベースが接続し、前記基準電位点にエミッタが接続し、前記第１のＮＰＮトランジスタのベースにコレクタが接続する第２のＮＰＮトランジスタと、
を設けてなることを特徴とする請求項１に記載のプッシュプル回路。