JP2010233196A - スイッチングアンプ - Google Patents

Abstract

【課題】 オペアンプを設けることなく、スイッチ素子に流れる過電流を検出することができるスイッチングアンプを提供すること。
【解決手段】 スイッチングアンプは、ＭＯＳＦＥＴ１５，１６と、アノードがＭＯＳＦＥＴ１５のソースに接続されたダイオードＤ１と、ダイオードＤ１のカソードと接地電位との間に接続された抵抗１と、ダイオードＤ１のカソードの電圧を分圧して、トランジスタＱ１のベースに供給する抵抗２および抵抗３と、抵抗Ｒ２およびＲ３によって分圧された電圧がベースに供給されることにより、ＭＯＳＦＥＴ１５の両端電圧が所定電圧以上であるか否かを検出するトランジスタＱ１と、ダイオードＤ１のカソードと電源＋ＶＣＣとの間に接続されたコンデンサＣ１とを備える。
【選択図】図２

Description

本発明は、出力段のスイッチ素子に流れる過電流を検出するスイッチングアンプに関する。

図８は、従来のスイッチングアンプにおける、正側のＭＯＳＦＥＴ５１、負側のＭＯＳＦＥＴ５２及び過電流検出回路（図８では負側のみを記載）を示す概略回路図である。ＭＯＳＦＥＴ５１，５２は、図示しないドライバから出力される駆動信号（ＰＷＭ信号）がハイレベルのときにオン状態となり、駆動信号がローレベルのときにオフ状態になる。ＭＯＳＦＥＴ５１がオン状態の時に、出力端子ＯＵＴには電源電圧＋ＶＣＣが出力される。ＭＯＳＦＥＴ５２がオン状態の時に、出力端子ＯＵＴには電源電圧−ＶＣＣが出力される。

過電流検出回路は、スイッチ５３と比較回路（オペアンプ）５４とを備える。スイッチ５３は、ＭＯＳＦＥＴ５２に供給される駆動信号がハイレベル（すなわち、ＭＯＳＦＥＴ５２がオン状態）のときにオン状態になり、ローレベル（すなわち、ＭＯＳＦＥＴ５２がオフ状態）のときにオフ状態になる。比較回路５４は、正側入力端子に基準電圧Ｖｒｅｆが入力され、負側入力端子には、スイッチ５３がオン状態のときに、ＭＳＯＦＥＴ５２の両端電圧（ドレイン−ソース間電圧）が入力される。ＭＯＳＦＥＴ５２は内部にオン抵抗を有しているので、ＭＯＳＦＥＴ５２のドレイン−ソース間に流れる電流にオン抵抗を乗算した値の電圧が、比較回路５４の負側入力端子に入力される。ＭＯＳＦＥＴ５２のドレイン−ソース間に過電流が流れる場合に、ドレイン−ソース間電圧が高くなり、比較回路５４の負側入力端子に入力される電圧が高くなり、比較回路５４は、ＭＯＳＦＥＴ５２に過電流が流れたことを示す信号を出力する。

従来の過電流検出回路においては、比較回路（オペアンプ）５４を備えているので、コストが高くなるという問題がある。また、比較回路（オペアンプ）５４に電圧を供給する電源回路を別途設ける必要があり、さらにコストが高くなるという問題がある。

特開２００８−２０５６６２号

本発明は上記従来の課題を解決するためになされたものであり、その目的は、オペアンプを設けることなく、スイッチ素子に流れる過電流を検出することができるスイッチングアンプを提供することである。

本発明の好ましい実施形態によるスイッチングアンプは、制御電極に供給される第１駆動信号によってオン状態又はオフ状態に制御され、第１端子が第１電源に接続され、第２端子がスイッチングアンプの出力に接続された第１スイッチ素子と、制御電極に供給される第２駆動信号によってオン状態又はオフ状態に制御され、第１端子が前記第１電源よりも低電圧である第２電源に接続され、第２端子が前記出力に接続された第２スイッチ素子と、アノードが前記第１スイッチ素子の第２端子に接続された第１ダイオードと、前記第１ダイオードのカソードと基準電位との間に接続された第１抵抗と、前記第１ダイオードのカソードの電圧を分圧して、第１トランジスタの制御電極に供給する第２抵抗および第３抵抗と、前記第２抵抗および第３抵抗によって分圧された電圧が制御電極に供給されることにより、前記第１スイッチ素子の両端電圧が第１所定電圧以上であるか否かを検出する第１トランジスタと、前記第１ダイオードのカソードと前記第１電源との間に接続された第１コンデンサとを備える。

本実施形態によると、第１スイッチ素子に流れる過電流を検出することができる。また、第１ダイオードを備えることにより、第１スイッチ素子がオフ状態の時に、第１トランジスタの制御電極から第２スイッチ素子へと電流が流れることが防止され、第１スイッチ素子に過電流が流れていると誤検出することを防止できる。また、第１スイッチ素子がオフ状態の時に、第１電源から第３抵抗、第２抵抗、第１抵抗を介して基準電位に流れる電流により、第１ダイオードのカソード電圧が減少するが、第１コンデンサを備えることによって、第１抵抗と第１コンデンサとの時定数により、第１ダイオードのカソード電圧の減少速度が緩やかになり、第１ダイオードのカソード電圧が第１トランジスタをオン状態にする電圧以下に減少しないので、第１スイッチ素子に過電流が流れていると誤検出することを防止できる。

好ましい実施形態においては、カソードが前記第２スイッチ素子の第２端子に接続された第２ダイオードと、前記第２ダイオードのアノードと前記基準電位との間に接続された第４抵抗と、前記第２ダイオードのアノードの電圧を分圧して、第２トランジスタの制御電極に供給する第５抵抗および第６抵抗と、前記第５抵抗および第６抵抗によって分圧された電圧が制御電極に供給されることにより、前記第２スイッチ素子の両端電圧が第２所定電圧以上であるか否かを検出する第２トランジスタと、前記第２ダイオードのアノードと前記第２電源との間に接続された第２コンデンサとをさらに備える。

本実施形態によると、第２スイッチ素子に流れる過電流を検出することができる。また、第２ダイオードを備えることにより、第２スイッチ素子がオフ状態の時に、第１スイッチ素子から第２トランジスタの制御電極に電流が流れることが防止され、第２スイッチ素子に過電流が流れていると誤検出することを防止できる。また、第２スイッチ素子がオフ状態の時に、基準電位から第４抵抗、第５抵抗、第６抵抗を介して第２電源に流れる電流により、第２ダイオードのアノード電圧が増加するが、第２コンデンサを備えることによって、第４抵抗と第２コンデンサとの時定数により、第２ダイオードのアノード電圧の増加速度が緩やかになり、第２ダイオードのアノード電圧が第２トランジスタをオン状態にする電圧以上に増加しないので、第２スイッチ素子に過電流が流れていると誤検出することを防止できる。

好ましい実施形態においては、前記第１抵抗と前記基準電位との間に接続され、前記第１スイッチ素子がオン状態の時にオン状態とされ、前記第１抵抗を前記基準電位に接続し、前記第１スイッチ素子がオフ状態の時にオフ状態とされ、前記第１抵抗を前記基準電位から切り離す第３トランジスタをさらに備える。

第３トランジスタを備えることによって、第１スイッチ素子がオフ状態の期間が長い場合でも、第１電源から第３抵抗、第２抵抗、第１抵抗を介して基準電位に電流が流れることを阻止し、第１ダイオードのカソード電圧が第１トランジスタをオン状態にする電圧以下に減少しないので、第１スイッチ素子に過電流が流れていると誤検出することを防止できる。

好ましい実施形態においては、前記第４抵抗と前記基準電位との間に接続され、前記第２スイッチ素子がオン状態の時にオン状態とされ、前記第４抵抗を前記基準電位に接続し、前記第２スイッチ素子がオフ状態の時にオフ状態とされ、前記第４抵抗を前記基準電位から切り離す第４トランジスタをさらに備える。

第４トランジスタを備えることによって、第２スイッチ素子がオフ状態の期間が長い場合でも、基準電位から第４抵抗、第５抵抗、第６抵抗を介して第２電源に電流が流れることを阻止し、第２ダイオードのアノード電圧が第２トランジスタをオン状態にする電圧上に増加しないので、第２スイッチ素子に過電流が流れていると誤検出することを防止できる。

本発明の別の好ましい実施形態によるスイッチングアンプは、制御電極に供給される第１駆動信号によってオン状態又はオフ状態に制御され、第１端子が第１電源に接続され、第２端子がスイッチングアンプの出力に接続された第１スイッチ素子と、制御電極に供給される第２駆動信号によってオン状態又はオフ状態に制御され、第１端子が前記第１電源よりも低電圧である第２電源に接続され、第２端子が前記出力に接続された第２スイッチ素子と、カソードが前記第２スイッチ素子の第２端子に接続された第２ダイオードと、前記第２ダイオードのアノードと前記基準電位との間に接続された第４抵抗と、前記第２ダイオードのアノードの電圧を分圧して、第２トランジスタの制御電極に供給する第５抵抗および第６抵抗と、前記第５抵抗および第６抵抗によって分圧された電圧が制御電極に供給されることにより、前記第２スイッチ素子の両端電圧が第２所定電圧以上であるか否かを検出する第２トランジスタと、前記第２ダイオードのアノードと前記第２電源との間に接続された第２コンデンサとを備える。

本発明のさらに別の好ましい実施形態によるスイッチングアンプは、制御電極に供給される第１駆動信号によってオン状態又はオフ状態に制御され、第１端子が第１電源に接続され、第２端子がスイッチングアンプの出力に接続された第１スイッチ素子と、制御電極に供給される第２駆動信号によってオン状態又はオフ状態に制御され、第１端子が前記第１電源よりも低電圧である第２電源に接続され、第２端子が前記出力に接続された第２スイッチ素子と、アノードが前記第１スイッチ素子の第２端子に接続された第１ダイオードと、前記第１ダイオードのカソードと基準電位との間に接続された第１抵抗と、前記第１ダイオードのカソードの電圧を分圧して、第１トランジスタの制御電極に供給する第２抵抗および第３抵抗と、前記第２抵抗および第３抵抗によって分圧された電圧が制御電極に供給されることにより、前記第１スイッチ素子の両端電圧が第１所定電圧以上であるか否かを検出する第１トランジスタと、前記第１抵抗と前記基準電位との間に接続され、前記第１スイッチ素子がオン状態の時にオン状態とされ、前記第１抵抗を前記基準電位に接続し、前記第１スイッチ素子がオフ状態の時にオフ状態とされ、前記第１抵抗を前記基準電位から切り離す第３トランジスタとを備える。

本実施形態によると、第１スイッチ素子に流れる過電流を検出することができる。また、第３トランジスタを備えることによって、第１電源から第３抵抗、第２抵抗、第１抵抗を介して基準電位に電流が流れることを阻止し、第１ダイオードのカソード電圧が第１トランジスタをオン状態にする電圧以下に減少しないので、第１スイッチ素子に過電流が流れていると誤検出することを防止できる。

本発明のさらに別の好ましい実施形態によるスイッチングアンプは、制御電極に供給される第１駆動信号によってオン状態又はオフ状態に制御され、第１端子が第１電源に接続され、第２端子がスイッチングアンプの出力に接続された第１スイッチ素子と、制御電極に供給される第２駆動信号によってオン状態又はオフ状態に制御され、第１端子が前記第１電源よりも低電圧である第２電源に接続され、第２端子が前記出力に接続された第２スイッチ素子と、カソードが前記第２スイッチ素子の第２端子に接続された第２ダイオードと、前記第２ダイオードのアノードと前記基準電位との間に接続された第４抵抗と、前記第２ダイオードのアノードの電圧を分圧して、第２トランジスタの制御電極に供給する第５抵抗および第６抵抗と、前記第５抵抗および第６抵抗によって分圧された電圧が制御電極に供給されることにより、前記第２スイッチ素子の両端電圧が第２所定電圧以上であるか否かを検出する第２トランジスタと、前記第４抵抗と前記基準電位との間に接続され、前記第２スイッチ素子がオン状態の時にオン状態とされ、前記第４抵抗を前記基準電位に接続し、前記第２スイッチ素子がオフ状態の時にオフ状態とされ、前記第４抵抗を前記基準電位から切り離す第４トランジスタとを備える。

本実施形態によると、第２スイッチ素子に流れる過電流を検出することができる。第４トランジスタを備えることによって、基準電位から第４抵抗、第５抵抗、第６抵抗を介して第２電源に電流が流れることを阻止し、第２ダイオードのアノード電圧が第２トランジスタをオン状態にする電圧以上に増加しないので、第２スイッチ素子に過電流が流れていると誤検出することを防止できる。

本発明によると、オペアンプを設けることなく、スイッチ素子に流れる過電流を検出することができる。従って、コストを安価にすることができ、オペアンプ用の電源を別途設ける必要がない。

以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図１は、本実施形態のスイッチングアンプ１０を示す概略回路図である。スイッチングアンプ１０は、パルス幅変調回路２０、ドライバ１１、スイッチング出力回路１２、ＬＰＦ（Low Pass Filter）１３および検出回路１９（図２のみに記載）を備える。

パルス幅変調回路２０は、入力信号（例えば、オーディオ信号）をパルス幅変調して第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２を生成する。第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２は、一方がハイレベルの信号である場合に他方がローレベルの信号である。

ドライバ１１は、第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２が入力され、電源電圧に基づいて、後述のスイッチ素子を駆動するための駆動信号ＤＲＶ１およびＤＲＶ２を出力する。

スイッチング出力回路１２は、第１の電源（例えば正の電源＋ＶＣＣ）と第２の電源（例えば負の電源−ＶＣＣ）との間に接続され、駆動信号に応答して正の電源＋ＶＣＣまたは負の電源−ＶＣＣを出力する。スイッチング出力回路１２は、スイッチ素子（本例ではＭＯＳＦＥＴ１５、１６）を有する。

ＭＯＳＦＥＴ１５は、ソースがＬＰＦ１７（つまり、スイッチングアンプの出力）に接続され、ゲートがドライバ１１に接続され、ドレインが電源電圧＋ＶＣＣの正側に接続されている。ＭＯＳＦＥＴ１６は、ドレインがＬＰＦ１７（つまり、スイッチングアンプの出力）に接続され、ゲートがドライバ１１に接続され、ソースが電源電圧−ＶＣＣの負側に接続されている。

ＬＰＦ１３は、スイッチング出力回路１２の出力端とスイッチングアンプ１０の出力端との間に接続され、高周波成分を除去して、スピーカー等の負荷に出力する。ＬＰＦ１３は、コイル１７およびコンデンサ１８を有する。

図２は、ＭＯＳＦＥＴ１５，１６、及び、検出回路１９を示す回路図である。検出回路１９は、ＭＯＳＦＥＴ１５，１６に過電流が流れていることを検出し、その旨を示す信号を出力する。過電流が流れていることを示す信号は、例えば、ドライバ１１に供給され、ドライバ１１からの駆動信号ＤＲＶ１，ＤＲＶ２の出力が停止される。または、過電流が流れていることを示す信号は、マイコンに供給され、マイコンからの指示によってパルス幅変調回路２０からのＰＷＭ信号の出力を停止する。

検出回路１９は、正側検出部１９Ａと、負側検出部１９Ｂと、出力部１９Ｃとを含む。

正側検出部１９Ａは、ＭＯＳＦＥＴ１５に流れる電流が過電流であることを検出する。ＭＯＳＦＥＴ１５はドレイン−ソース間にオン抵抗を有しており、ドレイン−ソース間に流れる電流の電流値にオン抵抗の値を乗算することによって、ドレイン−ソース間電圧が得られる。従って、ドレイン−ソース間に流れる電流が変化することにより、ドレイン−ソース間電圧が変化する。従って、ＭＯＳＦＥＴ１５のドレイン−ソース間電圧が所定電圧（第１所定電圧）以上であることを検出することによって、ＭＯＳＦＥＴ１５に流れる電流が過電流であることを検出することができる。

正側検出部１９Ａは、ダイオード（第１ダイオード）Ｄ１、トランジスタ（第１トランジスタ）Ｑ１、コンデンサ（第１コンデンサ）Ｃ１、及び、抵抗Ｒ１〜Ｒ５を含む。トランジスタＱ１は、ＭＯＳＦＥＴ１５の両端電圧が所定電圧以上であることを検出する。ダイオードＤ１は、ＭＯＳＦＥＴ１５がオン状態（ＭＯＳＦＥＴ１６がオフ状態）のときに、ＭＯＳＦＥＴ１５の両端電圧が所定電圧未満であれば、トランジスタＱ１のベースに導通開始電圧より大きい電圧を供給することにより、トランジスタＱ１をオフ状態にさせ、トランジスタＱ１にＭＯＳＦＥＴ１５の両端電圧が所定電圧未満であることを検出させる。一方、ＭＯＳＦＥＴ１５の両端電圧が所定電圧以上であれば、トランジスタＱ１のベースに導通開始電圧以下の電圧を供給することにより、トランジスタＱ１をオン状態にさせ、トラジスタＱ１にＭＯＳＦＥＴ１５の両端電圧が所定電圧以上であることを検出させる。

ダイオードＤ１は、アノードがＭＯＳＦＥＴ１５のソースに接続され、カソードがコンデンサＣ１を介して電源＋ＶＣＣに接続され、抵抗Ｒ１を介して接地電位（基準電位）に接続され、かつ、抵抗Ｒ２を介してトランジスタＱ１のベースに接続されている。トランジスタＱ１は、ベースが抵抗Ｒ３を介して電源＋ＶＣＣに接続され、エミッタが電源＋ＶＣＣに接続され、コレクタが抵抗Ｒ４、Ｒ５を介して接地電位に接続されている。

ダイオードＤ１は、ＭＯＳＦＥＴ１５がオン状態のときにオン状態になり、ＭＯＳＦＥＴ１５がオフ状態のときオフ状態になる。ＭＯＳＦＥＴ１５のオン抵抗が５３ｍΩ、過電流が１１．３Ａ以上の電流である場合、所定電圧は０．６Ｖに設定される。従って、ＭＯＳＦＥＴ１５のドレイン−ソース間電圧が０．６Ｖ以上である場合に、ＭＯＳＦＥＴ１５のソース電位が（＋ＶＣＣ−０．６）Ｖ以下に、ダイオードＤ１のカソード電位が（＋ＶＣＣ−１．２）Ｖ以下となり、トランジスタＱ１に過電流であることを検出させる。一方、ＭＯＳＦＥＴ１５のドレイン−ソース間電圧が０．６Ｖ未満である場合に、ＭＯＳＦＥＴ１５のソース電位が（＋ＶＣＣ−０．６）Ｖより大きく、ダイオードＤ１のカソード電位が（＋ＶＣＣ−１．２）Ｖよりも大きくなり、トランジスタＱ１に過電流でないことを検出させる。

トランジスタＱ１は、ダイオードＤ１のカソード電位が（＋ＶＣＣ−１．２）Ｖよりも大きい場合に、ベース−エミッタ間電圧が導通開始電圧（０．６Ｖ）よりも大きくなり、オフ状態になる。詳細には、ダイオードＤ１のカソード電圧が、抵抗Ｒ２及びＲ３によって分圧され、トランジスタＱ１のベースに供給されるが、当該分圧された電圧がトランジスタＱ１の導通開始電圧よりも大きくなっている。

一方、トランジスタＱ１は、ダイオードＤ１のカソード電位が（＋ＶＣＣ−１．２）Ｖ以下である場合に、ベース−エミッタ間電圧が導通開始電圧（０．６Ｖ）以下となり、オン状態になる。詳細には、ダイオードＤ１のカソード電圧が、抵抗Ｒ２及びＲ３によって分圧されて、トランジスタＱ１のベースに供給されるが、当該分圧された電圧がトランジスタＱ１の導通開始電圧以下になっている。

抵抗Ｒ２，Ｒ３は、上記の通り、ダイオードＤ１のカソード電圧を分圧してトランジスタＱ１のベース電圧を供給する。従って、抵抗Ｒ２，Ｒ３の各抵抗値は、ＭＯＳＦＥＴ１５のドレイン−ソース間電圧が０．６Ｖ以上になり、ダイオードＤ１のカソード電圧が（＋ＶＣＣ−１．２）Ｖ以下であるときに、トランジスタＱ１のベース−エミッタ間電圧がトランジスタＱ１の導通開始電圧（０．６Ｖ）以下になるように適切な値に設定されている。

ダイオードＤ１は、ＭＯＳＦＥＴ１５がオフ状態（ＭＯＳＦＥＴ１６がオン状態）のときに、オフ状態なることにより、正側検出部１９Ａ（トランジスタＱ１）をＭＯＳＦＥＴ１５，１６から電気的に切り離すために設けられる。ダイオードＤ１がオフになることにより、トランジスタＱ１から抵抗Ｒ２を介してＭＯＳＦＥＴ１６に電流が流れて、トランジスタＱ１がオン状態になることを防止する。

コンデンサＣ１は、ＭＯＳＦＥＴ１５がオン状態のときに、電源＋ＶＣＣからＭＯＳＦＥＴ１５、ダイオードＤ１を介して電流が流れ、充電されることによって、ダイオードＤ１のカソード電圧を定める。また、コンデンサＣ１は、一瞬だけＭＯＳＦＥＴ１５のドレイン−ソース間電圧が非常に大きくなった場合には、ダイオードＤ１のカソード電圧を一瞬だけ減少させず、ダイオードＤ１のカソード電圧を安定化させることにより、トランジスタＱ１が誤ってオン状態になることを防止する。

コンデンサＣ１は、ＭＯＳＦＥＴ１５がオフ状態（ＭＯＳＦＥＴ１６がオン状態）のときに、ダイオードＤ１がオフ状態になるためにトランジスタＱ１がオン状態になることを阻止する。つまり、ＭＯＳＦＥＴ１５がオフ状態のとき、電源＋ＶＣＣから抵抗Ｒ３、Ｒ２、Ｒ１を介して接地電位に電流が流れ、その結果、ダイオードＤ１のカソード電圧が減少する。仮に、ＭＯＳＦＥＴ１５がオフ状態の間に、ダイオードＤ１のカソード電圧がトランジスタＱ１をオン状態にする電圧以下に減少してしまうと、トランジスタＱ１がオン状態になってしまい、ＭＯＳＦＥＴ１５に過電流が流れていると誤検出される。しかし、コンデンサＣ１を設けることによって、コンデンサＣ１と抵抗Ｒ１との時定数によって、ダイオードＤ１のカソード電圧の減少速度を緩やかにできる。従って、ＭＯＳＦＥＴ１５がオフ状態の間に、ダイオードＤ１のカソード電圧がトランジスタＱ１をオン状態にする電圧以下に減少しないようにすることができる。

負側検出部１９Ｂは、ＭＯＳＦＥＴ１６に流れる電流が過電流であることを検出する。ＭＯＳＦＥＴ１６はドレイン−ソース間にオン抵抗を有しており、ドレイン−ソース間に流れる電流の電流値にオン抵抗の値を乗算することによって、ドレイン−ソース間電圧が得られる。従って、ドレイン−ソース間に流れる電流が変化することにより、ドレイン−ソース間電圧が変化し、ＭＯＳＦＥＴ１６のドレイン−ソース間電圧が所定電圧（第２所定電圧、本例では、第１所定電圧と同じ電圧である）以上であることを検出することによって、ＭＯＳＦＥＴ１６に流れる電流が過電流であることを検出することができる。

負側検出部１９Ｂは、ダイオード（第２ダイオード）Ｄ２、トランジスタ（第２トランジスタ）Ｑ２，トランジスタＱ３、コンデンサ（第２コンデンサ）Ｃ２、及び、抵抗Ｒ６〜Ｒ１１を含む。トランジスタＱ２は、ＭＯＳＦＥＴ１６の両端電圧が所定電圧以上であることを検出する。ダイオードＤ２は、ＭＯＳＦＥＴ１６がオン状態（ＭＯＳＦＥＴ１５がオフ状態）のときに、ＭＯＳＦＥＴ１６の両端電圧が所定電圧未満であれば、トランジスタＱ２のベースに導通開始電圧未満の電圧を供給し、トランジスタＱ２をオフ状態にさせ、トランジスタＱ２にＭＯＳＦＥＴ１６の両端電圧が所定電圧未満であることを検出させる。一方、ＭＯＳＦＥＴ１６の両端電圧が所定電圧以上であれば、トランジスタＱ２のベースに導通開始電圧以上の電圧を供給し、トランジスタＱ２をオン状態にさせ、トラジスタＱ２にＭＯＳＦＥＴ１６の両端電圧が所定電圧以上であることを検出させる。

ダイオードＤ２は、カソードがＭＯＳＦＥＴ１６のドレインに接続され、アノードがコンデンサＣ２を介して電源−ＶＣＣに接続され、抵抗Ｒ６を介して接地電位に接続され、かつ、抵抗Ｒ７を介してトランジスタＱ２のベースに接続されている。トランジスタＱ２は、ベースが抵抗Ｒ８を介して電源−ＶＣＣに接続され、エミッタが電源−ＶＣＣに接続され、コレクタが抵抗Ｒ９，Ｒ１０を介して電源＋ＶＣＣに接続されている。トランジスタＱ３は、ベースが抵抗Ｒ９とＲ１０との接続点に接続され、コレクタが抵抗Ｒ１１を介してトランジスタＱ４のベースに接続され、エミッタが電源＋ＶＣＣに接続されている。

ダイオードＤ２は、ＭＯＳＦＥＴ１６がオン状態のときにオン状態になり、ＭＯＳＦＥＴ１６がオフ状態のときにオフ状態になる。ＭＯＳＦＥＴ１６のオン抵抗が５３ｍΩ、過電流が１１．３Ａ以上の電流である場合、所定電圧は０．６Ｖに設定される。従って、ＭＯＳＦＥＴ１６のドレイン−ソース間電圧が０．６Ｖ以上である場合に、ＭＯＳＦＥＴ１６のドレイン電位が（−ＶＣＣ＋０．６）Ｖ以上に、ダイオードＤ２のアノード電位が（−ＶＣＣ＋１．２）Ｖ以上になり、トランジスタＱ１に過電流であることを検出させる。一方、ＭＯＳＦＥＴ１６のドレイン−ソース間電圧が０．６Ｖ未満である場合に、ＭＯＳＦＥＴ１６のドレイン電位が（−ＶＣＣ＋０．６）Ｖ未満に、ダイオードＤ２のアノード電位が（−ＶＣＣ＋１．２）Ｖ未満になり、トランジスタＱ２に過電流電でないことを検出させる。

トランジスタＱ２は、ダイオードＤ２のアノード電位が（−ＶＣＣ＋０．６）Ｖよりも小さい場合に、ベース−エミッタ間電圧が導通開始電圧（０．６Ｖ）未満となり、オフ状態になる。つまり、ダイオードＤ２のアノード電圧が、抵抗Ｒ７及びＲ８によって分圧されて、トランジスタＱ２のベースに供給されるが、当該分圧された電圧がトランジスタＱ２の導通開始電圧未満になっている。

一方、トランジスタＱ２は、ダイオードＤ２のアノード電位が（−ＶＣＣ＋０．６）Ｖ以上の場合に、ベース−エミッタ間電圧が導通開始電圧（０．６Ｖ）以上となり、オン状態になる。つまり、ダイオードＤ２のアノード電圧が、抵抗Ｒ７及びＲ８によって分圧されて、トランジスタＱ２のベースに供給されるが、当該分圧された電圧が、トランジスタＱ２の導通開始電圧以上になっている。

抵抗Ｒ７，Ｒ８は、上記の通り、ダイオードＤ２のアノード電圧を分圧してトランジスタＱ２のベース電圧を供給する。従って、抵抗Ｒ７，Ｒ８の各抵抗値は、ＭＯＳＦＥＴ１６のドレイン−ソース間電圧が０．６Ｖ以上になり、ダイオードＤ２のアノード電圧が（−ＶＣＣ＋１．２）Ｖ以上であるときに、トランジスタＱ２のベース−エミッタ間電圧がトランジスタＱ２の導通開始電圧（０．６Ｖ）以上になるように適切な値に設定されている。

ダイオードＤ２は、ＭＯＳＦＥＴ１６がオフ状態（ＭＯＳＦＥＴ１５がオン状態）のときに、オフ状態なることにより、負側検出部１９Ｂ（トランジスタＱ２）をＭＯＳＦＥＴ１５，１６から電気的に切り離す。ダイオードＤ２がオフ状態になることにより、ＭＯＳＦＥＴ１５から抵抗Ｒ７を介してトランジスタＱ２のベースに電流が流れて、トランジスタＱ２がオン状態になることを防止することができる。

コンデンサＣ２は、ＭＯＳＦＥＴ１６がオン状態の時に、ダイオードＤ２との接続点がダイオードＤ２、ＭＯＳＦＥＴ１６を介して電源−ＶＣＣに接続された状態になり、当該点の電圧が減少することにより、ダイオードＤ２のアノード電圧を定める。また、コンデンサＣ２は、一瞬だけＭＯＳＦＥＴ１６のドレイン−ソース間電圧が非常に大きくなった場合には、ダイオードＤ２のアノード電圧を増加させず、当該電圧を安定化させることによって、トランジスタＱ２を一瞬だけオン状態にすることを防止する。

コンデンサＣ２は、ＭＯＳＦＥＴ１６がオフ状態（ＭＯＳＦＥＴ１５がオン状態）のときに、ダイオードＤ２がオフ状態になるためにトランジスタＱ２がオン状態になることを阻止する。つまり、ＭＯＳＦＥＴ１６がオフ状態のとき、接地電位から抵抗Ｒ６、Ｒ７、Ｒ８を介して電源−ＶＣＣに電流が流れ、その結果、ダイオードＤ２のアノード電圧が増加する。仮に、ＭＯＳＦＥＴ１６がオフ状態の間に、ダイオードＤ２のアノード電圧がトランジスタＱ２をオン状態にする電圧以上に増加してしまうと、トランジスタＱ２がオン状態になってしまい、ＭＯＳＦＥＴ１６に過電流が流れていると誤検出される。しかし、コンデンサＣ２を設けることによって、コンデンサＣ２と抵抗Ｒ６の時定数によって、ダイオードＤ２のアノード電圧の増加速度を緩やかにできる。従って、ＭＯＳＦＥＴ１６がオフ状態の間に、ダイオードＤ２のアノード電圧がトランジスタＱ２をオン状態にする電圧以上に増加しないようにすることができる。

トランジスタＱ３は、トランジスタＱ２の出力信号を反転させる。トランジスタＱ３は、トランジスタＱ２がオフ状態のときに、ベースが電源＋ＶＣＣに接続された状態になるのでオフ状態になる。一方、トランジスタＱ３は、トランジスタＱ２がオン状態のときに、ベースが電源−ＶＣＣに接続された状態になるのでオン状態になる。

出力部１９Ｃは、ＭＯＳＦＥＴ１５又は１６のドレイン−ソース間電圧が所定電圧以上であることを示す信号を出力する。出力部１９Ｃは、トランジスタＱ４及び抵抗Ｒ１２を含む。トランジスタＱ４は、ベースが抵抗Ｒ４とＲ５との接続点に接続され、抵抗Ｒ１１を介してトランジスタＱ３のコレクタに接続され、エミッタが接地電位に接続され、コレクタが抵抗Ｒ１２を介して＋５Ｖ電源に接続され、ＭＯＳＦＥＴ１５又は１６のドレイン−ソース間電圧が所定電圧以上であることを示す信号を出力する出力端になっている。

トランジスタＱ４は、トランジスタＱ１がオン状態であるとき、ベースが電源電圧＋ＶＣＣに接続された状態になるので、オン状態になる。トランジスタＱ４は、トランジスタＱ３がオン状態であるとき、ベースが電源電圧＋ＶＣＣに接続された状態になるので、オン状態になる。トランジスタＱ４がオン状態になると、トランジスタＱ４のコレクタは、接地電位に接続された状態になり、ローレベルになり、このローレベルの信号がＭＯＳＦＥＴ１５又は１６のドレイン−ソース間電圧が所定電圧以上であることを示す信号となる。トランジスタＱ４は、トランジスタＱ１，Ｑ３がオフ状態である場合、ベースが接地電位に接続された状態になり、オフ状態になる。トランジスタＱ４がオフ状態になると、トランジスタＱ４のコレクタは、＋５Ｖ電源に接続された状態になり、ハイレベルになり、このハイレベルの信号がＭＯＳＦＥＴ１５及び１６のドレイン−ソース間電圧が所定電圧未満であることを示す信号となる。

以上の構成を有する検出回路１９についてその動作を説明する。図３は、図２の検出回路１９の各点における電圧波形を示している。なお、上記所定電圧を０．６Ｖとして説明する。

［ＭＯＳＦＥＴ１５がオン状態、ＭＯＳＦＥＴ１６がオフ状態、ＭＯＳＦＥＴ１５に過電流が流れていない場合］
ＭＯＳＦＥＴ１５のドレイン−ソース間電圧が所定電圧０．６Ｖ未満であるので、ＭＯＳＦＥＴ１５のソース電位は（＋ＶＣＣ−０．６）Ｖより大きくなっている。ダイオードＤ１は、ＭＯＳＦＥＴ１５がオン状態であるので、オン状態になっている。ダイオードＤ１のカソード電位が（＋ＶＣＣ−１．２）Ｖより大きく、トランジスタＱ１のベース電位も高くなり、トランジスタＱ１のベース−エミッタ間電圧が導通開始電圧より大きいので、トランジスタＱ１はオフ状態である。従って、トランジスタＱ１のコレクタは接地電位に接続された状態になり、コレクタ電圧（Ａ点電圧）はローレベルになっている。

ダイオードＤ２のカソード電位はＭＯＳＦＥＴ１５のソース電位（（＋ＶＣＣ−０．６Ｖ）以上）になっているので、アノード電位よりも大きく、ダイオードＤ２はオフ状態になっている。従って、接地電位から抵抗Ｒ６を介して流れる電流は、ＭＯＳＦＥＴ１６には流れず、抵抗Ｒ７、Ｒ８を介して電源−ＶＣＣへと流れる。その結果、抵抗Ｒ６とコンデンサＣ２との時定数に応じて、ダイオードＤ２のアノード電圧が緩やかな速度で増加する。ダイオードＤ２のアノード電圧が、トランジスタＱ２をオン状態にする電圧以上に増加する前に、ＭＯＳＦＥＴ１６がオン状態になるので、コンデンサＣ２のダイオードＤ２のアノードとの接続点が電源−ＶＣＣに接続された状態になり、当該点の電圧が低下し、ダイオードＤ２のアノード電圧が減少する。従って、ＭＯＳＦＥＴ１６がオフ状態の間には、ダイオードＤ２のアノード電圧はトランジスタＱ２をオン状態にする電圧以上に増加しないので、トランジスタＱ２はオフ状態を継続する。

トランジスタＱ２がオフ状態であるので、トランジスタＱ３は、ベースが電源電圧＋ＶＣＣに接続された状態であり、オフ状態になっている。トランジスタＱ３のコレクタ電圧（Ｃ点電圧）はローレベルになっている。

従って、トランジスタＱ４は、トランジスタＱ１，Ｑ３が共にオフ状態であるので、ベースが接地電位に接続された状態になり、オフ状態になっている。トランジスタＱ４のコレクタ電圧（Ｂ点電圧）は、ハイレベルになっており、このハイレベルの信号がＭＯＳＦＥＴ１５に過電流が流れていないことを示す信号として出力される。

［ＭＯＳＦＥＴ１５がオン状態、ＭＯＳＦＥＴ１６がオフ状態、ＭＯＳＦＥＴ１５に過電流が流れている場合］
ＭＯＳＦＥＴ１５のドレイン−ソース間電圧が所定電圧０．６Ｖ以上であるので、ＭＯＳＦＥＴ１５のソース電位は（＋ＶＣＣ−０．６）Ｖ以下になっている。ダイオードＤ１は、ＭＯＳＦＥＴ１５がオン状態であるので、オン状態になっている。ダイオードＤ１のカソード電圧が（＋ＶＣＣ−１．２）Ｖ以下になり、トランジスタＱ１のベース電圧が低くなるので、トランジスタＱ１のベース−エミッタ間電圧が導通開始電圧以下になり、トランジスタＱ１がオン状態になる。トランジスタＱ１のコレクタは電源電圧＋ＶＣＣに接続された状態になり、コレクタ電圧（Ａ点電圧）はハイレベルになっている（時刻ｔ１〜ｔ２）。

その結果、トランジスタＱ４のベース−エミッタ間電圧が導通開始電圧以上になり、トランジスタＱ４がオン状態になる。トランジスタＱ４は、コレクタが接地電位に接続された状態になり、コレクタ電圧（Ｂ点電圧）がローレベルになり（時刻ｔ１〜ｔ２）、このローレベルの信号がＭＯＳＦＥＴ１５に過電流が流れていることを示す信号として出力される。

［ＭＯＳＦＥＴ１６がオン状態、ＭＯＳＦＥＴ１５がオフ状態、ＭＯＳＦＥＴ１６に過電流が流れていない場合］
ＭＯＳＦＥＴ１６のドレイン−ソース間電圧が所定電圧０．６Ｖ未満であるので、ＭＯＳＦＥＴ１６のドレイン電位は（−ＶＣＣ＋０．６）Ｖ未満になっている。ダイオードＤ２は、ＭＯＳＦＥＴ１６がオン状態であるので、オン状態になっている。ダイオードＤ２のアノード電位が（−ＶＣＣ＋１．２）Ｖ未満であり、トランジスタＱ２のベース電位も低くなり、トランジスタＱ２のベース−エミッタ間電圧が導通開始電圧より小さいので、トランジスタＱ２はオフ状態である。従って、トランジスタＱ２のコレクタは電源電圧＋ＶＣＣに接続された状態になり、コレクタ電圧（Ｄ点電圧）はハイレベルになっている。

トランジスタＱ３は、ベースが電源電圧＋ＶＣＣに接続された状態であり、オフ状態になっている。トランジスタＱ３のコレクタ電圧（Ｃ点電圧）は、ローレベルになっている。

ダイオードＤ１のアノード電位はＭＯＳＦＥＴ１６のドレイン電位（（−ＶＣＣ＋０．６Ｖ）未満）になっているので、カソード電位よりも小さく、ダイオードＤ１はオフ状態になっている。従って、抵抗Ｒ１を介して接地電位に流れる電流は、ＭＯＳＦＥＴ１５からは流れず、電源＋ＶＣＣから抵抗Ｒ３、Ｒ２を介して流れる。その結果、抵抗Ｒ１とコンデンサＣ１との時定数に応じて、ダイオードＤ１のカソード電圧が緩やかな速度で減少する。ダイオードＤ１のカソード電圧が、トランジスタＱ１をオン状態にする電圧以下に減少する前に、ＭＯＳＦＥＴ１５がオン状態になるので、コンデンサＣ１が電源＋ＶＣＣからＭＯＳＦＥＴ１５、ダイオードＤ１を介して流れる電流によって再度充電され、ダイオードＤ１のカソード電圧が増加する。従って、ＭＯＳＦＥＴ１５がオフ状態の間には、ダイオードＤ１のカソード電圧はトランジスタＱ１をオン状態にする電圧以下に減少しないので、トランジスタＱ１はオフ状態を継続する。

トランジスタＱ１のコレクタは接地電位に接続された状態であり、トランジスタＱ１のコレクタ電圧（Ａ点電圧）は、ローレベルになっている。

従って、トランジスタＱ４は、トランジスタＱ１，Ｑ３が共にオフ状態であるので、ベースが接地電位に接続された状態になり、オフ状態になっている。トランジスタＱ４のコレクタ電圧（Ｂ点電圧）は、ハイレベルになっており、このハイレベルの信号がＭＯＳＦＥＴ１６に過電流が流れていないことを示す信号として出力される。

［ＭＯＳＦＥＴ１６がオン状態、ＭＯＳＦＥＴ１５がオフ状態、ＭＯＳＦＥＴ１６に過電流が流れている場合］
ＭＯＳＦＥＴ１６のドレイン−ソース間電圧が所定電圧０．６Ｖ以上であるので、ＭＯＳＦＥＴ１６のドレイン電位は（−ＶＣＣ＋０．６）Ｖ以上になっている。ダイオードＤ２は、ＭＯＳＦＥＴ１６がオン状態であるので、オン状態になっている。ダイオードＤ２のアノード電位が（−ＶＣＣ＋１．２Ｖ）以上になり、トランジスタＱ２のベース電位が高くなるので、トランジスタＱ２のベース−エミッタ間電圧が導通開始電圧以上になり、トランジスタＱ２がオン状態になる。トランジスタＱ２のコレクタは電源電圧−ＶＣＣに接続された状態になり、コレクタ電圧（Ｄ点電圧）はローレベルになっている（時刻ｔ３〜ｔ４）。

トランジスタＱ２がオン状態になると、トランジスタＱ３のベースが接地電位に接続された状態になり、オン状態になる。トランジスタＱ３のコレクタは、電源電圧＋ＶＣＣに接続された状態になり、コレクタ電圧（Ｃ点電圧）がハイレベルになる（時刻ｔ３〜ｔ４）。

その結果、トランジスタＱ４のベース−エミッタ間電圧が導通開始電圧以上になり、トランジスタＱ４がオン状態になる。トランジスタＱ４は、コレクタが接地電位に接続された状態になり、コレクタ電圧（Ｂ点電圧）がローレベルになり（時刻ｔ３〜ｔ４）、このローレベルの信号がＭＯＳＦＥＴ１６に過電流が流れていることを示す信号として出力される。

以上のように、本実施形態によると、ダイオードＤ１，Ｄ２、トランジスタＱ１，Ｑ２、コンデンサＣ１，Ｃ２等を備えることによって、ＭＯＳＦＥＴ１５，１６の過電流を検出することができる。

また、検出回路１９は、ＭＯＳＦＥＴ１５，１６の温度が所定温度以上であることを検出し、その旨を示す検出結果を出力してもよい。ＭＯＳＦＥＴ１５，１６のオン抵抗の抵抗値は、温度によって変化し、温度が高くなるにつれて略一次関数的に抵抗値が高くなる。従って、温度が変化することにより、ＭＯＳＦＥＴのドレイン−ソース間電圧が変化する。従って、上記の実施例のように、ＭＯＳＦＥＴ１５，１６のドレイン−ソース間電圧を検出することによって、ＭＯＳＦＥＴ１５，１６に流れる過電流に加えて、ＭＯＳＦＥＴ１５，１６の温度が所定温度以上であることを検出することができる。

図４は本発明の別の好ましい実施形態による検出回路２９を示す概略回路図である。検出回路２９は、図２の検出回路１９の各構成のうち、正側検出部１９Ａのみを有し、ＭＯＳＦＥＴ１５に流れる過電流のみを検出できる。図５は本発明の別の好ましい実施形態による検出回路３９を示す概略回路図である。検出回路３９は、図２の検出回路１９の各構成のうち、負側検出部１９Ｂのみを有し、ＭＯＳＦＥＴ１６に流れる過電流のみを検出できる。

図６は本発明の別の好ましい実施形態による検出回路４９を示す回路図である。検出回路４９は、図２の検出回路１９の構成に加えて、トランジスタＱ３１、Ｑ３２、抵抗Ｒ３１〜Ｒ３４、ダイオードＤ３１，Ｄ３２をさらに有する。

図２の検出回路１９では、ＭＯＳＦＥＴ１５がオフ状態の間に、コンデンサＣ１と抵抗Ｒ１との時定数により、ダイオードＤ１のカソード電圧がトランジスタＱ１をオン状態にする電圧以下に減少することを防止している。しかし、図１のパルス幅変調回路２０に、例えば、本出願人が特開２００４−３２０１８２の特に背景技術に記載するパルス幅変調回路を使用すると、入力信号の振幅値が大きくなると、ＰＷＭ信号の周期が大きくなり（周波数が小さくなり）、その結果、ＭＯＳＦＥＴ１５のオフ期間が長くなる。その結果、ＭＯＳＦＥＴ１５がオフ状態の間に、ダイオードＤ１のカソード電圧がトランジスタＱ１をオン状態にする電圧以下に減少してしまい、ＭＯＳＦＥＴ１５に過電流が流れていると誤検出されてしまうという問題がある。

同様に、図２の検出回路１９では、ＭＯＳＦＥＴ１６がオフ状態の間に、コンデンサＣ２と抵抗Ｒ６との時定数により、ダイオードＤ２のアノード電圧がトランジスタＱ２をオン状態にする電圧以上に増加することを防止している。しかし、図１のパルス幅変調回路２０に、例えば、本出願人が特開２００４−３２０１８２の特に背景技術に記載するパルス幅変調回路を使用すると、入力信号の振幅値が大きくなると、ＰＷＭ信号の周期が大きくなり（周波数が小さくなり）、その結果、ＭＯＳＦＥＴ１６のオフ期間が長くなる。その結果、ＭＯＳＦＥＴ１６がオフ状態の間に、ダイオードＤ２のアノード電圧がトランジスタＱ２をオン状態にする電圧以上に増加してしまい、ＭＯＳＦＥＴ１６に過電流が流れていると誤検出されてしまうという問題がある。

上記問題を解決するために、トランジスタＱ３１、Ｑ３２が設けられている。トランジスタＱ３１は、ＭＯＳＦＥＴ１５がオン状態のときに、ベースが電源＋ＶＣＣに接続されオン状態になり、ＭＯＳＦＥＴ１５がオフ状態のときに、ベースが電源−ＶＣＣに接続されオフ状態になる。トランジスタＱ３１は、ＭＯＳＦＥＴ１５がオン状態のときに、オン状態になることにより、抵抗Ｒ１を接地電位に接続する。トランジスタＱ３１は、ＭＯＳＦＥＴ１５がオフ状態のときに、オフ状態になることにより、抵抗Ｒ１を接地電位から切り離し、電源＋ＶＣＣから抵抗３，Ｒ２，Ｒ１を介して接地電位に電流が流れることを阻止し、ダイオードＤ１のカソード電圧の減少を阻止する。その結果、ＭＯＳＦＥＴ１５のオフ期間が長い場合であっても、ＭＯＳＦＥＴ１５がオフ状態の間に、ダイオードＤ１のカソード電圧がトランジスタＱ１をオン状態にする電圧以下に減少することが防止される。従って、ＭＯＳＦＥＴ１５に過電流が流れていると誤検出されることが防止される。トランジスタＱ３１は、ベースが抵抗Ｒ３１を介してＭＯＳＦＥＴ１５のソースに接続され、かつ、抵抗Ｒ３２を介してトランジスタＱ３１のエミッタに接続され、コレクタが抵抗Ｒ１に接続され、エミッタが接地電位に接続されている。

トランジスタＱ３２は、ＭＯＳＦＥＴ１６がオン状態のときに、ベースが電源−ＶＣＣに接続されオン状態になり、ＭＯＳＦＥＴ１６がオフ状態のときに、ベースが電源＋ＶＣＣに接続されオフ状態になる。トランジスタＱ３２は、ＭＯＳＦＥＴ１６がオン状態のときに、オン状態になることにより、抵抗Ｒ６を接地電位に接続する。トランジスタＱ３２は、ＭＯＳＦＥＴ１６がオフ状態のときに、オフ状態になることにより、抵抗Ｒ６を接地電位から切り離し、接地電位から抵抗６，Ｒ７，Ｒ８を介して電源−ＶＣＣに電流が流れることを阻止し、ダイオードＤ２のアノード電圧の増加を阻止する。その結果、ＭＯＳＦＥＴ１６のオフ期間が長い場合であっても、ＭＯＳＦＥＴ１６がオフ状態の間に、ダイオードＤ２のアノード電圧がトランジスタＱ２をオン状態にする電圧以上に増加することが防止される。従って、ＭＯＳＦＥＴ１６に過電流が流れていると誤検出されることが防止される。トランジスタＱ３２は、ベースが抵抗Ｒ３３を介してＭＯＳＦＥＴ１６のドレインに接続され、かつ、抵抗Ｒ３４を介してトランジスタＱ３２のエミッタに接続され、コレクタが抵抗Ｒ６に接続され、エミッタが接地電位に接続されている。

ダイオードＤ３１は、ダイオードＤ１のカソード電位が電源＋ＶＣＣ＋０．６Ｖ以上になった際に、電源＋ＶＣＣからＭＯＳＦＥＴ１５、ダイオードＤ１を介して流れる電流をコンデンサＣ１に充電するのではなく、ダイオードＤ３１を介して電源＋ＶＣＣに流すものである。これにより、ダイオードＤ１のカソード電圧が高くなりすぎて、ＭＯＳＦＥＴ１５のドレイン−ソース間電圧の変動をダイオードＤ１のカソード電圧に反映できなくなることを防止できる。

同様に、ダイオードＤ３２は、ダイオードＤ２のアノード電位が電源−ＶＣＣ−０．６Ｖ以下になった際に、ダイオードＤ３２からダイオードＤ２、ＭＯＳＦＥＴ１５を介して電源−ＶＣＣと電流を流すものである。これにより、ダイオードＤ２のアノード電圧が低くなりすぎて、ＭＯＳＦＥＴ１６のドレイン−ソース間電圧の変動をダイオードＤ２のアノード電圧に反映できなくなることを防止できる。

図７は本発明の別の好ましい実施形態による検出回路５９を示す概略回路図である。検出回路５９は、図６の検出回路４９からコンデンサＣ１、Ｃ２を省略したものである。コンデンサＣ１を省略したのは、ＭＯＳＦＥＴ１５がオフ状態の間にはトランジスタＱ３１がオフ状態になり、ダイオードＤ１のカソード電圧の減少を防止しているので、コンデンサＣ１の時定数による作用が不要だからである。しかし、図２における説明のように、コンデンサＣ１を備える方が、一瞬のみＭＯＳＦＥＴ１５のドレイン−ソース間電圧が大きく変動した際にも、その影響を打ち消して、ダイオードＤ１のカソード電圧を安定化させることができるという点で好ましい。

同様に、コンデンサＣ２を省略したのは、ＭＯＳＦＥＴ１６がオフ状態の間にはトランジスタＱ３２がオフ状態になり、ダイオードＤ２のアノード電圧の増加を防止しているので、コンデンサＣ２の時定数による作用が不要だからである。しかし、図２における説明のように、コンデンサＣ２を備える方が、一瞬のみＭＯＳＦＥＴ１６のドレイン−ソース間電圧が大きく変動した際にも、その影響を打ち消して、ダイオードＤ２のカソード電圧を安定化させることができるという点で好ましい。

なお、図６又は図７の検出回路においても、図４又は図５のように、正側検出部のみを備える回路構成、又は、負側検出部のみを備える回路構成であってもよい。

以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。例えば、パルス幅変調回路の代わりにパルス密度変調回路等のパルス変調回路を使用してもよい。また、スイッチング出力回路のスイッチ素子はＭＯＳＦＥＴに限定されない。検出回路１９の各スイッチ素子もバイポーラトランジスタに限定されない。検出回路１９において、ハイレベル／ローレベルの極性を逆にしてもよく、この場合、各トランジスタの極性を逆にする等周知の技術を用いて適用することができる。また、Ａ点電圧をＭＯＳＦＥＴ１５のドレイン−ソース間電圧が所定電圧以上であることを示す信号として出力し、Ｄ点電圧をＭＯＳＦＥＴ１６のドレイン−ソース間電圧が所定電圧以上であることを示す信号として出力する場合には、抵抗Ｒ５，Ｒ１０〜Ｒ１２、トランジスタＱ３，Ｑ４等が不要である。

本発明はオーディオ用のスイッチングアンプに好適に適用され得る。

本発明の好ましい実施形態によるスイッチングアンプを示す概略回路図である。 本発明の実施形態の要部であるＭＯＳＦＥＴ１５，１６及び検出回路１９を示す概略回路図である。 図２の回路における検出回路１９の各点における電圧波形を示すタイムチャートである。 本発明の別の実施形態の検出回路２９を示す概略回路図である。 本発明の別の実施形態の検出回路３９を示す概略回路図である。 本発明の別の実施形態の検出回路４９を示す概略回路図である。 本発明の別の実施形態の検出回路５９を示す概略回路図である。 従来の過電流検出回路を示す概略回路図である。

１０ スイッチングアンプ
１１ ドライバ
１２ スイッチング出力回路
１３ ＬＰＦ
１５ ＭＯＳＦＥＴ
１６ ＭＯＳＦＥＴ
１９ 検出回路
１９Ａ 正側検出部
１９Ｂ 負側検出部
１９Ｃ 出力部

Claims (7)

1. 制御電極に供給される第１駆動信号によってオン状態又はオフ状態に制御され、第１端子が第１電源に接続され、第２端子がスイッチングアンプの出力に接続された第１スイッチ素子と、
   制御電極に供給される第２駆動信号によってオン状態又はオフ状態に制御され、第１端子が前記第１電源よりも低電圧である第２電源に接続され、第２端子が前記出力に接続された第２スイッチ素子と、
   アノードが前記第１スイッチ素子の第２端子に接続された第１ダイオードと、
   前記第１ダイオードのカソードと基準電位との間に接続された第１抵抗と、
   前記第１ダイオードのカソードの電圧を分圧して、第１トランジスタの制御電極に供給する第２抵抗および第３抵抗と、
   前記第２抵抗および第３抵抗によって分圧された電圧が制御電極に供給されることにより、前記第１スイッチ素子の両端電圧が第１所定電圧以上であるか否かを検出する第１トランジスタと、
   前記第１ダイオードのカソードと前記第１電源との間に接続された第１コンデンサとを備える、スイッチングアンプ。
2. カソードが前記第２スイッチ素子の第２端子に接続された第２ダイオードと、
   前記第２ダイオードのアノードと前記基準電位との間に接続された第４抵抗と、
   前記第２ダイオードのアノードの電圧を分圧して、第２トランジスタの制御電極に供給する第５抵抗および第６抵抗と、
   前記第５抵抗および第６抵抗によって分圧された電圧が制御電極に供給されることにより、前記第２スイッチ素子の両端電圧が第２所定電圧以上であるか否かを検出する第２トランジスタと、
   前記第２ダイオードのアノードと前記第２電源との間に接続された第２コンデンサとをさらに備える、スイッチングアンプ。
3. 前記第１抵抗と前記基準電位との間に接続され、前記第１スイッチ素子がオン状態の時にオン状態とされ、前記第１抵抗を前記基準電位に接続し、前記第１スイッチ素子がオフ状態の時にオフ状態とされ、前記第１抵抗を前記基準電位から切り離す第３トランジスタをさらに備える、請求項１または２に記載のスイッチングアンプ。
4. 前記第４抵抗と前記基準電位との間に接続され、前記第２スイッチ素子がオン状態の時にオン状態とされ、前記第４抵抗を前記基準電位に接続し、前記第２スイッチ素子がオフ状態の時にオフ状態とされ、前記第４抵抗を前記基準電位から切り離す第４トランジスタをさらに備える、請求項２に記載のスイッチングアンプ。
5. 制御電極に供給される第１駆動信号によってオン状態又はオフ状態に制御され、第１端子が第１電源に接続され、第２端子がスイッチングアンプの出力に接続された第１スイッチ素子と、
   制御電極に供給される第２駆動信号によってオン状態又はオフ状態に制御され、第１端子が前記第１電源よりも低電圧である第２電源に接続され、第２端子が前記出力に接続された第２スイッチ素子と、
   カソードが前記第２スイッチ素子の第２端子に接続された第２ダイオードと、
   前記第２ダイオードのアノードと前記基準電位との間に接続された第４抵抗と、
   前記第２ダイオードのアノードの電圧を分圧して、第２トランジスタの制御電極に供給する第５抵抗および第６抵抗と、
   前記第５抵抗および第６抵抗によって分圧された電圧が制御電極に供給されることにより、前記第２スイッチ素子の両端電圧が第２所定電圧以上であるか否かを検出する第２トランジスタと、
   前記第２ダイオードのアノードと前記第２電源との間に接続された第２コンデンサとを備える、スイッチングアンプ。
6. 制御電極に供給される第１駆動信号によってオン状態又はオフ状態に制御され、第１端子が第１電源に接続され、第２端子がスイッチングアンプの出力に接続された第１スイッチ素子と、
   制御電極に供給される第２駆動信号によってオン状態又はオフ状態に制御され、第１端子が前記第１電源よりも低電圧である第２電源に接続され、第２端子が前記出力に接続された第２スイッチ素子と、
   アノードが前記第１スイッチ素子の第２端子に接続された第１ダイオードと、
   前記第１ダイオードのカソードと基準電位との間に接続された第１抵抗と、
   前記第１ダイオードのカソードの電圧を分圧して、第１トランジスタの制御電極に供給する第２抵抗および第３抵抗と、
   前記第２抵抗および第３抵抗によって分圧された電圧が制御電極に供給されることにより、前記第１スイッチ素子の両端電圧が第１所定電圧以上であるか否かを検出する第１トランジスタと、
   前記第１抵抗と前記基準電位との間に接続され、前記第１スイッチ素子がオン状態の時にオン状態とされ、前記第１抵抗を前記基準電位に接続し、前記第１スイッチ素子がオフ状態の時にオフ状態とされ、前記第１抵抗を前記基準電位から切り離す第３トランジスタとを備える、スイッチングアンプ。
7. 制御電極に供給される第１駆動信号によってオン状態又はオフ状態に制御され、第１端子が第１電源に接続され、第２端子がスイッチングアンプの出力に接続された第１スイッチ素子と、
   制御電極に供給される第２駆動信号によってオン状態又はオフ状態に制御され、第１端子が前記第１電源よりも低電圧である第２電源に接続され、第２端子が前記出力に接続された第２スイッチ素子と、
   カソードが前記第２スイッチ素子の第２端子に接続された第２ダイオードと、
   前記第２ダイオードのアノードと前記基準電位との間に接続された第４抵抗と、
   前記第２ダイオードのアノードの電圧を分圧して、第２トランジスタの制御電極に供給する第５抵抗および第６抵抗と、
   前記第５抵抗および第６抵抗によって分圧された電圧が制御電極に供給されることにより、前記第２スイッチ素子の両端電圧が第２所定電圧以上であるか否かを検出する第２トランジスタと、
   前記第４抵抗と前記基準電位との間に接続され、前記第２スイッチ素子がオン状態の時にオン状態とされ、前記第４抵抗を前記基準電位に接続し、前記第２スイッチ素子がオフ状態の時にオフ状態とされ、前記第４抵抗を前記基準電位から切り離す第４トランジスタとを備える、スイッチングアンプ。