JP4869753B2

JP4869753B2 - インバータ

Info

Publication number: JP4869753B2
Application number: JP2006076179A
Authority: JP
Inventors: 小明孔; マルコホンスバーグ
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2006-03-20
Filing date: 2006-03-20
Publication date: 2012-02-08
Anticipated expiration: 2026-03-20
Also published as: JP2007252165A

Description

この発明は、インバータに係る発明であり、特に、複数のハーフブリッジ構成のインバータに流れる過電流を検出する回路を備えるインバータに関するものである。

従来より、三相ブリッジ構成のインバータに流れる過電流を検出する回路が存在している（非特許文献１）。当該非特許文献１に係る技術では、複数のコンパレータを必要とする。

ＪｉｍＬｅｐｋｏｗｓｋｉ、"ＭｏｔｏｒＣｏｎｔｒｏｌＳｅｎｓｏｒＦｅｅｄｂａｃｋＣｉｒｃｕｉｔｓ"、[ｏｎｌｉｎｅ]、２００３年、Ｍｉｃｒｏｃｈｉｐ、[平成１７年１月５日検索]、インターネット＜ＵＲＬ：http://www.jimfranklin.info/microchipdatasheets/00894a.pdf＞

インバータに流れる過電流を検出する上記従来技術では、複数のコンパレータが必要であるので、回路全体（同一プリント基板上に回路全体を形成した場合には、当該プリント基板）のサイズが拡大化しており、また製造コストも増大していた。

さらに、複数のコンパレータを配設する必要があるので、信号配線の引き回しが長くなり、当該信号配線がノイズを受けやすくなっていた。

そこで、この発明は、過電流の検出が可能な過電流検出回路を備えたとしても、回路全体のサイズの拡大化を抑制することができ、製造コストが安価で、信号配線の伸長化を防止することができるインバータを提供することを目的とする。

本発明に係る請求項１に記載のインバータは、高電位の第一の母線と低電位の第二の母線間において、並列に配設される複数本のアームと、各前記アームに配設される複数の電力用半導体スイッチング素子と、前記電力用半導体スイッチング素子に流れる過電流を検出する過電流検出回路とを、備えており、前記過電流検出回路は、各前記アームにおいて、前記電力用半導体スイッチング素子と前記第二の母線との間に各々配設される、複数のセンス抵抗と、各前記センス抵抗に対応して配設されており、前記センス抵抗の両端電圧が所定の電位差に達するとターンオンする複数の第一のトランジスタと、前記複数の第一のトランジスタのうち、いずれかの第一のトランジスタがターンオンすることにより、ターンオンする第二のトランジスタと、前記第二のトランジスタのターンオンに応答して過電流信号を生成する過電流信号生成用抵抗とを、備えている。

本発明の請求項１に記載のインバータは、高電位の第一の母線と低電位の第二の母線間において、並列に配設される複数本のアームと、各前記アームに配設される複数の電力用半導体スイッチング素子と、前記電力用半導体スイッチング素子に流れる過電流を検出する過電流検出回路とを、備えており、前記過電流検出回路は、各前記アームにおいて、前記電力用半導体スイッチング素子と前記第二の母線との間に各々配設される、複数のセンス抵抗と、各前記センス抵抗に対応して配設されており、前記センス抵抗の両端電圧が所定の電位差に達するとターンオンする複数の第一のトランジスタと、前記複数の第一のトランジスタのうち、いずれかの第一のトランジスタがターンオンすることにより、ターンオンする第二のトランジスタと、前記第二のトランジスタのターンオンに応答して過電流信号を生成する過電流信号生成用抵抗とを、備えているので、各アームに流れる主電流の過電流を検出する過電流検出回路の部品点数を、大幅に削減することができる。したがって、各アームに流れる主電流の過電流を検出する過電流検出回路を備えたとしてもインバータ全体の小型化およびコスト低減を図ることができる。さらに、信号配線の伸長化を防止することもでき、プリント基板上における過電流検出回路等の配設を容易に行うことができる。

以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。

＜実施の形態１＞
図１は、過電流検出回路を有する本実施の形態に係るインバータの構成を示す回路図である。当該インバータは、図１に示されているように、三相ブリッジ構成のインバータである。

図１に示されているように、電解コンデンサからなる直流電源Ｖ１には、二本の母線Ｂ１，Ｂ２が接続されている。ここで、第一の母線Ｂ１は、直流電源Ｖ１の高電圧側に接続されている。また、第二の母線Ｂ２は、直流電源の低電圧側（接地電位）に接続されている。

第一の母線Ｂ１と第二の母線Ｂ２との間には、３本のアームＡ１，Ａ２，Ａ３が並列に配設されている。

アームＡ１には、直列に接続された二つの電力用半導体スイッチング素子１，２が配設されている。また、アームＡ２には、直列に接続された二つの電力用半導体スイッチング素子３，４が配設されている。また、アームＡ３には、直列に接続された二つの電力用半導体スイッチング素子５，６が配設されている。

アームＡ１の電力用半導体スイッチング素子１，２間には、Ｕ相ラインが接続されている。また、アームＡ２の電力用半導体スイッチング素子３，４間には、Ｖ相ラインが接続されている。また、アームＡ３の電力用半導体スイッチング素子５，６間には、Ｗ相ラインが接続されている。

なお、各電力用半導体スイッチング素子１〜６には、還流ダイオード７〜１２が各々逆並列に接続されている。また、電力用半導体スイッチング素子１〜６として、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｅｒ）等が挙げられる。

さらに、本実施の形態に係るインバータには、各電力用半導体スイッチング素子１〜６に流れる過電流を検出する過電流検出回路が備えられている。

本実施の形態では、過電流検出回路は、センス抵抗Ｒｓ、トランジスタＱ、および過電流信号生成用抵抗Ｒ１，Ｒ２により構成されている。具体的に過電流検出回路は、以下のように構成されている。

図１に示されているように、センス抵抗Ｒｓは、第一の母線Ｂ１上に配設されている。ここで、センス抵抗Ｒｓは、アームＡ１よりも前段側（つまり、直流電源Ｖ１側）に配設されている。

トランジスタＱは、ｐｎｐ形トランジスタである。トランジスタＱのエミッタ電極は、センス抵抗Ｒｓの前段側（直流電源Ｖ１側）の端部と接続されている。また、トランジスタＱのベース電極は、センス抵抗Ｒｓの後段側（直流電源Ｖ１と離れている側）の端部と接続されている。

センス抵抗Ｒｓに電流が流れると、センス抵抗Ｒｓの両端間において、当該電流値に応じた電位差が生じる。そして、トランジスタＱのベース−エミッタ間に当該電位差が印加される。当該電位差が所定の値（閾電位差Ｖｂ）に達すると、トランジスタＱはターンオンする。つまり、トランジスタＱは、閾電位差Ｖｂ未満ではオフ状態であり、閾電位差Ｖｂ以上ではターンオン状態となる。

トランジスタＱのコレクタ電極と第二の母線Ｂ２との間には、直列に接続された過電流信号生成用抵抗Ｒ１，Ｒ２が配設されている。
ここで、過電流信号生成抵抗Ｒ１，Ｒ２の間には、過電流信号検出器１５が配設されている。

次に、本実施の形態に係るインバータの過電流検出動作について説明する。

インバータ（具体的には、第一の母線Ｂ１）に電流が流れ、当該電流により生じるセンス抵抗Ｒｓ両端間における電位差が、閾電位差Ｖｂ未満であるとする。

この場合には、トランジスタＱはオフ状態となり、三相ブリッジ構成において、直流電圧を交流電圧に変換する通常のインバータ動作が行われる。

さて、インバータ（具体的には、第一の母線Ｂ１）に流れる電流値が上昇し、当該電流値に応じてセンス抵抗Ｒｓ両端間の電位差が上昇し、閾電位差Ｖｂ以上になったとする。以下、センス抵抗Ｒｓの両端間において、閾電位差Ｖｂ以上の電位差を発生させる電流を過電流と称する。

すると、トランジスタＱはターンオンする。トランジスタＱがターンオンすると、過電流は、過電流信号生成用抵抗Ｒ１，Ｒ２を介して、第二の母線Ｂ２へと流れる。このように、過電流が過電流信号生成用抵抗Ｒ１，Ｒ２に流れると、過電流信号検出器１５は、所定の電圧値を検出する。

つまり、過電流信号生成用抵抗Ｒ１，Ｒ２間において、過電流信号（所定の電圧値）が生成され、これを過電流信号検出器１５が検出する。

過電流信号検出器１５が過電流信号を検出すると、モジュール内部のＩＣや外部コントローラの制御の下、当該インバータの動作を停止させる。これにより、過電流による電力用半導体スイッチング素子１〜６等の損傷を防止することができる。

本実施の形態に係るインバータでは、過電流検出回路は、一のトランジスタＱと３つの抵抗Ｒｓ，Ｒ１，Ｒ２のみで構成されている。つまり、過電流検出回路の部品点数を上記非特許文献に係る技術より大幅に削減することができる。

したがって、インバータ全体（同一プリント基板上に回路全体を形成した場合には、当該プリント基板）の小型化およびコスト低減を図ることができる。さらに、信号配線の伸長化を防止することもでき、プリント基板上における過電流検出回路等の配設を容易に行うことができる。

＜実施の形態２＞
実施の形態１では、第一の母線Ｂ１に流れる過電流を検出した。本実施の形態に係るインバータでは、各アームに流れる過電流を検出することができる。図２は、過電流検出回路を有する本実施の形態に係るインバータの構成を示す回路図である。当該インバータは、図２に示されているように、三相ブリッジ構成のインバータである。

図２に示されているように、直流電源Ｖ１には、二本の母線Ｂ１，Ｂ２が接続されている。ここで、第一の母線Ｂ１は、直流電源Ｖ１の高電圧側に接続されている。また、第二の母線Ｂ２は、直流電源の低電圧側（接地電位）に接続されている。

なお、各電力用半導体スイッチング素子１〜６には、還流ダイオード７〜１２が各々並列に接続されている。また、電力用半導体スイッチング素子１〜６として、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｅｒ）等が挙げられる。

さらに、本実施の形態に係るインバータには、各アームＡ１〜Ａ３に流れる過電流を検出する過電流検出回路が備えられている。

本実施の形態では、過電流検出回路は、センス抵抗Ｒｓ１，Ｒｓ２，Ｒｓ３、第一のトランジスタＱ１，Ｑ２，Ｑ３、第二のトランジスタＱ４、および過電流信号生成用抵抗Ｒ６等により構成されている。具体的に過電流検出回路は、以下のように構成されている。

図２に示されているように、センス抵抗Ｒｓ１は、アームＡ１上に配設されている。ここで、センス抵抗Ｒｓ１は、電力用半導体スイッチング２と第二の母線Ｂ２との間に配設されている。

また、センス抵抗Ｒｓ２は、アームＡ２上に配設されている。ここで、センス抵抗Ｒｓ２は、電力用半導体スイッチング４と第二の母線Ｂ２との間に配設されている。

また、センス抵抗Ｒｓ３は、アームＡ３上に配設されている。ここで、センス抵抗Ｒｓ３は、電力用半導体スイッチング６と第二の母線Ｂ２との間に配設されている。

第一のトランジスタＱ１，Ｑ２，Ｑ３は、ｎｐｎ形トランジスタである。

第一のトランジスタＱ１のベース電極は、センス抵抗Ｒｓ１の前段側（電力用半導体スイッチング素子２側）の端部と接続されている。また、第一のトランジスタＱ１のエミッタ電極は、センス抵抗Ｒｓ１の後段側の端部（つまり、第二の母線Ｂ２）と接続されている。

第一のトランジスタＱ２のベース電極は、センス抵抗Ｒｓ２の前段側（電力用半導体スイッチング素子４側）の端部と接続されている。また、第一のトランジスタＱ２のエミッタ電極は、センス抵抗Ｒｓ２の後段側の端部（つまり、第二の母線Ｂ２）と接続されている。

第一のトランジスタＱ３のベース電極は、センス抵抗Ｒｓ３の前段側（電力用半導体スイッチング素子６側）の端部と接続されている。また、第一のトランジスタＱ３のエミッタ電極は、センス抵抗Ｒｓ３の後段側の端部（つまり、第二の母線Ｂ２）と接続されている。

各センス抵抗Ｒｓ１，Ｒｓ２，Ｒｓ３に電流が流れると、各センス抵抗Ｒｓ１，Ｒｓ２，Ｒｓ３の両端間において、当該電流値に応じた電位差が生じる。そして、当該生じた電位差が各第一のトランジスタＱ１，Ｑ２，Ｑ３のベース−エミッタ間に印加される。当該電位差が所定の値（閾電位差Ｖｂ）に達すると、第一のトランジスタＱ１，Ｑ２，Ｑ３は各々ターンオンする。

つまり、第一のトランジスタＱ１のベース−エミッタ間に閾電位差Ｖｂ以上の電圧が印加されると、当該第一のトランジスタＱ１はターンオン状態となる。また、第一のトランジスタＱ２のベース−エミッタ間に閾電位差Ｖｂ以上の電圧が印加されると、当該第一のトランジスタＱ２はターンオン状態となる。また、第一のトランジスタＱ３のベース−エミッタ間に閾電位差Ｖｂ以上の電圧が印加されると、当該第一のトランジスタＱ３はターンオン状態となる。

なお、第一のトランジスタＱ１のベース−エミッタ間に閾電位差Ｖｂ未満の電圧が印加されると、当該第一のトランジスタＱ１はターンオフ状態となる。また、第一のトランジスタＱ２のベース−エミッタ間に閾電位差Ｖｂ未満の電圧が印加されると、当該第一のトランジスタＱ２はターンオフ状態となる。また、第一のトランジスタＱ３のベース−エミッタ間に閾電位差Ｖｂ未満の電圧が印加されると、当該第一のトランジスタＱ３はターンオフ状態となる。

各第一のトランジスタＱ１〜Ｑ３のコレクタ電極は各々、第二のトランジスタＱ４のベース電極に接続されている。ここで、第二のトランジスタＱ４は、ｐｎｐ型トランジスタである。

第二のトランジスタＱ４のエミッタ電極と固定電源Ｖｃｃとの間には、抵抗Ｒ４が配設されている。また、当該抵抗Ｒ４と第二のトランジスタＱ４との間に存する接続点Ｎ１と、当該第二のトランジスタＱ４のベース電極との間には、抵抗Ｒ５が配設されている。

また、第二のトランジスタＱ４のコレクタ電極は、過電流信号生成用抵抗Ｒ６を介して、第二の母線Ｂ２に接続されている。

上記のような接続関係にある第二のトランジスタＱ４は、３つの第一のトランジスタＱ１〜Ｑ３のうち、いずれかの第一のトランジスタがターンオンすることにより、ターンオンする。

ここで、第二のトランジスタＱ４のコレクタ電極と過電流信号生成抵抗Ｒ６との間には、過電流信号検出器１５が配設されている。

次に、本実施の形態に係るインバータの過電流検出動作について説明する。なお、下記では、アームＡ１に流れる主電流に着目して動作説明を行うが、他のアームＡ２，Ａ３においても同様の動作である。

第一の母線Ｂ１から分流してアームＡ１に主電流が流れ、当該主電流により生じるセンス抵抗Ｒｓ１両端間における電位差が閾電位差Ｖｂ未満であるとする。この場合には、第一のトランジスタＱ１はオフ状態である。

そして、他のアームＡ２，Ａ３に接続されている他の第一のトランジスタＱ２，Ｑ３も、同様にターンオフ状態であるなら、第二のトランジスタＱ４もターンオフ状態となる。したがって、三相ブリッジ構成にて、直流電圧を交流電圧に変換する通常のインバータ動作が行われる。

なお、第二のトランジスタＱ４はターンオフ状態である場合には、当該第二のトランジスタＱ４のコレクタ電極と抵抗Ｒ６との間の電位は、第二の母線Ｂ２と同電位（つまり接地電位）となる。

さて、アームＡ１に流れる主電流値が上昇し、当該主電流値に応じてセンス抵抗Ｒｓ１両端間の電位差が上昇し、閾電位差Ｖｂ以上になったとする。以下、閾電位差Ｖｂ以上の電位を発生させる主電流を過電流と称する。

すると、第一のトランジスタＱ１はターンオンする。そして、第一のトランジスタＱ１がターンオンすると、固定電源Ｖｃｃと第二の母線Ｂ２との間に配設されている抵抗Ｒ５において、電圧降下が生じる。したがって、第二のトランジスタＱ４のエミッタ−ベース間において、当該第二のトランジスタＱ４をターンオンさせるだけの電圧が印加される。

なお、上述したように、第二のトランジスタＱ４は、３つの第一のトランジスタＱ１〜Ｑ３のうち、いずれかの第一のトランジスタがターンオンすることにより、ターンオンする。

第二のトランジスタＱ４がターンオンすると、抵抗Ｒ４、第二のトランジスタＱ４、過電流信号生成用抵抗Ｒ６等を介して、固定電源Ｖｃｃから第二の母線Ｂ２に向かって電流が流れる。このように、固定電源Ｖｃｃから第二の母線Ｂ２に向かう電流が、過電流信号生成用抵抗Ｒ６に流れると、過電流信号検出器１５は、所定の電圧値を検出する。

つまり、過電流信号生成用抵抗Ｒ６の配設により、過電流信号（所定の電圧値）が生成され、これを過電流信号検出器１５が検出する。

過電流信号検出器１５が過電流信号を検出すると、モジュール内部のＩＣやＭＣＵの制御の下、当該インバータの動作を停止させる。これにより、過電流による電力用半導体スイッチング素子１〜６等の損傷を防止する。

本実施の形態に係るインバータでは、各アームに流れる主電流の過電流を検出する過電流検出回路は、センス抵抗Ｒｓ１，Ｒｓ２，Ｒｓ３、第一のトランジスタＱ１，Ｑ２，Ｑ３、第二のトランジスタＱ４、および過電流信号生成用抵抗Ｒ６等により構成されている。

これに対して、非特許文献１に係る技術では、各アームに流れる主電流の過電流を検出する過電流検出回路は、複数のコンパレータが必要であった。

以上により、本実施の形態に係るインバータを採用することにより、少ない部品点数により、各アームに流れる主電流の過電流を検出する過電流検出回路を構成することができる。

なお、図３に示すように、各第一のトランジスタＱ１〜Ｑ３のベース電極に、抵抗と電気容量とから成るＲＣフィルタを接続しても良い。

当該ＲＣフィルタをさらに備える構成を採用することにより、各アームＡ１〜Ａ３に流れる主電流値が時間変化し、センス抵抗Ｒｓ１〜Ｒｓ３でノイズが発生したとしても、当該ノイズにより各第一のトランジスタＱ１〜Ｑ３が誤動作を起こすことを防止することができる。

なお、上記では、センス抵抗Ｒｓ１〜Ｒｓ３が３つ、第一のトランジスタＱ１〜Ｑ３が３つ、および三相ブリッジの場合に言及した。しかし、単相インバータの場合には、センス抵抗は２つとなり、第一のトランジスタは２つとなり、またブリッジは２つのハーフブリッジとなることは言うまでも無い。

過電流検出回路を備える実施の形態１に係るインバータの構成を示す回路図である。過電流検出回路を備える実施の形態２に係るインバータの構成を示す回路図である。過電流検出回路を備える実施の形態２に係るインバータの他の構成を示す回路図である。

符号の説明

１〜６電力用半導体スイッチング素子、７〜１２還流ダイオード、１５過電流信号検出器、Ａ１〜Ａ２アーム、Ｂ１第一の母線、Ｂ２第二の母線、Ｒ４，Ｒ５抵抗、Ｒｓ，Ｒｓ１〜Ｒｓ３センス抵抗、Ｒ１，Ｒ２過電流信号生成用抵抗、Ｑトランジスタ、Ｑ１〜Ｑ３第一のトランジスタ、Ｑ４第二のトランジスタ、Ｖ１直流電源、Ｖｃｃ固定電源。

Claims

高電位の第一の母線と低電位の第二の母線間において、並列に配設される複数本のアームと、
各前記アームに配設される複数の電力用半導体スイッチング素子と、
前記電力用半導体スイッチング素子に流れる過電流を検出する過電流検出回路とを、備えており、
前記過電流検出回路は、
各前記アームにおいて、前記電力用半導体スイッチング素子と前記第二の母線との間に各々配設される、複数のセンス抵抗と、
各前記センス抵抗に対応して配設されており、前記センス抵抗の両端電圧が所定の電位差に達するとターンオンする複数の第一のトランジスタと、
前記複数の第一のトランジスタのうち、いずれかの第一のトランジスタがターンオンすることにより、ターンオンする第二のトランジスタと、
前記第二のトランジスタのターンオンに応答して過電流信号を生成する過電流信号生成用抵抗とを、備えている、
ことを特徴とするインバータ。
前記過電流検出回路は、
前記第一のトランジスタの制御電極と接続されており、抵抗と電気容量とから成るＲＣフィルタを、さらに備えている、
ことを特徴とする請求項１に記載のインバータ。