JP2017011391A - サージ保護機能付き電流電圧変換回路 - Google Patents
サージ保護機能付き電流電圧変換回路 Download PDFInfo
- Publication number
- JP2017011391A JP2017011391A JP2015122834A JP2015122834A JP2017011391A JP 2017011391 A JP2017011391 A JP 2017011391A JP 2015122834 A JP2015122834 A JP 2015122834A JP 2015122834 A JP2015122834 A JP 2015122834A JP 2017011391 A JP2017011391 A JP 2017011391A
- Authority
- JP
- Japan
- Prior art keywords
- current
- input terminal
- line
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】オペアンプを静電気等のサージから保護できるようにしたサージ保護回路付き電流電圧変換回路を提供する。【解決手段】定常時において、電流電圧変換回路1が微小電流を検出するときに、オペアンプ7の反転入力端子及び非反転入力端子がイマジナリショートして同電位となる。このため、電流は第1〜第4ダイオードD1〜D4に流れない。そして、グランドとなる第2電源ラインL4を基準として入力端子INに高いサージ電圧が印加されると、サージ電流は、入力ラインL1、第1ダイオードD1、第2ダイオードD2、第1電源ラインL3の順に流れることでサージ電流の通電経路を確保できる。また、グランドとなる第2電源ラインL4を基準として入力端子INに負のサージ電圧が印加されると、サージ電流は、入力端子IN、入力ラインL1、第3ダイオードD3、第4ダイオードD4、第2電源ラインL4の経路に沿って逆方向に流れる。【選択図】図1
Description
本発明は、サージ保護機能付き電流電圧変換回路に関する。
外部から意図せず与えられるサージから電流電圧変換回路を保護するため、電流電圧変換回路の前段に保護回路を設けることがある(例えば、特許文献1参照)。例えば、特許文献1記載の入力保護回路は、例えばオペアンプの非反転入力端子にダイオードを接続して増幅回路の入力サージ電圧から保護を図っている。
特許文献1記載の入力保護回路においては、オペアンプの反転入力端子に対して非反転入力端子側に高いサージ電圧が印加されると、オペアンプの非反転入力端子に接続されたダイオードのブレークに応じた電流引き抜き処理を行うが、この電流引き抜き処理でしか入力サージ電圧を逃がすことができない。これは、センサ出力が直流バイアスを伴って入力する構成であるためであり、この場合、ダイオードの逆方向ブレーク電圧に達するまでに非反転入力端子の電位が上昇し、オペアンプの非反転入力端子に異常を生じてしまう虞がある。
本発明の目的は、オペアンプを静電気等のサージから保護できるようにしたサージ保護機能付き電流電圧変換回路を提供することにある。
請求項1記載の発明は、高電圧側の第1電源ラインと低電圧側の第2電源ラインとの間に構成され、入力端子に入力される入力電流を電流電圧変換する電流電圧変換回路を対象としている。請求項1記載の発明によれば、定常時において、電流電圧変換回路が電流を検出し電圧変換するときに、オペアンプの非反転入力端子及び反転入力端子がイマジナリショートして同電位となる。このため、第1通電部及び第4通電部には電流が流れない。そして、第2電源ラインを基準として入力ラインに高いサージが印加されると、サージ電流は、入力ライン、第1通電部、第2通電部、第1電源ラインの順に流れることでサージの通電経路を確保できオペアンプを保護できる。そして、第2電源ラインを基準として入力ラインに低いサージが印加されると、サージ電流は第2電源ライン、第4通電部、第3通電部、入力ラインの順に流れることでサージの通電経路を確保できオペアンプを保護できる。この結果、オペアンプを静電気等のサージから保護できる。
請求項2記載の発明によれば、定常時において、電流電圧変換回路が入力電流を検出し電圧変換するときに、オペアンプの非反転入力端子及び反転入力端子がイマジナリショートして同電位となる。このため第1通電部に電流は流れない。そして、第2電源ラインを基準として入力ラインに高いサージが印加されると、入力ライン、第1通電部、第2通電部、第1電源ラインの順にサージ電流が流れることでサージの通電経路を確保できオペアンプを保護できる。
請求項3記載の発明によれば、定常時において、電流電圧変換回路が入力電流を検出し電圧変換するときに、オペアンプの非反転入力端子及び反転入力端子がイマジナリショートして同電位となる。このため第4通電部に電流は流れない。そして、第2電源ラインを基準として入力ラインに低いサージが印加されると、第2電源ライン、第4通電部、第3通電部、入力ラインの順にサージ電流が流れることでサージの通電経路を確保できオペアンプを保護できる。
請求項4記載の発明によれば、電源ラインクランプ部は第1電源ラインに流れ込む電流を第2電源ラインに通電することで第1電源ラインの電圧をクランプするため、第1電源ラインの電圧上昇を抑制することができ、当該第1電源ラインに接続された他の回路を保護できる。
以下、サージ保護機能付き電流電圧変換回路の幾つかの実施形態について図面を参照しながら説明する。各実施形態間で同一の構成については、その前の実施形態に付した符号と同一符号を付し、後の実施形態の説明欄では必要に応じて説明を省略する。
(第1実施形態)
図1は第1実施形態の説明図を示す。電流電圧変換回路1は、保護回路2などの保護機能が付加された増幅回路3を用いた構成であり、入力端子INに入力される入力電流を電流電圧変換して出力端子OUTから変換電圧を出力する。電流電圧変換回路1は、保護回路2、増幅回路3、基準電圧生成部4、入力端子クランプ部5(以下「クランプ部5」と略す)、及び、電源ラインクランプ部6(以下「クランプ部6」と略す)を接続して構成される。
図1は第1実施形態の説明図を示す。電流電圧変換回路1は、保護回路2などの保護機能が付加された増幅回路3を用いた構成であり、入力端子INに入力される入力電流を電流電圧変換して出力端子OUTから変換電圧を出力する。電流電圧変換回路1は、保護回路2、増幅回路3、基準電圧生成部4、入力端子クランプ部5(以下「クランプ部5」と略す)、及び、電源ラインクランプ部6(以下「クランプ部6」と略す)を接続して構成される。
増幅回路3は、オペアンプ7と入力抵抗8とフィードバック抵抗9とを接続して構成される。オペアンプ7は、反転入力端子及び非反転入力端子の入力が共にFET(T1、T2)で入力するFET入力タイプのオペアンプで構成され、第1電源ラインL3及び第2電源ラインL4間に与えられる電源電圧V1(例えば5[V])を用いて動作する。第1電源ラインL3には例えば5V電位が与えられ、第2電源ラインL4はグランドに接続されている。これにより、第1電源ラインL3と第2電源ラインL4との間には、例えば5V電源電圧V1が印加されている。この電源電圧V1は、図示回路の他、図示しない回路も利用する。
オペアンプ7の反転入力端子は入力ラインL1に例えば直接電気的に接続されており、入力端子INとオペアンプ7の反転入力端子との間には入力抵抗8が接続されている。この入力抵抗8は、オペアンプ7の非反転入力端子の入力ゲート(FET(T2)のゲート)を保護するために設けられ、その抵抗値が例えば100[kΩ]に設定されている。後述の図2に示すように、オペアンプ7の反転入力端子は入力ラインL1に入力抵抗8(図2参照)を通じて電気的に接続されていても良い。
図1に示す入力端子INとオペアンプ7の出力端子との間にはフィードバック抵抗9が接続されている。フィードバック抵抗9は、その抵抗値が例えば50[kΩ]に設定されている。
オペアンプ7の非反転入力端子は基準電圧ラインL2に例えば直接電気的に接続されている。この基準電圧ラインL2には、基準電圧生成部4により生成される基準電圧が与えられている。基準電圧生成部4は、所謂電圧バッファにより構成され、定電圧源10及びオペアンプ11を用いて構成される。オペアンプ11の反転入力端子と出力端子とは接続されており、定電圧源10がオペアンプ11の非反転入力端子に定電圧を与えるように接続されている。後述の図2に示すように、オペアンプ7の非反転入力端子は基準電圧ラインL2に抵抗8a(図2参照)を通じて電気的に接続されていても良い。
図1に示すオペアンプ7の反転入力端子と非反転入力端子との間には、入力ラインL1から基準電圧ラインL2に向けて一方向に通電可能にする第1通電部としての第1ダイオードD1が接続されている。この第1ダイオードD1は、入力ラインL1にアノードを接続すると共に基準電圧ラインL2にカソードを接続して構成される。
基準電圧ラインL2と第1電源ラインL3との間には第2通電部としての第2ダイオードD2が接続されている。第2ダイオードD2は、基準電圧ラインL2にアノードを接続すると共に第1電源ラインL3にカソードを接続して構成され、基準電圧ラインL2から第1電源ラインL3に向けて一方向に電流を通電可能にする。
オペアンプ7の非反転入力端子と反転入力端子との間には、第3通電部としての第3ダイオードD3が接続されている。第3ダイオードD3は、基準電圧ラインL2にアノードを接続すると共に入力ラインL1にカソードを接続して構成され、基準電圧ラインL2から入力ラインL1に向けて一方向に電流を通電可能にする。
また、基準電圧生成部4の出力ノードとなる基準電圧ラインL2と第2電源ラインL4との間には、第4通電部としての第4ダイオードD4が接続されている。この第4ダイオードD4は、第2電源ラインL4にアノードを接続すると共に基準電圧ラインL2にカソードを接続して構成され、第2電源ラインL4から基準電圧ラインL2に向けて一方向に電流を通電可能にする。本実施形態は、保護回路2が、第1〜第4ダイオードD1〜D4を用いて構成されている。第1〜第4ダイオードD1〜D4は、例えば順方向電圧は0.6[V]程度のものを用いている。この保護回路2を用いることで、意図しない正又は負のサージが入力端子INに印加されたとしても当該サージから回路を保護できるようになる。
また、入力端子INにはクランプ部5が付加されており、第1電源ラインL3にはクランプ部6が付加されている。これらのクランプ部5及び6は例えば連動して動作するように構成される。これらのクランプ部5及び6は、ツェナーダイオード12、抵抗13、及び、NPN形のバイポーラトランジスタ14(以下「NPNトランジスタ14」と称す)を接続して構成され、静電気等のサージが入力端子INに印加されることにより、入力端子INや第1電源ラインL3の電圧を抑制するために設けられる。
電流電圧変換回路1の入力端子INとグランドの第2電源ラインL4との間には、ツェナーダイオード12のカソード−アノード間(逆方向)、及び、抵抗13が直列接続されており、これらのツェナーダイオード12及び抵抗13の共通接続ノードには、NPNトランジスタ14のベースが接続されている。NPNトランジスタ14のコレクタは、第1電源ラインL3に接続され、エミッタはグランドとなる第2電源ラインL4に接続されている。
上記構成の作用について説明する。
<定常時>
定常時には、電流電圧変換回路1は微小電流(例えば6[nA]〜300[nA]程度)を入力端子INに入力してI/V変換し、出力端子OUTから電圧出力する。このとき、オペアンプ7の各入力端子はイマジナリショートすることにより同電位で動作し、第1〜第4ダイオードD1〜D4に有効に通電されることもツェナーダイオード12及び抵抗13に通電されることもなく、保護回路2もクランプ部5及び6も動作しない。
<定常時>
定常時には、電流電圧変換回路1は微小電流(例えば6[nA]〜300[nA]程度)を入力端子INに入力してI/V変換し、出力端子OUTから電圧出力する。このとき、オペアンプ7の各入力端子はイマジナリショートすることにより同電位で動作し、第1〜第4ダイオードD1〜D4に有効に通電されることもツェナーダイオード12及び抵抗13に通電されることもなく、保護回路2もクランプ部5及び6も動作しない。
<正の静電気サージ入力>
電流電圧変換回路1の入力端子INに高い正の静電気サージ電圧が印加されると、入力端子INから入力抵抗8、第1ダイオードD1、第2ダイオードD2、第1電源ラインL3、の経路で電流が流れる。この結果、静電気サージ電圧の通電経路を確保できる。このとき、仮に図2に示すように、ダイオードD1及びD3を「入力抵抗8の前段」に設けた場合、ダイオードD1が入力端子INから基準電圧ラインL2に向けて順方向に通電経路を備えることになる(入力ラインL1と入力端子INが同一ノードである場合に相当)。このとき、サージ電流がこのダイオードD1を通じてオペアンプ7の非反転入力端子に直接流れ込む。オペアンプ7の入力がこのサージに耐えられる場合には、この変形構成を採用しても良いが、オペアンプ7の入力が耐えられない場合には、図2の電流電圧変換回路1aに示すように、オペアンプ7の非反転入力端子に入力抵抗8aを接続した増幅回路3aを用いることが望ましい。
電流電圧変換回路1の入力端子INに高い正の静電気サージ電圧が印加されると、入力端子INから入力抵抗8、第1ダイオードD1、第2ダイオードD2、第1電源ラインL3、の経路で電流が流れる。この結果、静電気サージ電圧の通電経路を確保できる。このとき、仮に図2に示すように、ダイオードD1及びD3を「入力抵抗8の前段」に設けた場合、ダイオードD1が入力端子INから基準電圧ラインL2に向けて順方向に通電経路を備えることになる(入力ラインL1と入力端子INが同一ノードである場合に相当)。このとき、サージ電流がこのダイオードD1を通じてオペアンプ7の非反転入力端子に直接流れ込む。オペアンプ7の入力がこのサージに耐えられる場合には、この変形構成を採用しても良いが、オペアンプ7の入力が耐えられない場合には、図2の電流電圧変換回路1aに示すように、オペアンプ7の非反転入力端子に入力抵抗8aを接続した増幅回路3aを用いることが望ましい。
本実施形態の図1の構成では、ダイオードD1が「入力抵抗8の後段」に接続されているため、オペアンプ7の非反転入力端子及び反転入力端子には入力抵抗8を通じて流れ込む経路しかなくなる。したがって、たとえ静電気などのサージが入力端子INに与えられたとしても、オペアンプ7の入力に流れる電流を抑制でき、オペアンプ7の入力端子の各FET(T1、T2)のゲートを保護できる。
また、ある程度高い電圧(ツェナーダイオード12のブレークダウン電圧)以上の電圧が入力端子INに印加されると、ツェナーダイオード12、抵抗13を通じて電流が流れ、NPNトランジスタ14のベース電流が流れることになる。これに応じて、NPNトランジスタ14がオンする。すると、電流が第1電源ラインL3からNPNトランジスタ14のコレクタエミッタ間を通じて流れることになり、クランプ部5、6の作用により入力端子IN及び第1電源ラインL3の電圧をクランプできる。これにより、第1電源ラインL3の電圧をNPNトランジスタ14のコレクタエミッタ間の電圧に抑制でき、第1電源ラインL3の大幅な電圧上昇を抑制できる。第1及び第2電源ラインL3及びL4間の電圧は、他に多くの回路がこの電源電圧を利用することになるが、この第1電源ラインL3に接続される他の回路へのサージによる悪影響を防止できる。
<負の静電気サージ入力>
電流電圧変換回路1の入力端子INに高い負の静電気サージ電圧が印加されると、入力端子IN、入力抵抗8、第3ダイオードD3、第4ダイオードD4、第2電源ラインL4の経路で逆方向に電流が流れる。この結果、負の静電気サージ電圧の通電経路を確保でき、オペアンプ7の入力のFET(T1、T2)を保護できる。また、その他、電流は、グランドの第2電源ラインL4から抵抗13、ツェナーダイオード12の順方向を通じて流れる。この結果、負の静電気サージ電圧の通電経路を確保できる。
電流電圧変換回路1の入力端子INに高い負の静電気サージ電圧が印加されると、入力端子IN、入力抵抗8、第3ダイオードD3、第4ダイオードD4、第2電源ラインL4の経路で逆方向に電流が流れる。この結果、負の静電気サージ電圧の通電経路を確保でき、オペアンプ7の入力のFET(T1、T2)を保護できる。また、その他、電流は、グランドの第2電源ラインL4から抵抗13、ツェナーダイオード12の順方向を通じて流れる。この結果、負の静電気サージ電圧の通電経路を確保できる。
特開2005−45539号公報の技術では、アンプの入力間に電位差を生じた状態で定常動作するため、アンプ入力間の双方向にダイオードを挿入できない。これに対し、本実施形態の構成では、オペアンプ7の入力をイマジナリショートとして同電位で定常動作させている。このような前提の中で、基準電圧ラインL2及び入力ラインL1間の双方向にダイオードD1、D3を接続したため、正又は負の静電気サージ電圧が入力端子INに印加されたときに、電流を通電する経路を確保でき静電耐量を向上できる。
増幅回路3は、オペアンプ7と、入力端子INと入力ラインL1との間に接続される入力抵抗8と、オペアンプ7の出力端子と入力端子INとの間にフィードバック接続されるフィードバック抵抗9とを備える。このため、たとえサージが入力端子INに生じたとしても入力抵抗8を通じてオペアンプ7の入力に与えられるようになり、オペアンプ7の入力に流れ込む電流を抑制でき、オペアンプ7の入力ゲートを保護できる。
また、電流電圧変換回路1の入力端子INとグランドの第2電源ラインL4との間にツェナーダイオード12及び抵抗13を接続し、これらのツェナーダイオード12及び抵抗13の共通接続点にNPNトランジスタ14のベースを接続して当該NPNトランジスタ14のコレクタエミッタ間を第1電源ラインL3と第2電源ラインL4との間に接続した。このため、クランプ部5の作用に応じてサージ電圧の印加に起因した入力端子INの電位上昇を抑制でき、クランプ部6の作用に応じてサージ電圧の印加に起因した第1電源ラインL3の電位上昇を抑制できる。
(第2実施形態)
図3は第2実施形態の追加説明図を示す。第2実施形態が第1実施形態と異なるところは、電源ラインクランプ部106が、第1電源ラインL3とNPNトランジスタ14のコレクタとの間に第1電源ラインL3からNPNトランジスタ14のコレクタに向けて一方向に通電可能にする通電部としてのダイオード115を接続して構成されているところにある。ダイオード115は、入力端子INに正の静電気サージが印加されたときに第1電源ラインL3からNPNトランジスタ14のコレクタ側に一方向に通電する。このような第2実施形態の回路構成であっても前述実施形態と同様の作用効果を奏する。
図3は第2実施形態の追加説明図を示す。第2実施形態が第1実施形態と異なるところは、電源ラインクランプ部106が、第1電源ラインL3とNPNトランジスタ14のコレクタとの間に第1電源ラインL3からNPNトランジスタ14のコレクタに向けて一方向に通電可能にする通電部としてのダイオード115を接続して構成されているところにある。ダイオード115は、入力端子INに正の静電気サージが印加されたときに第1電源ラインL3からNPNトランジスタ14のコレクタ側に一方向に通電する。このような第2実施形態の回路構成であっても前述実施形態と同様の作用効果を奏する。
(第3実施形態)
図4は第3実施形態の追加説明図を示す。第3実施形態が第1実施形態と異なるところは、クランプ部5及び6を設けておらず、さらに、第1電源ラインL3に定電圧を供給する電圧バッファ216を設けたところにある。電圧バッファ216は、オペアンプ217の非反転入力端子に電源電圧V1(例えば5[V])を入力し、オペアンプ217の出力端子から反転入力端子にフィードバック接続して構成され、オペアンプ217の出力端子が第1電源ラインL3に接続されている。このように構成することで、正のサージ電圧が入力端子INに印加されたときに、オペアンプ217の出力端子にサージ電流を流入させることができる。サージ電流は、オペアンプ217の内部からグランド(第2電源ラインL4)に流れるため、電源電圧V1の供給ラインに悪影響が引き起こされることがなくなり、第1電源ラインL3に接続される他の回路への悪影響を防止できる。
図4は第3実施形態の追加説明図を示す。第3実施形態が第1実施形態と異なるところは、クランプ部5及び6を設けておらず、さらに、第1電源ラインL3に定電圧を供給する電圧バッファ216を設けたところにある。電圧バッファ216は、オペアンプ217の非反転入力端子に電源電圧V1(例えば5[V])を入力し、オペアンプ217の出力端子から反転入力端子にフィードバック接続して構成され、オペアンプ217の出力端子が第1電源ラインL3に接続されている。このように構成することで、正のサージ電圧が入力端子INに印加されたときに、オペアンプ217の出力端子にサージ電流を流入させることができる。サージ電流は、オペアンプ217の内部からグランド(第2電源ラインL4)に流れるため、電源電圧V1の供給ラインに悪影響が引き起こされることがなくなり、第1電源ラインL3に接続される他の回路への悪影響を防止できる。
(第4実施形態)
図5は第4実施形態の追加説明図を示す。第4実施形態が第1実施形態と異なるところは、クランプ部305、306の構成にある。電流電圧変換回路301は、クランプ部305、306を備える。クランプ部5に代わるクランプ部305は、入力端子クランプ部として用いられるものであり、ツェナーダイオード12、Nチャネル型のMOSトランジスタ318、及び、抵抗319を備える。クランプ部6に代わるクランプ部306は、電源ラインクランプ部として用いられるもので、Nチャネル型のMOSトランジスタ320、及び、抵抗319を備える。
図5は第4実施形態の追加説明図を示す。第4実施形態が第1実施形態と異なるところは、クランプ部305、306の構成にある。電流電圧変換回路301は、クランプ部305、306を備える。クランプ部5に代わるクランプ部305は、入力端子クランプ部として用いられるものであり、ツェナーダイオード12、Nチャネル型のMOSトランジスタ318、及び、抵抗319を備える。クランプ部6に代わるクランプ部306は、電源ラインクランプ部として用いられるもので、Nチャネル型のMOSトランジスタ320、及び、抵抗319を備える。
入力端子INとグランドの第2電源ラインL4との間には、ツェナーダイオード12のカソードアノード間、MOSトランジスタ318のドレインソース間が直列接続されている。MOSトランジスタ318のドレインゲート間は共通接続されており、さらにMOSトランジスタ318のゲートソース間には抵抗319が接続されている。この抵抗319の両端子間にはMOSトランジスタ320のゲートソース間も接続されており、第1電源ラインL3とグランドの第2電源ラインL4との間にはMOSトランジスタ320のドレインソース間が接続されている。
電流電圧変換回路301の入力端子INに所定より高い電圧(ツェナーダイオードのブレークダウン電圧)以上のサージ電圧が入力端子INに印加されると、ツェナーダイオード12、抵抗319を通じて電流が流れることになり、これに応じてMOSトランジスタ318のドレインソース間に通電される。すると、カレントミラー接続されたMOSトランジスタ320のドレインソース間にも通電されるようになり、電流が第1電源ラインL3からMOSトランジスタ320のドレインソース間を通じて流れるようになる。クランプ部305、306の作用により、入力端子IN及び第1電源ラインL3の電圧をクランプできる。
また、電流電圧変換回路301の入力端子INに高い負の静電気サージ電圧が印加されると、電流は入力端子IN、ツェナーダイオード12、抵抗319、第2電源ラインL4の経路に沿って逆方向に流れる。また、入力端子IN、ツェナーダイオード12、MOSトランジスタ318のドレインソース間に逆方向に寄生された寄生ダイオード、第2電源ラインL4の経路に沿って逆方向に流れる。この結果、負の静電気サージ電圧の通電経路を確保でき、回路を保護できる。本実施形態においても、前述実施形態と同様の作用効果を奏する。
(第5実施形態)
図6は第5実施形態の追加説明図を示す。第5実施形態が第4実施形態と異なるところはダイオードの構成位置にある。電流電圧変換回路401は、クランプ部405、406を備える。クランプ部405は、入力端子クランプ部として用いられるもので、ツェナーダイオード421、Nチャネル型のMOSトランジスタ318、及び、抵抗319を接続して構成される。ツェナーダイオード421は、電流電圧変換回路401の入力端子INと、MOSトランジスタ318のゲートとの間に逆方向接続されており、入力端子INとMOSトランジスタ318のドレインとの間には接続されていない。クランプ部406は、第1電源ラインクランプ部として用いられ、Nチャネル型のMOSトランジスタ320を備える。
図6は第5実施形態の追加説明図を示す。第5実施形態が第4実施形態と異なるところはダイオードの構成位置にある。電流電圧変換回路401は、クランプ部405、406を備える。クランプ部405は、入力端子クランプ部として用いられるもので、ツェナーダイオード421、Nチャネル型のMOSトランジスタ318、及び、抵抗319を接続して構成される。ツェナーダイオード421は、電流電圧変換回路401の入力端子INと、MOSトランジスタ318のゲートとの間に逆方向接続されており、入力端子INとMOSトランジスタ318のドレインとの間には接続されていない。クランプ部406は、第1電源ラインクランプ部として用いられ、Nチャネル型のMOSトランジスタ320を備える。
このような構成においても、ある程度高い電圧(ツェナーダイオードのブレークダウン電圧+MOSトランジスタの閾値電圧)以上のサージ電圧が入力端子INに印加されると、電流がツェナーダイオード421、抵抗319を通じて流れるようになり、これに応じて、MOSトランジスタ318のドレインソース間、及び、MOSトランジスタ320のドレインソース間にも通電されるようになる。この結果、クランプ部405、406の作用により入力端子IN及び第1電源ラインL3の電圧をクランプできる。
また、電流電圧変換回路401の入力端子INに負の静電気サージ電圧が印加されると、サージ電流は、入力端子IN、ツェナーダイオード421、抵抗319、第2電源ラインL4の経路に沿って逆方向に流れる。また、サージ電流は、入力端子IN、MOSトランジスタ318に寄生された寄生ダイオード、第2電源ラインL4の経路に沿って逆方向に流れる。この結果、負の静電気サージ電圧の通電経路を確保でき、回路を保護できる。本実施形態においても前述実施形態と同様の作用効果を奏する。
(第6実施形態)
図7は第6実施形態の追加説明図を示す。第6実施形態が第4実施形態と異なるところはダイオードの構成位置にある。電流電圧変換回路501は、クランプ部305、506を備える。クランプ部506は、クランプ部306を基本とし、第1電源ラインL3とMOSトランジスタ320のドレインとの間に第1電源ラインL3からMOSトランジスタ320のドレインに向けて一方向に通電可能にする通電部としてのダイオード515を接続している。このような第6実施形態の回路構成であっても、前述実施形態と同様の作用効果を奏する。
図7は第6実施形態の追加説明図を示す。第6実施形態が第4実施形態と異なるところはダイオードの構成位置にある。電流電圧変換回路501は、クランプ部305、506を備える。クランプ部506は、クランプ部306を基本とし、第1電源ラインL3とMOSトランジスタ320のドレインとの間に第1電源ラインL3からMOSトランジスタ320のドレインに向けて一方向に通電可能にする通電部としてのダイオード515を接続している。このような第6実施形態の回路構成であっても、前述実施形態と同様の作用効果を奏する。
(第7実施形態)
図8は第7実施形態の追加説明図を示す。第7実施形態が第5実施形態と異なるところはダイオードの構成位置にある。電流電圧変換回路601は、クランプ部405、606を備える。クランプ部606は、クランプ部406を基本とし、第1電源ラインL3とMOSトランジスタ320のドレインとの間に第1電源ラインL3からMOSトランジスタのドレインに向けて一方向に通電可能にする通電部としてのダイオード515を接続している。このような第7実施形態の回路構成であっても、前述実施形態と同様の作用効果を奏する。
図8は第7実施形態の追加説明図を示す。第7実施形態が第5実施形態と異なるところはダイオードの構成位置にある。電流電圧変換回路601は、クランプ部405、606を備える。クランプ部606は、クランプ部406を基本とし、第1電源ラインL3とMOSトランジスタ320のドレインとの間に第1電源ラインL3からMOSトランジスタのドレインに向けて一方向に通電可能にする通電部としてのダイオード515を接続している。このような第7実施形態の回路構成であっても、前述実施形態と同様の作用効果を奏する。
(第8実施形態)
図9は第8実施形態の追加説明図を示す。第8実施形態が第1実施形態と異なるところはクランプ部を入力端子INに接続せず、第1電源ラインL3とグランドの第2電源ラインL4との間に電源ラインクランプ部706(以下「クランプ部706」と略す)を設けたところにある。クランプ部706は、第1電源ラインL3と第2電源ラインL4との間にツェナーダイオード722のカソードアノード間、及び、抵抗723を直列接続して構成される。
図9は第8実施形態の追加説明図を示す。第8実施形態が第1実施形態と異なるところはクランプ部を入力端子INに接続せず、第1電源ラインL3とグランドの第2電源ラインL4との間に電源ラインクランプ部706(以下「クランプ部706」と略す)を設けたところにある。クランプ部706は、第1電源ラインL3と第2電源ラインL4との間にツェナーダイオード722のカソードアノード間、及び、抵抗723を直列接続して構成される。
電流電圧変換回路701の入力端子INに高い正の静電気サージ電圧が印加されると、サージ電流が入力端子INから入力抵抗8、第1ダイオードD1、第2ダイオードD2、第1電源ラインL3、の経路で流れるが、このときツェナーダイオード722のブレークダウン電圧以上の電圧が第1及び第2電源ラインL3及びL4間にかかると、サージ電流は第1電源ラインL3からツェナーダイオード722及び抵抗723を通じて流れるようになり、オペアンプ7の入力を保護できる。このような第7実施形態の回路構成であっても、前述実施形態と同様の作用効果を奏する。
(他の実施形態)
前述実施形態に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。その他、一方向に通電可能にする第1〜第4通電部は、その少なくとも一つ以上又は全てがダイオードD1〜D4に代えてダイオード接続したMOSトランジスタなどの回路を用いて構成しても良い。また、「第1通電部〜第4通電部」は、それぞれ例えばダイオードやMOSトランジスタなどの素子を複数組み合わせて構成しても良い。
前述実施形態に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。その他、一方向に通電可能にする第1〜第4通電部は、その少なくとも一つ以上又は全てがダイオードD1〜D4に代えてダイオード接続したMOSトランジスタなどの回路を用いて構成しても良い。また、「第1通電部〜第4通電部」は、それぞれ例えばダイオードやMOSトランジスタなどの素子を複数組み合わせて構成しても良い。
前述実施形態においては、正の静電気サージ電圧が電流電圧変換回路の入力端子に印加されたときの動作を説明したが、これに代えて、電流電圧変換回路1〜701の入力端子INが車両用のバッテリ電圧(+B≒32V)などに短絡した場合においても同様の作用効果を奏する。
図3〜図9に示す構成では、電流電圧増幅回路101〜701は増幅回路3を備えた構成を示したが、図2に示す増幅回路3aの接続形態を用いても良い。すなわち、入力抵抗8の前段にダイオードD1、D3を設けても良い。この場合、オペアンプ7の非反転入力端子に入力抵抗8aを接続することが望ましい。
正の静電気サージ、負の静電気サージ、の双方から保護する回路に適用したが、これに限定されるものではなく、例えば、正の静電気サージから保護するためダイオードD1及びD2を設けてダイオードD3及びD4を設けない構成に適用しても良く、例えば、負の静電気サージから保護するためダイオードD3及びD4を設けてダイオードD1及びD2を設けない構成に適用しても良い。
第2電源ラインL4としてグランドに適用したが、これに限定されるものではなく、異なる電位に設定されていても良い。各実施形態の構成は適宜組み合わせて適用できる。
図面中、1、1a、101、201、301、401、501、601、701は電流電圧変換回路(サージ保護機能付き電流電圧変換回路)、3は増幅回路、5、305、405は入力端子クランプ部、6、106、306、406、506、606、706は電源ラインクランプ部、7はオペアンプ、D1はダイオード(第1通電部)、D2はダイオード(第2通電部)、D3はダイオード(第3通電部)、D4はダイオード(第4通電部)、L2は基準電圧ライン、L3は第1電源ライン、L4は第2電源ライン、を示す。
Claims (9)
- 高電圧側の第1電源ライン(L3)と低電圧側の第2電源ライン(L4)との間に構成され、入力端子(IN)に入力される入力電流を電流電圧変換する電流電圧変換回路(1、1a、101、201、301、401、501、601、701)であって、
基準電圧が印加される基準電圧ライン(L2)と、
反転入力端子及び非反転入力端子を備え前記反転入力端子には前記基準電圧ラインが電気的に接続されると共に前記非反転入力端子には入力ライン(L1)が電気的に接続されるオペアンプ(7)を備え前記入力端子に入力される前記入力電流を増幅する増幅回路(3、3a)と、
前記オペアンプの反転入力端子及び非反転入力端子間に接続され前記入力ラインから前記基準電圧ラインに向けて一方向に前記入力電流よりも高いサージ電流を通電する第1通電部(D1)と、
前記基準電圧ラインと前記第1電源ラインとの間に前記基準電圧ラインから前記第1電源ラインに向けて一方向に前記サージ電流を通電する第2通電部(D2)と、
前記オペアンプの反転入力端子及び非反転入力端子間に接続され前記基準電圧ラインから前記入力ラインに向けて一方向に前記入力電流よりも高いサージ電流を通電する第3通電部(D3)と、
前記基準電圧ラインと前記第2電源ラインとの間に前記第2電源ラインから前記基準電圧ラインに向けて一方向に前記サージ電流を通電する第4通電部(D4)と、
を備えるサージ保護機能付き電流電圧変換回路。 - 高電圧側の第1電源ライン(L3)と低電圧側の第2電源ライン(L4)との間に構成され、入力端子(IN)に入力される入力電流を電流電圧変換する電流電圧変換回路(1、101、201、301、401、501、601、701)であって、
基準電圧が印加される基準電圧ライン(L2)と、
反転入力端子及び非反転入力端子を備え前記反転入力端子には前記基準電圧ラインが接続されると共に前記非反転入力端子には入力ラインが接続されるオペアンプ(7)を備え前記入力端子に入力される前記入力電流を増幅する増幅回路(3、3a)と、
前記オペアンプの反転入力端子及び非反転入力端子間に接続され前記入力ラインから前記基準電圧ラインに向けて一方向に前記入力電流よりも高いサージ電流を通電する第1通電部(D1)と、
前記基準電圧ラインと前記第1電源ラインとの間に前記基準電圧ラインから前記第1電源ラインに向けて一方向に前記サージ電流を通電する第2通電部(D2)と、
を備えるサージ保護機能付き電流電圧変換回路。 - 高電圧側の第1電源ライン(L3)と低電圧側の第2電源ライン(L4)との間に構成され、入力端子(IN)に入力される入力電流を電流電圧変換する電流電圧変換回路(1、101、201、301、401、501、601、701)であって、
基準電圧が印加される基準電圧ライン(L2)と、
反転入力端子及び非反転入力端子を備え前記反転入力端子には前記基準電圧ラインが接続されると共に前記非反転入力端子には入力ラインが接続されるオペアンプ(7)を備え前記入力端子に入力される前記入力電流を増幅する増幅回路(3、3a)と、
前記オペアンプの反転入力端子及び非反転入力端子間に接続され前記基準電圧ラインから前記入力ラインに向けて一方向に前記入力電流よりも高いサージ電流を通電する第3通電部(D3)と、
前記基準電圧ラインと前記第2電源ラインとの間に前記第2電源ラインから前記基準電圧ラインに向けて一方向に前記サージ電流を通電する第4通電部(D4)と、
を備えるサージ保護機能付き電流電圧変換回路。 - 請求項1または2記載のサージ保護機能付き電流電圧変換回路において、
前記第1電源ラインに流れ込む前記サージ電流を前記第2電源ラインに通電し前記第1電源ラインの電圧をクランプする電源ラインクランプ部(6、106、306、406、506、606、706)をさらに備えるサージ保護機能付き電流電圧変換回路。 - 請求項1、2、4の何れか一項に記載のサージ保護機能付き電流電圧変換回路において、
前記第1通電部(D1)及び/又は前記第2通電部(D2)はダイオードを用いて構成されるサージ保護機能付き電流電圧変換回路。 - 請求項1または3記載のサージ保護機能付き電流電圧変換回路において、
前記第3通電部(D3)及び/又は前記第4通電部(D4)はダイオードを用いて構成されるサージ保護機能付き電流電圧変換回路。 - 請求項1から6の何れか一項に記載のサージ保護機能付き電流電圧変換回路において、
前記入力端子に生じるサージをクランプする入力端子クランプ部(5、305、405)をさらに備えるサージ保護機能付き電流電圧変換回路。 - 請求項1から7の何れか一項に記載のサージ保護機能付き電流電圧変換回路において、
前記オペアンプはFET入力タイプで構成されるサージ保護機能付き電流電圧変換回路。 - 請求項1から8の何れか一項に記載のサージ保護機能付き電流電圧変換回路において、
前記増幅回路は、前記オペアンプ(7)と、前記入力端子(IN)と前記入力ライン(L1)との間に接続される入力抵抗(8)と、前記オペアンプの出力端子と前記入力端子との間にフィードバック接続されるフィードバック抵抗(9)と、を備えるサージ保護機能付き電流電圧変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015122834A JP2017011391A (ja) | 2015-06-18 | 2015-06-18 | サージ保護機能付き電流電圧変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015122834A JP2017011391A (ja) | 2015-06-18 | 2015-06-18 | サージ保護機能付き電流電圧変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017011391A true JP2017011391A (ja) | 2017-01-12 |
Family
ID=57761889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015122834A Pending JP2017011391A (ja) | 2015-06-18 | 2015-06-18 | サージ保護機能付き電流電圧変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017011391A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022523778A (ja) * | 2019-02-27 | 2022-04-26 | チャン ホ キム, | 電灯を適応的に制御するための電子装置 |
CN117740182A (zh) * | 2024-02-19 | 2024-03-22 | 成都市易冲半导体有限公司 | 一种热敏电阻检测电路及终端设备 |
CN117740182B (zh) * | 2024-02-19 | 2024-05-03 | 成都市易冲半导体有限公司 | 一种热敏电阻检测电路及终端设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5695115U (ja) * | 1979-12-24 | 1981-07-28 | ||
US4370616A (en) * | 1980-08-15 | 1983-01-25 | Williams Bruce T | Low impedance electrostatic detector |
JP2003309438A (ja) * | 2002-04-16 | 2003-10-31 | Yokogawa Electric Corp | 電流−電圧変換回路 |
JP2011233954A (ja) * | 2010-04-23 | 2011-11-17 | Panasonic Corp | コンデンサマイクロフォン用増幅装置 |
US20150048762A1 (en) * | 2013-08-15 | 2015-02-19 | Osram Sylvania Inc. | Multi-standard lighting control interface circuit |
-
2015
- 2015-06-18 JP JP2015122834A patent/JP2017011391A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5695115U (ja) * | 1979-12-24 | 1981-07-28 | ||
US4370616A (en) * | 1980-08-15 | 1983-01-25 | Williams Bruce T | Low impedance electrostatic detector |
JP2003309438A (ja) * | 2002-04-16 | 2003-10-31 | Yokogawa Electric Corp | 電流−電圧変換回路 |
JP2011233954A (ja) * | 2010-04-23 | 2011-11-17 | Panasonic Corp | コンデンサマイクロフォン用増幅装置 |
US20150048762A1 (en) * | 2013-08-15 | 2015-02-19 | Osram Sylvania Inc. | Multi-standard lighting control interface circuit |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022523778A (ja) * | 2019-02-27 | 2022-04-26 | チャン ホ キム, | 電灯を適応的に制御するための電子装置 |
JP7168791B2 (ja) | 2019-02-27 | 2022-11-09 | チャン ホ キム, | 電灯を適応的に制御するための電子装置 |
CN117740182A (zh) * | 2024-02-19 | 2024-03-22 | 成都市易冲半导体有限公司 | 一种热敏电阻检测电路及终端设备 |
CN117740182B (zh) * | 2024-02-19 | 2024-05-03 | 成都市易冲半导体有限公司 | 一种热敏电阻检测电路及终端设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5438470B2 (ja) | 電力供給制御回路 | |
US9444434B1 (en) | Systems, methods and apparatus for voltage clamping | |
JP2011101188A (ja) | 負荷駆動装置 | |
JP2013153597A (ja) | 保護回路 | |
KR100310797B1 (ko) | 차동 증폭 회로 | |
JP2016184837A (ja) | 半導体装置 | |
JP2010193033A (ja) | 過電流保護回路 | |
US8031448B2 (en) | Input voltage clamp for a single-supply system | |
JP2017011391A (ja) | サージ保護機能付き電流電圧変換回路 | |
JP6309855B2 (ja) | レギュレータ回路 | |
JP6476049B2 (ja) | 温度センサ回路 | |
JP6461652B2 (ja) | トランスインピーダンス回路 | |
JP2017005609A (ja) | 過電圧検出回路 | |
JP5465548B2 (ja) | レベルシフト回路 | |
JP5468794B2 (ja) | 電源システム及びその動作方法 | |
JP6439653B2 (ja) | 定電圧電源回路 | |
JP5562690B2 (ja) | 電源用逆流阻止回路 | |
JP2017069994A (ja) | 負荷開放検出回路 | |
JP2016131465A (ja) | ゲート駆動回路 | |
JP3834480B2 (ja) | クランプ回路および入力インターフェース回路 | |
US9356587B2 (en) | High voltage comparison circuit | |
CN112825477A (zh) | 一种高压运算放大器及其输入级电路 | |
JP4724472B2 (ja) | 半導体集積回路 | |
JP2008236605A (ja) | プッシュプル回路 | |
JP2019087189A (ja) | 負荷開放検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180731 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190305 |