JP5130898B2 - 保護検出回路 - Google Patents

Description

本発明は、初期化回路を有する保護検出回路に関する。

ＬＳＩ（Large Scale Integration）等の集積回路では、電源電圧が投入されると、電源電圧を安定した状態で供給するための初期化が行われる。図５は、従来の初期化回路の一例を示す図である。

初期化回路１は、集積回路Ｈへ安定した電源電圧ＶＤＤを供給するための保護検出回路１０に備えられている。保護検出回路１０は、初期化回路１の他に、レギュレータ２、異常検出回路３、ラッチ回路４を有し、電源電圧ＶＤＤが集積回路Ｈの正常動作電圧でなくなったとき、集積回路Ｈの動作を停止させる。

初期化回路１は、抵抗Ｒ１、コンデンサＣ１、トランジスタＭ１、インバータ５、６、定電流源７を有する。抵抗Ｒ１とコンデンサＣ１とは直列に接続されている。抵抗Ｒ１の一端はレギュレータ２の出力端子と接続されており、コンデンサＣ１の一端は接地されている。抵抗Ｒ１とコンデンサＣ１との接続点の電圧は、トランジスタＭ１のゲート端子に接続されている。トランジスタＭ１のソース端子は接地されており、ドレイン端子は定電流源７と接続されている。トランジスタＭ１の出力は、インバータ５、６を介して初期化回路１の出力信号としてラッチ回路４へ入力される。

レギュレータ２、異常検出回路３、ラッチ回路４にはそれぞれ電源電圧ＶＤＤが供給される。レギュレータ２は、電源電圧ＶＤＤから所定の電圧を生成する。異常検出回路３は、集積回路Ｈからの信号に基づき、電源電圧ＶＤＤが集積回路Ｈの正常動作電圧であるか否かを検出し、電源電圧ＶＤＤが正常動作電圧でないとき、電源電圧ＶＤＤの異常を示す信号をラッチ回路４へ出力する。ラッチ回路４は、初期化回路１からの出力信号に基づき集積回路Ｈの動作を制御する。

ラッチ回路４の出力端子は、保護検出回路１０の外部のＯＲ回路８の一方の入力端子に接続されている。ＯＲ回路８の他方の入力端子には、集積回路Ｈのクロック信号を生成する発振回路９の出力端子が接続されている。ＯＲ回路８の出力端子は集積回路Ｈと接続されている。

以下に図６を参照して、初期化回路１の動作を説明する。図６は、従来の初期化回路１の動作を説明するタイミングチャートである。

初期化回路１において、電源電圧ＶＤＤが投入されてレギュレータ２が動作を開始し、抵抗Ｒ１とコンデンサＣ１の接続点の電圧がトランジスタＭ１の閾値電圧を超えると、トランジスタＭ１がオンになる。トランジスタＭ１がオンになると、インバータ５、６を介して出力されるトランジスタＭ１の出力電圧（点Ａの電圧）、即ち初期化信号のレベルは、ＨレベルからＬレベルへ切り替わる。するとラッチ回路４のリセットが解除される。

このような電源投入時の制御に関する技術として、特許文献１に電源電圧の立ち上がり特性にかかわらず所定のリセット・パルスを発生するパワーオン・リセット回路が記載されている。
特開平６−１９６９８９号公報

しかしながら上記従来の技術では、電源電圧ＶＤＤの立ち上がりが緩やかな場合、電源電圧ＶＤＤが正常動作電圧に達するまでの期間Ｔ１の方が、トランジスタＭ１がオンするまでの期間Ｔ２が長くなることがある（図６参照）。この場合、電源電圧ＶＤＤが正常動作電圧に達する前に初期化信号がＬレベルへ切り替わるため、電源電圧ＶＤＤが正常動作電圧に達する前にラッチ回路４のリセットが解除され、集積回路Ｈの初期化が行えず、電源投入時の誤動作の原因となる。

本発明は、上記事情を鑑みてこれを解決すべくなされたものであり、電源電圧の立ち上がり時間に影響を受けることなく、電源投入時の誤動作を防止することが可能な初期化回路を有する保護検出回路を提供することを目的とするものである。

本発明は、上記目的を達成するために以下の如き構成を採用した。

本発明は、外部に接続された集積回路（Ｈ）に供給される電源電圧（ＶＤＤ）が供給される保護検出回路（１００）であって、
前記電源電圧（ＶＤＤ）から所定の電圧を生成するレギュレータ（１１０）と、
前記電源電圧（ＶＤＤ）が前記集積回路（Ｈ）の正常動作電圧であるか否かを検出する異常検出回路（１２０）と、
前記異常検出回路（１２０）の出力信号に基づき前記集積回路（Ｈ）の動作を制御するラッチ回路（１３０）と、
前記レギュレータ（１１０）により生成された前記所定の電圧が供給され、前記集積回路（Ｈ）の初期化を行う初期化回路（１４０）と、を有し、
前記初期化回路（１４０）は、
リセット回路（１４２）とパワーオンリセット回路（１４１）とを有し、
前記リセット回路（１４２）は、
第一の抵抗（Ｒ２１）及び第二の抵抗（Ｒ２２）から構成され、前記レギュレータ（１１０）から供給される前記所定の電圧（ＲＥＧ）を分圧する分圧回路（１４７）と、
第一の定電流源（１４６）と接続されており、前記分圧回路（１４７）から出力される前記所定の電圧の分圧によりオンされる第一のトランジスタ（Ｍ２０）と、
前記第一のトランジスタ（Ｍ２０）がオンされたとき、前記第一のトランジスタ（Ｍ２０）の出力によりオンされる第二のトランジスタ（Ｍ３０）と、を有し、

前記パワーオンリセット回路（１４１）は、
前記第二のトランジスタ（Ｍ２０）の出力と接地との間に直列に接続された第三の抵抗（Ｒ１０）と、コンデンサ（Ｃ１０）と、
前記電源電圧（ＶＤＤ）が供給される第二の定電流源（１４３）と、
ゲートが前記第三の抵抗（Ｒ１０）と前記コンデンサ（Ｃ１０）との接続点に接続され、ソースが接地され、ドレインが前記第二の定電流源（１４３）と接続されており、出力が前記パワーオンリセット回路（１４１）の出力信号となる第三のトランジスタ（Ｍ１０）と、を有し、
前記第一のトランジスタ（Ｍ２０）は、前記電源電圧（ＶＤＤ）が、前記集積回路（Ｈ）の正常動作電圧以上になったときオンされ、
前記第三のトランジスタ（Ｍ２０）のゲートが前記第三のトランジスタ（Ｍ１０）のしきい値電圧に達したときに、前記パワーオンリセット回路（１４１）の出力信号により前記ラッチ回路のリセットを解除する構成により、電源電圧の立ち上がり時間に影響を受けることなく、電源投入時の誤動作を防止することができる。

また本発明の保護検出回路において、前記異常検出回路（１２０）は、予め前記集積回路（Ｈ）の正常動作時の電源電圧（ＶＤＤ）の上限値と下限値とが設定されており、
前記集積回路（Ｈ）からの制御信号に基づき前記電源電圧（ＶＤＤ）が前記上限値又は前記下限値を超えるか否かを判定する構成としても良い。

なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。

本発明によれば、電源電圧の立ち上がり時間に影響を受けることなく、電源投入時の誤動作を防止することができる。

本発明では、電源電圧が集積回路の正常動作電圧以上の電圧に達したとき、初期化回路から初期化信号を出力することにより、電源電圧の立ち上がり時間に影響を受けることなく、電源投入時の誤動作を防止する。
（第一の実施形態）
以下に図面を参照して本発明の第一の実施形態について説明する。図１は、本発明の第一の実施形態を説明する回路図である。

本実施形態の保護検出回路１００は、レギュレータ１１０、異常検出回路１２０、ラッチ回路１３０、初期化回路１４０を有する。保護検出回路１００は、保護検出回路１００と接続された集積回路Ｈに安定した電源電圧ＶＤＤを供給するための回路であり、例えば電源制御用ＩＣ等に実装される。

保護検出回路１００には、集積回路Ｈに供給される電源電圧である電源電圧ＶＤＤが供給されている。電源電圧ＶＤＤは、保護検出回路１００内において、レギュレータ１１０、異常検出回路１２０、ラッチ回路１３０、後述する定電流源１４３に供給される。

レギュレータ１１０は、電源電圧ＶＤＤから所定の電圧を生成し、出力電圧ＲＥＧを出力する。レギュレータ１１０の出力電圧ＲＥＧは、初期化回路１４０に供給される。

異常検出回路１２０は、集積回路Ｈからの信号に基づき電源電圧ＶＤＤが集積回路Ｈの正常動作電圧であるか否かを検出し、電源電圧ＶＤＤが正常動作電圧でない場合、電源電圧ＶＤＤの異常を示す信号をラッチ回路１３０へ出力する。具体的には異常検出回路１２０は、集積回路Ｈから出力される制御信号（図示せず）に基づき、集積回路Ｈに供給されている電源電圧ＶＤＤの異常を検出する。

例えば異常検出回路１２０には、予め集積回路Ｈの正常動作電圧の上限値と下限値とが設定されており、集積回路Ｈからの制御信号に基づき電源電圧ＶＤＤがこの上限値又は下限値を超えるか否かを判定しても良い。そして異常検出回路１２０は、電源電圧ＶＤＤが上限値又は下限値を超える場合を電源電圧ＶＤＤの異常として検出しても良い。また本実施形態では、例えば集積回路Ｈにサーミスタ等の温度センサが設けられていても良い。この場合異常検出回路１２０は、温度変化による電源電圧ＶＤＤの変化を検出して、電源電圧ＶＤＤの異常を判定しても良い。

尚本実施形態の異常検出回路１２０は、集積回路Ｈにおいて電源電圧ＶＤＤが正常動作電圧である場合はＬレベルの信号を出力し、電源電圧ＶＤＤの異常を検出した場合、Ｈレベルの信号を出力するものとした。

ラッチ回路１３０は、異常検出回路１２０の出力信号に基づき、集積回路Ｈの動作を制御する。以下にラッチ回路１３０の出力信号と集積回路Ｈの動作の関係について説明する。

ラッチ回路１３０の出力信号は、保護検出回路１００の出力信号として出力される。保護検出回路１００と集積回路Ｈとの間には、ＯＲ回路１５０が接続されており、ラッチ回路１３０の出力端子がＯＲ回路１５０の一方の入力端子へ接続されている。ＯＲ回路１５０の他方の入力端子には、発振回路１６０の出力端子が接続されている。発振回路１６０は、集積回路Ｈを動作させるクロック信号を生成する。

ラッチ回路１３０の出力信号がＬレベルの場合、ＯＲ回路１５０からは発振回路１６０で生成されたクロック信号が出力される。よって集積回路Ｈは動作可能となる。またラッチ回路１３０の出力信号がＨレベルの場合、ＯＲ回路１５０の出力信号はＨレベル固定となる。よって集積回路Ｈにはクロック信号が入力されず、動作しない。本実施形態では、ラッチ回路１３０に異常検出回路１２０により電源電圧ＶＤＤの異常が検出を示すＨレベルの信号が入力されると、ラッチ回路１３０の出力信号はＨレベルとなり、集積回路Ｈの動作が停止される。このように集積回路Ｈの動作は、ラッチ回路１３０の出力信号により制御される。

初期化回路１４０は、パワーオンリセット回路１４１、リセット回路１４２から構成される。パワーオンリセット回路１４１は、定電流源１４３、抵抗Ｒ１０、コンデンサＣ１０、トランジスタＭ１０、インバータ１４４、１４５を有する。リセット回路１４２は、定電流源１４６、抵抗Ｒ２１、Ｒ２２、トランジスタＭ２０、Ｍ３０を有する。

リセット回路１４２において、抵抗Ｒ２１の一端、電流源１４６の一端、トランジスタＭ３０のソース端子はそれぞれ共通接続されおり、レギュレータ１１０の出力電圧ＲＥＧが印加される。抵抗Ｒ２１と抵抗Ｒ２２は直列接続されて分圧回路１４７を構成しており、抵抗Ｒ２２の一端が接地されている。

抵抗Ｒ２１と抵抗Ｒ２２の接続点Ｐは、トランジスタＭ２０のゲート端子と接続されている。トランジスタＭ２０のドレイン端子は定電流源１４６の他端と接続されており、トランジスタＭ２０のソース端子は接地されている。またトランジスタＭ２０のドレイン端子は、トランジスタＭ３０のゲート端子と接続されている。トランジスタＭ３０のドレイン端子は、抵抗Ｒ１０と接続されている。

抵抗Ｒ１０とコンデンサＣ１０とは直列接続されて積分回路を構成しており、抵抗Ｒ１０とコンデンサＣ１０の接続点Ｑは、トランジスタＭ１０のゲート端子と接続されている。トランジスタＭ１０のソース端子は接地されており、ドレイン端子は定電流源１４３と接続されている。定電流源１４３には電源電圧ＶＤＤが印加される。トランジスタＭ１０の出力は、インバータ１４４、１４５を介して、初期化回路１４０の出力信号としてラッチ回路１３０へ入力される。尚本実施形態の以下の説明では、初期化回路１４０においてトランジスタＭ１０がオンされたことにより反転した出力信号を、初期化信号と呼ぶ。

本実施形態の初期化回路１４０では、リセット回路１４２を有することにより、電源電圧ＶＤＤが集積回路Ｈの正常動作電圧となった後に初期化信号を出力し、ラッチ回路１３０のリセットを解除する。

本実施形態では、リセット回路１４２において、レギュレータ１１０の出力電圧ＲＥＧの分圧である点Ｐの電圧がトランジスタＭ２０のしきい値電圧となったとき、トランジスタＭ２０がオンされる。トランジスタＭ２０がオンされると、トランジスタＭ３０がオンされる。トランジスタＭ３０がオンされた後に、点Ｑの電圧がトランジスタＭ１０のしきい値電圧に達すると、トランジスタＭ１０がオンされ、初期化信号がラッチ回路１３０へ入力される。ラッチ回路１３０は、初期化信号が入力されるとリセットが解除される。

よって本実施形態では、電源電圧ＶＤＤが正常動作電圧以上になったときに、リセット回路１４２においてトランジスタＭ２０がオンされるように、点Ｐの電圧を調整すれば良い。点Ｐの電圧は、レギュレータ１１０の出力電圧ＲＥＧを分圧回路１４７で分圧した電圧である。よって点Ｐの電圧は、レギュレータ１１０の出力電圧ＲＥＧと抵抗Ｒ２１、Ｒ２２の比で決定することができる。

そこで、以下にレギュレータ１１０の出力電圧ＲＥＧを電圧Ｖ１、集積回路Ｈの正常動作電圧を電圧Ｖ２とし、本実施形態の初期化回路１４０の動作を説明する。本実施形態では、出力電圧Ｖ１を正常動作電圧Ｖ２よりも高い値に設定することで、電源電圧ＶＤＤが正常動作電圧Ｖ２となった後に初期化信号を出力することができる。

以下に図２を参照して本実施形態の初期化回路１４０の動作を説明する。図２は、第一の実施形態の初期化回路１４０の動作を説明するタイミングチャートである。

保護検出回路１００に電源電圧ＶＤＤが投入されて、電源電圧ＶＤＤがレギュレータ１１０の動作開始電圧に達すると、レギュレータ１１０は動作を開始する。レギュレータ１１０が動作を開始すると、レギュレータ１１０の出力電圧ＲＥＧは電源電圧ＶＤＤの上昇に合わせて上昇する。そしてレギュレータ１１０の出力電圧ＲＥＧが電圧Ｖ１に達すると、リセット回路１４２において点Ｐの電圧がトランジスタＭ２０のしきい値電圧に達し、トランジスタＭ２０がオンされる。尚抵抗Ｒ２１と抵抗Ｒ２２の抵抗値は、レギュレータ１１０の出力電圧ＲＥＧが電圧Ｖ１となったとき、点Ｐの電圧がトランジスタＭ２０のしきい値電圧となるように設計されるものとした。

トランジスタＭ２０がオンされると、トランジスタＭ３０がオンされて、コンデンサＣ１０の充電が開始される。そして点Ｑの電圧がトランジスタＭ１０のしきい値電圧に達すると、トランジスタＭ１０の出力（点Ａの電圧）はＬレベルとなり、初期化信号が出力される。

初期化回路１４０から出力された初期化信号は、ラッチ回路１３０に入力される。ラッチ回路１３０は、初期化信号によりリセットが解除される。

ここでレギュレータ１１０の出力電圧Ｖ１は、集積回路Ｈの正常動作電圧Ｖ２よりも高い値である。よって、レギュレータ１１０の出力電圧が電圧Ｖ１に達するまでの時間Ｔａ１よりも、電源電圧ＶＤＤが正常動作電圧Ｖ２に達するまでの時間Ｔｂ１の方が常に短くなる。このため初期化信号が出力された時点では、電源電圧ＶＤＤが正常動作電圧Ｖ２となっており、異常検出回路１２０の出力信号（点Ｂの電圧）は、電源電圧ＶＤＤが正常であることを示すＬレベルの信号となる。このときラッチ回路１３０は出力信号（点Ｃの電圧）をＬレベルに保持するため、集積回路Ｈには発振回路１６０から出力されるクロック信号が供給され、集積回路Ｈを正常に動作させることができる。

このように本実施形態では、初期化信号は、電源電圧ＶＤＤの立ち上がり時間に関わらず正常動作電圧Ｖ２に達した後に出力されることになり、電源電圧ＶＤＤの投入時における集積回路Ｈの誤動作を防止することができる。

尚本実施形態では、抵抗Ｒ２１、抵抗Ｒ２２の抵抗値の比を調整することにより、トランジスタＭ２０がオンされるタイミングを調整することができる。以下に、本実施形態におけるレギュレータ１１０出力電圧Ｖ１を４Ｖ、集積回路Ｈの正常動作電圧Ｖ２を３Ｖとし、抵抗Ｒ２１と抵抗Ｒ２２の抵抗比を１対３とした場合について説明する。尚トランジスタＭ２０のしきい値電圧は１Ｖとした。

抵抗Ｒ２１と抵抗Ｒ２２の抵抗比は１対３であるため、点Ｐの電圧は、レギュレータ１１０の出力電圧ＲＥＧが４Ｖに達すると１Ｖ（トランジスタＭ２０のしきい値電圧）に到達し、トランジスタＭ２０がオンされる。このとき電源電圧ＶＤＤは、既に正常動作電圧３Ｖに達している。よって電源電圧ＶＤＤが正常動作電圧Ｖ２に達する前に初期化信号が出力されることはない。
（第二の実施形態）
以下に図面を参照して本発明の第二の実施形態について説明する。本発明の第二の実施形態は、初期化回路１４０Ａに供給される電圧がレギュレータ１１０の出力電圧ＲＥＧではなく、電源電圧ＶＤＤである点のみ第一の実施形態と異なる。よって以下の第二の実施形態の説明では、第一の実施形態との相違点について説明し、第一の実施形態と同様の構成には第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。

図３は、本発明の第二の実施形態を説明する回路図である。本実施形態の初期化回路１４０Ａは、保護検出回路１００Ａに設けられており、保護検出回路１００Ａに供給される電源電圧ＶＤＤが供給される。

初期化回路１４０Ａの有するリセット回路１４２Ａにおいて、分圧回路１４７Ａの一端、定電流源１４６Ａの一端、トランジスタＭ３１のソース端子はそれぞれ共通接続されており、電源電圧ＶＤＤが印加される。よって分圧回路１４７Ａは、電源電圧ＶＤＤを抵抗Ｒ２１、抵抗Ｒ２２の抵抗比に基づき分圧する。

本実施形態の初期化回路１４０Ａでは、電源電圧ＶＤＤが集積回路Ｈの正常動作電圧に達したときに、トランジスタＭ２０がオンされるように分圧回路１４７Ａを構成する抵抗Ｒ２１、抵抗Ｒ２２の抵抗比を設定する。

以下に、図４を参照して本実施形態の初期化回路１４０Ａの動作を説明する。図４は、第二の実施形態の初期化回路１４０Ａの動作を説明するタイミングチャートである。尚図４に示す例では、集積回路Ｈの正常動作電圧を３Ｖとし、抵抗Ｒ２１、抵抗Ｒ２２を１対３とした場合を示す。尚ここでトランジスタＭ２０のしきい値電圧を１Ｖとした。

電源電圧ＶＤＤが投入されて電源電圧ＶＤＤが上昇し、正常動作電圧の３Ｖに到達する。ここで異常検出回路１２０の出力信号（点Ｂの電圧）は、電源電圧ＶＤＤが正常であることを示すＬレベルの信号となる。このときリセット回路１４２Ａの分圧回路１４７Ａの抵抗比は１対３であるから、点Ｐの電圧はトランジスタＭ２０のしきい値電圧１Ｖに達していない。よってこの時点では、トランジスタＭ２０はオンされず、初期化信号が出力されない。よってラッチ回路１３０はリセットされた状態である。

電源電圧ＶＤＤがさらに上昇し、電源電圧ＶＤＤが４Ｖになると、分圧回路１４７Ａにおいて点Ｐの電圧がトランジスタＭ２０のしきい値電圧１Ｖに達し、トランジスタＭ２０がオンされる。トランジスタＭ２０がオンされると、トランジスタＭ３０、トランジスタＭ１０が順次オンされて、初期化信号が出力される（点Ａの電圧がＬレベルとなる）。

このため本実施形態では、初期化信号が出力されてラッチ回路１３０のリセットが解除された時点で既に電源電圧ＶＤＤが正常動作電圧に達しており、異常検出回路１２０の出力信号（点Ｂの電圧）は、電源電圧ＶＤＤが正常であることを示すＬレベルの信号となっている。よってラッチ回路１３０は出力信号（点Ｃの電圧）をＬレベルに保持するため、集積回路Ｈには発振回路１６０から出力されるクロック信号が供給され、集積回路Ｈを正常に動作させることができる。

このように本実施形態では、分圧回路１４７Ａを構成する抵抗Ｒ２１と抵抗Ｒ２２の抵抗比を設定することにより、電源電圧ＶＤＤの立ち上がり時間に関わらず、初期化信号が出力されるまでの時間Ｔａ２を電源電圧ＶＤＤが正常動作電圧に達するまでの時間Ｔｂ２よりも長くすることができる。よって本実施形態によれば、電源電圧ＶＤＤの投入時における集積回路Ｈの誤動作を防止することができる。

以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。

第一の実施形態を説明する回路図である。 第一の実施形態の初期化回路１４０の動作を説明するタイミングチャートである。 第二の実施形態を説明する回路図である。 第二の実施形態の初期化回路１４０Ａの動作を説明するタイミングチャートである。 従来の初期化回路の一例を示す図である。 従来の初期化回路１の動作を説明するタイミングチャートである。

符号の説明

１００、１００Ａ 保護検出回路
１１０ レギュレータ
１２０ 異常検出回路
１３０ ラッチ回路
１４０、１４０Ａ 初期化回路
１４１ パワーオンリセット回路
１４２、１４２Ａ リセット回路
１４７、１４７Ａ 分圧回路
１５０ ＯＲ回路
１６０ 発振回路

Claims (2)

1. 外部に接続された集積回路に供給される電源電圧が供給される保護検出回路であって、
   前記電源電圧から所定の電圧を生成するレギュレータと、
   前記電源電圧が前記集積回路の正常動作電圧であるか否かを検出する異常検出回路と、
   前記異常検出回路の出力信号に基づき前記集積回路の動作を制御するラッチ回路と、
   前記レギュレータにより生成された前記所定の電圧が供給され、前記集積回路の初期化を行う初期化回路と、を有し、
   前記初期化回路は、
   リセット回路とパワーオンリセット回路とを有し、
   前記リセット回路は、
   第一の抵抗及び第二の抵抗から構成され、前記レギュレータから供給される前記所定の電圧を分圧する分圧回路と、
   第一の定電流源と接続されており、前記分圧回路から出力される前記所定の電圧の分圧によりオンされる第一のトランジスタと、
   前記第一のトランジスタがオンされたとき、前記第一のトランジスタの出力によりオンされる第二のトランジスタと、を有し、
   前記パワーオンリセット回路は、
   前記第二のトランジスタの出力と接地との間に直列に接続された第三の抵抗と、コンデンサと、
   前記電源電圧が供給される第二の定電流源と、
   ゲートが前記第三の抵抗と前記コンデンサとの接続点に接続され、ソースが接地され、ドレインが前記第二の定電流源と接続されており、出力が前記パワーオンリセット回路の
   出力信号となる第三のトランジスタと、を有し、
   前記第一のトランジスタは、前記電源電圧が、前記集積回路の正常動作電圧以上になったときオンされ、
   前記第三のトランジスタのゲートが前記第三のトランジスタのしきい値電圧に達したときに、前記パワーオンリセット回路の出力信号により前記ラッチ回路のリセットを解除することを特徴とする保護検出回路。
2. 前記異常検出回路は、
   予め前記集積回路の正常動作時の電源電圧の上限値と下限値とが設定されており、
   前記集積回路からの制御信号に基づき前記電源電圧が前記上限値又は前記下限値を超えるか否かを判定することを特徴とする請求項１記載の保護検出回路。

Images