JP5130898B2 - 保護検出回路 - Google Patents
保護検出回路 Download PDFInfo
- Publication number
- JP5130898B2 JP5130898B2 JP2007326458A JP2007326458A JP5130898B2 JP 5130898 B2 JP5130898 B2 JP 5130898B2 JP 2007326458 A JP2007326458 A JP 2007326458A JP 2007326458 A JP2007326458 A JP 2007326458A JP 5130898 B2 JP5130898 B2 JP 5130898B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transistor
- power supply
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
前記電源電圧(VDD)から所定の電圧を生成するレギュレータ(110)と、
前記電源電圧(VDD)が前記集積回路(H)の正常動作電圧であるか否かを検出する異常検出回路(120)と、
前記異常検出回路(120)の出力信号に基づき前記集積回路(H)の動作を制御するラッチ回路(130)と、
前記レギュレータ(110)により生成された前記所定の電圧が供給され、前記集積回路(H)の初期化を行う初期化回路(140)と、を有し、
前記初期化回路(140)は、
リセット回路(142)とパワーオンリセット回路(141)とを有し、
前記リセット回路(142)は、
第一の抵抗(R21)及び第二の抵抗(R22)から構成され、前記レギュレータ(110)から供給される前記所定の電圧(REG)を分圧する分圧回路(147)と、
第一の定電流源(146)と接続されており、前記分圧回路(147)から出力される前記所定の電圧の分圧によりオンされる第一のトランジスタ(M20)と、
前記第一のトランジスタ(M20)がオンされたとき、前記第一のトランジスタ(M20)の出力によりオンされる第二のトランジスタ(M30)と、を有し、
前記パワーオンリセット回路(141)は、
前記第二のトランジスタ(M20)の出力と接地との間に直列に接続された第三の抵抗(R10)と、コンデンサ(C10)と、
前記電源電圧(VDD)が供給される第二の定電流源(143)と、
ゲートが前記第三の抵抗(R10)と前記コンデンサ(C10)との接続点に接続され、ソースが接地され、ドレインが前記第二の定電流源(143)と接続されており、出力が前記パワーオンリセット回路(141)の出力信号となる第三のトランジスタ(M10)と、を有し、
前記第一のトランジスタ(M20)は、前記電源電圧(VDD)が、前記集積回路(H)の正常動作電圧以上になったときオンされ、
前記第三のトランジスタ(M20)のゲートが前記第三のトランジスタ(M10)のしきい値電圧に達したときに、前記パワーオンリセット回路(141)の出力信号により前記ラッチ回路のリセットを解除する構成により、電源電圧の立ち上がり時間に影響を受けることなく、電源投入時の誤動作を防止することができる。
前記集積回路(H)からの制御信号に基づき前記電源電圧(VDD)が前記上限値又は前記下限値を超えるか否かを判定する構成としても良い。
(第一の実施形態)
以下に図面を参照して本発明の第一の実施形態について説明する。図1は、本発明の第一の実施形態を説明する回路図である。
(第二の実施形態)
以下に図面を参照して本発明の第二の実施形態について説明する。本発明の第二の実施形態は、初期化回路140Aに供給される電圧がレギュレータ110の出力電圧REGではなく、電源電圧VDDである点のみ第一の実施形態と異なる。よって以下の第二の実施形態の説明では、第一の実施形態との相違点について説明し、第一の実施形態と同様の構成には第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
110 レギュレータ
120 異常検出回路
130 ラッチ回路
140、140A 初期化回路
141 パワーオンリセット回路
142、142A リセット回路
147、147A 分圧回路
150 OR回路
160 発振回路
Claims (2)
- 外部に接続された集積回路に供給される電源電圧が供給される保護検出回路であって、
前記電源電圧から所定の電圧を生成するレギュレータと、
前記電源電圧が前記集積回路の正常動作電圧であるか否かを検出する異常検出回路と、
前記異常検出回路の出力信号に基づき前記集積回路の動作を制御するラッチ回路と、
前記レギュレータにより生成された前記所定の電圧が供給され、前記集積回路の初期化を行う初期化回路と、を有し、
前記初期化回路は、
リセット回路とパワーオンリセット回路とを有し、
前記リセット回路は、
第一の抵抗及び第二の抵抗から構成され、前記レギュレータから供給される前記所定の電圧を分圧する分圧回路と、
第一の定電流源と接続されており、前記分圧回路から出力される前記所定の電圧の分圧によりオンされる第一のトランジスタと、
前記第一のトランジスタがオンされたとき、前記第一のトランジスタの出力によりオンされる第二のトランジスタと、を有し、
前記パワーオンリセット回路は、
前記第二のトランジスタの出力と接地との間に直列に接続された第三の抵抗と、コンデンサと、
前記電源電圧が供給される第二の定電流源と、
ゲートが前記第三の抵抗と前記コンデンサとの接続点に接続され、ソースが接地され、ドレインが前記第二の定電流源と接続されており、出力が前記パワーオンリセット回路の
出力信号となる第三のトランジスタと、を有し、
前記第一のトランジスタは、前記電源電圧が、前記集積回路の正常動作電圧以上になったときオンされ、
前記第三のトランジスタのゲートが前記第三のトランジスタのしきい値電圧に達したときに、前記パワーオンリセット回路の出力信号により前記ラッチ回路のリセットを解除することを特徴とする保護検出回路。 - 前記異常検出回路は、
予め前記集積回路の正常動作時の電源電圧の上限値と下限値とが設定されており、
前記集積回路からの制御信号に基づき前記電源電圧が前記上限値又は前記下限値を超えるか否かを判定することを特徴とする請求項1記載の保護検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007326458A JP5130898B2 (ja) | 2007-12-18 | 2007-12-18 | 保護検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007326458A JP5130898B2 (ja) | 2007-12-18 | 2007-12-18 | 保護検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009152693A JP2009152693A (ja) | 2009-07-09 |
JP5130898B2 true JP5130898B2 (ja) | 2013-01-30 |
Family
ID=40921354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007326458A Active JP5130898B2 (ja) | 2007-12-18 | 2007-12-18 | 保護検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5130898B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014180073A (ja) * | 2013-03-13 | 2014-09-25 | Toshiba Corp | 保護制御用分電盤及び電気所保護制御システム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06196989A (ja) * | 1992-12-24 | 1994-07-15 | Toshiba Corp | パワーオン・リセット回路 |
JPH10207580A (ja) * | 1997-01-17 | 1998-08-07 | Hitachi Ltd | パワーオンリセット発生回路および半導体集積回路並びにicカード |
JP3854087B2 (ja) * | 2001-03-29 | 2006-12-06 | 株式会社東芝 | 電源電位検知回路 |
JP4323274B2 (ja) * | 2003-09-22 | 2009-09-02 | 三菱電機株式会社 | 半導体回路装置 |
JP2007272429A (ja) * | 2006-03-30 | 2007-10-18 | Toyota Industries Corp | パワーオンリセット回路 |
-
2007
- 2007-12-18 JP JP2007326458A patent/JP5130898B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009152693A (ja) | 2009-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4686222B2 (ja) | 半導体装置 | |
US7453295B2 (en) | Low-voltage detection reset circuit | |
JP6118599B2 (ja) | パワーオンリセット回路、電源回路および電源システム | |
KR101106813B1 (ko) | 과전류 보호 회로 | |
JP5263791B2 (ja) | 半導体装置 | |
US20080157730A1 (en) | High-voltage generation circuit and method for reducing overshoot of output voltage | |
US9705317B2 (en) | Power supply device and overvoltage protection method | |
US8633759B2 (en) | Voltage generator and method of generating voltage | |
JP2016076066A (ja) | 電子制御装置 | |
WO2017110878A1 (ja) | 給電制御装置 | |
US9454165B2 (en) | Semiconductor device and current control method that controls amount of current used for voltage generation based on connection state of external capacitor | |
TWI663408B (zh) | Voltage detection circuit | |
JP2010148234A (ja) | 残留電荷放電回路および電源用半導体装置 | |
JP5987819B2 (ja) | 電源装置 | |
US9639410B2 (en) | Load-control backup signal generation circuit | |
JP5130898B2 (ja) | 保護検出回路 | |
JP6405948B2 (ja) | レギュレータ用半導体集積回路 | |
JP2005198439A (ja) | Ldo出力ショート保護システム | |
JP5904167B2 (ja) | リセット信号制御装置 | |
KR20150101775A (ko) | 전력 절감 장치 및 그 방법 | |
JP2006511161A (ja) | 電力供給レベル監視およびリセット生成 | |
JP3660210B2 (ja) | 安定化電源装置及びそれを備えた電子機器 | |
JP5136361B2 (ja) | ラッチ回路を有する信号処理装置 | |
JP2007306351A (ja) | パワーオンリセット回路 | |
KR101184805B1 (ko) | 전압 다운 컨버터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5130898 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |