WO2018003441A1 - 出力装置及び切替えシステム - Google Patents

出力装置及び切替えシステム Download PDF

Info

Publication number
WO2018003441A1
WO2018003441A1 PCT/JP2017/021107 JP2017021107W WO2018003441A1 WO 2018003441 A1 WO2018003441 A1 WO 2018003441A1 JP 2017021107 W JP2017021107 W JP 2017021107W WO 2018003441 A1 WO2018003441 A1 WO 2018003441A1
Authority
WO
WIPO (PCT)
Prior art keywords
cpu
output
circuit
voltage
capacitor
Prior art date
Application number
PCT/JP2017/021107
Other languages
English (en)
French (fr)
Inventor
健 古戸
克馬 塚本
Original Assignee
株式会社オートネットワーク技術研究所
住友電装株式会社
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社オートネットワーク技術研究所, 住友電装株式会社, 住友電気工業株式会社 filed Critical 株式会社オートネットワーク技術研究所
Publication of WO2018003441A1 publication Critical patent/WO2018003441A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements

Definitions

  • the present invention relates to an output device that outputs a voltage based on a signal input from the outside, and a switching system in which a switch is switched based on a voltage output from the output device.
  • the vehicle is equipped with a power supply system (see, for example, Patent Document 1) in which a switch is provided in a power supply path from the battery to the load.
  • a microcomputer hereinafter referred to as a microcomputer
  • outputs a high level voltage and a low level voltage When the microcomputer outputs a high level voltage, the switch is on and power is supplied from the battery to the load.
  • the microcomputer When the microcomputer outputs a low level voltage, the switch is off and power supply from the battery to the load is stopped.
  • a microcomputer with a built-in watchdog timer has been proposed.
  • the CPU Central Processing Unit
  • the CPU repeatedly instructs the output unit to repeatedly output a notification signal for notifying that the operation is normal to the watchdog timer.
  • the watchdog timer starts counting from zero each time a notification signal is input from the output unit.
  • the processing to output the notification signal to the watchdog timer is not performed in the output unit, and the watchdog timer Instruct the reset circuit to initialize the components of the microcomputer.
  • the reset circuit initializes the components of the microcomputer when initialization is instructed by the watchdog timer. Thereby, the state of the constituent parts of the microcomputer including the CPU returns to the initial state, that is, the state at the time when the microcomputer was shipped. This initialization is expected to return the CPU operation to normal.
  • the CPU When the CPU is activated or the CPU is initialized, the CPU checks whether data is properly stored in a predetermined process, for example, RAM (Random Access Memory) constituting the microcomputer. Execute the process. As a result of executing the predetermined process, the CPU executes the predetermined process again when a specific result, for example, a result indicating that data is appropriately stored in the RAM is not obtained. The CPU repeatedly executes a predetermined process until a specific result is obtained.
  • a predetermined process for example, RAM (Random Access Memory) constituting the microcomputer. Execute the process. As a result of executing the predetermined process, the CPU executes the predetermined process again when a specific result, for example, a result indicating that data is appropriately stored in the RAM is not obtained. The CPU repeatedly executes a predetermined process until a specific result is obtained.
  • a predetermined process for example, RAM (Random Access Memory) constituting the microcomputer.
  • a power supply system in which a switch provided in a power supply path from a battery to a load is turned on or off according to a voltage output by a microcomputer with a built-in watchdog timer can be considered.
  • the microcomputer outputs a low level voltage, for example, while the CPU repeatedly executes predetermined processing and the operation of the microcomputer is unstable. In this case, the switch is kept off.
  • the switch In some power systems, in situations where the switch must be locked on or off, it is preferable to lock the switch on. For example, in a power supply system in which the load is a headlight, it is preferable that the switch is fixed on and the load continues to operate in order to drive the vehicle safely. Therefore, the microcomputer configured as described above has a problem that the output voltage is not switched to an appropriate voltage, that is, a high level voltage when the operation is unstable.
  • the present invention has been made in view of such circumstances, and an object of the present invention is to provide an output device capable of switching the output voltage to an appropriate voltage when the operation of the processing unit is unstable. And a switching system including the output device.
  • An output device is an output device including an output circuit that outputs one of two voltages, a processing unit that executes a predetermined process, and a specified result as a result of the processing unit executing the predetermined process.
  • a determination unit that determines whether or not a result has been obtained, and the processing unit executes the predetermined process again when the determination unit determines that the specific result has not been obtained, and the output circuit Is configured to switch the output voltage to another voltage when the time during which the processing unit repeatedly executes the predetermined process exceeds a predetermined time.
  • the predetermined process when it is determined that the specific result is not obtained as a result of executing the predetermined process, the predetermined process is executed again.
  • the output circuit switches the output voltage to another voltage. Accordingly, when the predetermined process is repeatedly executed and the operation of the processing unit is unstable for a predetermined time or more, the output voltage can be switched to an appropriate voltage.
  • the output device includes a battery that is charged while the processing unit repeatedly executes the predetermined process, and when the terminal voltage value of the battery is equal to or higher than a predetermined voltage value, the output circuit is The output voltage is switched to the other voltage.
  • the battery while the predetermined process is repeatedly executed, the battery is charged and the terminal voltage value of the battery rises.
  • the terminal voltage value of the capacitor becomes equal to or higher than the predetermined voltage value, and the output voltage is switched to another voltage.
  • the output device includes a power supply circuit that supplies power to the processing unit, and the power supply circuit stops the power supply when the determination unit determines that the specific result is not obtained.
  • the power supply is resumed immediately after the power supply is stopped, and the processing unit is configured to execute the predetermined process again after the power supply circuit resumes the power supply. .
  • the power supply circuit when the power supply circuit determines that the specific result is not obtained, the power supply circuit restarts the processing unit that performs the predetermined process. The processing unit performs the predetermined process again after restarting.
  • a switching system includes the output device described above, a switch, and a switching circuit that switches the switch on or off based on a voltage output from the output circuit.
  • the switch is turned on or off based on the voltage output from the output circuit of the output device.
  • the output voltage can be switched to an appropriate voltage.
  • FIG. 1 is a block diagram illustrating a configuration of a main part of a power supply system according to Embodiment 1.
  • FIG. It is a block diagram which shows the principal part structure of an output device. It is a flowchart which shows the procedure of an initial process. It is a flowchart which shows the procedure of a time measurement restart process. It is a flowchart which shows the procedure of an output process. It is a timing chart for explaining an example of operation of an output device. It is a timing chart for explaining other examples of operation of an output device.
  • FIG. 10 is a block diagram showing a main configuration of a power supply system in a second embodiment. It is a flowchart which shows the procedure of an initial process. 10 is a flowchart illustrating a procedure of initial processing according to the third embodiment.
  • FIG. 1 is a block diagram illustrating a main configuration of a power supply system 1 according to the first embodiment.
  • the power supply system 1 is suitably mounted on a vehicle and includes a battery 10, a main switch 11, a load 12, a drive circuit 13, and an output device 14.
  • the main switch 11 is an N-channel FET (Field Effect Transistor).
  • the positive electrode of the battery 10 is connected to the drain of the main switch 11.
  • the source of the main switch 11 is connected to one end of the load 12.
  • the negative electrode of the battery 10 and the other end of the load 12 are grounded.
  • a drive circuit 13 is connected to the gate of the main switch 11.
  • An output device 14 is further connected to the drive circuit 13.
  • the main switch 11 when the voltage value of the gate is equal to or higher than a certain voltage value, a current can flow between the drain and the source. At this time, the main switch 11 is on. Further, in the main switch 11, when the gate voltage value is less than a certain voltage value, no current flows between the drain and the source. At this time, the main switch 11 is off.
  • the drive circuit 13 switches the main switch 11 on or off by adjusting the voltage value of the gate of the main switch 11. A high level voltage and a low level voltage are input to the drive circuit 13 from the output device 14. The drive circuit 13 switches the main switch 11 on when a high level voltage is input from the output device 14, and switches the main switch 11 off when a low level voltage is input from the output device 14. The drive circuit 13 functions as a switching circuit.
  • the load 12 is an electric device mounted on the vehicle.
  • the drive circuit 13 switches the main switch 11 on, power is supplied from the battery 10 to the load 12, and the load 12 operates.
  • the drive circuit 13 switches the main switch 11 off, power supply from the battery 10 to the load 12 is stopped, and the load 12 stops operating.
  • the output device 14 receives an ON signal for instructing switching of the main switch 11 and an OFF signal for instructing switching of the main switch 11 to OFF.
  • the output device 14 outputs a high level voltage or a low level voltage to the drive circuit 13 based on the input signal.
  • the power supply system 1 including the main switch 11, the drive circuit 13, and the output device 14 also functions as a switching system in which the drive circuit 13 switches the main switch 11 on or off based on the voltage output by the output device 14.
  • FIG. 2 is a block diagram showing a main configuration of the output device 14.
  • the output device 14 includes a backup circuit 20, an OR circuit 21, a microcomputer 22, a sub switch 23, a switching unit 24, and a resistor R1.
  • the backup circuit 20 includes a capacitor C1, a diode D1, and a resistor R2.
  • the OR circuit 21 has two input terminals and one output terminal.
  • the output terminal of the OR circuit 21 is connected to the drive circuit 13.
  • One input end of the OR circuit 21 is connected to the microcomputer 22 and one end of the resistor R1. The other end of the resistor R1 is grounded.
  • the other input terminal of the OR circuit 21 is connected to the cathode of the diode D1 of the backup circuit 20.
  • the anode of the diode D1 is connected to the microcomputer 22 and one end of each of the capacitor C1 and the resistor R2.
  • the other end of the capacitor C1 is grounded.
  • the other end of the resistor R2 is connected to one end of the sub switch 23. A voltage is applied to the other end of the sub switch 23.
  • the voltage value of the voltage applied to the other end of the sub switch 23 is Vcc.
  • the voltage value Vcc is constant.
  • the OR circuit 21 supplies a high level voltage from the output end to the drive circuit 13 Output.
  • the OR circuit 21 outputs a low level voltage from the output terminal when the voltage value at one end of the resistor R1 is less than the first threshold value and the voltage value at the cathode of the diode D1 is less than the second threshold value.
  • the drive circuit 13 switches the main switch 11 on when the OR circuit 21 outputs a high level voltage, and switches the main switch 11 off when the OR circuit 21 outputs a low level voltage.
  • Each of the first threshold value and the second threshold value is constant and exceeds zero V.
  • the OR circuit 21 functions as an output circuit.
  • the high level voltage and the low level voltage correspond to two voltages.
  • the microcomputer 22 outputs a high level voltage or a low level voltage to one input terminal of the OR circuit 21.
  • the voltage value at one end of the resistor R1 is equal to or higher than the first threshold value.
  • the microcomputer 22 outputs a low level voltage to one input terminal of the OR circuit 21, the voltage value at one end of the resistor R1 is less than the first threshold value.
  • the microcomputer 22 does not output a voltage to one input terminal of the OR circuit 21, no current flows through the resistor R1, so that the voltage value at one end of the resistor R1 is zero V, which is less than the first threshold value. . Accordingly, when the microcomputer 22 does not output a voltage to one input terminal of the OR circuit 21, and the voltage value at the cathode of the diode D1 is equal to or higher than the second threshold value, the OR circuit 21 generates a high level voltage from the output terminal. Output. In the same case, when the voltage value at the cathode of the diode D1 is less than the second threshold value, the OR circuit 21 outputs a low level from the output terminal.
  • the microcomputer 22 has an I / O port 31.
  • the I / O port 31 is connected to one end of the capacitor C1 and grounded.
  • the direction of the I / O port 31 is set to “input” or “output”.
  • the I / O port adjusts the output level to a high level or a low level.
  • the impedance of the I / O port 31 between the ground terminal to be grounded and one end of the capacitor C1 is an open impedance.
  • the fact that the impedance of the I / O port 31 is an open impedance is substantially the same as the connection between the I / O port 31 and one end of the capacitor C1 being cut off. The open impedance is almost infinite.
  • the impedance of the I / O port 31 is the ground impedance. That the impedance of the I / O port 31 is the ground impedance is substantially the same as that one end of the capacitor C1 is grounded.
  • the ground impedance is approximately zero ⁇ .
  • the switching unit 24 switches the sub switch 23 on or off.
  • the sub switch 23 When the sub switch 23 is on and the impedance of the I / O port 31 is an open impedance, the current hardly flows to the I / O port 31 via the resistor R2, and the sub switch 23 and the resistor R2 Through the capacitor C1. Thereby, the capacitor C1 is charged.
  • the capacitor C1 functions as a capacitor.
  • the sub switch 23 When the sub switch 23 is on and the connection between the I / O port 31 and the capacitor C1 is cut off, almost no current flows to the I / O port 31 via the resistor R2.
  • the capacitor C1 flows through the switch 23 and the resistor R2, and the capacitor C1 is charged.
  • the ground impedance is approximately zero ⁇ . For this reason, when the sub switch 23 is on and the impedance of the I / O port 31 is the ground impedance, the current hardly flows from one end of the resistor R2 to the capacitor C1, but flows to the I / O port 31. . Furthermore, current flows from one end of the capacitor C1 to the I / O port 31, and the capacitor C1 is discharged.
  • the capacitor C1 is not charged or discharged. Similarly, when the sub switch 23 is off, charging and discharging of the capacitor C1 are not performed even when the connection between the I / O port 31 and one end of the capacitor C1 is cut off.
  • the terminal voltage value of the capacitor C1 that is, the voltage value between both ends of the capacitor C1 is higher as the power value stored in the capacitor C1 is larger. Accordingly, when the capacitor C1 is charged, the terminal voltage value of the capacitor C1 increases, and when the capacitor C1 is discharged, the terminal voltage value of the capacitor C1 decreases.
  • the terminal voltage value of the capacitor C1 is input to the other input terminal of the OR circuit 21 via the diode D1.
  • the reference voltage value is equal to or lower than the voltage value Vcc.
  • the voltage value at the cathode of the diode D1 is not less than the second threshold value.
  • the voltage value at the cathode of the diode D1 is less than the second threshold value.
  • the OR circuit 21 when the terminal voltage value of the capacitor C1 is less than the reference voltage value, the OR circuit 21 outputs a voltage corresponding to the voltage output from the microcomputer 22 to the drive circuit 13.
  • the OR circuit 21 When the terminal voltage value of the capacitor C1 is equal to or higher than the reference voltage value, the OR circuit 21 outputs a high level voltage to the drive circuit 13 regardless of the voltage output from the microcomputer 22, and the drive circuit 13 causes the main switch 11 to Switch on.
  • the CR time constant of the capacitor C1 and the resistor R2 is calculated by the product of the capacitance of the capacitor C1 and the resistance value r2 of the resistor R2.
  • the capacitance of the capacitor C1 and the resistance value r2 of the resistor R2 are constant. For this reason, the CR time constant is also constant.
  • An arrival time from when charging to the capacitor C1 is started in a state where the terminal voltage value of the capacitor C1 is zero V until reaching the reference voltage value is determined by the voltage value Vcc and the CR time constant. As described above, the voltage value Vcc and the CR time constant are constant. For this reason, the arrival time is also constant.
  • the microcomputer 22 and the switching unit 24 are input with a start signal for instructing start of the microcomputer 22 and a stop signal for instructing stop of the operation of the microcomputer 22.
  • the activation signal is input to the microcomputer 22 and the switching unit 24 when, for example, an ignition switch (not shown) of the vehicle is switched on.
  • the stop signal is input to the microcomputer 22 and the switching unit 24 when the ignition switch is switched off, for example. Further, an on signal and an off signal are input to the microcomputer 22.
  • the microcomputer 22 starts when a start signal is input, and stops operating when a stop signal is input.
  • the microcomputer 22 outputs a high-level voltage to one input terminal of the OR circuit 21 when an ON signal is input to the microcomputer 22 in the activated state.
  • the microcomputer 22 outputs a low level voltage to one input terminal of the OR circuit 21 when an off signal is input to the microcomputer 22.
  • the direction of the I / O port 31 is set to “output”, and the output level of the I / O port 31 is low level.
  • the impedance of the I / O port 31 is the ground impedance.
  • the direction of the I / O port 31 is set to “input” or the connection between the I / O port 31 and one end of the capacitor C1 is established. Blocked state.
  • the impedance of the I / O port 31 is an open impedance.
  • the period during which the microcomputer 22 does not output the high level voltage or the low level voltage is a period during which the microcomputer 22 has stopped operating, and the microcomputer 22 has been started or is initially in the microcomputer 22. This is a period from the start of output to the start of output of a high level voltage or low level voltage.
  • the switching unit 24 switches the sub switch 23 on when a start signal is input, and switches the sub switch 23 off when a stop signal is input. Therefore, when the microcomputer 22 is activated and outputs a high level voltage or a low level voltage, the impedance of the I / O port 31 is the ground impedance, and the switching unit 24 switches the sub switch 23 to ON. . In this case, as described above, the capacitor C1 is discharged.
  • the microcomputer 22 includes a timer 30, an input unit 32, output units 33 and 34, a watchdog timer (hereinafter referred to as “WDT”) 35, a power supply circuit 36, and a ROM (Read Only Memory) 37. RAM 38, CPU 39 and reset circuit 40.
  • the timer 30, I / O port 31, input unit 32, output units 33 and 34, power supply circuit 36, ROM 37, RAM 38 and CPU 39 are connected to the bus 41.
  • the output unit 33 is connected to a connection node between one input end of the OR circuit 21 and one end of the resistor R1.
  • the output unit 34 is connected to the WDT 35 in addition to the bus 41.
  • the WDT 35 is further connected to the reset circuit 40.
  • the timer 30 starts measuring time according to the instruction from the CPU 39.
  • the timer 30 outputs a timer signal indicating that the timer time has elapsed to the CPU 39 and ends the time measurement.
  • the timer time is constant.
  • the direction of the I / O port 31 is set to “input” or “output” by the CPU 39.
  • the I / O port 31 adjusts the output level to a high level or a low level in accordance with an instruction from the CPU 39.
  • An ON signal and an OFF signal are input to the input unit 32.
  • the input unit 32 notifies that effect.
  • the output unit 33 outputs a high level voltage or a low level voltage to one input terminal of the OR circuit 21 in accordance with an instruction from the CPU 39.
  • the output unit 34 repeatedly outputs a notification signal for notifying that the CPU 39 is operating normally to the WDT 35 in accordance with an instruction from the CPU 39. Each time a notification signal is input from the output unit 34, the WDT 35 starts counting from zero. When the time measured by the WDT 35 is equal to or longer than the preset WDT time, the WDT 35 sends the reset circuit 40 to the timer 30, the I / O port 31, the input unit 32, the output units 33 and 34, Instructs initialization of WDT 35, ROM 37, RAM 38 and CPU 39. The WDT time is constant.
  • the reset circuit 40 initializes the timer 30, the I / O port 31, the input unit 32, the output units 33 and 34, the WDT 35, the ROM 37, the RAM 38, and the CPU 39 in accordance with instructions from the WDT 35. Specifically, these states are returned to the initial state, that is, the state at the time when the microcomputer 22 was shipped. Thereby, for example, the counter value, the register value, and the like return to the values at the time when the microcomputer 22 was shipped, and the operation mode of the microcomputer 22 returns to the operation mode at the time when the microcomputer 22 was shipped.
  • the start signal and the stop signal are input to the power circuit 36.
  • the power supply circuit 36 is connected to the timer 30, the I / O port 31, the input unit 32, the output units 33 and 34, the WDT 35, the ROM 37, the RAM 38, the CPU 39, and the reset circuit 40 via unillustrated wires. To supply power.
  • the power supply circuit 36 stops power supply to these.
  • the timer 30, the I / O port 31, the input unit 32, the output units 33 and 34, the WDT 35, the ROM 37, the RAM 38, the CPU 39, and the reset circuit 40 stop operating.
  • the power supply circuit 36 stops supplying power the connection between the I / O port 31 and one end of the capacitor C1 is in a disconnected state.
  • the connection between the output unit 33 and one input terminal of the OR circuit 21 and the connection node between the one ends of the resistor R1 is also cut off.
  • the stop signal is input to the power supply circuit 36 of the microcomputer 22 and the switching unit 24, the sub switch 23 is off and the connection between the I / O port 31 and one end of the capacitor C1 is cut off. Therefore, charging and discharging are not performed on the capacitor C1.
  • the CPU 39 instructs the power supply circuit 36 to restart.
  • the power supply circuit 36 restarts the timer 30, the I / O port 31, the input unit 32, the output units 33 and 34, the WDT 35, the ROM 37, the RAM 38, the CPU 39, and the reset circuit 40 when the CPU 39 instructs the restart. .
  • the power supply circuit 36 stops power supply to these, and immediately after stopping the power supply, the timer 30, the I / O port 31, the input unit 32, the output units 33 and 34, the WDT 35, and the ROM 37 , The power supply to the RAM 38, the CPU 39 and the reset circuit 40 is resumed.
  • the ROM 37 stores a control program P1.
  • the CPU 39 executes the control program P1 stored in the ROM 37.
  • the CPU 39 executes an initial process, a timing restart process, and an output process by executing the control program P1.
  • the initial process is a process that is executed first when the CPU 39 is activated or initialized.
  • the timing restart process is a process for causing the timer 30 to restart timing.
  • the output process is a process for causing the output unit 33 to output a high level voltage or a low level voltage.
  • the control program P1 is a computer program for causing the CPU 39 to execute initial processing, timing start processing, and output processing. Data is temporarily stored in the RAM 38 by the CPU 39.
  • the control program P1 may be stored in the storage medium A1 so that the computer can read it.
  • the control program P1 is stored in the storage medium A1 and the ROM 37 is configured so that data can be rewritten
  • the control program P1 read from the storage medium A1 by a reading device (not shown) is stored in the ROM 37.
  • the storage medium A1 is an optical disk, a flexible disk, a magnetic disk, a magnetic optical disk, a semiconductor memory, or the like.
  • the optical disc is a CD (Compact Disc) -ROM (Read Only Memory), a DVD (Digital Versatile Disc) -ROM, or a BD (Blu-ray (registered trademark) Disc).
  • the magnetic disk is, for example, a hard disk.
  • the control program P1 may be downloaded from an external device (not shown) connected to a communication network (not shown), and the downloaded control program P1 may be stored in the ROM 37.
  • the data stored in the RAM 38 is erased from the RAM 38 when the power supply circuit 36 stops supplying power.
  • the data stored in the ROM 37 is not erased by stopping the power supply performed by the power supply circuit 36.
  • the RAM 38 stores a timer flag value. The value of the timer flag is set to zero or one by the CPU 39.
  • FIG. 3 is a flowchart showing the procedure of initial processing.
  • the initial process is a process that is first executed by the CPU 39 when the CPU 39 is activated or initialized.
  • the CPU 39 first writes predetermined data to the RAM 38 (step S1), and reads the written data from the RAM 38 (step S2).
  • the CPU 39 determines whether or not the data written to the RAM 38 in step S1 matches the data read from the RAM 38 in step S2 (step S3).
  • step S1 When the CPU 39 determines that the data written in step S1 matches the data read in step S2 (S3: YES), the CPU 39 reads the data from the ROM 37 (step S4), and calculates a data value based on the read data (step S4). Step S5). Next, the CPU 39 determines whether or not the data value calculated in step S5 matches a preset setting value (step S6).
  • the set value is constant.
  • step S7 When it is determined that the data value matches the set value (S6: YES), the CPU 39 sets the direction of the I / O port 31 to “input” (step S7). Thereby, the impedance of the I / O port 31 becomes an open impedance. It should be noted that the connection between the I / O port 31 and one end of the capacitor C1 is cut off until the CPU 39 is activated and step S7 is executed.
  • the CPU 39 sets initial values of various variables used in the timing start process and the output process (step S8), and determines whether or not the initial values have been successfully set (step S9).
  • the CPU 39 sets the timer flag value to zero (step S10) and causes the timer 30 to start measuring time (step S11).
  • the timer 30 starts counting from zero.
  • the timer 30 outputs a timer signal to the CPU 39 when the measured time exceeds the timer time.
  • the CPU 39 ends the initial process.
  • the CPU 39 determines that the data written in step S1 does not match the data read in step S2 (S3: NO), determines that the data value does not match the set value (S6: NO), or initial When it is determined that the value setting has failed (S9: NO), the power supply circuit 36 is restarted (step S12).
  • the power supply circuit 36 restarts the timer 30, the I / O port 31, the input unit 32, the output units 33 and 34, the WDT 35, the ROM 37, the RAM 38, the CPU 39, and the reset circuit 40.
  • the CPU 39 executes initial processing again after the power supply circuit 36 resumes power supply.
  • Step S1 and S2 correspond to a predetermined process.
  • the CPU 39 functions as a processing unit and a determination unit.
  • Step S4 and S5 also correspond to predetermined processing.
  • the CPU 39 determines whether or not a specific result indicating that the initial value has been successfully set is obtained in step S9 as a result of executing step S8 of the initial process. If the CPU 39 determines that this specific result has not been obtained, the CPU 39 executes step S12 and executes the initial process again. Step S8 also corresponds to a predetermined process. When the CPU 39 determines that the specific result is not obtained in one of steps S3, S6, and S9, the CPU 39 causes the power supply circuit 36 to restart.
  • the sub switch 23 is on while any of initialization, restart, and initial processing is being executed. Further, during the same period, the impedance of the I / O port 31 is an open impedance, or the connection between the I / O port 31 and one end of the capacitor C1 is cut off. Therefore, the capacitor C1 is charged while any of initialization, restart, and initial processing is being executed. For this reason, the capacitor C1 is charged while the CPU 39 repeatedly executes the initial process. As described above, initialization is performed by the reset circuit 40, and restart is performed by the power supply circuit 36.
  • the output unit 33 has not started outputting voltage, so the voltage value at one input terminal of the OR circuit 21 is zero V, It is less than the first threshold. Accordingly, when the CPU 39 repeatedly executes the initial process, the voltage value at the cathode of the diode D1 is less than the second threshold value while the terminal voltage value of the capacitor C1 is less than the reference voltage value. The low level voltage is output to the drive circuit 13, and the drive circuit 13 keeps the main switch 11 off.
  • the voltage value at the cathode of the diode D1 becomes equal to or higher than the second threshold value.
  • the voltage output to the drive circuit 13 is switched from the low level voltage to the high level voltage, and the drive circuit 13 switches the main switch 11 from OFF to ON.
  • the terminal voltage value of the capacitor C1 becomes equal to or higher than the reference voltage value.
  • the OR circuit 21 switches the voltage output to the drive circuit 13 from the low level voltage to the high level voltage.
  • the reference time corresponds to the arrival time described above.
  • FIG. 4 is a flowchart showing the procedure of the timing restart process.
  • the CPU 39 executes time measurement restart processing each time a timer signal is output from the timer 30 to the CPU 39.
  • the timer 30 outputs a timer signal to the CPU 39 when the time counted by itself is equal to or greater than the timer time, and ends the time measurement. For this reason, the timer 30 is not measuring time at the time when the timing restart process is executed.
  • the CPU 39 sets the value of the timer flag to 1 (step S21) and causes the timer 30 to start timing (step S22). As a result, the timer 30 resumes timing. After executing step S22, the CPU 39 ends the timing restart process.
  • FIG. 5 is a flowchart showing the procedure of output processing.
  • the CPU 39 executes step S11 and ends the initial process, and then periodically executes the output process.
  • the CPU 39 determines whether or not the value of the timer flag is 1 (step S30). If the CPU 39 determines that the value of the timer flag is not 1, that is, the value of the timer flag is zero (S30: NO), the output process is terminated.
  • step S31 sets the value of a timer flag to zero, when it determines with the value of a timer flag being 1 (S30: YES) (step S31).
  • step S32 sets the direction of the I / O port 31 to “output” (step S32), and instructs the I / O port 31 to adjust the output level to the low level (step S33).
  • step S32 executes steps S32 and S33, the impedance of the I / O port 31 of the backup circuit 20 becomes the ground impedance. As a result, the capacitor C1 starts discharging, and the terminal voltage value of the capacitor C1 decreases.
  • the CPU 39 instructs the output unit 34 to output a notification signal to the WDT 35 (step S34).
  • the WDT 35 starts timing from zero.
  • step S35 determines whether the ON signal was input into the input part 32 after performing step S34 (step S35). If the CPU 39 determines that the ON signal has been input (S35: YES), the CPU 39 instructs the output unit 33 to output the high level voltage to one input terminal of the OR circuit 21 (step S36). As a result, the OR circuit 21 outputs a high level voltage to the drive circuit 13, and the drive circuit 13 switches the main switch 11 on. After executing step S36, the CPU 39 ends the output process.
  • the CPU 39 determines whether an off signal is input (step S37). If the CPU 39 determines that an off signal has been input (S37: YES), the CPU 39 instructs the output unit 33 to output a low level voltage to one input terminal of the OR circuit 21 (step S38).
  • the OR circuit 21 When the terminal voltage value of the capacitor C1 is less than the reference voltage value when step S38 is executed, the OR circuit 21 outputs a low level voltage to the drive circuit 13, and the drive circuit 13 turns off the main switch 11. Switch. When the terminal voltage value of the capacitor C1 is equal to or higher than the reference voltage value at the time when Step S38 is executed, the OR circuit 21 continues to output a high level voltage to the drive circuit 13, and the drive circuit 13 turns on the main switch 11. To maintain. If the CPU 39 determines that the OFF signal is not input (S37: NO), or after executing step S38, the output process is terminated.
  • the OR circuit 21 when the terminal voltage value of the capacitor C1 is less than the reference voltage value, when the ON signal is input to the input unit 32, the OR circuit 21 outputs a high level voltage and turns OFF to the input unit 32. When a signal is input, the OR circuit 21 outputs a low level voltage.
  • step S36 and step S38 execution of each of step S36 and step S38 is permitted when the value of the timer flag is 1.
  • the value of the timer flag is set to zero.
  • the value of the timer flag is not set to 1 until the CPU 39 executes the time measurement restart process, that is, until the time measured by the timer 30 is equal to or greater than the timer time. Therefore, the voltage output from the OR circuit 21 is not switched twice or more after the timer time elapses after the CPU 39 executes step S22 of the timing restart process.
  • FIG. 6 is a timing chart for explaining an example of the operation of the output device 14.
  • the CPU 39 ends the initial process without causing the power supply circuit 36 to restart.
  • FIG. 6 shows the transition of the terminal voltage value of the capacitor C1 and the transition of the voltage output from the OR circuit 21. The horizontal axis of these transitions shows time.
  • the high level voltage is indicated by “H” and the low level voltage is indicated by “L”.
  • the sub switch 23 When the activation signal is input to the power supply circuit 36 and the switching unit 24 of the microcomputer 22 or the CPU 39 is initialized by the reset circuit 40, the sub switch 23 is on and the I / O port 31 Since the connection with one end of the capacitor C1 is cut off, charging of the capacitor C1 is started. At the time when the start signal is input or the CPU 39 is initialized, the terminal voltage value of the capacitor C1 is less than the reference voltage value Vr, and the output unit 33 has not started outputting the voltage.
  • the OR circuit 21 outputs a low level voltage to the drive circuit 13, and the drive circuit 13 turns off the main switch 11.
  • the CPU 39 executes an initial process.
  • the CPU 39 sets the value of the timer flag to zero without causing the power supply circuit 36 to restart, starts the timer 30 and finishes the initial process.
  • the timer 30 outputs a timer signal to the CPU 39, and the CPU 39 executes a time measurement restart process.
  • the CPU 39 sets the value of the timer flag to 1 in the timing restart process, and causes the timer 30 to restart timing from zero.
  • the CPU 39 executes output processing.
  • the direction of the I / O port 31 is set to “output”, and the output level of the I / O port 31 is adjusted to the low level.
  • the impedance of the I / O port 31 becomes the ground impedance, and the capacitor C1 starts discharging.
  • the impedance of the I / O port 31 is maintained at the ground impedance until a start signal is input or the reset circuit 40 performs initialization.
  • the capacitor C1 is charged and the terminal voltage value of the capacitor C1 increases until the first output process is executed after the activation signal is input or the CPU 39 is initialized.
  • the first output process is executed before the terminal voltage value of the capacitor C1 becomes equal to or higher than the reference voltage value Vr, the terminal voltage value of the capacitor C1 does not become higher than the reference voltage value Vr, and the OR circuit 21 outputs A high level voltage or a low level voltage is output to the drive circuit 13 in accordance with the voltage output by the unit 33.
  • the output unit 33 When an on signal is input to the input unit 32 after the CPU 39 performs the first output process, the output unit 33 outputs a high level voltage in the output process performed after the on signal is input, and the driving circuit 13 switches the main switch 11 on. As a result, the load 12 operates.
  • the CPU 39 executes the first output process, when an off signal is input to the input unit 32, the output unit 33 outputs a low level voltage in the output process performed after the off signal is input, The drive circuit 13 switches the main switch 11 off. As a result, the load 12 stops operating.
  • the value of the timer flag is zero, the voltage output from the OR circuit 21 is not switched. In this case, after the value of the timer flag is set to 1 in the timing restart process, the voltage output from the OR circuit 21 is switched.
  • the CPU 39 executes the initial process again.
  • the time from when the start signal is input or when the CPU 39 is initialized until the output process is executed is the terminal voltage value of the capacitor C1 from zero V to the reference voltage value. The time until it becomes Vr or more, that is, shorter than the reference time.
  • the switching unit 24 switches off the sub switch 23 and the power supply circuit 36 stops supplying power.
  • the power supply circuit 36 stops supplying power
  • the I / O port 31 stops operating, and the connection between the I / O port 31 and one end of the capacitor C1 is cut off. Therefore, when a stop signal is input to the power supply circuit 36 and the switching unit 24 of the microcomputer 22, the capacitor C1 is not charged and discharged, and the terminal voltage value of the capacitor C1 is maintained.
  • FIG. 7 is a timing chart for explaining another example of the operation of the output device 14.
  • the time during which the CPU 39 repeatedly executes the initial processing is equal to or longer than the reference time.
  • FIG. 7 also shows the transition of the terminal voltage value of the capacitor C1 and the transition of the voltage output from the OR circuit 21, as in FIG. The horizontal axis of these transitions shows time. Also in FIG. 7, the high level voltage is indicated by “H” and the low level voltage is indicated by “L”.
  • the sub switch 23 When the activation signal is input or the CPU 39 is initialized, as described above, the sub switch 23 is on and the connection between the I / O port 31 and one end of the capacitor C1 is cut off. Therefore, charging of the capacitor C1 is started. At the time when the start signal is input or the CPU 39 is initialized, the terminal voltage value of the capacitor C1 is less than the reference voltage value Vr, and the output unit 33 has not started outputting the voltage.
  • the OR circuit 21 outputs a low level voltage to the drive circuit 13, and the drive circuit 13 turns off the main switch 11.
  • the CPU 39 executes an initial process.
  • the CPU 39 when the CPU 39 causes the power supply circuit 36 to restart, the CPU 39 restarts and executes the initial process again. Since the sub-switch 23 is on and the connection between the I / O port 31 and one end of the capacitor C1 is cut off from when the CPU 39 is restarted until the initial process is executed again, the capacitor C1 Charging is continued and the terminal voltage value of the capacitor C1 continues to rise.
  • the CPU 39 Until the power supply circuit 36 completes the initial process without restarting, the CPU 39 repeatedly executes the initial process without executing the timing restart process and the output process. While the CPU 39 repeatedly executes the initial process, the terminal voltage value of the capacitor C1 continues to rise.
  • the terminal voltage value of the capacitor C1 is equal to or higher than the reference voltage value Vr.
  • the OR circuit 21 switches the voltage output to the drive circuit 13 from the low level voltage to the high level voltage. Thereby, the drive circuit 13 switches the main switch 11 from OFF to ON, and the load 12 operates.
  • the terminal voltage value of the capacitor C1 After the terminal voltage value of the capacitor C1 reaches the voltage value Vcc, the terminal voltage value of the capacitor C1 is maintained at the voltage value Vcc until the impedance of the I / O port 31 is switched to the ground impedance.
  • the voltage output from the OR circuit 21 is appropriately set from the low level voltage. It is possible to switch to a high level voltage that is a voltage. Further, by providing the backup circuit 20, when the time during which the CPU 39 repeatedly executes the initial processing becomes equal to or longer than the reference time, the voltage output from the OR circuit 21 is switched from the low level voltage to the high level voltage.
  • the alternative configuration is easily implemented in hardware.
  • the number of predetermined processes executed by the CPU 39 in the initial process is not limited to three, and may be one. For example, if the probability that the data stored in the ROM 37 is changed and the probability that the initial value setting fails are very low, the CPU 39 does not have to execute steps S4 to S6 and S9. In this case, if the CPU 39 determines that the data written in step S1 matches the data read in step S2 (S3: YES), it executes step S7. Further, the CPU 39 executes step S10 after executing step S8. Further, the number of predetermined processes executed by the CPU 39 in the initial process may be two or four or more.
  • FIG. 8 is a block diagram showing a main configuration of the power supply system 1 according to the second embodiment.
  • the differences between the second embodiment and the first embodiment will be described. Since the configuration other than the configuration described later is the same as that in the first embodiment, the same reference numerals as those in the first embodiment are given to the components common to the first embodiment, and the description thereof is omitted. To do.
  • the reset circuit 40 is connected to the bus 41 in addition to the WDT 35.
  • the CPU 39 instructs the reset circuit 40 to initialize the timer 30, the I / O port 31, the input unit 32, the output units 33 and 34, the WDT 35, the ROM 37, the RAM 38, and the CPU 39. To do.
  • the reset circuit 40 When initialization is instructed by the WDT 35 or the CPU 39, the reset circuit 40 initializes the timer 30, the I / O port 31, the input unit 32, the output units 33 and 34, the WDT 35, the ROM 37, the RAM 38, and the CPU 39.
  • FIG. 9 is a flowchart showing the procedure of the initial process. Steps S41 to S51 of the initial process in the second embodiment are the same as steps S1 to S11 of the initial process in the first embodiment. Therefore, detailed description of steps S41 to S51 is omitted.
  • the CPU 39 determines that the data value does not match the set value (S46: NO), or initial If it is determined that the value setting has failed (S49: NO), the reset circuit 40 is initialized (step S52).
  • the reset circuit 40 initializes the timer 30, the I / O port 31, the input unit 32, the output units 33 and 34, the WDT 35, the ROM 37, the RAM 38, and the CPU 39, and the CPU 39 executes the initial process again.
  • the CPU 39 ends the initial process. As described in the first embodiment, the CPU 39 executes initial processing when it is initialized.
  • the reset circuit 40 performs initialization instead of the power supply circuit 36 restarting. As described in the first embodiment, while the reset circuit 40 is performing initialization, charging of the capacitor C1 is continued, and the terminal voltage value of the capacitor C1 continues to rise. Therefore, the output device 14 according to the second embodiment configured as described above has the same effect as the output device 14 according to the first embodiment.
  • the reset circuit 40 when the reset circuit 40 does not perform initialization in accordance with an instruction from the CPU 39, an activation signal is input, or output processing is performed after the reset circuit 40 performs initialization in accordance with an instruction from the WDT 35.
  • the time until execution is shorter than the reference time described in the first embodiment.
  • the CPU 39 executes step S51 to finish the initial process, and then periodically executes the output process.
  • the number of the predetermined processing executed by the CPU 39 is not limited to three and may be one.
  • the CPU 39 may not execute steps S44 to S46, S49.
  • the CPU 39 determines that the data written in step S41 matches the data read in step S42 (S43: YES), it executes step S47.
  • the CPU 39 executes step S50.
  • the number of predetermined processes executed by the CPU 39 in the initial process may be two or four or more.
  • the first and second embodiments it may not be detected based on the terminal voltage value of the capacitor C1 whether or not the time during which the CPU 39 repeatedly executes the initial processing is equal to or longer than the reference time. For example, based on the time measured by a timer (not shown), it may be detected whether or not the time during which the CPU 39 repeatedly executes the initial processing is equal to or longer than the reference time.
  • the WDT 35 operates in the same manner as in the first embodiment. Accordingly, the WDT 35 starts measuring time from zero each time a notification signal is input from the output unit 34. In the third embodiment, even when the WDT 35 is activated or initialized, the WDT 35 starts timing from zero. For this reason, the WDT 35 keeps timing while the CPU 39 executes the initialization process. As described in the first embodiment, when the time measured by the WDT 35 is equal to or longer than the WDT time, the WDT 35 sends the reset circuit 40 to the timer 30, the I / O port 31, the input unit 32, and the output unit. 33, 34, WDT 35, ROM 37, RAM 38 and CPU 39 are instructed to be initialized.
  • FIG. 10 is a flowchart showing a procedure of initial processing in the third embodiment. Steps S61 to S71 in the third embodiment are the same as steps S1 to S11 in the first embodiment. Therefore, detailed description of steps S61 to S71 is omitted.
  • step S61 determines that the data written in the RAM 38 in step S61 does not match the data read from the RAM 38 in step S62 (S63: NO), it executes step S61 again. If the CPU 39 determines in step S63 that the data written in step S61 does not match the data read in step S62 as a result of executing steps S61 and S62, the CPU 39 performs steps S61 and S62. Run again. CPU39 repeatedly performs step S61, S62 until it determines with the specific result having been obtained by step S63.
  • Step S64 If the CPU 39 determines that the data value does not match the set value (S66: NO), it executes Step S64 again. If the CPU 39 determines that the specific result that the data value matches the set value is not obtained in step S66 as a result of executing steps S64 and S65, the CPU 39 executes steps S64 and S65 again. CPU39 repeatedly performs step S64, S65 until it determines with the specific result having been obtained by step S66.
  • step S68 performs step S68, when it determines with the setting of an initial value having failed in step S69 (S69: NO). If the CPU 39 determines that the specific result that the initial value has been successfully set is not obtained in step S69 as a result of executing step S68, it executes step S68 again. The CPU 39 repeatedly executes step S68 until determining that the specific result is obtained in step S69.
  • the reset circuit 40 When the time measured by the WDT 35 is equal to or longer than the WDT time while the CPU 39 is executing the initial process, the reset circuit 40 performs initialization, and the CPU 39 executes the initial process from the beginning. As described above, when the WDT 35 is initialized, the WDT 35 counts from zero.
  • an output signal is executed after the activation signal is input or the CPU 39 is initialized.
  • the time until is shorter than the reference time described in Embodiment 1 and shorter than the WDT time.
  • CPU39 performs an output process periodically, after performing step S71 and complete
  • the output device 14 according to the third embodiment configured as described above has the same effects as the output device 14 according to the first embodiment.
  • the power supply circuit 36 restarts and the CPU 39 executes the initial process again.
  • the initial process is not terminated and is continued. For example, when the duration of the initial process is prolonged because the CPU 39 repeatedly executes steps S61 and S62 of the initial process, the time measured by the WDT 35 is equal to or longer than the WDT time. At this time, the reset circuit 40 performs initialization, and the CPU 39 executes initial processing from the beginning.
  • the OR circuit 21 outputs a high level voltage to the drive circuit 13 regardless of the voltage value at one end of the resistor R1.
  • the number of predetermined processes executed by the CPU 39 in the initial process in the third embodiment is not limited to three, and may be one. For example, if the probability that the data stored in the ROM 37 is changed and the probability that the initial value setting fails are very low, steps S64 to S66 and S69 need not be executed. In this case, if the CPU 39 determines that the data written in step S61 matches the data read in step S62 (S63: YES), it executes step S67. Furthermore, after executing step S68, the CPU 39 executes step S70. Further, the number of predetermined processes executed by the CPU 39 in the initial process may be two or four or more.
  • whether a start signal is input or whether the time from the initialization of the reset circuit 40 according to the instruction of the WDT 35 to the end of the initial processing is equal to or longer than the reference time.
  • the detection may not be performed based on the terminal voltage value of the capacitor C1. For example, based on the time measured by a timer (not shown), a start signal is input, or the time from the initialization of the reset circuit 40 according to the instruction of the WDT 35 to the end of the initial processing is a reference You may detect whether it became more than time.
  • the battery charged through the resistor R2 is not limited to the capacitor C1, and may be a battery.
  • the main switch 11 is not limited to an N-channel FET, but may be a P-channel FET, a bipolar transistor, a relay contact, or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Power Sources (AREA)

Abstract

ＯＲ回路（２１）は、ローレベル電圧又はハイレベル電圧を駆動回路に出力する。ＣＰＵ（３９）は、所定処理を実行し、実行結果として、特定結果が得られたか否かを判定する。ＣＰＵ（３９）は、特定結果が得られなかったと判定した場合、所定処理を再び実行する。ＣＰＵ（３９）が所定処理を繰り返し実行している時間が所定時間以上となった場合、ＯＲ回路（２１）は、駆動回路に出力している電圧をローレベル電圧からハイレベル電圧に切替える。

Description

出力装置及び切替えシステム
　本発明は、外部から入力された信号に基づいて電圧を出力する出力装置と、該出力装置が出力した電圧に基づいてスイッチが切替えられる切替えシステムとに関する。
　車両には、バッテリから負荷への給電経路にスイッチが設けられている電源システム（例えば、特許文献１を参照）が搭載されている。特許文献１に記載の電源システムでは、マイクロコンピュータ（以下では、マイコンという）がハイレベル電圧及びローレベル電圧を出力する。マイコンがハイレベル電圧を出力している場合、スイッチはオンであり、バッテリから負荷へ給電される。マイコンがローレベル電圧を出力している場合、スイッチはオフであり、バッテリから負荷への給電は停止している。
特開２００９－２６１１５３号公報
　ウォッチドッグタイマが内蔵されたマイコンが提案されている。このマイコンでは、ＣＰＵ(Central Processing Unit)の動作が正常である場合、ＣＰＵは、出力部に指示して、動作が正常であることを通知する通知信号をウォッチドッグタイマに出力させる処理を繰り返し実行する。ウォッチドッグタイマは、出力部から通知信号が入力される都度、ゼロから計時を開始する。
　ＣＰＵの動作が異常であるために、出力部に通知信号をウォッチドッグタイマへ出力させる処理が行われず、ウォッチドッグタイマが計時している計時時間が所定時間以上となった場合、ウォッチドッグタイマは、リセット回路にマイコンの構成部の初期化を指示する。リセット回路は、ウォッチドッグタイマによって初期化が指示された場合、マイコンの構成部を初期化する。これにより、ＣＰＵを含むマイコンの構成部の状態が初期状態、即ち、マイコンが出荷された時点の状態に戻る。この初期化により、ＣＰＵの動作が正常に戻ることが期待される。
　ＣＰＵが起動するか、又は、ＣＰＵが初期化された場合、ＣＰＵは、所定処理、例えば、マイコンを構成するＲＡＭ(Random Access Memory)にデータが適切に記憶されるか否かを確認するための処理を実行する。ＣＰＵは、所定処理を実行した結果として、特定結果、例えば、ＲＡＭにデータが適切に記憶されることを示す結果が得られなかった場合、再び所定処理を実行する。ＣＰＵは、特定結果が得られるまで、所定処理を繰り返し実行する。
　電源システムとして、ウォッチドッグタイマが内蔵されたマイコンによって出力された電圧に応じて、バッテリから負荷への給電経路に設けられたスイッチがオン又はオフに切替えられる電源システムが考えられる。この電源システムでは、ＣＰＵが所定処理を繰り返し実行してマイコンの動作が不安定である間、マイコンは、例えばローレベル電圧を出力する。この場合、スイッチはオフに維持される。
　電源システムの中には、スイッチをオン又はオフに固定しなければならない状況では、スイッチのオンへの固定が好ましい電源システムがある。例えば、負荷がヘッドライトである電源システムでは、車両を安全に運転するため、スイッチがオンに固定され、負荷が作動し続けていることが好ましい。
　従って、以上のように構成されたマイコンには、動作が不安定である場合に、出力している電圧が適切な電圧、即ち、ハイレベル電圧に切替わらないという問題がある。
　本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、処理部の動作が不安定である場合に、出力している電圧を適切な電圧に切替えることができる出力装置、及び、該出力装置を備える切替えシステムを提供することにある。
　本発明に係る出力装置は、２つの電圧中の一方の電圧を出力する出力回路を備える出力装置において、所定処理を実行する処理部と、該処理部が前記所定処理を実行した結果として、特定結果が得られたか否かを判定する判定部とを備え、前記処理部は、該判定部によって、前記特定結果が得られなかったと判定された場合に再び前記所定処理を実行し、前記出力回路は、前記処理部が前記所定処理を繰り返し実行している時間が所定時間以上となった場合、出力している電圧を他の電圧に切替えるように構成してあることを特徴とする。
　本発明にあっては、所定処理を実行した結果として、特定結果が得られなかったと判定した場合、所定処理を再び実行する。所定処理を繰り返し実行している時間が所定時間以上となった場合、出力回路は、出力している電圧を他の電圧に切替える。
　従って、所定処理が繰り返し実行されて処理部の動作が不安定である時間が所定時間以上となった場合に、出力している電圧を適切な電圧に切替えることが可能である。
　本発明に係る出力装置は、前記処理部が前記所定処理を繰り返し実行している間、充電される蓄電器を備え、前記蓄電器の端子電圧値が所定電圧値以上である場合に、前記出力回路は、出力している電圧を前記他の電圧に切替えるように構成してあることを特徴とする。
　本発明にあっては、所定処理を繰り返し実行している間、蓄電器は充電され、蓄電器の端子電圧値が上昇する。所定処理を繰り返し実行している時間が所定時間以上となった場合、蓄電器の端子電圧値が所定電圧値以上となり、出力している電圧が他の電圧に切替わる。
　これにより、所定処理を繰り返し実行している時間が所定時間以上となった場合に、出力している電圧が他の電圧に切替わる構成を簡単にハードウェアで実現することが可能である。
　本発明に係る出力装置は、前記処理部への電力供給を行う電源回路を備え、前記電源回路は、前記判定部によって前記特定結果が得られなかったと判定された場合に前記電力供給を停止し、該電力供給を停止した直後に該電力供給を再開し、前記処理部は、前記電源回路が該電力供給を再開した後に再び前記所定処理を実行するように構成してあることを特徴とする。
　本発明にあっては、電源回路は、特定結果が得られなかったと判定した場合、所定処理を行う処理部を再起動する。処理部は、再起動した後、再び所定処理を実行する。
　本発明に係る切替えシステムは、前述した出力装置と、スイッチと、前記出力回路が出力した電圧に基づいて該スイッチをオン又はオフに切替える切替え回路とを備えることを特徴とする。
　本発明にあっては、出力装置の出力回路が出力した電圧に基づいて、スイッチがオン又はオフに切替えられる。
　本発明によれば、処理部の動作が不安定である場合に、出力している電圧を適切な電圧に切替えることができる。
実施の形態１における電源システムの要部構成を示すブロック図である。 出力装置の要部構成を示すブロック図である。 初期処理の手順を示すフローチャートである。 計時再開処理の手順を示すフローチャートである。 出力処理の手順を示すフローチャートである。 出力装置の動作の一例を説明するためのタイミングチャートである。 出力装置の動作の他例を説明するためのタイミングチャートである。 実施の形態２における電源システムの要部構成を示すブロック図である。 初期処理の手順を示すフローチャートである。 実施の形態３における初期処理の手順を示すフローチャートである。
　以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態１）
　図１は、実施の形態１における電源システム１の要部構成を示すブロック図である。電源システム１は、車両に好適に搭載されており、バッテリ１０、メインスイッチ１１、負荷１２、駆動回路１３及び出力装置１４を備える。メインスイッチ１１は、Ｎチャネル型のＦＥＴ(Field Effect Transistor)である。
　バッテリ１０の正極は、メインスイッチ１１のドレインに接続されている。メインスイッチ１１のソースは負荷１２の一端に接続されている。バッテリ１０の負極と、負荷１２の他端とは接地されている。メインスイッチ１１のゲートには、駆動回路１３が接続されている。駆動回路１３には、出力装置１４が更に接続されている。
　メインスイッチ１１について、ゲートの電圧値が一定電圧値以上である場合、ドレイン及びソース間に電流が流れることが可能である。このとき、メインスイッチ１１はオンである。また、メインスイッチ１１について、ゲートの電圧値が一定電圧値未満である場合、ドレイン及びソース間に電流が流れることはない。このとき、メインスイッチ１１はオフである。
　駆動回路１３は、メインスイッチ１１のゲートの電圧値を調整することによって、メインスイッチ１１をオン又はオフに切替える。駆動回路１３には、出力装置１４からハイレベル電圧及びローレベル電圧が入力される。駆動回路１３は、出力装置１４からハイレベル電圧が入力された場合、メインスイッチ１１をオンに切替え、出力装置１４からローレベル電圧が入力された場合、メインスイッチ１１をオフに切替える。駆動回路１３は切替え回路として機能する。
　負荷１２は車両に搭載された電気機器である。駆動回路１３がメインスイッチ１１をオンに切替えた場合、バッテリ１０から負荷１２に給電され、負荷１２は作動する。駆動回路１３がメインスイッチ１１をオフに切替えた場合、バッテリ１０から負荷１２への給電が停止し、負荷１２は動作を停止する。
　出力装置１４には、メインスイッチ１１のオンへの切替えを指示するオン信号と、メインスイッチ１１のオフへの切替えを指示するオフ信号とが入力される。出力装置１４は、入力された信号に基づいて、ハイレベル電圧又はローレベル電圧を駆動回路１３に出力する。
　メインスイッチ１１、駆動回路１３及び出力装置１４を備える電源システム１は、出力装置１４が出力した電圧に基づいて、駆動回路１３がメインスイッチ１１をオン又はオフに切替える切替えシステムとしても機能する。
　図２は出力装置１４の要部構成を示すブロック図である。出力装置１４は、バックアップ回路２０、ＯＲ回路２１、マイコン２２、サブスイッチ２３、切替え部２４及び抵抗Ｒ１を有する。バックアップ回路２０は、キャパシタＣ１、ダイオードＤ１及び抵抗Ｒ２を有する。ＯＲ回路２１は、２つの入力端と１つの出力端とを有する。
　ＯＲ回路２１の出力端は駆動回路１３に接続されている。ＯＲ回路２１の一方の入力端には、マイコン２２と、抵抗Ｒ１の一端とが接続されている。抵抗Ｒ１の他端は接地されている。ＯＲ回路２１の他方の入力端には、バックアップ回路２０のダイオードＤ１のカソードが接続されている。ダイオードＤ１のアノードは、マイコン２２と、キャパシタＣ１及び抵抗Ｒ２夫々の一端とに接続されている。キャパシタＣ１の他端は接地されている。抵抗Ｒ２の他端はサブスイッチ２３の一端に接続されている。サブスイッチ２３の他端には電圧が印加されている。サブスイッチ２３の他端に印加されている電圧の電圧値はＶｃｃである。電圧値Ｖｃｃは一定である。
　ＯＲ回路２１は、抵抗Ｒ１の一端における電圧値が第１閾値以上であるか、又は、ダイオードＤ１のカソードにおける電圧値が第２閾値以上である場合、出力端からハイレベル電圧を駆動回路１３に出力する。ＯＲ回路２１は、抵抗Ｒ１の一端における電圧値が第１閾値未満であり、かつ、ダイオードＤ１のカソードにおける電圧値が第２閾値未満である場合、出力端からローレベル電圧を出力する。駆動回路１３は、ＯＲ回路２１がハイレベル電圧を出力した場合、メインスイッチ１１をオンに切替え、ＯＲ回路２１がローレベル電圧を出力した場合、メインスイッチ１１をオフに切替える。
　第１閾値及び第２閾値夫々は、一定であり、ゼロＶを超えている。ＯＲ回路２１は出力回路として機能する。ハイレベル電圧及びローレベル電圧は２つの電圧に相当する。
　マイコン２２は、ＯＲ回路２１の一方の入力端にハイレベル電圧又はローレベル電圧を出力する。マイコン２２がＯＲ回路２１の一方の入力端にハイレベル電圧を出力している場合、抵抗Ｒ１の一端における電圧値は第１閾値以上である。マイコン２２がＯＲ回路２１の一方の入力端にローレベル電圧を出力している場合、抵抗Ｒ１の一端における電圧値は第１閾値未満である。
　更に、マイコン２２がＯＲ回路２１の一方の入力端に電圧を出力していない場合、抵抗Ｒ１に電流が流れないため、抵抗Ｒ１の一端における電圧値はゼロＶであり、第１閾値未満である。従って、マイコン２２がＯＲ回路２１の一方の入力端に電圧を出力していない場合において、ダイオードＤ１のカソードにおける電圧値が第２閾値以上であるとき、ＯＲ回路２１は出力端からハイレベル電圧を出力する。同様の場合において、ダイオードＤ１のカソードにおける電圧値が第２閾値未満であるとき、ＯＲ回路２１は、出力端からローレベルを出力する。
　マイコン２２はＩ／Ｏポート３１を有する。Ｉ／Ｏポート３１は、キャパシタＣ１の一端に接続されていると共に接地されている。Ｉ／Ｏポート３１の方向は「入力」又は「出力」に設定される。Ｉ／Ｏポート３１の方向が「出力」に設定されている場合、Ｉ／Ｏポートは、出力レベルをハイレベル又はローレベルに調整する。
　Ｉ／Ｏポート３１の方向が「入力」に設定されている場合、接地される接地端と、キャパシタＣ１の一端との間におけるＩ／Ｏポート３１のインピーダンスは、開放インピーダンスである。Ｉ／Ｏポート３１のインピーダンスが開放インピーダンスであることは、Ｉ／Ｏポート３１とキャパシタＣ１の一端との接続が遮断状態であることと略同じである。開放インピーダンスは略無限大である。
　Ｉ／Ｏポート３１の方向が「出力」に設定されており、かつ、Ｉ／Ｏポート３１の出力レベルがローレベルである場合、Ｉ／Ｏポート３１のインピーダンスは接地インピーダンスである。Ｉ／Ｏポート３１のインピーダンスが接地インピーダンスであることは、キャパシタＣ１の一端が接地されていることと略同じである。接地インピーダンスは略ゼロΩである。
　切替え部２４はサブスイッチ２３をオン又はオフに切替える。
　サブスイッチ２３がオンである場合において、Ｉ／Ｏポート３１のインピーダンスが開放インピーダンスであるとき、電流は、抵抗Ｒ２を介してＩ／Ｏポート３１に殆ど流れることはなく、サブスイッチ２３及び抵抗Ｒ２を介してキャパシタＣ１に流れる。これにより、キャパシタＣ１は充電される。キャパシタＣ１は蓄電器として機能する。
　サブスイッチ２３がオンである場合において、Ｉ／Ｏポート３１とキャパシタＣ１との接続が遮断状態であるときも、電流は、抵抗Ｒ２を介してＩ／Ｏポート３１に殆ど流れることはなく、サブスイッチ２３及び抵抗Ｒ２を介してキャパシタＣ１に流れ、キャパシタＣ１は充電される。
　前述したように、接地インピーダンスは略ゼロΩである。このため、サブスイッチ２３がオンである場合において、Ｉ／Ｏポート３１のインピーダンスが接地インピーダンスであるとき、電流は、抵抗Ｒ２の一端から、キャパシタＣ１に殆ど流れず、Ｉ／Ｏポート３１に流れる。更に、キャパシタＣ１の一端から電流がＩ／Ｏポート３１に流れ、キャパシタＣ１は放電する。
　サブスイッチ２３がオフである場合において、Ｉ／Ｏポート３１のインピーダンスが接地インピーダンスであるときも、キャパシタＣ１の一端から電流がＩ／Ｏポート３１に流れ、キャパシタＣ１は放電する。
　結果、サブスイッチ２３がオンであるか否かに無関係に、Ｉ／Ｏポート３１のインピーダンスが接地インピーダンスである場合、キャパシタＣ１は放電する。
　サブスイッチ２３がオフである場合において、Ｉ／Ｏポート３１のインピーダンスが開放インピーダンスであるとき、キャパシタＣ１に係る充電及び放電が行われることはない。
　同様に、サブスイッチ２３がオフである場合において、Ｉ／Ｏポート３１とキャパシタＣ１の一端との接続が遮断状態であるときも、キャパシタＣ１に係る充電及び放電が行われることはない。
　キャパシタＣ１の端子電圧値、即ち、キャパシタＣ１の両端間の電圧値は、キャパシタＣ１が蓄えている電力値が大きい程、高い。従って、キャパシタＣ１が充電された場合、キャパシタＣ１の端子電圧値は上昇し、キャパシタＣ１が放電した場合、キャパシタＣ１の端子電圧値は低下する。キャパシタＣ１の端子電圧値は、ダイオードＤ１を介してＯＲ回路２１の他方の入力端に入力される。
　ダイオードＤ１に電流が流れた場合にダイオードＤ１で生じる電圧降下の幅と、第２閾値との和を基準電圧値と記載する。この電圧降下の幅は、一定であるため、基準電圧値も一定である。基準電圧値は電圧値Ｖｃｃ以下である。
　キャパシタＣ１の端子電圧値が基準電圧値以上である場合、ダイオードＤ１のカソードにおける電圧値は第２閾値以上である。キャパシタＣ１の端子電圧値が基準電圧値未満である場合、ダイオードＤ１のカソードにおける電圧値は第２閾値未満である。
　従って、キャパシタＣ１の端子電圧値が基準電圧値未満である場合、ＯＲ回路２１は、マイコン２２が出力している電圧に応じた電圧を駆動回路１３に出力する。キャパシタＣ１の端子電圧値が基準電圧値以上である場合、ＯＲ回路２１は、マイコン２２が出力している電圧に無関係にハイレベル電圧を駆動回路１３に出力し、駆動回路１３はメインスイッチ１１をオンに切替える。
　キャパシタＣ１のキャパシタンスと、抵抗Ｒ２の抵抗値ｒ２との積により、キャパシタＣ１及び抵抗Ｒ２のＣＲ時定数が算出される。キャパシタＣ１のキャパシタンス、及び、抵抗Ｒ２の抵抗値ｒ２夫々は一定である。このため、ＣＲ時定数も一定である。
　キャパシタＣ１の端子電圧値がゼロＶである状態でキャパシタＣ１への充電が開始されてから、基準電圧値に到達するまでの到達時間は、電圧値ＶｃｃとＣＲ時定数とによって決まる。前述したように、電圧値Ｖｃｃ及びＣＲ時定数は一定である。このため、到達時間も一定である。
　マイコン２２及び切替え部２４には、マイコン２２の起動を指示する起動信号と、マイコン２２の動作の停止を指示する停止信号とが入力される。起動信号は、例えば、図示しない車両のイグニッションスイッチがオンに切替わった場合にマイコン２２及び切替え部２４に入力される。停止信号は、例えば、イグニッションスイッチがオフに切替わった場合にマイコン２２及び切替え部２４に入力される。マイコン２２には、更に、オン信号及びオフ信号が入力される。
　マイコン２２は、起動信号が入力された場合、起動し、停止信号が入力された場合、動作を停止する。マイコン２２は、起動している場合において、オン信号がマイコン２２に入力されたとき、ハイレベル電圧をＯＲ回路２１の一方の入力端に出力する。マイコン２２は、同様の場合において、オフ信号がマイコン２２に入力されたとき、ローレベル電圧をＯＲ回路２１の一方の入力端に出力する。
　マイコン２２がハイレベル電圧又はローレベル電圧を出力している間、Ｉ／Ｏポート３１の方向は「出力」に設定され、Ｉ／Ｏポート３１の出力レベルはローレベルである。前述したように、Ｉ／Ｏポート３１の方向が「出力」に設定され、かつ、Ｉ／Ｏポート３１の出力レベルがローレベルである場合、Ｉ／Ｏポート３１のインピーダンスは接地インピーダンスである。
　マイコン２２がハイレベル電圧又はローレベル電圧を出力していない間、Ｉ／Ｏポート３１の方向は「入力」に設定されているか、又は、Ｉ／Ｏポート３１とキャパシタＣ１の一端との接続が遮断状態となっている。前述したように、Ｉ／Ｏポート３１の方向が「入力」に設定されている場合、Ｉ／Ｏポート３１のインピーダンスは開放インピーダンスである。
　マイコン２２がハイレベル電圧又はローレベル電圧を出力していない期間は、具体的には、マイコン２２が動作を停止している期間であり、マイコン２２が起動したか、又は、マイコン２２内で初期化が行われてからハイレベル電圧又はローレベル電圧の出力を開始するまでの期間である。
　切替え部２４は、起動信号が入力された場合、サブスイッチ２３をオンに切替え、停止信号が入力された場合、サブスイッチ２３をオフに切替える。
　従って、マイコン２２が起動してハイレベル電圧又はローレベル電圧を出力している場合、Ｉ／Ｏポート３１のインピーダンスは接地インピーダンスであり、かつ、切替え部２４はサブスイッチ２３をオンに切替えている。この場合、前述したように、キャパシタＣ１は放電する。
　マイコン２２は、Ｉ／Ｏポート３１に加えて、タイマ３０、入力部３２、出力部３３，３４、ウォッチドッグタイマ（以下、ＷＤＴと記載する）３５、電源回路３６、ＲＯＭ(Read Only Memory)３７、ＲＡＭ３８、ＣＰＵ３９及びリセット回路４０を有する。タイマ３０、Ｉ／Ｏポート３１、入力部３２、出力部３３，３４、電源回路３６、ＲＯＭ３７、ＲＡＭ３８及びＣＰＵ３９はバス４１に接続されている。出力部３３は、バス４１の他に、ＯＲ回路２１の一方の入力端、及び、抵抗Ｒ１の一端間の接続ノードに接続されている。出力部３４は、バス４１の他に、ＷＤＴ３５に接続されている。ＷＤＴ３５は、更に、リセット回路４０に接続されている。
　タイマ３０は、ＣＰＵ３９の指示に従って計時を開始する。タイマ３０が計時している計時時間が、予め設定されているタイマ時間以上となった場合、タイマ３０は、タイマ時間が経過したことを示すタイマ信号をＣＰＵ３９に出力し、計時を終了する。タイマ時間は一定である。
　Ｉ／Ｏポート３１の方向は、ＣＰＵ３９によって、「入力」又は「出力」に設定される。Ｉ／Ｏポート３１の方向が「出力」に設定されている場合、Ｉ／Ｏポート３１は、ＣＰＵ３９の指示に従って、出力レベルをハイレベル又はローレベルに調整する。
　入力部３２には、オン信号及びオフ信号が入力される。入力部３２は、オン信号又はオフ信号が入力された場合、その旨を通知する。
　出力部３３は、ＣＰＵ３９の指示に従って、ハイレベル電圧又はローレベル電圧をＯＲ回路２１の一方の入力端に出力する。
　出力部３４は、ＣＰＵ３９の指示に従って、ＣＰＵ３９が正常に動作していることを通知する通知信号をＷＤＴ３５に繰り返し出力する。
　ＷＤＴ３５は、出力部３４から通知信号が入力される都度、ゼロから計時を開始する。ＷＤＴ３５が計時している計時時間が、予め設定されているＷＤＴ時間以上となった場合、ＷＤＴ３５は、リセット回路４０に、タイマ３０、Ｉ／Ｏポート３１、入力部３２、出力部３３，３４、ＷＤＴ３５、ＲＯＭ３７、ＲＡＭ３８及びＣＰＵ３９の初期化を指示する。ＷＤＴ時間は一定である。
　リセット回路４０は、ＷＤＴ３５の指示に従って、タイマ３０、Ｉ／Ｏポート３１、入力部３２、出力部３３，３４、ＷＤＴ３５、ＲＯＭ３７、ＲＡＭ３８及びＣＰＵ３９を初期化する。具体的には、これらの状態を、初期状態、即ち、マイコン２２が出荷された時点の状態に戻す。これにより、例えば、カウンタ値及びレジスタ値等が、マイコン２２が出荷された時点の値に戻り、マイコン２２の動作モードが、マイコン２２が出荷された時点の動作モードに戻る。
　電源回路３６には、起動信号及び停止信号が入力される。電源回路３６は、起動信号が入力された場合、図示しない電線を介して、タイマ３０、Ｉ／Ｏポート３１、入力部３２、出力部３３，３４、ＷＤＴ３５、ＲＯＭ３７、ＲＡＭ３８、ＣＰＵ３９及びリセット回路４０に電力を供給する。電源回路３６は、停止信号が入力された場合、これらへの電力供給を停止する。
　電源回路３６が電力供給を停止した場合、タイマ３０、Ｉ／Ｏポート３１、入力部３２、出力部３３，３４、ＷＤＴ３５、ＲＯＭ３７、ＲＡＭ３８、ＣＰＵ３９及びリセット回路４０は動作を停止する。電源回路３６が電力供給を停止している場合、Ｉ／Ｏポート３１と、キャパシタＣ１の一端との接続は遮断状態である。同様の場合において、出力部３３と、ＯＲ回路２１の一方の入力端、及び、抵抗Ｒ１の一端間の接続ノードとの接続も遮断状態である。
　停止信号が、マイコン２２の電源回路３６と、切替え部２４とに入力された場合、サブスイッチ２３はオフであり、かつ、Ｉ／Ｏポート３１とキャパシタＣ１の一端との接続が遮断状態であるため、キャパシタＣ１について充電及び放電が行われることはない。
　ＣＰＵ３９は電源回路３６に再起動を指示する。電源回路３６は、ＣＰＵ３９によって、再起動を指示された場合、タイマ３０、Ｉ／Ｏポート３１、入力部３２、出力部３３，３４、ＷＤＴ３５、ＲＯＭ３７、ＲＡＭ３８、ＣＰＵ３９及びリセット回路４０を再起動する。具体的には、電源回路３６は、これらへの電力供給を停止し、この電力供給を停止した直後に、タイマ３０、Ｉ／Ｏポート３１、入力部３２、出力部３３，３４、ＷＤＴ３５、ＲＯＭ３７、ＲＡＭ３８、ＣＰＵ３９及びリセット回路４０への電力供給を再開する。
　ＲＯＭ３７には制御プログラムＰ１が記憶されている。ＣＰＵ３９は、ＲＯＭ３７に記憶されている制御プログラムＰ１を実行する。ＣＰＵ３９は、制御プログラムＰ１を実行することによって、初期処理、計時再開処理及び出力処理を実行する。初期処理は、ＣＰＵ３９が起動したか、又は、初期化された場合に最初に実行する処理である。計時再開処理は、タイマ３０に計時を再開させる処理である。出力処理は、出力部３３にハイレベル電圧又はローレベル電圧を出力させる処理である。制御プログラムＰ１は、初期処理、計時開始処理及び出力処理をＣＰＵ３９に実行させるためのコンピュータプログラムである。ＲＡＭ３８には、ＣＰＵ３９によってデータが一時的に記憶される。
　なお、制御プログラムＰ１は、コンピュータが読み取り可能に、記憶媒体Ａ１に記憶されていてもよい。制御プログラムＰ１が記憶媒体Ａ１に記憶されており、かつ、データを書き換えることができるようにＲＯＭ３７が構成されている場合、図示しない読み出し装置によって記憶媒体Ａ１から読み出された制御プログラムＰ１がＲＯＭ３７に記憶される。記憶媒体Ａ１は、光ディスク、フレキシブルディスク、磁気ディスク、磁気光ディスク又は半導体メモリ等である。光ディスクは、ＣＤ（Compact Disc）－ＲＯＭ(Read Only Memory)、ＤＶＤ（Digital Versatile Disc）－ＲＯＭ、又は、ＢＤ（Blu-ray(登録商標) Disc）等である。磁気ディスクは、例えばハードディスクである。また、図示しない通信網に接続されている図示しない外部装置から制御プログラムＰ１をダウンロードし、ダウンロードした制御プログラムＰ１をＲＯＭ３７に記憶してもよい。
　当然のことながら、ＲＡＭ３８に記憶されているデータは、電源回路３６が電力供給を停止した場合、ＲＡＭ３８から消去される。ＲＯＭ３７に記憶されているデータは、電源回路３６が行う電力供給の停止によってデータが消去されることはない。
　ＲＡＭ３８にはタイマフラグの値が記憶される。タイマフラグの値は、ＣＰＵ３９によってゼロ又は１に設定される。
　図３は初期処理の手順を示すフローチャートである。前述したように、初期処理は、ＣＰＵ３９が起動したか、又は、初期化された場合において、ＣＰＵ３９が最初に実行する処理である。ＣＰＵ３９は、まず、ＲＡＭ３８に予め決められたデータを書き込み（ステップＳ１）、書き込んだデータをＲＡＭ３８から読み出す（ステップＳ２）。次に、ＣＰＵ３９は、ステップＳ１でＲＡＭ３８に書き込んだデータがステップＳ２でＲＡＭ３８から読み出したデータと一致するか否かを判定する（ステップＳ３）。
　ＣＰＵ３９は、ステップＳ１で書き込んだデータがステップＳ２で読出したデータと一致すると判定した場合（Ｓ３：ＹＥＳ）、ＲＯＭ３７からデータを読み出し（ステップＳ４）、読み出したデータに基づいてデータ値を算出する（ステップＳ５）。次に、ＣＰＵ３９は、ステップＳ５で算出したデータ値が、予め設定されている設定値と一致するか否かを判定する（ステップＳ６）。設定値は一定である。
　ＣＰＵ３９は、データ値が設定値と一致すると判定した場合（Ｓ６：ＹＥＳ）、Ｉ／Ｏポート３１の方向を「入力」に設定する（ステップＳ７）。これにより、Ｉ／Ｏポート３１のインピーダンスは開放インピーダンスとなる。
　なお、ＣＰＵ３９が起動してからステップＳ７が実行されるまで、Ｉ／Ｏポート３１とキャパシタＣ１の一端との接続は遮断状態である。
　次に、ＣＰＵ３９は、計時開始処理及び出力処理で用いられる種々の変数の初期値を設定し（ステップＳ８）、初期値の設定に成功したか否かを判定する（ステップＳ９）。ＣＰＵ３９は、初期値の設定に成功したと判定した場合（Ｓ９：ＹＥＳ）、タイマフラグの値をゼロに設定し（ステップＳ１０）、タイマ３０に計時を開始させる（ステップＳ１１）。これにより、タイマ３０はゼロから計時を開始する。前述したように、タイマ３０は、計時している計時時間がタイマ時間以上となった場合、タイマ信号をＣＰＵ３９に出力する。
　ＣＰＵ３９は、ステップＳ１１を実行した後、初期処理を終了する。
　ＣＰＵ３９は、ステップＳ１で書き込んだデータがステップＳ２で読出したデータと一致しないと判定した場合（Ｓ３：ＮＯ）、データ値が設定値と一致しないと判定した場合（Ｓ６：ＮＯ）、又は、初期値の設定に失敗したと判定した場合（Ｓ９：ＮＯ）、電源回路３６に再起動を行わせる（ステップＳ１２）。電源回路３６は、タイマ３０、Ｉ／Ｏポート３１、入力部３２、出力部３３，３４、ＷＤＴ３５、ＲＯＭ３７、ＲＡＭ３８、ＣＰＵ３９及びリセット回路４０を再起動する。ＣＰＵ３９は、電源回路３６が電力供給を再開した後、再び初期処理を実行する。
　ＣＰＵ３９は、ステップＳ１２を実行した後、初期処理を終了する。
　ＣＰＵ３９は、初期処理のステップＳ１，Ｓ２を実行した結果として、ステップＳ３で、ステップＳ１で書き込んだデータがステップＳ２で読み出したデータと一致するという特定結果が得られたか否かを判定する。ＣＰＵ３９は、この特定結果が得られなかった場合、ステップＳ１２を実行し、初期処理を再び実行する。ステップＳ１，Ｓ２は所定処理に相当する。ＣＰＵ３９は処理部及び判定部として機能する。
　また、ＣＰＵ３９は、初期処理のステップＳ４，Ｓ５を実行した結果として、ステップＳ６でデータ値が設定値に一致するという特定結果が得られたか否かを判定する。ＣＰＵ３９は、この特定結果が得られなかったと判定した場合、ステップＳ１２を実行し、初期処理を再び実行する。ステップＳ４，Ｓ５も所定処理に相当する。
　更に、ＣＰＵ３９は、初期処理のステップＳ８を実行した結果として、ステップＳ９で初期値の設定に成功したという特定結果が得られたか否かを判定する。ＣＰＵ３９は、この特定結果が得られなかったと判定した場合、ステップＳ１２を実行し、初期処理を再び実行する。ステップＳ８も所定処理に相当する。
　ＣＰＵ３９は、ステップＳ３，Ｓ６，Ｓ９の１つで特定結果が得られなかったと判定した場合、電源回路３６に再起動を行わせる。
　初期化、再起動及び初期処理のいずれかが実行されている間、サブスイッチ２３はオンである。また、同様の期間においては、Ｉ／Ｏポート３１のインピーダンスが開放インピーダンスであるか、又は、Ｉ／Ｏポート３１とキャパシタＣ１の一端との接続が遮断状態である。
　従って、初期化、再起動及び初期処理のいずれかが実行されている間、キャパシタＣ１は充電される。このため、ＣＰＵ３９が初期処理を繰り返し実行している間、キャパシタＣ１は充電される。前述したように、初期化はリセット回路４０によって実行され、再起動は電源回路３６によって実行される。
　初期化、再起動及び初期処理のいずれかが実行されている間、出力部３３は電圧の出力を開始していないため、ＯＲ回路２１の一方の入力端の電圧値は、ゼロＶであり、第１閾値未満である。
　従って、ＣＰＵ３９が初期処理を繰り返し実行している場合において、キャパシタＣ１の端子電圧値が基準電圧値未満である間、ダイオードＤ１のカソードにおける電圧値が第２閾値未満であるため、ＯＲ回路２１はローレベル電圧を駆動回路１３に出力し、駆動回路１３はメインスイッチ１１をオフに維持している。
　ＣＰＵ３９が初期処理を繰り返し実行している場合において、キャパシタＣ１の端子電圧値が基準電圧値以上となったとき、ダイオードＤ１のカソードにおける電圧値が第２閾値以上となるため、ＯＲ回路２１は、駆動回路１３に出力している電圧をローレベル電圧からハイレベル電圧に切替え、駆動回路１３はメインスイッチ１１をオフからオンに切替える。
　出力装置１４では、ＣＰＵ３９が初期処理を繰り返し実行している時間が基準時間以上となった場合、キャパシタＣ１の端子電圧値が基準電圧値以上となる。キャパシタＣ１の端子電圧値が基準電圧値以上となった場合、ＯＲ回路２１は、駆動回路１３に出力している電圧をローレベル電圧からハイレベル電圧に切替える。ここで、基準時間は、前述した到達時間に相当する。
　図４は計時再開処理の手順を示すフローチャートである。ＣＰＵ３９は、タイマ３０からＣＰＵ３９にタイマ信号が出力される都度、計時再開処理を実行する。前述したように、タイマ３０は、自身が計時している計時時間がタイマ時間以上となった場合、タイマ信号をＣＰＵ３９に出力し、計時を終了する。このため、計時再開処理が実行された時点では、タイマ３０は計時を行っていない。
　計時再開処理では、ＣＰＵ３９は、タイマフラグの値を１に設定し（ステップＳ２１）、タイマ３０に計時を開始させる（ステップＳ２２）。これにより、タイマ３０は計時を再開する。ＣＰＵ３９は、ステップＳ２２を実行した後、計時再開処理を終了する。
　図５は出力処理の手順を示すフローチャートである。ＣＰＵ３９は、ステップＳ１１を実行して初期処理を終了してから、出力処理を周期的に実行する。ＣＰＵ３９は、まず、タイマフラグの値が１であるか否かを判定する（ステップＳ３０）。ＣＰＵ３９は、タイマフラグの値が１ではない、即ち、タイマフラグの値がゼロであると判定した場合（Ｓ３０：ＮＯ）、出力処理を終了する。
　ＣＰＵ３９は、タイマフラグの値が１であると判定した場合（Ｓ３０：ＹＥＳ）、タイマフラグの値をゼロに設定する（ステップＳ３１）。次に、ＣＰＵ３９は、Ｉ／Ｏポート３１の方向を「出力」に設定し（ステップＳ３２）、Ｉ／Ｏポート３１に指示して、出力レベルをローレベルに調整させる（ステップＳ３３）。ＣＰＵ３９がステップＳ３２，Ｓ３３を実行することによって、バックアップ回路２０のＩ／Ｏポート３１のインピーダンスが接地インピーダンスとなる。これにより、キャパシタＣ１は放電を開始し、キャパシタＣ１の端子電圧値は低下する。
　次に、ＣＰＵ３９は、出力部３４に指示して、通知信号をＷＤＴ３５へ出力させる（ステップＳ３４）。これにより、ＷＤＴ３５はゼロから計時を開始する。
　ＣＰＵ３９は、ステップＳ３４を実行した後、入力部３２にオン信号が入力されたか否かを判定する（ステップＳ３５）。ＣＰＵ３９は、オン信号が入力されたと判定した場合（Ｓ３５：ＹＥＳ）、出力部３３に指示して、ハイレベル電圧をＯＲ回路２１の一方の入力端へ出力させる（ステップＳ３６）。これにより、ＯＲ回路２１はハイレベル電圧を駆動回路１３に出力し、駆動回路１３はメインスイッチ１１をオンに切替える。ＣＰＵ３９は、ステップＳ３６を実行した後、出力処理を終了する。
　ＣＰＵ３９は、オン信号が入力されていないと判定した場合（Ｓ３５：ＮＯ）、オフ信号が入力されたか否かを判定する（ステップＳ３７）。ＣＰＵ３９は、オフ信号が入力されたと判定した場合（Ｓ３７：ＹＥＳ）、出力部３３に指示して、ローレベル電圧をＯＲ回路２１の一方の入力端へ出力させる（ステップＳ３８）。
　ステップＳ３８が実行された時点において、キャパシタＣ１の端子電圧値が基準電圧値未満であった場合、ＯＲ回路２１はローレベル電圧を駆動回路１３に出力し、駆動回路１３はメインスイッチ１１をオフに切替える。
　ステップＳ３８が実行された時点において、キャパシタＣ１の端子電圧値が基準電圧値以上であった場合、ＯＲ回路２１はハイレベル電圧を駆動回路１３に出力し続け、駆動回路１３はメインスイッチ１１をオンに維持する。
　ＣＰＵ３９は、オフ信号が入力されていないと判定した場合（Ｓ３７：ＮＯ）、又は、ステップＳ３８を実行した後、出力処理を終了する。
　以上のように、キャパシタＣ１の端子電圧値が基準電圧値未満である場合においては、入力部３２にオン信号が入力されたとき、ＯＲ回路２１はハイレベル電圧を出力し、入力部３２にオフ信号が入力されたとき、ＯＲ回路２１はローレベル電圧を出力する。
　出力処理では、ステップＳ３６及びステップＳ３８夫々の実行は、タイマフラグの値が１である場合に許可される。ステップＳ３６又はステップＳ３８が実行された時点では、タイマフラグの値はゼロに設定されている。タイマフラグの値は、ＣＰＵ３９が計時再開処理を実行するまで、即ち、タイマ３０が計時している計時時間がタイマ時間以上となるまで、１に設定されることはない。従って、ＣＰＵ３９が計時再開処理のステップＳ２２を実行してから、タイマ時間が経過するまでに、ＯＲ回路２１が出力している電圧を２回以上切替えることはない。
　図６は、出力装置１４の動作の一例を説明するためのタイミングチャートである。ここでは、ＣＰＵ３９が電源回路３６に再起動を行わせることなく初期処理を終了する例を説明する。
　図６には、キャパシタＣ１の端子電圧値の推移と、ＯＲ回路２１が出力する電圧の推移とが示されている。これらの推移の横軸には、時間が示されている。図６では、ハイレベル電圧を「Ｈ」で示し、ローレベル電圧を「Ｌ」で示している。
　起動信号がマイコン２２の電源回路３６と切替え部２４とに入力されるか、又は、リセット回路４０によってＣＰＵ３９が初期化された場合、サブスイッチ２３はオンであり、かつ、Ｉ／Ｏポート３１とキャパシタＣ１の一端との接続が遮断状態であるため、キャパシタＣ１の充電が開始される。起動信号が入力されるか、又は、ＣＰＵ３９が初期化された時点では、キャパシタＣ１の端子電圧値は基準電圧値Ｖｒ未満であり、かつ、出力部３３は電圧の出力を開始していないため、ＯＲ回路２１は駆動回路１３にローレベル電圧を出力し、駆動回路１３はメインスイッチ１１をオフにしている。
　起動信号が入力されるか、又は、ＣＰＵ３９が初期化された後、ＣＰＵ３９は、初期処理を実行する。ここで、ＣＰＵ３９は、電源回路３６に再起動を行わせることなく、タイマフラグの値をゼロに設定し、タイマ３０の計時を開始させて初期処理を終了する。初期処理が終了した後、タイマ３０が計時している計時時間がタイマ時間以上となった場合、タイマ３０はタイマ信号をＣＰＵ３９に出力し、ＣＰＵ３９は計時再開処理を実行する。ＣＰＵ３９は、計時再開処理で、タイマフラグの値を１に設定し、タイマ３０に計時をゼロから再開させる。
　次に、ＣＰＵ３９は出力処理を実行する。出力処理では、タイマフラグの値が１であるため、Ｉ／Ｏポート３１の方向は「出力」に設定され、Ｉ／Ｏポート３１の出力レベルはローレベルに調整される。これにより、Ｉ／Ｏポート３１のインピーダンスは接地インピーダンスとなり、キャパシタＣ１は放電を開始する。これ以降、起動信号が入力されるか、又は、リセット回路４０が初期化を行うまで、Ｉ／Ｏポート３１のインピーダンスは接地インピーダンスに維持される。
　以上のように、起動信号が入力されるか、又は、ＣＰＵ３９が初期化されてから、最初の出力処理が実行されるまで、キャパシタＣ１は充電され、キャパシタＣ１の端子電圧値は上昇する。キャパシタＣ１の端子電圧値が基準電圧値Ｖｒ以上となる前に最初の出力処理が実行された場合、キャパシタＣ１の端子電圧値が基準電圧値Ｖｒ以上となることはなく、ＯＲ回路２１は、出力部３３が出力した電圧に従って、ハイレベル電圧又はローレベル電圧を駆動回路１３に出力する。
　ＣＰＵ３９が最初の出力処理を実行した後において、入力部３２にオン信号が入力された場合、オン信号が入力された後に実行される出力処理で出力部３３はハイレベル電圧を出力し、駆動回路１３はメインスイッチ１１をオンに切替える。これにより、負荷１２は作動する。
　また、ＣＰＵ３９が最初の出力処理を実行した後において、入力部３２にオフ信号が入力された場合、オフ信号が入力された後に実行される出力処理で出力部３３はローレベル電圧を出力し、駆動回路１３はメインスイッチ１１をオフに切替える。これにより、負荷１２は動作を停止する。
　ただし、タイマフラグの値がゼロである場合、ＯＲ回路２１が出力している電圧が切替えられることはない。この場合、計時再開処理でタイマフラグの値が１に設定された後、ＯＲ回路２１が出力している電圧が切替えられる。
　最初の出力処理が実行された後において、起動信号が入力されるか、又は、ＣＰＵ３９が初期化された場合、ＣＰＵ３９は再び初期処理を実行する。
　再起動が行われない場合において、起動信号が入力されるか、又は、ＣＰＵ３９が初期化されてから出力処理が実行されるまでの時間は、キャパシタＣ１の端子電圧値がゼロＶから基準電圧値Ｖｒ以上となるまでの時間、即ち、基準時間よりも短い。
　前述したように、マイコン２２の電源回路３６と切替え部２４とに停止信号が入力された場合、切替え部２４はサブスイッチ２３をオフに切替え、電源回路３６は電力供給を停止する。電源回路３６が電力供給を停止した場合、Ｉ／Ｏポート３１は動作を停止し、Ｉ／Ｏポート３１とキャパシタＣ１の一端との接続は遮断状態となる。従って、マイコン２２の電源回路３６と切替え部２４とに停止信号が入力された場合、キャパシタＣ１に係る充電及び放電は行われず、キャパシタＣ１の端子電圧値は保持される。
　図７は、出力装置１４の動作の他例を説明するためのタイミングチャートである。ここでは、ＣＰＵ３９が初期処理を繰り返し実行している時間が基準時間以上となる例を説明する。
　図７にも、図６と同様に、キャパシタＣ１の端子電圧値の推移と、ＯＲ回路２１が出力する電圧の推移とが示されている。これらの推移の横軸には、時間が示されている。図７でも、ハイレベル電圧を「Ｈ」で示し、ローレベル電圧を「Ｌ」で示している。
　起動信号が入力されるか、又は、ＣＰＵ３９が初期化された場合、前述したように、サブスイッチ２３はオンであり、かつ、Ｉ／Ｏポート３１とキャパシタＣ１の一端との接続が遮断状態であるため、キャパシタＣ１の充電が開始される。起動信号が入力されるか、又は、ＣＰＵ３９が初期化された時点では、キャパシタＣ１の端子電圧値は基準電圧値Ｖｒ未満であり、かつ、出力部３３は電圧の出力を開始していないため、ＯＲ回路２１は駆動回路１３にローレベル電圧を出力し、駆動回路１３はメインスイッチ１１をオフにしている。
　起動信号が入力されるか、又は、ＣＰＵ３９が初期化された後、ＣＰＵ３９は、初期処理を実行する。この初期処理で、ＣＰＵ３９が電源回路３６に再起動を行わせた場合、ＣＰＵ３９は再起動し、再び、初期処理を実行する。ＣＰＵ３９が再起動してから再び初期処理を実行するまでの間、サブスイッチ２３はオンであり、かつ、Ｉ／Ｏポート３１とキャパシタＣ１の一端との接続は遮断状態であるので、キャパシタＣ１の充電が継続され、キャパシタＣ１の端子電圧値は上昇し続ける。
　電源回路３６が再起動を行うことなく初期処理が終了されるまで、ＣＰＵ３９は、計時再開処理及び出力処理を実行することなく、初期処理を繰り返し実行する。ＣＰＵ３９が初期処理を繰り返し実行している間、キャパシタＣ１の端子電圧値は上昇し続ける。
　ＣＰＵ３９が初期処理を繰り返し実行している時間が基準時間以上となった場合、キャパシタＣ１の端子電圧値が基準電圧値Ｖｒ以上となる。キャパシタＣ１の端子電圧値が基準電圧値Ｖｒ以上となった場合、ＯＲ回路２１は、駆動回路１３に出力している電圧をローレベル電圧からハイレベル電圧に切替える。これにより、駆動回路１３はメインスイッチ１１をオフからオンに切替え、負荷１２は作動する。
　キャパシタＣ１の端子電圧値が電圧値Ｖｃｃに到達した後においては、Ｉ／Ｏポート３１のインピーダンスが接地インピーダンスに切替わるまで、キャパシタＣ１の端子電圧値は電圧値Ｖｃｃに維持される。
　以上のように、ＣＰＵ３９が初期処理を繰り返し実行してＣＰＵ３９の動作が不安定である時間が基準時間以上となった場合、ＯＲ回路２１が出力している電圧を、ローレベル電圧から、適切な電圧であるハイレベル電圧に切替えることができる。
　また、バックアップ回路２０を設けることによって、ＣＰＵ３９が初期処理を繰り返し実行している時間が基準時間以上となった場合に、ＯＲ回路２１が出力している電圧がローレベル電圧からハイレベル電圧に切替わる構成が簡単にハードウェアで実現されている。
　なお、初期処理においてＣＰＵ３９が実行する所定処理の数は３に限定されず、１であってもよい。例えば、ＲＯＭ３７に記憶されているデータが変更される確率と、初期値の設定に失敗する確率が極めて低い場合、ＣＰＵ３９はステップＳ４～Ｓ６，Ｓ９を実行しなくてもよい。この場合、ＣＰＵ３９は、ステップＳ１で書き込んだデータがステップＳ２で読み出したデータと一致したと判定した場合（Ｓ３：ＹＥＳ）、ステップＳ７を実行する。更に、ＣＰＵ３９は、ステップＳ８を実行した後、ステップＳ１０を実行する。
　また、初期処理においてＣＰＵ３９が実行する所定処理の数は、２、又は４以上であってもよい。
（実施の形態２）
　図８は、実施の形態２における電源システム１の要部構成を示すブロック図である。
　以下では、実施の形態２について、実施の形態１と異なる点を説明する。後述する構成を除く他の構成については、実施の形態１と共通しているため、実施の形態１と共通する構成部には実施の形態１と同一の参照符号を付してその説明を省略する。
　実施の形態２における電源システム１を実施の形態１における電源システム１と比較した場合、マイコン２２の構成と、初期処理とが異なる。実施の形態２におけるマイコン２２では、リセット回路４０は、ＷＤＴ３５の他に、バス４１に接続されている。
　実施の形態２では、ＷＤＴ３５だけではなく、ＣＰＵ３９も、リセット回路４０に、タイマ３０、Ｉ／Ｏポート３１、入力部３２、出力部３３，３４、ＷＤＴ３５、ＲＯＭ３７、ＲＡＭ３８及びＣＰＵ３９の初期化を指示する。リセット回路４０は、ＷＤＴ３５又はＣＰＵ３９によって初期化が指示された場合、タイマ３０、Ｉ／Ｏポート３１、入力部３２、出力部３３，３４、ＷＤＴ３５、ＲＯＭ３７、ＲＡＭ３８及びＣＰＵ３９を初期化する。
　図９は初期処理の手順を示すフローチャートである。実施の形態２における初期処理のステップＳ４１～Ｓ５１は、実施の形態１における初期処理のステップＳ１～Ｓ１１と同様である。このため、ステップＳ４１～Ｓ５１の詳細な説明を省略する。
　ＣＰＵ３９は、ステップＳ４１で書き込んだデータがステップＳ４２で読出したデータと一致しないと判定した場合（Ｓ４３：ＮＯ）、データ値が設定値と一致しないと判定した場合（Ｓ４６：ＮＯ）、又は、初期値の設定に失敗したと判定した場合（Ｓ４９：ＮＯ）、リセット回路４０に初期化を行わせる（ステップＳ５２）。
　これにより、リセット回路４０は、タイマ３０、Ｉ／Ｏポート３１、入力部３２、出力部３３，３４、ＷＤＴ３５、ＲＯＭ３７、ＲＡＭ３８及びＣＰＵ３９を初期化し、ＣＰＵ３９は再び初期処理を実行する。
　ＣＰＵ３９は、ステップＳ５２を実行した後、初期処理を終了する。実施の形態１で述べたように、ＣＰＵ３９は、初期化された場合、初期処理を実行する。
　実施の形態２においては、電源回路３６が再起動を行う代わりに、リセット回路４０が初期化を行う。実施の形態１で述べたように、リセット回路４０が初期化を実行している間、キャパシタＣ１の充電は継続され、キャパシタＣ１の端子電圧値は上昇し続ける。
　従って、以上のように構成された実施の形態２における出力装置１４も、実施の形態１における出力装置１４と同様の効果を奏する。
　実施の形態２においては、ＣＰＵ３９の指示に従ってリセット回路４０が初期化を行わない場合に、起動信号が入力されるか、又は、ＷＤＴ３５の指示に従ってリセット回路４０が初期化を行ってから出力処理が実行されるまでの時間は、実施の形態１で述べた基準時間よりも短い。
　ＣＰＵ３９は、ステップＳ５１を実行して初期処理を終了してから、出力処理を周期的に実行する。
　なお、実施の形態２における初期処理においても、ＣＰＵ３９が実行する所定処理の数は３に限定されず、１であってもよい。例えば、ＲＯＭ３７に記憶されているデータが変更される確率と、初期値の設定に失敗する確率が極めて低い場合、ＣＰＵ３９は、ステップＳ４４～Ｓ４６，Ｓ４９を実行しなくてもよい。この場合、ＣＰＵ３９は、ステップＳ４１で書き込んだデータがステップＳ４２で読み出したデータと一致したと判定した場合（Ｓ４３：ＹＥＳ）、ステップＳ４７を実行する。更に、ＣＰＵ３９は、ステップＳ４８を実行した後、ステップＳ５０を実行する。
　また、初期処理においてＣＰＵ３９が実行する所定処理の数は、２、又は４以上であってもよい。
　また、実施の形態１，２において、ＣＰＵ３９が初期処理を繰り返し実行している時間が基準時間以上となったか否かを、キャパシタＣ１の端子電圧値に基づいて検知しなくてもよい。例えば、図示しないタイマが計時している計時時間に基づいて、ＣＰＵ３９が初期処理を繰り返し実行している時間が基準時間以上となったか否かを検知してもよい。
（実施の形態３）
　実施の形態３における電源システム１を実施の形態１における電源システム１と比較した場合、ＷＤＴ３５の構成と、ＣＰＵ３９が実行する初期処理とが異なる。
　以下では、実施の形態３について、実施の形態１と異なる点を説明する。後述する構成を除く他の構成については、実施の形態１と共通しているため、実施の形態１と共通する構成部には実施の形態１と同一の参照符号を付してその説明を省略する。
　ＷＤＴ３５は、実施の形態１と同様に作用する。従って、ＷＤＴ３５は、出力部３４から通知信号が入力される都度、ゼロから計時を開始する。実施の形態３では、ＷＤＴ３５が起動したか、又は、初期化された場合も、ＷＤＴ３５は、ゼロから計時を開始する。このため、ＷＤＴ３５は、ＣＰＵ３９が初期化処理を実行している間も、計時を行っている。実施の形態１で述べたように、ＷＤＴ３５が計時している計時時間がＷＤＴ時間以上となった場合、ＷＤＴ３５は、リセット回路４０に、タイマ３０、Ｉ／Ｏポート３１、入力部３２、出力部３３，３４、ＷＤＴ３５、ＲＯＭ３７、ＲＡＭ３８及びＣＰＵ３９の初期化を指示する。
　図１０は、実施の形態３における初期処理の手順を示すフローチャートである。実施の形態３におけるステップＳ６１～Ｓ７１は実施の形態１におけるステップＳ１～Ｓ１１と同様である。このため、ステップＳ６１～Ｓ７１の詳細な説明を省略する。
　ＣＰＵ３９は、ステップＳ６１でＲＡＭ３８に書き込んだデータがステップＳ６２でＲＡＭ３８から読み出したデータと一致しないと判定した場合（Ｓ６３：ＮＯ）、ステップＳ６１を再び実行する。ＣＰＵ３９は、ステップＳ６１，Ｓ６２を実行した結果として、ステップＳ６３で、ステップＳ６１で書き込んだデータがステップＳ６２で読み出したデータと一致するという特定結果が得られなかったと判定した場合、ステップＳ６１，Ｓ６２を再び実行する。ＣＰＵ３９は、ステップＳ６３で特定結果が得られたと判定するまで、ステップＳ６１，Ｓ６２を繰り返し実行する。
　ＣＰＵ３９は、データ値が設定値と一致しないと判定した場合（Ｓ６６：ＮＯ）、ステップＳ６４を再び実行する。ＣＰＵ３９は、ステップＳ６４，Ｓ６５を実行した結果として、ステップＳ６６でデータ値が設定値に一致するという特定結果が得られなかったと判定した場合、ステップＳ６４，Ｓ６５を再び実行する。ＣＰＵ３９は、ステップＳ６６で特定結果が得られたと判定するまで、ステップＳ６４，Ｓ６５を繰り返し実行する。
　ＣＰＵ３９は、ステップＳ６９で初期値の設定に失敗したと判定した場合（Ｓ６９：ＮＯ）、ステップＳ６８を実行する。ＣＰＵ３９は、ステップＳ６８を実行した結果として、ステップＳ６９で初期値の設定に成功したという特定結果が得られなかったと判定した場合、ステップＳ６８を再び実行する。ＣＰＵ３９は、ステップＳ６９で特定結果が得られたと判定するまで、ステップＳ６８を繰り返し実行する。
　ＣＰＵ３９が初期処理を実行している間にＷＤＴ３５が計時している計時時間がＷＤＴ時間以上となった場合、リセット回路４０は初期化を行い、ＣＰＵ３９は初期処理を最初から実行する。前述したように、ＷＤＴ３５が初期化された場合、ＷＤＴ３５はゼロから計時する。
　実施の形態３においては、初期処理のステップＳ６３，Ｓ６６，Ｓ６９の判定が２回以上行われない場合、起動信号が入力されるか、又は、ＣＰＵ３９が初期化されてから出力処理が実行されるまでの時間は、実施の形態１で述べた基準時間よりも短く、ＷＤＴ時間よりも短い。
　ＣＰＵ３９は、ステップＳ７１を実行して初期処理を終了した後、出力処理を周期的に実行する。
　以上のように構成された実施の形態３における出力装置１４も、実施の形態１における出力装置１４と同様の効果を奏する。
　実施の形態１においては、ＣＰＵ３９が初期処理のステップＳ３，Ｓ６，Ｓ９のいずれかで特定結果が得られなかったと判定する都度、電源回路３６が再起動を行い、ＣＰＵ３９は初期処理を再び実行する。実施の形態３においては、ＣＰＵ３９が初期処理のステップＳ６３，Ｓ６６，Ｓ６９のいずれかで特定結果が得られなかったと判定した場合、初期処理が終了されず、継続される。そして、例えば、ＣＰＵ３９が初期処理のステップＳ６１，Ｓ６２を繰り返し実行しているために初期処理の継続期間が長期化した場合、ＷＤＴ３５が計時している計時時間がＷＤＴ時間以上となる。このとき、リセット回路４０は初期化を行い、ＣＰＵ３９は初期処理を最初から実行する。
　実施の形態１で述べたように、リセット回路４０が初期化を実行している間、キャパシタＣ１の充電は継続され、キャパシタＣ１の端子電圧値は上昇し続ける。従って、ＣＰＵ３９が初期処理を繰り返し実行している間、実施の形態１で述べたように、キャパシタＣ１の充電が継続され、キャパシタＣ１の端子電圧値は上昇し続ける。キャパシタＣ１の端子電圧値が基準電圧値Ｖｒ以上となった場合、ＯＲ回路２１は、抵抗Ｒ１の一端における電圧値に無関係にハイレベル電圧を駆動回路１３に出力する。
　なお、実施の形態３における初期処理においてＣＰＵ３９が実行する所定処理の数は３に限定されず、１であってもよい。例えば、ＲＯＭ３７に記憶されているデータが変更される確率と、初期値の設定に失敗する確率が極めて低い場合、ステップＳ６４～Ｓ６６，Ｓ６９を実行しなくてもよい。この場合、ＣＰＵ３９は、ステップＳ６１で書き込んだデータがステップＳ６２で読み出したデータと一致したと判定した場合（Ｓ６３：ＹＥＳ）、ステップＳ６７を実行する。更に、ＣＰＵ３９は、ステップＳ６８を実行した後、ステップＳ７０を実行する。
　また、初期処理においてＣＰＵ３９が実行する所定処理の数は、２、又は４以上であってもよい。
　また、実施の形態３において、起動信号が入力されるか、又は、ＷＤＴ３５の指示に従ってリセット回路４０が初期化を行ってから初期処理が終了するまでの時間が基準時間以上となったか否かを、キャパシタＣ１の端子電圧値に基づいて検知しなくてもよい。例えば、図示しないタイマが計時している計時時間に基づいて、起動信号が入力されるか、又は、ＷＤＴ３５の指示に従ってリセット回路４０が初期化を行ってから初期処理が終了するまでの時間が基準時間以上となったか否かを検知してもよい。
　更に、実施の形態１～３において、抵抗Ｒ２を介して充電される蓄電器は、キャパシタＣ１に限定されず、電池であってもよい。
　また、実施の形態１～３において、メインスイッチ１１は、Ｎチャネル型のＦＥＴに限定されず、Ｐチャネル型のＦＥＴ、バイポーラトランジスタ又はリレー接点等であってもよい。
　開示された実施の形態１～３はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
　１１　メインスイッチ
　１３　駆動回路（切替え回路）
　１４　出力装置
　２１　ＯＲ回路（出力回路）
　３６　電源回路
　３９　ＣＰＵ（処理部、判定部）
　Ｃ１　キャパシタ（蓄電器）

Claims (4)

  1. 　２つの電圧中の一方の電圧を出力する出力回路を備える出力装置において、
    　所定処理を実行する処理部と、
    　該処理部が前記所定処理を実行した結果として、特定結果が得られたか否かを判定する判定部と
    　を備え、
    　前記処理部は、該判定部によって、前記特定結果が得られなかったと判定された場合に再び前記所定処理を実行し、
    　前記出力回路は、前記処理部が前記所定処理を繰り返し実行している時間が所定時間以上となった場合、出力している電圧を他の電圧に切替えるように構成してあること
    　を特徴とする出力装置。
  2. 　前記処理部が前記所定処理を繰り返し実行している間、充電される蓄電器を備え、
    　前記蓄電器の端子電圧値が所定電圧値以上である場合に、前記出力回路は、出力している電圧を前記他の電圧に切替えるように構成してあること
    　を特徴とする請求項１に記載の出力装置。
  3. 　前記処理部への電力供給を行う電源回路を備え、
    　前記電源回路は、前記判定部によって前記特定結果が得られなかったと判定された場合に前記電力供給を停止し、該電力供給を停止した直後に該電力供給を再開し、
    　前記処理部は、前記電源回路が該電力供給を再開した後に再び前記所定処理を実行するように構成してあること
    　を特徴とする請求項１又は請求項２に記載の出力装置。
  4. 　請求項１から請求項３のいずれか１つに記載の出力装置と、
    　スイッチと、
    　前記出力回路が出力した電圧に基づいて該スイッチをオン又はオフに切替える切替え回路と
    　を備えることを特徴とする切替えシステム。
PCT/JP2017/021107 2016-06-27 2017-06-07 出力装置及び切替えシステム WO2018003441A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016126774A JP6720725B2 (ja) 2016-06-27 2016-06-27 出力装置及び切替えシステム
JP2016-126774 2016-06-27

Publications (1)

Publication Number Publication Date
WO2018003441A1 true WO2018003441A1 (ja) 2018-01-04

Family

ID=60786225

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/021107 WO2018003441A1 (ja) 2016-06-27 2017-06-07 出力装置及び切替えシステム

Country Status (2)

Country Link
JP (1) JP6720725B2 (ja)
WO (1) WO2018003441A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013064385A (ja) * 2011-09-20 2013-04-11 Denso Corp スタータ制御装置
JP2013209982A (ja) * 2012-02-27 2013-10-10 Denso Corp エンジン自動停止始動制御装置
JP2014019416A (ja) * 2012-07-24 2014-02-03 Hitachi Automotive Systems Ltd 車両制御装置
WO2014175089A1 (ja) * 2013-04-26 2014-10-30 株式会社オートネットワーク技術研究所 フェイルセーフ回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156610A (ja) * 1999-11-24 2001-06-08 Nec Corp ウォッチドッグタイマ制御回路およびウォッチドッグタイマ制御方法
CA2849383C (en) * 2013-08-20 2016-06-07 Yasunori Kimura Construction machine controller
JP2015217911A (ja) * 2014-05-21 2015-12-07 株式会社デンソー 電子制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013064385A (ja) * 2011-09-20 2013-04-11 Denso Corp スタータ制御装置
JP2013209982A (ja) * 2012-02-27 2013-10-10 Denso Corp エンジン自動停止始動制御装置
JP2014019416A (ja) * 2012-07-24 2014-02-03 Hitachi Automotive Systems Ltd 車両制御装置
WO2014175089A1 (ja) * 2013-04-26 2014-10-30 株式会社オートネットワーク技術研究所 フェイルセーフ回路

Also Published As

Publication number Publication date
JP2018006815A (ja) 2018-01-11
JP6720725B2 (ja) 2020-07-08

Similar Documents

Publication Publication Date Title
JP6057506B2 (ja) 電池の充電用および放電電流保護の能力を備えた電力トポロジ
JP3599300B2 (ja) 半導体記憶装置
US10884445B2 (en) Power supply control device for maintaining power supply to a load
WO2017065055A1 (ja) 電流制御装置、電流制御方法及びコンピュータプログラム
WO2017110878A1 (ja) 給電制御装置
CN113453108B (zh) 无线耳机、无线耳机系统和无线耳机的关机方法
JP2022105038A (ja) 給電制御装置、給電制御方法及びコンピュータプログラム
CN109215709B (zh) 电阻式存储器装置及其电阻式存储单元的设定方法
WO2018003441A1 (ja) 出力装置及び切替えシステム
US20020000841A1 (en) Sense amplifier with improved sensitivity
JP2007041824A (ja) 電子制御ユニットのリセット回路
JP7067033B2 (ja) 給電制御装置、給電制御方法及びコンピュータプログラム
JP7143797B2 (ja) 車載カメラモジュールの電源制御装置
CN110417389B (zh) 上电复位电路
JP2016082682A (ja) 通電制御装置及び通電制御方法
JP5851980B2 (ja) 電源起動・停止制御回路
JPH07253830A (ja) リセット信号発生回路およびリセット信号発生方法
WO2021117492A1 (ja) スイッチ装置、電流判定方法及びコンピュータプログラム
US20180046584A1 (en) Address control circuit and control method for address control circuit
JP2000172382A (ja) 制御対象の状態維持回路装置及び状態維持方法
JPH10293998A (ja) 不揮発性半導体記憶装置
CN115754703A (zh) 开关动作检测电路、方法、计算机设备及存储介质
CN117121320A (zh) 供电控制系统和处理方法
JP2010239531A (ja) 負荷駆動装置及び負荷駆動制御装置
JPH09102751A (ja) 音声ミュート回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17819806

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17819806

Country of ref document: EP

Kind code of ref document: A1