CN109215709B - 电阻式存储器装置及其电阻式存储单元的设定方法 - Google Patents

电阻式存储器装置及其电阻式存储单元的设定方法 Download PDF

Info

Publication number
CN109215709B
CN109215709B CN201710532576.6A CN201710532576A CN109215709B CN 109215709 B CN109215709 B CN 109215709B CN 201710532576 A CN201710532576 A CN 201710532576A CN 109215709 B CN109215709 B CN 109215709B
Authority
CN
China
Prior art keywords
memory cell
resistive memory
verification
reset
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710532576.6A
Other languages
English (en)
Other versions
CN109215709A (zh
Inventor
王炳琨
廖绍憬
林铭哲
魏敏芝
何家骅
吴健民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201710532576.6A priority Critical patent/CN109215709B/zh
Priority to US15/729,676 priority patent/US10170184B1/en
Priority to KR1020180004459A priority patent/KR102061761B1/ko
Priority to JP2018066652A priority patent/JP6738367B2/ja
Publication of CN109215709A publication Critical patent/CN109215709A/zh
Application granted granted Critical
Publication of CN109215709B publication Critical patent/CN109215709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell

Abstract

本发明提供一种电阻式存储器装置及其电阻式存储单元的设定方法。电阻式存储单元的设定方法包括：对电阻式存储单元执行第一设定操作，并在第一设定操作完成后对电阻式存储单元执行第一验证操作；依据第一验证操作的验证结果以决定是否对电阻式存储单元执行第一重置操作，并在决定执行该第一重置操作并执行完成后对所述电阻式存储单元执行一第二验证操作；以及，依据第二验证操作的验证结果，以决定是否对电阻式存储单元执行第二重置操作，并在决定执行第二重置操作并执行完成后对电阻式存储单元执行第三验证操作。

Description

电阻式存储器装置及其电阻式存储单元的设定方法
技术领域
本发明涉及一种电阻式存储器装置及其电阻式存储单元的设定方法，尤其涉及一种可防止高温数据维持漏失的电阻式存储器装置及其电阻式存储单元的设定方法。
背景技术
在电阻式存储器中，为回复因设定操作中所产生的电阻式存储单元的氧空缺区并提升其切换稳定性，现有技术提出一种利用设定作后无条件进行重置操作的电阻式存储单元的设定机制。然而，这种现有的设定机制，是针对所有进行设定操作的电阻式存储单元，都无条件的执行设定以及重置操作。如此一来，可能产生如图1A以及图1B所示的现有技艺所可能产生的两种设定操作的问题。
在图1A中，对于正常的电阻式存储单元，程度过强的重置操作可能使钛层110中的氧离子OX被大量的推挤到氧空缺区120中，通过氧空缺区120与氧离子OX的复合作用，氧空缺区120与钛层110接触的面积会被窄化，产生高温数据保持漏失的问题。
在图1B中，程度过弱的重置操作则无法使可能氧离子OX被推离氧空缺区110，通过氧空缺区110与氧离子OX的复合作用，氧空缺区120则可能弱化，也会造成高温数据保持漏失的问题。
发明内容
本发明提供多种电阻式存储器装置及其电阻式存储单元的设定方法，有效改善其高温数据保存失效的问题。
本发明的电阻式存储单元的设定方法包括：对电阻式存储单元执行第一设定操作，并在第一设定操作完成后对电阻式存储单元执行第一验证操作；依据第一验证操作的验证结果以决定是否对电阻式存储单元执行第一重置操作，并在决定执行该第一重置操作并执行完成后对该电阻式存储单元执行一第二验证操作；以及，依据第二验证操作的验证结果，以决定是否对电阻式存储单元执行第二重置操作，并在决定执行第二重置操作并执行完成后对电阻式存储单元执行第三验证操作。
本发明的另一电阻式存储单元的设定方法包括：对电阻式存储单元执行第一设定操作，并在第一设定操作完成后对电阻式存储单元执行第一验证操作；依据第一验证操作的验证结果，以决定是否对电阻式存储单元执行第二设定操作，并在决定执行第二设定操作并执行完成后对电阻式存储单元执行第二验证操作；依据第二验证操作的验证结果，以决定是否对电阻式存储单元执行第一重置操作，并在决定执行第一重置操作并执行完成后对电阻式存储单元执行第三验证操作；依据第三验证操作的验证结果，以决定是否对电阻式存储单元执行第二重置操作，并在决定执行第二重置操作并执行完成后对电阻式存储单元执行第四验证操作；以及，依据第四验证操作的验证结果，以决定是否对电阻式存储单元执行第三重置操作。
本发明的电阻式存储器装置包括多个电阻式存储单元、控制器以及电流验证器。电阻式存储单元耦接至源极线以及位元线，控制器耦接至源极线以及位元线，电流验证器则耦接位元线。其中，控制器用以执行上述的电阻式存储单元的设定方法的多个步骤。
基于上述，本发明的电阻式存储单元的设定方法通过在电阻式存储单元执行设定操作后进行验证操作，并依据验证操作的验证结果来判定是否进行后续的重置操作。如此一来，本发明针对不同特性的电阻式存储单元进行设定方法时，可针对选中电阻式存储单元的特性进行适应性的设定动作的调整，可有效降低电阻式存储单元在高温时产生数据漏失的的机率，维持电阻式存储器装置的良率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A以及图1B显示的现有技艺所可能产生的两种设定操作的问题；
图2显示本发明实施例的电阻式存储单元的设定方法的流程图；
图3显示本发明实施例的电阻式存储单元的设定动作的波形式示意图；
图4显示本发明另一实施例的电阻式存储单元的设定方法的流程图；
图5A至图5C显示本发明实施的电阻式存储单元的设定方法的多种实施方式的示意图；
图6显示本发明一实施例的电阻式存储器装置的示意图。
附图标号说明：
110：钛层
OX：氧离子
120：氧空缺区
S210-S220、S410-S470：电阻式存储单元的设定步骤
VFY1-VFY5：验证操作
R1-R4、S1-S2：阶段
VS1、VS2：设定电压
VR1-VR4：重置电压
R511-R514、R521-R523、R531-R534：重置操作
S511、S512、S521、S522、S531：设定操作
V51-V55：验证操作
600：电阻式存储器装置
RC1-RC3：电阻式存储单元
620：控制器
630：电流验证器
SL1：源极线
BL1：位元线
具体实施方式
请参照图2，图2显示本发明实施例的电阻式存储单元的设定方法的流程图。其中，当针对电阻式存储单元进行设定(set)操作时，先通过执行步骤S210以对电阻式存储单元执行第一设定操作，并在第一设定操作完成后对电阻式存储单元执行第一验证操作；接着，在当第一验证操作完成后，通过执行步骤S220以依据第一验证操作的验证结果以决定是否对电阻式存储单元执行第一重置操作，并在决定执行第一重置操作并执行完成后对电阻式存储单元执行第二验证操作。接着，在步骤S130中，依据第二验证操作的验证结果，以决定是否对电阻式存储单元执行第二重置操作，并在决定执行第二重置操作并执行完成后对电阻式存储单元执行第三验证操作。
依据上述的说明可以得知，本发明实施例的电阻式存储单元的设定方法中，在当电阻式存储单元完成第一设定操作后，并不会无条件的针对电阻式存储单元进行第一重置操作。相对的，在本发明实施例中，会先针对完成第一次设定操作后的电阻式存储单元进行第一验证操作，并依据第一验证操作所产生的验证结果来决定是否对电阻式存储单元进行第一重置操作。具体来说明，第一验证操作可针对完成第一次设定操作后的电阻式存储单元的电阻值进行验证，并且，当第一验证操作验证出电阻式存储单元的电阻值被设定为小于一预设临界值时，表示此电阻式存储单元的设定操作已经完成，不需要进行后续的第一重置操作。相对的，若第一验证操作验证出电阻式存储单元的电阻值被设定为不小于上述的预设临界值时，表示此电阻式存储单元的设定操作尚未完成，需要进行后续的第一重置操作。并且，本发明实施例并在第一重置操作完成后通过执行第二验证操作，来决定需执行进一步的第二重置操作。
关于动作细节，在针对电阻式存储单元进行第一设定操作时，可提供第一设定电压跨接在电阻式存储单元的两端点间，并藉以调低电阻式存储单元的电阻值，接着，针对电阻式存储单元进行验证操作。在执行电阻式存储单元的第一验证操作时，并提供验证电压跨接在电阻式存储单元的两端，并测量电阻式存储单元依据验证电压所产生的验证电流，并使验证电流的电流值与一个预设值进行比较。当验证电流的电流值大于预设值时，表示电阻式存储单元的动作已完成，相对的，当验证电流的电流值不大于预设值时，表示电阻式存储单元的动作未完成。
当第一验证操作的验证结果指示电阻式存储单元的设定动作未完成时，可提供第一重置电压至电阻式存储单元的两端，并针对电阻式存储单元进行第一重置操作。而在当第二验证操作的验证结果指示电阻式存储单元的设定动作未完成时，则可对电阻式存储单元进行再一次的第二重置操作以执行对电阻式存储单元的设定操作。
以下请参照图3，图3显示本发明实施例的电阻式存储单元的设定动作的波形式示意图。其中，在阶段S1时，通过提供设定电压VS1以跨接在电阻式存储单元的两端并执行设定操作，接着，在设定操作完成后(阶段S1之后)针对电阻式存储单元进行验证操作VFY1。然后，若验证操作VFY1的验证结果指示电阻式存储单元的设定动作未完成，则可在阶段R1时，通过提供重置电压VR1以跨接在电阻式存储单元的两端并执行重置操作。值得注意的，重置电压VR1与设定电压VS1的极性是相反的，且在本实施例中，重置电压VR1的电压绝对值小于设定电压VS1的电压绝对值。
在另一方面，在本发明实施例中，当重置操作完成后(阶段R1之后)，会针对电阻式存储单元进行再一次的验证操作VFY2，并藉以验证电阻式存储单元的设定动作是否已完成。若验证出电阻式存储单元的设定动作已完成，可中止此电阻式存储单元的设定动作，相对的，若验证出电阻式存储单元的设定动作未完成，可针对电阻式存储单元于阶段R2进行再一次的重置操作，并在阶段R2后进行验证操作VFY3。其中，阶段R2中所施加的重置电压VR2的电压绝对值，可以大于阶段R1中所施加的重置电压VR1的电压绝对值。
若验证操作VFY3的验证结果仍指示电阻式存储单元的设定动作未完成，则在本发明实施例中，可在阶段S2通过提供设定电压VS2以跨接在电阻式存储单元的两端，并藉此执行再一次的设定操作。其中，设定电压VS2的电压值大于设定电压VS1的电压值。并且，在完成设定操作后(阶段S2以后)，针对电阻式存储单元执行验证操作VFY4。
此外，在验证操作VFY4之后可针对电阻式存储单元进行一次或多次的重置操作以及验证操作的循环动作，并藉此完成电阻式存储单元的设定动作。在图3中，阶段R3、R4分别进行不同程度的重置操作，其中，阶段R3的重置操作所提供的重置电压VR2的电压绝对值小于阶段R4的重置操作所提供的重置电压VR3的电压绝对值，且验证操作VFY4及VFY5分别紧接在阶段R3、R4后发生。其中，阶段R2中所施加的重置电压VR2的电压绝对值，可小于阶段R4中所施加的重置电压VR3的电压绝对值。
値得一提的，本发明实施例中的验证操作VFY1-VFY5可通过提供正或负值的验证电压至电阻式存储单元上，通过读取电阻式存储单元所产生的读取电流来执行。
以下请参照图4，图4显示本发明另一实施例的电阻式存储单元的设定方法的流程图。在步骤S410中，提供电压绝对值例如介于4.5V-1.5V的设定电压VS1至电阻式存储单元，并藉以进行设定操作。接着，步骤S420执行验证操作，并判断电阻式存储单元依据验证电压所产生的验证电流是否大于预设值(例如17uA)。若验证电流大于17uA，则表示设定动作完成(步骤S421)，相对的，若验证电流不大于17uA，则进行步骤S422。
步骤S422则提供电压绝对值(例如介于3.6V-0.6V间)的重置电压VR1至电阻式存储单元，并藉以进行重置操作。接着，在步骤S423中对电阻式存储单元执行验证操作，并判断验证电流是否大于预设值(例如17uA)。若验证电流大于17uA，则表示设定动作完成(步骤S424)，相对的，若验证电流不大于17uA，则进行步骤S425。
步骤S425提供具较高电压绝对值(例如介于3.8V-0.8V间)的重置电压VR2(大于重置电压VR1)，以进行再一次的重置操作。并且，在接续的步骤S426中，对电阻式存储单元执行验证操作，并判断验证电流是否大于预设值(例如17uA)。若验证电流大于17uA，则表示设定动作完成(步骤S427)，相对的，若验证电流不大于17uA，则进行步骤S430。
步骤S430执行电阻式存储单元的再一次的设定操作。其中，步骤S430中，通过提供电压绝对值例如介于5.0V-2.0V的设定电压VS2以对电阻式存储单元进行设定操作。值得一提的，步骤S430中的设定电压VS2的电压绝对值大于步骤S410中的设定电压VS1的电压绝对值。
在接续步骤S430的步骤S440中，对电阻式存储单元执行验证操作，并判断验证电流是否大于预设值(例如17uA)。若验证电流大于17uA，则表示设定动作完成(步骤S441)，相对的，若验证电流不大于17uA，则进行步骤S450。
步骤S450通过提供电压绝对值例如介于3.8V-0.8V的重置电压VR3以对电阻式存储单元执行重置操作，并在步骤S460对电阻式存储单元执行验证操作，并判断验证电流是否大于预设值(例如17uA)。若验证电流大于17uA，则表示设定动作完成(步骤S461)，相对的，若验证电流不大于17uA，则进行步骤S470。
步骤S470通过提供电压绝对值例如介于4.0V-1.0V的重置电压VR4以对电阻式存储单元执行重置操作，并在重置操作完成后进行数据输出。在此，步骤S470提供的重置电压VR4的电压绝对值可大于步骤S450提供的重置电压VR3的电压绝对值。并且，在步骤S470完成后可执行数据输出的动作。
上述关于设定电压VS1-VS2、重置电压VR1-VR4以及验证电流的数值大小，可以依据电阻式存储单元实际的电气特性来进行适度的调整，本发明施例中所提出的数值仅只是一个示范性的范例，不用以限缩本发明的范畴。
以下请参照图5A至图5C，图5A至图5C显示本发明实施的电阻式存储单元的设定方法的多种实施方式的示意图。在图5A中，设定操作S511后可接续多个重置操作R511、R512，并在多个重置操作R511、R512后，可针对电阻式存储单元执行再一次的设定操作S512，并在设定操作S512后执行多个重置操作R513、R514。当然，在各个设定操作S511、S512以及重置操作R511-R514后，需分别进行验证操作V51-V55，并依据验证操作V51-V55的验证结果来判断是否需进行后续的操作。
值得一提的，在图5A中，依序发生的设定操作S511、S512的设定电压的绝对值可以依序被提升，同样的，依序发生的重置操作R511-R514的重置电压的绝对值也可以依序被提升。
另外，在图5B中，可以先针对电阻式存储单元进行多次的设定操作S521、S522，再针对电阻式存储单元进行多次的重置操作R521-R523。其中，依序发生的设定操作S521、S522的设定电压的绝对值可以依序被提升，同样的，依序发生的重置操作R521-R523的重置电压的绝对值也可以依序被提升。当然，在各个设定操作S521、S522以及重置操作R521-R523后，需分别进行验证操作V51-V54，并依据验证操作V51-V54的验证结果来判断是否需进行后续的操作。
在图5C中，则可先针对电阻式存储单元进行一次性的设定操作S531，再针对电阻式存储单元进行多次的重置操作R531-R534。其中，依序发生的重置操作R521-R523的重置电压的绝对值可以依序被提升，且在设定操作S531以及重置操作R531-R534后，需分别进行验证操作V51-V54，并依据验证操作V51-V54的验证结果来判断是否需进行后续的操作。
请参照图6，图6显示本发明一实施例的电阻式存储器装置的示意图。电阻式存储器装置600包括电阻式存储单元RC1-RC3、控制器620以及电流验证器630。电阻式存储单元RC1-RC3可形成存储单元区块610并耦接至源极线SL1以及位元线BL1。控制器620耦接至源极线SL1以及位元线BL1。电流验证器630则耦接至位元线BL1。其中，控制器620可通过位址解码动作以选择电阻式存储单元RC1-RC3中一个或多个的选中电阻式存储单元，并通过提供设定电压、重置电压或验证电压至选中电阻式存储单元以执行设定操作、重置操作或验证操作。其中，在执行设定操作时控制器620可提供设定电压以跨接在源极线SL1以及位元线BL1间来设定选中电阻式存储单元。在执行设定操作时控制器620可提供重置电压以跨接在源极线SL1以及位元线BL1间来设定选中电阻式存储单元。其中，重置电压的极性与设定电压的极性可以是相反的。在执行验证操作时，控制器620可提供验证电压至源极线上，电流验证器630可通过位元线BL1来获得选中电阻式存储单元依据验证电压所产生的验证电流。电流验证器630通过使验证电流的电流值与预设值进行比较，并在当验证电流的电流值是否大于预设值判定选中电阻式存储单元的设定动作是否完成。
关于控制器620以及电流验证器630的实施细节，在前述的实施方式中已有详尽的说明，在此不多赘述。
综上所述，本发明所提供的电阻式存储单元的设定动作，在设定操作后增加验证操作，并依据验证操作来决定是否针对电阻式存储单元执行重置操作。如此一来，可针对不同特性的电阻式存储单元执行不同流程的设定动作，降低电阻式存储单元产生高温数据资料露失的机率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视后附的申请专利范围所界定的为准。

Claims (14)

1.一种电阻式存储单元的设定方法，其特征在于，包括：
对所述电阻式存储单元提供第一设定电压以执行第一设定操作，并在所述第一设定操作完成后对所述电阻式存储单元执行第一验证操作；
依据所述第一验证操作的验证结果，以决定是否对所述电阻式存储单元执行第一重置操作，并在决定执行所述第一重置操作并执行完成后对所述电阻式存储单元执行第二验证操作；以及
依据所述第二验证操作的验证结果，以决定是否对所述电阻式存储单元执行第二重置操作，并在决定执行所述第二重置操作并执行完成后对所述电阻式存储单元执行第三验证操作，
其中对所述电阻式存储单元执行所述第一验证操作的步骤包括：
提供验证电压跨接在所述电阻式存储单元的两端，并测量所述电阻式存储单元依据所述验证电压所产生的验证电流；以及
判断所述验证电流是否大于预设值以产生所述第一验证操作的验证结果，
其中依据所述第一验证操作的验证结果以决定是否对所述电阻式存储单元执行所述第一重置操作的步骤包括：
当所述验证电流是不大于所述预设值时，提供第一重置电压跨接在所述电阻式存储单元的两端以对所述电阻式存储单元执行所述第一重置操作。
2.根据权利要求1所述的电阻式存储单元的设定方法，其特征在于，还包括：
依据所述第三验证操作的验证结果以决定是否对所述电阻式存储单元执行第二设定操作，并在决定执行所述第二设定操作执行完成后对所述电阻式存储单元执行第四验证操作。
3.根据权利要求2所述的电阻式存储单元的设定方法，其特征在于，对所述电阻式存储单元执行所述第二设定操作的步骤包括：
提供第二设定电压以跨接在所述电阻式存储单元的两端，并对所述电阻式存储单元执行所述第二设定操作，
其中，所述第二设定电压的电压值大于所述第一设定电压的电压值。
4.根据权利要求1所述的电阻式存储单元的设定方法，其特征在于，还包括：
依据所述第三验证操作的验证结果以决定是否对所述电阻式存储单元执行第三重置操作，并在决定执行所述第三重置操作并执行完成后对所述电阻式存储单元执行第四验证操作；以及
依据所述第四验证操作的验证结果以决定是否对所述电阻式存储单元执行第四重置操作。
5.根据权利要求1所述的电阻式存储单元的设定方法，其特征在于，执行所述第二重置操作的步骤包括：
提供第二重置电压跨接在所述电阻式存储单元的两端以对所述电阻式存储单元执行所述第二重置操作，
其中所述第二重置电压的电压值大于所述第一重置电压的电压值。
6.根据权利要求2所述的电阻式存储单元的设定方法，其特征在于，还包括：
依据所述第四验证操作的验证结果以决定是否执行第三重置操作，并在决定执行所述第三重置操作并执行完成后对所述电阻式存储单元执行第五验证操作；以及
依据所述第五验证操作的验证结果以决定是否对所述电阻式存储单元执行第四重置操作。
7.一种电阻式存储单元的设定方法，其特征在于，包括：
对所述电阻式存储单元执行第一设定操作，并在所述第一设定操作完成后对所述电阻式存储单元执行第一验证操作；
依据所述第一验证操作的验证结果，以决定是否对所述电阻式存储单元执行第二设定操作，并在决定执行所述第二设定操作并执行完成后对所述电阻式存储单元执行第二验证操作；以及
依据所述第二验证操作的验证结果，以决定是否对所述电阻式存储单元执行第一重置操作，并在决定执行所述第一重置操作并执行完成后对所述电阻式存储单元执行第三验证操作；
依据所述第三验证操作的验证结果，以决定是否对所述电阻式存储单元执行第二重置操作，并在决定执行所述第二重置操作并执行完成后对所述电阻式存储单元执行第四验证操作；以及
依据所述第四验证操作的验证结果，以决定是否对所述电阻式存储单元执行第三重置操作。
8.一种电阻式存储器装置，其特征在于，包括：
多个电阻式存储单元，耦接至源极线以及位元线；
控制器，耦接所述源极线以及所述位元线；以及
电流验证器，耦接所述位元线，
其中，所述控制器用以：
对选中电阻式存储单元提供第一设定电压以执行第一设定操作，并在所述第一设定操作完成后使所述电流验证器对所述选中电阻式存储单元执行第一验证操作；
依据所述第一验证操作的验证结果以决定是否对所述选中电阻式存储单元执行第一重置操作，并在决定执行所述第一重置操作并执行完成后对所述选中电阻式存储单元执行第二验证操作；以及
依据所述第二验证操作的验证结果，以决定是否对所述选中电阻式存储单元执行第二重置操作，并在决定执行所述第二重置操作并执行完成后对所述选中电阻式存储单元执行第三验证操作，
其中，所述控制器提供验证电压跨接在所述选中电阻式存储单元的两端，所述电流验证器并测量所述选中电阻式存储单元依据所述验证电压所产生的验证电流，并判断所述验证电流是否大于预设值以产生所述第一验证操作的验证结果，
其中，当所述电流验证器判断验证电流是不大于所述预设值时，所述控制器提供第一重置电压跨接在所述选中电阻式存储单元的两端以对所述选中电阻式存储单元执行所述第一重置操作。
9.根据权利要求8所述的电阻式存储器装置，其特征在于，所述控制器依据所述第三验证操作的验证结果以决定是否对所述选中电阻式存储单元执行第二设定操作，并在决定执行所述第二设定操作执行完成后对所述选中电阻式存储单元执行第四验证操作。
10.根据权利要求9所述的电阻式存储器装置，其特征在于，所述控制器提供第二设定电压以跨接在所述选中电阻式存储单元的两端，并对所述选中电阻式存储单元执行所述第二设定操作，
其中，所述第二设定电压的电压值大于所述第一设定电压的电压值。
11.根据权利要求8所述的电阻式存储器装置，其特征在于，所述控制器还用以：
依据所述第三验证操作的验证结果以决定是否对所述选中电阻式存储单元执行第三重置操作，并在决定执行所述第三重置操作并执行完成后对所述选中电阻式存储单元执行第四验证操作；以及
依据所述第四验证操作的验证结果以决定是否对所述选中电阻式存储单元执行第四重置操作。
12.根据权利要求8所述的电阻式存储器装置，其特征在于，所述控制器提供第二重置电压跨接在所述选中电阻式存储单元的两端以对所述选中电阻式存储单元执行所述第二重置操作，
其中所述第二重置电压的电压值大于所述第一重置电压的电压值。
13.根据权利要求9所述的电阻式存储器装置，其特征在于，所述控制器还用以
依据所述第四验证操作的验证结果以决定是否执行第三重置操作，并在决定执行所述第三重置操作并执行完成后对所述选中电阻式存储单元执行第五验证操作；以及
依据所述第五验证操作的验证结果以决定是否对所述选中电阻式存储单元执行第四重置操作。
14.一种电阻式存储器装置，其特征在于，包括：
多个电阻式存储单元，耦接至一源极线以及一位元线；
控制器，耦接所述源极线以及所述位元线；以及
电流验证器，耦接所述位元线，
其中，所述控制器用以：
对选中电阻式存储单元执行第一设定操作，并在所述第一设定操作完成后对所述选中电阻式存储单元执行第一验证操作；
依据所述第一验证操作的验证结果，以决定是否对所述选中电阻式存储单元执行第二设定操作，并在决定执行所述第二设定操作并执行完成后对所述选中电阻式存储单元执行第二验证操作；以及
依据所述第二验证操作的验证结果，以决定是否对所述选中电阻式存储单元执行第一重置操作，并在决定执行所述第一重置操作并执行完成后对所述选中电阻式存储单元执行第三验证操作；
依据所述第三验证操作的验证结果，以决定是否对所述选中电阻式存储单元执行第二重置操作，并在决定执行所述第二重置操作并执行完成后对所述选中电阻式存储单元执行第四验证操作；以及
依据所述第四验证操作的验证结果，以决定是否对所述选中电阻式存储单元执行第三重置操作。
CN201710532576.6A 2017-07-03 2017-07-03 电阻式存储器装置及其电阻式存储单元的设定方法 Active CN109215709B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710532576.6A CN109215709B (zh) 2017-07-03 2017-07-03 电阻式存储器装置及其电阻式存储单元的设定方法
US15/729,676 US10170184B1 (en) 2017-07-03 2017-10-11 Resistive memory apparatus and setting method for resistive memory cell thereof
KR1020180004459A KR102061761B1 (ko) 2017-07-03 2018-01-12 저항성 메모리 장치 및 그것의 저항성 메모리 셀의 설정 방법
JP2018066652A JP6738367B2 (ja) 2017-07-03 2018-03-30 抵抗メモリ装置およびその抵抗メモリセルの設定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710532576.6A CN109215709B (zh) 2017-07-03 2017-07-03 电阻式存储器装置及其电阻式存储单元的设定方法

Publications (2)

Publication Number Publication Date
CN109215709A CN109215709A (zh) 2019-01-15
CN109215709B true CN109215709B (zh) 2020-12-22

Family

ID=64739064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710532576.6A Active CN109215709B (zh) 2017-07-03 2017-07-03 电阻式存储器装置及其电阻式存储单元的设定方法

Country Status (4)

Country Link
US (1) US10170184B1 (zh)
JP (1) JP6738367B2 (zh)
KR (1) KR102061761B1 (zh)
CN (1) CN109215709B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554337B (zh) * 2019-02-11 2022-05-06 华邦电子股份有限公司 电阻式存储器及控制方法
TWI696179B (zh) * 2019-07-09 2020-06-11 華邦電子股份有限公司 電阻式隨機存取記憶體及其重置方法
US11362272B2 (en) 2020-08-25 2022-06-14 Winbond Electronics Corp. Resistive memory device and reliability enhancement method thereof by using ratio of set current and reference current

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8116117B2 (en) * 2006-11-29 2012-02-14 Samsung Electronics Co., Ltd. Method of driving multi-level variable resistive memory device and multi-level variable resistive memory device
CN105097021A (zh) * 2014-05-22 2015-11-25 华邦电子股份有限公司 电阻式存储器的形成以及测试方法
US9324428B1 (en) * 2015-01-25 2016-04-26 Macronix International Co., Ltd. Memory device and operation method thereof
US9361980B1 (en) * 2015-02-12 2016-06-07 Taiwan Semiconductor Manufacturing Company Limited RRAM array using multiple reset voltages and method of resetting RRAM array using multiple reset voltages
CN105719691A (zh) * 2016-01-22 2016-06-29 清华大学 阻变存储器的操作方法及阻变存储器装置
CN106373606A (zh) * 2015-07-21 2017-02-01 华邦电子股份有限公司 电阻式存储器装置及其写入方法
US9659645B2 (en) * 2014-06-30 2017-05-23 Samsung Electronics Co., Ltd. Resistive memory device and method of writing data

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5253784B2 (ja) * 2007-10-17 2013-07-31 株式会社東芝 不揮発性半導体記憶装置
US8031517B2 (en) 2008-07-30 2011-10-04 Samsung Electronics Co., Ltd. Memory device, memory system having the same, and programming method of a memory cell
TWI449050B (zh) 2009-12-31 2014-08-11 Ind Tech Res Inst 電阻式記憶體驗證方法及其驗證裝置
JP5642649B2 (ja) * 2011-10-07 2014-12-17 シャープ株式会社 半導体記憶装置及び半導体装置
US8787065B2 (en) * 2011-10-18 2014-07-22 Micron Technology, Inc. Apparatuses and methods for determining stability of a memory cell
US9746993B2 (en) * 2012-02-08 2017-08-29 Horiba, Ltd. Measurement data display device
JP5602175B2 (ja) 2012-03-26 2014-10-08 株式会社東芝 不揮発性半導体記憶装置及びそのデータ書き込み方法
US8861258B2 (en) * 2013-02-21 2014-10-14 Sandisk 3D Llc Set/reset algorithm which detects and repairs weak cells in resistive-switching memory device
US9311999B2 (en) * 2013-09-06 2016-04-12 Micron Technology, Inc. Memory sense amplifiers and memory verification methods
US10193065B2 (en) 2014-08-28 2019-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. High K scheme to improve retention performance of resistive random access memory (RRAM)
TWI530950B (zh) 2014-12-02 2016-04-21 華邦電子股份有限公司 電阻式記憶體及其修補方法
US9595327B2 (en) * 2015-03-06 2017-03-14 Kabushiki Kaisha Toshiba Variable resistance memory device and verify method thereof
JP2016167326A (ja) * 2015-03-09 2016-09-15 ルネサスエレクトロニクス株式会社 半導体記憶装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8116117B2 (en) * 2006-11-29 2012-02-14 Samsung Electronics Co., Ltd. Method of driving multi-level variable resistive memory device and multi-level variable resistive memory device
CN105097021A (zh) * 2014-05-22 2015-11-25 华邦电子股份有限公司 电阻式存储器的形成以及测试方法
US9659645B2 (en) * 2014-06-30 2017-05-23 Samsung Electronics Co., Ltd. Resistive memory device and method of writing data
US9324428B1 (en) * 2015-01-25 2016-04-26 Macronix International Co., Ltd. Memory device and operation method thereof
US9361980B1 (en) * 2015-02-12 2016-06-07 Taiwan Semiconductor Manufacturing Company Limited RRAM array using multiple reset voltages and method of resetting RRAM array using multiple reset voltages
CN106373606A (zh) * 2015-07-21 2017-02-01 华邦电子股份有限公司 电阻式存储器装置及其写入方法
CN105719691A (zh) * 2016-01-22 2016-06-29 清华大学 阻变存储器的操作方法及阻变存储器装置
WO2017124873A1 (zh) * 2016-01-22 2017-07-27 清华大学 阻变存储器的操作方法及阻变存储器装置

Also Published As

Publication number Publication date
CN109215709A (zh) 2019-01-15
KR20190004213A (ko) 2019-01-11
KR102061761B1 (ko) 2020-01-03
US10170184B1 (en) 2019-01-01
US20190006007A1 (en) 2019-01-03
JP2019016420A (ja) 2019-01-31
JP6738367B2 (ja) 2020-08-12

Similar Documents

Publication Publication Date Title
CN109215709B (zh) 电阻式存储器装置及其电阻式存储单元的设定方法
TW201203268A (en) Data recovery for non-volatile memory based on count of data state-specific fails
WO2015035033A1 (en) Physically unclonable function based on programming voltage of magnetoresistive random-access memory
TWI627630B (zh) 電阻式記憶體裝置及其電阻式記憶胞的設定方法
JP2007157239A (ja) 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
JP2021503683A5 (zh)
JP6349008B1 (ja) 乱数発生装置及びその制御方法
US20170092356A1 (en) Devices and methods for selecting a forming voltage for a resistive random-access memory
TW201917734A (zh) 非揮發性記憶體裝置及對其驗證的錯誤補償方法
US20090285020A1 (en) Method of programming a multi level cell in a non-volatile memory device
US9734908B1 (en) Writing method for resistive memory cell and resistive memory
US20150364186A1 (en) Rram memory device and method thereof
KR20170022633A (ko) 메모리 시스템
US8724388B2 (en) Adaptively programming or erasing flash memory blocks
CN106960686B (zh) 一种读取方法及闪存存储器装置
US10490272B2 (en) Operating method of resistive memory element
TWI615851B (zh) 非揮發性記憶裝置的感測電路及方法
CN104425015A (zh) 半导体存储装置
KR102144748B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US10074424B1 (en) Memory device, system and operating method thereof
TWI698876B (zh) 資料寫入方法及非揮發性記憶體
CN110010182B (zh) 一种非易失性存储器的编程方法
TW201729188A (zh) 對具有可程式化阻值的記憶體單元進行程式化的系統及方法
CN117543774A (zh) 电池充电方法及芯片电路
JP2012190502A (ja) 半導体不揮発性メモリ及びデータ書き込み方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant