JP2000172382A

JP2000172382A - 制御対象の状態維持回路装置及び状態維持方法

Info

Publication number: JP2000172382A
Application number: JP11339159A
Authority: JP
Inventors: Manfred Kirschner; キルシュナーマンフレッド
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1998-11-30
Filing date: 1999-11-30
Publication date: 2000-06-23
Anticipated expiration: 2019-11-30
Also published as: US20020033728A1; GB2344234B; GB9927930D0; DE19855143C1; GB2344234A; JP4350854B2; US6388497B1

Abstract

(57)【要約】【課題】最小限のＩ／Ｏポートを使用して，いかなる
原因のリセットによっても時間条件と無関係に，制御対
象のリセット時の状態を維持することが可能な回路装置
及びその方法を提供する。【解決手段】少なくとも１つの入力及び少なくとも１
つの出力を有し，開ループ制御あるいは閉ループ制御の
うち少なくとも一方を実行する制御装置の出力と制御対
象の入力との間に接続される，前記制御対象のリセット
時の状態変化を阻止するための回路要素を含み，前記回
路要素の前記出力は，前記制御装置の前記出力あるいは
前記回路要素の前記入力にフィードバックされる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は，制御対象の状態維
持回路装置及び状態維持方法に関し，更に詳細には，制
御対象がリセット時の状態を維持するための回路装置及
びその方法に関する。

【０００２】

【従来の技術】ドイツ特許公報第ＤＥ１９７２０１９１
Ｃ１号には，マイクロコンピュータ出力用のバッファ回
路が開示されている。このバッファ回路は，マイクロコ
ンピュータの入出力とアクチュエータとの間に接続され
る。また，このバッファ回路は比較回路を有し，比較回
路の入力が，マイクロコンピュータの出力と接続されて
いる。

【０００３】この比較回路の入力の電圧レベルが，予め
設定された電圧レベルに達した場合には，ハイレベル及
びローレベル間で切り換えを実行し，このレベルがアク
チュエータに印加される。この比較回路は，好ましくは
シュミットトリガ回路として形成される。

【０００４】さらに，このバッファ回路は，比較回路の
入力を緩衝するための電荷蓄積装置を有する。この電荷
蓄積装置は，好ましくは比較回路の入力に対して並列に
接続されるコンデンサとして実現される。

【０００５】このコンデンサの時定数は，始動プロセス
における通常の供給電圧の急落の間，あるいは車両電気
系統の供給電圧の急落の間に，電圧レベルが比較回路の
しきい値に到達しないように設計されている。従って，
マイクロコンピュータが制御するアクチュエータの現在
の状態は，電圧急落あるいは電圧急落に伴なうリセット
作動時にも維持される。

【０００６】また，別の回路装置が，ドイツ公開公報第
ＤＥ４０２３７００Ａ１号に開示されている。ここで開
示される回路装置は，マイクロコンピュータから出力さ
れる信号波の周波数を監視するための周波数監視回路を
有する。この周波数監視回路内にある周波数発生器は，
マイクロコンピュータが出力する信号波の周波数が予め
設定される偏差を超えた場合に，エラー信号あるいはリ
セット信号をマイクロコンピュータに対して周期的に出
力する。

【０００７】また，上記回路装置は，許容できない駆動
電圧が発生した際に，周波数発生器がマイクロコンピュ
ータに対して出力するリセット信号あるいはエラー信号
を阻止するための電圧監視回路を有する。さらに，上記
回路装置は，静的エラー信号を発生するエラーメモリが
設けられている。このエラー信号は，周波数発生器のス
イッチオン信号として，あるいはマイクロコンピュータ
に接続される出力段のロックキング信号として用いられ
る。

【０００８】

【発明が解決しようとする課題】しかしながら，従来の
上記回路装置においては，回路装置が，供給電圧の急
落，あるいは供給電圧の短時間の過大な上昇により作動
するので，過電圧あるいは低電圧によるリセットのみが
考慮され，例えばコンピュータの過負荷あるいはアクセ
スエラーなど，他の要因によるリセットは考慮されてい
ない。

【０００９】また，上記のドイツ特許公報第ＤＥ１９７
２０１９１Ｃ１号における回路装置では，コンデンサな
どの電荷貯蔵装置を使用して緩衝しているので，所定時
間の間（即ち，コンデンサの放電時間の間）でしか実行
されないため，出力段の状態を時間条件と無関係に維持
することができない。

【００１０】一方，上記のドイツ公開公報第ＤＥ４０２
３７００Ａ１号における回路装置では，リセットの発生
により，マイクロコンピュータに接続される出力段でロ
ッキング信号が切り替えられるので，出力段には予め定
められた状態しか設定されない。したがって，出力段で
のリセット時の状態が変更されるので，必要とする状態
を維持することができない。

【００１１】このように，従来の上記回路装置では，充
電時定数ないし放電時定数あるいは時限要素でのみリセ
ット時の状態を維持するか，あるいは，後続の出力段で
のリセット時の状態を維持せずに予め定められている状
態に設定されるかのいずれかに限られる。

【００１２】この問題を解決する方法として，マイクロ
コンピュータに，２つのＩ／Ｏポートを設け，フリップ
フロップを後続の出力段に接続することによりリセット
時の状態を維持する方法が知られている。この方法によ
れば，マイクロコンピュータによるリセットが発生した
場合であっても，リセット時の維持すべき状態は，例え
ば不揮発性メモリに記憶される。なお，この状態は，第
３のＩ／Ｏポートによっても復元することができる。

【００１３】しかしながら，フリップフロップを後続の
出力段に接続する方法では，新たに回路を設ける必要が
あるため，コストが増大するという問題がある。また，
マイクロコンピュータの複数のＩ／Ｏポートが，新たに
設けられる回路に占有されるという問題もある。

【００１４】従って，本発明の課題は，最小限のＩ／Ｏ
ポートを使用して，いかなる原因のリセットによっても
時間条件と無関係に，制御対象のリセット時の状態を維
持することが可能な新規かつ改良された回路装置及びそ
の方法を提供することにある。

【００１５】

【課題を解決するための手段】上記課題を解決するため
に，請求項１に記載の発明は，少なくとも１つの入力及
び少なくとも１つの出力を有し，開ループ制御あるいは
閉ループ制御のうち少なくとも一方を実行する制御装置
の出力と制御対象の入力との間に接続される，前記制御
対象のリセット時の状態変化を阻止するための回路要素
を含み，前記回路要素の前記出力は，前記制御装置の前
記出力あるいは前記回路要素の前記入力にフィードバッ
クされるが提供されることを特徴とする状態維持回路装
置。

【００１６】本項記載の発明では，回路要素の出力を制
御装置の出力にフィードバックするので，制御装置の出
力をセットあるいはリセットが可能な一種のフリップフ
ロップを形成することができる。このように，制御装置
のリセットによる初期化モードが開始された場合であっ
ても，時間条件に関係なく，あらゆる制御対象のリセッ
ト時の状態を維持することができる。即ち，制御装置が
リセットされても，制御対象である周辺装置（特に出力
段）がスイッチオンされている場合にはスイッチオフさ
れることはなく，また，スイッチオフされている場合に
はスイッチオンされることはない。ここでリセットと
は，開ループ制御あるいは閉ループ制御のうち少なくと
も一方を有する制御装置，特には，マイクロコンピュー
タのリセットをいう。このリセットは，初期化モードを
伴うが，リセット及びリセットに伴う初期化モードによ
り周辺装置の状態変化を阻止することができる。

【００１７】さらに，本項記載の回路装置は，時間条件
なしに，例えば，マイクロコンピュータあるいはマイク
ロコントローラなどの制御装置がリセットから復帰し
て，制御対象である周辺装置の制御を実行するまで，こ
の状態を維持することができる。従って，周辺装置のリ
セット時の状態を同一のＩ／Ｏポートを介して制御装置
により回復することができる。さらにまた，従来技術に
示す比較回路の構成と比較して，簡易な構成の回路装置
を実現することができる。

【００１８】また，請求項２に記載の発明は，前記回路
要素は，前記制御装置の前記出力に印加される信号を増
幅するドライバモジュールである如く構成したので，微
小信号を増幅して制御装置の出力に印加することができ
る。このドライバモジュールは，例えばオペアンプ，Ｍ
ＯＳ回路あるいはＣＭＯＳ回路などにより，簡易に実現
することができる。したがって，簡易な回路要素を使用
することにより，簡易な回路装置を実現することができ
る。

【００１９】また，請求項３に記載の発明は，前記回路
要素は，少なくとも前記制御装置の前記出力に印加され
る第１の信号及び第２の信号を組み合わせる論理モジュ
ールである如く構成したので，低電圧リセットあるいは
過電圧リセット以外の，例えばコンピュータ過負荷また
はアクセス違反などにより作動するリセットなどのいか
なる原因のリセットにおいてもリセット時の状態を維持
することができる。また，充電時定数，放電時定数ある
いは時限要素と無関係に，静的レベルで作動するので，
リセット時の状態を簡易に復元することができる。この
論理モジュールは，例えば論理ゲートで実現することが
できる。

【００２０】また，請求項４項に記載の発明において
は，前記論理モジュールは，オア機能を有する回路を含
み，前記第２の信号は，短時間パルスとして形成される
如く構成したので，例えばスイッチオンパルスにより，
例えばオアゲートなどのオア機能を有する回路を作動さ
せることができる。即ち，短いスイッチオンパルスの出
力直後に，オアゲートの第２のポートがロー電位になる
ことにより，出力段は，直接制御装置の出力により駆動
することができる。このスイッチオンパルスにより，出
力段のスイッチオン（即ち，供給電圧のランアップ）を
確保することができる。

【００２１】また，請求項５に記載の発明においては，
前記フィードバックはフィードバック素子を介して実行
される如く構成したので，このフィードバック素子に，
例えば高抵抗の抵抗を使用すれば，微小の電圧降下でフ
ィードバックパスの予め設定された調整が実行されるの
で，制御装置の出力の弱ハイ信号による後続の制御対象
である周辺装置の出力段の切り替えを阻止することがで
きる。この結果，周辺装置のリセット時の状態がアクテ
ィブハイ状態である場合には，いわゆる弱ハイ信号でも
十分に，信号レベルをアクティブハイレベルに維持する
ことができ，回路装置のリセット時の状態を維持するこ
とができる。

【００２２】また，請求項６に記載の発明は，前記フィ
ードバック素子は，抵抗性素子あるいは容量性素子のう
ち少なくともいずれか一方の素子により形成される如く
構成したので，少数の素子によりフィードバック素子を
形成することにより簡易な構成の回路装置を実現するこ
とができる。この結果，例えばコスト削減あるいは故障
の確率を低減することができる。また，フィードバック
素子として抵抗を使用することにより，最も簡易な構成
のフィードバック素子を実現することができる。また，
請求項７に記載の発明のように，フィードバック素子
を，抵抗−コンデンサ素子（ＲＣ素子）として形成する
ことができる。

【００２３】また，請求項８に記載の発明は，前記フィ
ードバック素子は，フィルタとして形成される如く構成
したので，ノイズ信号を確実に抑制することができる。

【００２４】また，請求項９に記載の発明は，前記回路
要素の前記入力の前段に，抵抗性素子あるいは容量性素
子のうち少なくともいずれか一方をからなる，少なくと
も１つの前段接続回路が接続される如く構成したので，
スイッチオンの後は，既定の電圧レベルを確保すること
ができる。また，この前段接続回路のコンデンサは，充
電されると即座に抵抗を介してアースに放電しスイッチ
オンパルスを発生することができるので，論理モジュー
ル（オアゲート）を操作することができる。

【００２５】また，請求項１０に記載の発明は，前記前
段接続回路は，フィルタとして形成される如く構成した
ので，回路装置の必要に応じて低域フィルタあるいは高
域フィルタとしてノイズ信号を確実に抑制することがで
きる。

【００２６】また，請求項１１に記載の発明は，前記制
御装置と前記回路装置は，同一の供給電源により電源供
給される如く構成したので，最小の供給電源により回路
装置を駆動でき，回路装置のコストの低減をはかること
ができる。

【００２７】また，請求項１２に記載の発明は，前記制
御装置と前記回路装置は，異なる供給電源により電源供
給される如く構成したので，例えば一方の供給電源から
の電源供給が停止した場合であっても安全に回路装置を
作動することができる。

【００２８】また，請求項１３に記載の発明は，少なく
とも１つの入力及び少なくとも１つの出力を有し，開ル
ープ制御あるいは閉ループ制御のうち少なくとも一方を
実行する制御装置の出力と制御対象の入力との間に接続
される，前記制御対象のリセット時の状態変化を阻止す
るための回路要素を有する回路装置において，第１の信
号に応じて前記回路要素が第２の信号を形成し，前記第
２の信号が制御対象を制御する，制御対象の状態維持方
法であって，前記第２の信号を前記制御装置の出力にフ
ィードバックすることにより第３の信号を形成し，少な
くとも前記フィードバックされる第３の信号は，前記第
１の信号と共に前記回路要素に直接供給されることを特
徴とする状態維持方法が提供される。

【００２９】本項記載の発明では，制御装置のリセット
により初期化モードが開始された場合であっても，時間
条件に関係なく，あらゆる制御対象のリセット時の状態
を維持することができる。この結果，制御対象の状態
を，常時，同一のＩ／Ｏポートを介して制御装置により
回復することができる。また，このような方法によれ
ば，外部に回路を設けずに制御装置内において制御対象
のリセット時の状態を維持することができる。

【００３０】また，請求項１４に記載の発明は，少なく
とも１つの入力及び少なくとも１つの出力を有し，開ル
ープ制御あるいは閉ループ制御のうち少なくとも一方を
実行する制御装置の出力と制御対象の入力との間に接続
される，前記制御対象のリセット時の状態変化を阻止す
るための回路要素を有する回路装置において，第１の信
号に応じて前記回路要素が第２の信号を形成し，前記第
２の信号が制御対象を制御する，制御対象の状態維持方
法であって，前記回路要素の入力の前段に，少なくとも
１つの前段接続回路が接続され，前記第２の信号を前記
制御装置の出力ににフィードバックすることにより第３
の信号を形成し，少なくとも前記第３の信号は，前記第
１の信号と共に前記前段接続回路に入力されて第４の信
号を発生し，前記第４の信号が前記回路要素に供給され
る如く構成したので，請求項１１と同様の効果を有する
と共に，スイッチオンの後は，既定の電圧レベルを確保
することができる。また，この前段接続回路は，スイッ
チオンパルスを発生することができるので，論理モジュ
ール（オアゲート）を操作することができる。

【００３１】

【発明の実施の形態】以下，本発明の好適な実施の形態
について，添付図面を参照しながら詳細に説明する。
尚，以下の説明および添付図面において，同一の機能及
び構成を有する構成要素については，同一符号を付する
ことにより，重複説明を省略する。

【００３２】（第１の実施の形態）まず，図１〜図２を
参照しながら，第１の実施の形態について説明する。図
１は，本実施形態にかかる，制御対象である周辺装置の
リセット時の状態を維持するための回路装置を示す。な
お，本実施形態においては，制御装置としてマイクロコ
ンピュータを採用した構成を例に説明する

【００３３】図１において，マイクロコンピュータ１０
０には，供給電圧Ｕｖ１が供給される。このマイクロコ
ンピュータ１００の後段には，抵抗１０６と，キャパシ
タあるいはコンデンサ１０７とを有するＲＣ素子が接続
される。このＲＣ素子には，簡易なドライバモジュール
１０１と接続され，ドライバモジュール１０１には，供
給電圧Ｕｖ２が供給される。

【００３４】上記供給電圧Ｕｖ２は，供給電圧Ｕｖ１の
電源と同一電源から供給しても良く，供給電圧Ｕｖ１か
ら導いて供給する（特に，Ｕｖ１と同一にする）ことも
できる。また，例えば供給電圧の供給が停止した場合等
の安全上の理由を考慮して，第２の専用電源を使用して
供給することもできる。

【００３５】また，上記ドライバモジュール１０１は，
例えばオペアンプ，ＭＯＳ回路あるいはＣＭＯＳ回路に
より，簡易なドライバモジュールを実現することができ
る。このドライバモジュール１０１の出力ＴＡは，制御
対象である周辺装置１０２（例えばオープンコレクタを
有する反転出力段）と接続され，この反転出力段の出力
は制御装置ピン１０３に至る。このような出力段及び出
力段の出力ＴＡは，単に選択して設けられるものであ
り，タップ１０４を介して，ドライバモジュール１０１
の出力ＴＡを先にある回路に直接利用することができ
る。

【００３６】上記構成において，例えば抵抗１０５を介
してドライバモジュール１０１の出力ＴＡをフィードバ
ックすることにより，μＣポートＰをセットあるいはリ
セット可能な一種のフリップフロップが形成される。こ
のフィードバックには，高抵抗の抵抗１０５を使用する
ので，マイクロコンピュータ１００のμＣポートＰをア
クティブローあるいはアクティブハイとしてレベル変化
させることができる。この結果，各レベル（アクティブ
ロー，アクティブハイ）を介して，例えば出力段１０２
で意図するアクティブ状態が変更される。

【００３７】従って，例えば２ｋΩのフィードバック抵
抗を接続し，例えば５Ｖの電圧を供給電圧するシステム
においては，結果として例えば１．５と３．５Ｖのしき
い値となる。このとき，μＣポートＰは，出力段の状態
を変更するために，例えば±２ｍＡの微少電流しか必要
としない。

【００３８】マイクロコンピュータ１００あるいは他の
集積回路をリセットする場合には，マイクロコンピュー
タ出力ＴＡあるいはμＣポートＰは，例えば最大で１０
０μＡのウィークプルアップ電流が与えられる。このた
め，ドライバモジュール１０１がロー状態の場合（即
ち，ローレベルが印加された場合）には，例えば２ｋΩ
のフィードバック抵抗が接続される上記例においては，
例えば２００ｍＶしか電圧降下しない。このような小さ
い電圧降下では，ドライバモジュール１０１をロー状態
からハイ状態へ切り換えられない。一方，ドライバモジ
ュール１０１がハイ状態である場合（即ち，ハイレベル
に調整されている場合）には，依然としてハイ状態に留
まる。なお，このプロセスの詳細は後述する。

【００３９】このように，マイクロコンピュータ１００
とドライバモジュール１０１との間にＲＣ素子（１０
６，１０７）が接続されているので，スイッチオンの後
は既定の電圧レベルを確保することができる。さらに，
ＲＣ素子（１０６，１０７）は，低域フィルタ機能を有
しているので，高周波のノイズ信号を確実に抑制するこ
とができる。

【００４０】図１に示す回路において，ＲＣ素子のコン
デンサ１０７はアースと接続されるので，既定の電圧レ
ベルは，ローレベルとして実行される。このコンデンサ
１０７は，供給電源（例えばＵｖ１，Ｕｖ２）に接続す
ることもでき，この場合には，スイッチオン状態がハイ
レベルに対応する。

【００４１】ＲＣ素子（１０６，１０７）は，その時定
数が，ランアップの時間よりも長くなるように設計する
のが好ましい。例えば，ランアップ時間が１ｍｓｅｃで
ある場合には，例えば２０ｋΩの抵抗１０６及び例えば
１００ｎＦのコンデンサ１０７を採用することにより実
現することができる。

【００４２】次に，本実施形態にかかる回路がリセット
時の状態を維持するプロセスを，図２に基づいて説明す
る。図２は，本実施形態にかかるの回路の主要な信号の
信号波形を示す。なお，この信号波形は，各回路素子に
対応している。

【００４３】図２においては，信号波形２００は，供給
電圧Ｕｖ（例えばＵｖ１および／またはＵｖ２など）を
時間軸上で示す。信号波形２０１は，リセット信号ＲＳ
を示す。信号波形２０２は，本実施形態にかかる回路装
置を有しないマイクロコンピュータ出力あるいはμＣポ
ートＰの信号μＣＳを示す。信号波形２０３は，擬似フ
リップフロップ（ここでは特に簡易なドライバモジュー
ル）１０１の出力ＴＡでの信号ＴｒＳを示す。信号波形
２０４は，本実施形態にかかる回路装置を有するマイク
ロコンピュータ出力あるいはμＣポートＰの信号μＣＴ
ｒＳを示す。信号波形２０５は，出力段信号ＥｓＳ（特
に，出力段トランジスタ）でのドレイン電位を示す。

【００４４】まず，供給電圧Ｕｖの信号波形２００は，
時点ｔ０から時点ｔ２まで連続して上昇する。例えば５
ボルトの供給電圧であるシステムの場合には，初期値は
０ボルトであり，時点ｔ２で到達する値は例えば５ボル
トになる。供給電圧Ｕｖは，時点ｔ２で通常の電圧レベ
ルに到達するが，供給電圧の急落あるいは許容できない
上昇が生じない限り，この状態が維持される。

【００４５】なお，許容できない駆動電圧の上昇による
リセットは，稀にしか発生しない。本実施形態において
は，このような場合でも，以下に示す供給電圧の急落に
よるリセットと同様の方法で制御することができる。

【００４６】まず，時点ｔ０でランアップした後，時点
ｔ１（時点ｔ２の直前の時点）で，電圧値は，マイクロ
コンピュータ１００の切り換えしきい値に到達する。こ
のことにより，時点ｔ１から時点ｔ３までの間（いわゆ
るパワーオン時間）は，リセット信号波形２０１（リセ
ット信号ＲＳ）のいわゆるパワーオンリセットとして進
行する。

【００４７】この時点ｔ３で，マイクロコンピュータ１
００の初期化モードが開始され，時点ｔ４に至るまで続
行される。従って，時点ｔ３でパワーオンリセットが終
了した後，時点ｔ４で初期化モードが終了すると，ドラ
イバ出力信号ＴｒＳの信号波形２０３，及びマイクロコ
ンピュータの全信号μＣＴｒＳの信号波形２０４は，ハ
イレベルとなる。

【００４８】オープンコレクタを有する反転出力段を例
に具体的に説明すると，時点ｔ４以降，付設するトラン
ジスタのドレイン電位ＥｓＳは，時点ｔ４まで有効であ
ったハイレベルが，抵抗を介してローレベルとなる。

【００４９】一方，本実施形態にかかる回路装置を有し
ない場合には，マイクロコンピュータ信号出力乃至マイ
クロコンピュータ信号出力に出力されるμＣポートＰの
信号μＣＳ（信号波形２０２）は，時点ｔ０から時点ｔ
２までのランアップを考慮して，時点ｔ２からハイレベ
ルとなる。当然ながら，このハイレベルは，時点ｔ４で
初期化モードが終了するまで，弱ハイレベルに相当す
る。このことは，本実施形態にかかる回路装置を有しな
いμＣポートＰは，出力段を有する場合であっても，時
点ｔ４までは，出力段の切り換えができないことを意味
する。

【００５０】時点ｔ４で，弱ハイレベルモードが終了し
た後，信号波形２０３，２０４，２０５に示すように，
出力段１０２が切り換えられる。時点ｔ４以降，マイク
ロコンピュータ１００の出力は，例えばソフトウェアに
より制御される。

【００５１】この時，例えば時点ｔ５で，ノイズ，アク
セス違反，許容できない駆動電圧またはコンピュータ過
負荷など，他の任意の原因によりリセットが発生した場
合（リセット信号ＲＳの信号波形２０１に示す）であっ
ても，本実施形態にかかる回路装置により，出力段１０
２の切り換えが阻止される。

【００５２】時点ｔ５で発生するリセット信号は，時点
ｔ５から時点ｔ６までの間弱ハイレベルを維持し，この
間，初期化モードが再度作動する。従って，この場合，
本実施形態にかかる回路装置を有しない回路のμＣポー
トＰの信号μＣＳ（信号波形２０２）も，時点ｔ５から
時点ｔ６までは再び弱ハイレベルにある。

【００５３】このように，例えば抵抗１０５を介して，
フィードバックパスの予め設定された調整が実行される
ので，マイクロコンピュータ出力乃至μＣポートＰの弱
ハイ信号による後続の出力段１０２の切り替え（スイッ
チオフ）が阻止される。

【００５４】本実施形態においては，リセットによる初
期化が開始される前に印加される信号を，抵抗１０５を
介してフィードバックするので，マイクロコンピュータ
出力とフィードバックパスの共通信号μＣＴｒＳは，ア
クティブハイを維持することができる。

【００５５】従って，マイクロコンピュータ乃至フィー
ドバックパスの信号μＣＴｒＳが，リセット時の状態が
アクティブハイ状態である場合には，いわゆる弱ハイ信
号でも十分に，信号レベルをアクティブハイレベルに維
持することができる。しかしながら，例えば時点ｔ０乃
至時点ｔ２から時点ｔ４の間での弱ハイ信号は，信号μ
ＣＴｒＳがローレベルにある場合には，信号μＣＴｒＳ
（信号波形２０４）をハイレベルに切り換えるには十分
でない。

【００５６】初期化モード経過後の時点ｔ６からは，周
辺装置（例えば，出力段１０２）を切り換える信号は，
例えば再びソフトウェアにより制御される。従って，時
点ｔ７では，電圧は，所望のようにアクティブローに立
ち下がるので，出力段１０２の切り替え（スイッチオ
フ）を実行することができる。このように，周辺装置
（特に出力段１０２）は，任意にスイッチのオンオフの
切り換えを実行できる。

【００５７】（第２の実施の形態）第１の実施の形態に
おいては，抵抗を介してフィードバックする簡易な回路
装置で，時間条件に関係なくリセット時の状態を維持し
ているが，低電圧リセットあるいは過電圧リセット以外
の，例えばコンピュータ過負荷またはアクセス違反など
により作動するリセットなど，他の任意の原因でリセッ
トされる場合には，切り換え状態，あるいは上記回路装
置の出力信号ＴｒＳを変化させるには十分でない。

【００５８】第２の実施の形態においては，上記他の任
意の原因によるリセットされた場合であっても，回路装
置の出力信号ＴｒＳを変化できる回路装置を提供するも
のである。以下，第２の実施の形態について，図３に基
づいて説明する。図３は，本実施形態にかかる回路装置
を示す。

【００５９】まず，図３に示すように，本実施形態にお
いては，第１の実施の形態で使用したドライバモジュー
ル１０１に代えて，例えば論理ゲートを使用する。さら
に，第１の実施の形態と異なり，低域フィルタ機能でな
く高域フィルタ機能を有する第２のＲＣ素子（３０１，
３００）が論理ゲートの前段に接続される。

【００６０】第１の実施の形態と同様に，マイクロコン
ピュータ１００の後段には，選択的に，出力段１０２，
特にオープンコレクタ及びその先に至る制御装置ピン１
０３を有する反転出力段，あるいは，必要に応じて他の
周辺装置と接続するための出力導線１０４が接続され
る。

【００６１】本実施形態においては，ドライバモジュー
ルの代わりにオアゲート３０２が回路装置に内蔵され
る。さらに，第１の実施の形態と異なり，低域フィルタ
機能でなく高域フィルタ特性を有する第２のＲＣ素子
（３０１，３００）がその前段に接続される。

【００６２】一般に，オアゲート３０２は，スイッチオ
ンパルスを有する第２の信号によって操作され，スイッ
チオンパルスが印加されるオアゲート３０２の入力は，
続いてローレベルになる。これは，コンデンサ３０１が
充電されると即座に（即ち，短いスイッチオンパルスの
出力直後に），抵抗３００を介してアースに放電するこ
とによるものである。

【００６３】本実施形態においては，スイッチオンパル
スは，供給電圧Ｕｖ３に接続するコンデンサ３０１が充
電されることにより発生する。なお，供給電圧Ｕｖ３
は，第１の実施の形態と同様に，供給電圧Ｕｖ１あるい
は供給電圧Ｕｖ２と共用電源あるいは別途の電源により
供給することができる。

【００６４】供給電圧Ｕｖ３によるコンデンサ３０１の
充電が終了すると，コンデンサ３０１は，後段の抵抗３
００を介してアースに再び放電する。このことにより，
オアゲートの第２の入力が再び電位ゼロとなる前に，オ
アゲートに対し短いスイッチオンパルスを発生させる。
したがって，開始時のスイッチオンパルスにより，出力
段１０２のスイッチオン（即ち，供給電圧のランアッ
プ）が確保される。

【００６５】スイッチオンパルス発生後，オアゲート３
０２の第２のポートはローレベルになるので，μＣポー
トＰにより直接，出力段１０２を制御することができ
る。この場合には，第１の実施の形態と同様に，オアゲ
ートの出力ＧＡのフィードバックが，フィードバック素
子１０５ａを介して有効に発生する。このフィードバッ
クは，第１の実施の形態と同様に，抵抗を使用すること
により最も簡易に実行することができる。

【００６６】上記２つの実施形態において，特にドライ
バモジュール１０１を有する場合には，従来技術の場合
と同様に，リセットする際には，マイクロコンピュータ
の出力を３つの状態をとることができる。このことは，
μＣポートＰが，ハイレベル状態（弱ハイ，アクティブ
ハイ），ローレベル状態（弱ロー，アクティブロー）お
よび高抵抗状態（出力遮断）をとることができることを
意味する。当然ながら，上記実施形態にかかる回路装置
においては，単にμＣポートＰの弱ハイ出力処理あるい
は弱ロー出力処理のみを可能としてもよい。

【００６７】従来技術に示す回路における比較回路の出
力は，多くの場合，異なる切り換えレベルを有し，切り
換えしきい値は低速で伝わるので，フリップフロップあ
るいは比較器の状態を戻すことはできない。本実施形態
にかかる回路においては，ドライバモジュール出力ある
いはゲート出力の状態は，静的レベルで作動するので，
簡易に復元することができる。

【００６８】（第３の実施の形態）上記実施形態におい
ては，一般的な制御対象であるアクチュエータや他の周
辺装置を駆動するためにマイクロコンピュータを使用す
る例を説明したが，マイクロコンピュータによる制御以
外にも，他の開ループ制御装置，閉ループ制御装置，例
えばメモリプログラム可能な制御（ＳＰＳ）あるいは，
固定的に配線された論理回路，同様に，マルチプロセッ
サシステムなどの制御装置でも実施することもできる。
このような場合には，原理的に，マイクロコンピュータ
あるいはコンピュータ自体の中で実現することもでき
る。

【００６９】即ち，アクチュエータなどの制御対象を，
例えば接続部ないしはμＣポートＰからの信号（例えば
μＣＳ）により制御する開ループ制御装置あるいは閉ル
ープ制御装置（例えばマイクロコンピュータ１００）を
リセットの際に，アクチュエータなどの制御対象（例え
ば出力段１０２）の調節された状態の変化を阻止するこ
とができる。以下，第３の実施の形態について説明す
る。

【００７０】第１の信号（μＣポートＰの信号μＣＳ）
に応じて，回路要素（例えばドライバモジュール１０
１）が，第２の信号（例えばＴＡに出力される信号Ｔｒ
Ｓ）を発生する。第１の信号の代わり，回路要素により
発生した第２の信号がアクチュエータあるいは制御対象
を制御する。

【００７１】さらに，第２の信号に応じて，例えばフィ
ードバック素子１０５により第３の信号を発生させ，こ
のフィードバックされた第３の信号（例えば信号μＣＴ
ｒＳ）を，第１の信号と共に，回路要素に供給する。あ
るいは，回路要素の前段に例えばＲＣ素子（１０６，１
０７）などの前段接続回路を設け，第１の信号とこのフ
ィードバックにより発生した第３の信号を共に前段接続
回路に供給することにより，第４の信号を発生させ，第
４の信号を回路要素に供給することもできる。

【００７２】以上，本発明に係る好適な実施の形態につ
いて説明したが，本発明はかかる構成に限定されない。
当業者であれば，特許請求の範囲に記載された技術思想
の範囲内において，各種の修正例および変更例を想定し
得るものであり，それらの修正例および変更例について
も本発明の技術範囲に包含されるものと了解される。

【００７３】例えば，上記実施形態においては，制御装
置としてマイクロコンピュータを採用した例を挙げて説
明したが，制御対象を信号により制御する制御装置であ
れば，他のいかなる制御装置でも実施することができ
る。

【００７４】また，上記実施形態においては，制御対象
としてアクチュエータを採用した例を挙げて説明した
が，制御装置が発生する信号により制御される制御対象
であれば，他のいかなる制御対象でも実施することがで
きる。

【００７５】また，第２の実施の形態においては，第２
の信号を発生するために，高域フィルタ機能を有するＲ
Ｃ素子を採用した例を挙げて説明したが，他の好適な信
号を第２の信号として論理モジュール（オアゲート）に
供給して操作することもできる。

【００７６】さらに，上記実施の形態においては，フィ
ードバック素子として，抵抗を採用した構成を例に挙げ
て説明したが，抵抗以外にも，記憶機能を有する回路な
ど他の回路要素をフィードバック素子して使用すること
もできる。

【００７７】また，上記第２の実施の形態においては，
オアゲートを回路要素として採用した構成を例に挙げて
説明したが，オアゲートの代わりにアンドゲートを採用
することもできる。

【００７８】

【発明の効果】例えば抵抗などのフィードバック素子を
介して回路要素の出力を制御装置の出力にフィードバッ
クするので，制御装置の出力をセットあるいはリセット
が可能な一種のフリップフロップを形成することができ
る。このように，制御装置のリセットによる初期化モー
ドが開始された場合であっても，時間条件に関係なく，
あらゆる制御対象のリセット時の状態を維持することが
できる。即ち，制御装置がリセットされても，制御対象
である周辺装置（特に出力段）がスイッチオンされてい
る場合にはスイッチオフされることはなく，また，スイ
ッチオフされている場合にはスイッチオンされることは
ない。ここでリセットとは，開ループ制御あるいは閉ル
ープ制御のうち少なくとも一方を有する制御装置，特に
は，マイクロコンピュータのリセットをいう。このリセ
ットは，初期化モードを伴うが，リセット及びリセット
に伴う初期化モードにより周辺装置の状態変化を阻止す
ることができる。

【００７９】さらに，時間条件なしに，例えば，マイク
ロコンピュータあるいはマイクロコントローラなどの制
御装置がリセットから復帰して，制御対象である周辺装
置の制御を実行するまで，この状態を維持することがで
きる。従って，周辺装置のリセット時の状態を同一のＩ
／Ｏポートを介して制御装置により回復することができ
る。さらにまた，従来技術に示す比較回路の構成と比較
して，簡易な構成の回路装置を実現することができる。

【図面の簡単な説明】

【図１】第１の実施の形態にかかる回路装置が制御装置
に接続された状態を示す説明図である。

【図２】第１の実施の形態にかかる回路装置での主要信
号の信号波形を示す。

【図３】第２の実施の形態の回路装置が制御装置に接続
された状態を示す説明図である。

【符号の説明】

１００制御装置１０１ドライバモジュール１０２出力段１０３制御装置ピン１０４タップ１０４１０５，１０５ａフィードバック素子（抵抗）１０６，３００抵抗１０７，３０１コンデンサ２００供給電圧Ｕｖの信号波形２０１リセット信号ＲＳの信号波形２０２本発明かかる回路装置を有し
ないμＣポートＰの信号μＣＳの信号波形２０３ドライバモジュール出力ＴＡ
での信号ＴｒＳの信号波形２０４本発明かかる回路装置を有す
るマイクロコンピュータ出力あるいはμＣポートＰの信
号μＣＴｒＳの信号波形２０５出力段信号ＥｓＳ（特に，出
力段トランジスタ）でのドレイン電位３０２オアゲートＵＶ１，ＵＶ２，ＵＶ２供給電圧

Claims

【特許請求の範囲】

【請求項１】少なくとも１つの入力及び少なくとも１
つの出力を有し，開ループ制御あるいは閉ループ制御の
うち少なくとも一方を実行する制御装置の出力と制御対
象の入力との間に接続される，前記制御対象のリセット
時の状態変化を阻止するための回路要素を含み，前記回
路要素の前記出力は，前記制御装置の前記出力あるいは
前記回路要素の前記入力にフィードバックされることを
特徴とする状態維持回路装置。
【請求項２】前記回路要素は，前記制御装置の前記出
力に印加される信号を増幅するドライバモジュールであ
ることを特徴とする請求項１に記載の状態維持回路装
置。
【請求項３】前記回路要素は，少なくとも前記制御装
置の前記出力に印加される第１の信号及び第２の信号を
組み合わせる論理モジュールであることを特徴とする請
求項１に記載の状態維持回路装置。
【請求項４】前記論理モジュールは，オア機能を有す
る回路を含み，前記第２の信号は，短時間パルスとして
形成されることを特徴とする請求項３に記載の状態維持
回路装置。
【請求項５】前記フィードバックはフィードバック素
子を介して実行されることを特徴とする請求項１，２，
３あるいは４項に記載の状態維持回路装置。
【請求項６】前記フィードバック素子は，抵抗性素子
あるいは容量性素子のうち少なくともいずれか一方の素
子により形成されることを特徴とする請求項５に記載の
状態維持回路装置。
【請求項７】前記フィードバック素子は，抵抗−コン
デンサ素子（ＲＣ素子）であることを特徴とする請求項
５または６項に記載の状態維持回路装置。
【請求項８】前記フィードバック素子は，フィルタと
して形成されることを特徴とする請求項５，６あるいは
７項のうちいずれか１項に記載の状態維持回路装置。
【請求項９】前記回路要素の前記入力の前段には，抵
抗性素子あるいは容量性素子のうち少なくともいずれか
一方からなる，少なくとも１つの前段接続回路が接続さ
れることを特徴とする，請求項１，２，３，４，５，
６，７あるいは８項のうちいずれか１項に記載の状態維
持回路装置。
【請求項１０】前記前段接続回路は，フィルタとして
形成されることを特徴とする請求項９に記載の状態維持
回路装置。
【請求項１１】前記制御装置と前記回路装置は，同一
の供給電源により電源供給されることを特徴とする請求
項１，２，４，５，６，７，８，９あるいは１０項のう
ちいずれか１項に記載の状態維持回路装置。
【請求項１２】前記制御装置と前記回路装置は，異な
る供給電源により電源供給されることを特徴とする請求
項１，２，３，４，５，６，７，８，９，１０あるいは
１１項のうちいずれか１項に記載の状態維持回路装置。
【請求項１３】少なくとも１つの入力及び少なくとも
１つの出力を有し，開ループ制御あるいは閉ループ制御
のうち少なくとも一方を実行する制御装置の出力と制御
対象の入力との間に接続される，前記制御対象のリセッ
ト時の状態変化を阻止するための回路要素を有する回路
装置において，第１の信号に応じて前記回路要素が第２
の信号を形成し，前記第２の信号が制御対象を制御す
る，制御対象の状態維持方法であって，前記第２の信号
を前記制御装置の出力にフィードバックすることにより
第３の信号を形成し，少なくとも前記フィードバックさ
れる第３の信号は，前記第１の信号と共に前記回路要素
に直接供給されることを特徴とする状態維持方法。
【請求項１４】少なくとも１つの入力及び少なくとも
１つの出力を有し，開ループ制御あるいは閉ループ制御
のうち少なくとも一方を実行する制御装置の出力と制御
対象の入力との間に接続される，前記制御対象のリセッ
ト時の状態変化を阻止するための回路要素を有する回路
装置において，第１の信号に応じて前記回路要素が第２
の信号を形成し，前記第２の信号が制御対象を制御す
る，制御対象の状態維持方法であって，前記回路要素の
入力の前段に，少なくとも１つの前段接続回路が接続さ
れ，前記第２の信号を前記制御装置の出力ににフィード
バックすることにより第３の信号を形成し，少なくとも
前記第３の信号は，前記第１の信号と共に前記前段接続
回路に入力されて第４の信号を発生し，前記第４の信号
が前記回路要素に供給される，ことを特徴とする制御対
象の状態維持方法。