KR100324310B1 - 마이크로 컴퓨터의 리셋 회로 - Google Patents
마이크로 컴퓨터의 리셋 회로 Download PDFInfo
- Publication number
- KR100324310B1 KR100324310B1 KR1019980013083A KR19980013083A KR100324310B1 KR 100324310 B1 KR100324310 B1 KR 100324310B1 KR 1019980013083 A KR1019980013083 A KR 1019980013083A KR 19980013083 A KR19980013083 A KR 19980013083A KR 100324310 B1 KR100324310 B1 KR 100324310B1
- Authority
- KR
- South Korea
- Prior art keywords
- power
- capacitor
- voltage
- mos transistor
- microcomputer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Abstract
본 발명은 마이크로컴퓨터의 리셋회로에 관한 것으로, 종래 단시간 내에 마이크로컴퓨터의 전원전압을 오프시킨 다음, 커패시터의 잔류하는 잔류전압이 데이터 보존이 가능한 최소 전압이하로 떨어지기 전에 상기 마이크로컴퓨터에 전원전압을 인가하는 경우, 상기 커패시터에 잔류하는 잔류전압에 의해 상기 마이크로컴퓨터가 완전히 리셋이 되지 않으면 오동작을 일으키게 되어 정상적인 전원전압을 공급할 수 없는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 상기 마이크로컴퓨터의 전원전압을 오프시켰을 경우, 회로 내부에 잔류하는 잔류전압을 신속하게 방전시켜 상기 마이크로컴퓨터를 리셋시킴으로써, 상기 전원전압을 재인가할 경우 상기 마이크로컴퓨터의 오동작을 방지하고, 상기 마이크로컴퓨터에 전원전압의 인가와 차단을 반복하는 경우에도 정상적인 전원전압을 공급하는 효과가 있다.
Description
본 발명은 마이크로컴퓨터의 리셋회로에 관한 것으로, 특히 메모리에 데이터의 저장이 필요하지 않은 마이크로컴퓨터에 공급되는 전원전압을 차단했을 때 회로 내부에 잔류하는 잔류전압을 신속하게 방전시켜 마이크로컴퓨터에 확실히 리셋을 걸어줄 수 있도록 한 마이크로컴퓨터의 리셋회로에 관한 것이다.
도 1은 종래 마이크로컴퓨터의 리셋회로도로서, 이에 도시된 바와 같이 전원전압(VCC)을 공급하는 전원공급부(10)와; 상기 전원공급부(10)로부터 공급되는 전원전압(VCC)을 마이크로컴퓨터(100)에 공급 또는 차단시키는 파워스위치(20)와; 상기 전원전압(VCC)을 충방전하는 커패시터(C1)로 구성된다.
이하, 상기와 같은 구성의 종래 기술에 대하여 도 2의 전압 파형도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 파워스위치(20)를 온시키면, 전원공급부(10)로 부터 전원전압(VCC)이 파워스위치(20)를 통해 공급된다. 그러면 커패시터(C1)는 상기 파워스위치(20)를 통해 공급되는 전원전압(VCC)에 의해 충전이 된 후, 상기 커패시터(C1)에 충전된 전원전압 (VCC)이 상기 마이크로컴퓨터(100)에 공급된다.
이에 따라 상기 마이크로컴퓨터(100)는 입력되는 전원전압(VCC)에 의해 구동되어 동작하기 시작한다.
그 다음, 상기 파워스위치(20)를 오프시켜 마이크로컴퓨터(100)에 공급되는 전원전압(VCC)을 차단할 경우, 상기 커패시터(C1)에 저장되어 있던 잔류전압은 마이크로컴퓨터(100)의 저항(R1)을 통해 서서히 방전된다. 여기서, 상기 저항(R1)은 상기 마이크로컴퓨터(100)의 내부등가저항으로 수 MΩ이상이다.
여기서, 상기 커패시터(C1)의 충전되어 있는 잔류전압이 도2에서와 같이 상기 마이크로컴퓨터(100)에 사용되는 메모리(미도시)의 최소 데이터 보존 전압(Vmin)이하로 방전되면(도2의 t2구간), 상기 마이크로컴퓨터(100)의 메모리가 리셋이 된다.
그후, 다시 상기 파워스위치(20)를 온시켜 상기 마이크로컴퓨터(100)에 전원전압 (VCC)을 다시 인가할 경우, 상기 전원전압(VCC)을 인가받은 커패시터(C1)는 충전을시작하고, 상기 커패시터(C1)에 충전이 된 후, 상기 커패시터(C1)에 의해 평활된 전원전압(VCC)이 상기 마이크로컴퓨터(100)에 공급된다.
상기와 같이 종래 단시간 내에 마이크로컴퓨터의 전원전압을 오프시킨 다음, 커패시터의 잔류하는 잔류전압이 데이터 보존이 가능한 최소 전압이하로 떨어지기 전에 상기 마이크로컴퓨터에 전원전압을 인가하는 경우, 상기 커패시터에 잔류하는 잔류전압에 의해 상기 마이크로컴퓨터가 완전히 리셋이 되지 않으면 오동작을 일으키게 되어 정상적인 전원전압을 공급할 수 없는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창안한 것으로, 상기 마이크로컴퓨터에 있어서 전원전압을 차단했을 때 즉, 커패시터의 충전전압이 소정전압 이하로 떨어졌을때 회로 내부에 잔류하는 잔류전압을 신속하게 방전시키기 위한 리셋회로를 제공함에 그 목적이 있다.
도 1은 종래 마이크로컴퓨터의 리셋회로도.
도 2는 도 1에서 파워오프시 방전전압 파형도
도 3은 본 발명 마이크로컴퓨터의 리셋회로도
도 4는 도 3에서 파워오프시 방전전압 파형도
*****도면의 주요부분에 대한 부호의 설명*****
10 : 전원공급부 20 : 파워스위치
200 : 방전조절부 NM1∼NM3 : 엔-모스 트랜지스터
PM1∼PM2 : 피-모스 트랜지스터 R1,R2 : 저항
상기와 같은 목적을 달성하기 위하여 본 발명은 마이크로컴퓨터에 파워스위치를 거쳐 전원전압을 공급하는 전원공급부와; 상기 파워스위치를 통한 전원전압에 의해 충방전되는 커패시터로 구성된 마이크로컴퓨터의 리셋회로에 있어서, 상기 커패시터의 충전전압을 받아 파워다운상태를 검출하고, 그 검출여부에 따라 상기 마이크로컴퓨터에 상기 충전전압을 공급하거나 상기 충전전압을 빠른 속도로 방전시키기 위한 방전가속부를 더 포함하여 구성한 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 3은 본 발명 리셋회로도로서, 이에 도시한 바와 같이 마이크로컴퓨터(100)에 파워스위치(20)를 거쳐 전원전압(VCC)을 공급하는 전원공급부(10)와; 상기 파워스위치(20)를 통한 전원전압(VCC)에 의해 충방전되는 커패시터(C1)와; 상기 커패시터 (C1)의 충전전압을 받아 파워다운상태를 검출하고, 그 검출여부에 따라 상기 충전전압을 상기 마이크로컴퓨터(100)에 공급하거나 상기 충전전압을 빠른 속도로 방전시키기 위한 방전가속부(200)로 구성하며, 상기 방전가속부(200)는 커패시터(C1)의 충전전압을 입력받아 파워다운 상태인지의 여부를 검출하는 파워다운검출부(210)와; 상기 파워다운검출부(210)에서 파워다운을 검출한 경우 빠른 방전을 수행하는 방전부(220)로 구성한다.
상기 파워다운검출부(210)는 게이트를 접지에 연결한 제1 피-모스 트랜지스터(PM1)의 소오스를 일측을 전원전압(VCC)에 연결한 파워스위치(20)의 타측에 접속하고, 상기 제1 피-모스 트랜지스터(PM1)의 드레인을 노드1(N1)을 통하여 소오스를 접지전압에 접속한 제1 엔-모스 트랜지스터(NM1)의 공통으로 접속되어 있는 게이트와 드레인에 접속하여 구성하며, 상기 방전부(220)는 상기 파워다운검출부(210)의 노드1(N1)에 제2 피-모스트랜지스터(PM1)와 제2, 제3 엔-모스 트랜지스터(NM2,NM3)의 게이트를 접속하며, 소오스를 상기 파워다운검출부(210)의 제1 피-모스 트랜지스터 (PM1)의 소오스에 접속한 제2 피-모스 트랜지스터(PM2)의 드레인을 노드2(N2)를 통하여 소오스를 접지에 연결한 상기 제2 엔-모스 트랜지스터(NM2)의 드레인에 접속하고, 일측을 상기 제2 피-모스 트랜지스터(PM2)의 소오스에 접속한 제2 저항(R2)의 타측을 소오스를 상기 노드2(N2)에 접속한 상기 제3 엔-모스 트랜지스터(NM3)의드레인에 연결하여 구성한다.
이하, 본 발명에 따른 일실시예의 작용 및 동작효과를 첨부한 도 4의 전압 파형도를 참조하여 상세히 설명한다.
먼저, 파워스위치(20)를 온시키면, 전원공급부(10)로부터 전원전압(VCC)이 파워스위치(20)를 거쳐 공급된다. 그러면, 커패시터(C1)는 상기 파워스위치(20)를 통해 공급되는 전원전압(VCC)에 충전된 후, 마이크로 컴퓨터(100) 및 방전가속부(200)에 공급한다.
그 다음, 상기 파워스위치(20)를 오프시켜 상기 마이크로컴퓨터(100)에 전원전압 (VCC)의 공급이 차단될 경우(도4의 t1구간), 상기 커패시터(C1)에 충전되어 있는 잔류전압은 상기 마이크로컴퓨터(100)의 등가적인 제1 저항(R1)을 통해 방전이 된다.
그 후, 파워다운검출부(210)내의 상기 제1 피-모스 트랜지스터(PM1) 및 제1 엔-모스 트랜지스터(NM1)에 의해 노드1(N1)의 전압이 소정 전압레벨(VPD)이 되면(도4의 t2구간), 방전부(220)내의 상기 제2,제3 엔-모스 트랜지스터(NM3)가 턴온되므로, 상기 커패시터(C1)에 충전되어 있는 잔류전압은 상기 방전부(220)내의 제2 저항 (R2)을 통해 급격히 방전된다.
여기서, 상기 제2, 제3 엔-모스 트랜지스터(NM3)가 턴온되는 파워다운검출부(210)내 노드1(N1)의 소정 전압레벨(VPD)은 상기 제1 피-모스(PM1)와 엔-모스 트랜지스터(NM1)의 저항비 및 제2 피-모스(PM2)와 제2,제3 엔-모스 트랜지스터(NM2,NM3)의 문턱전압(Threshold Voltage)에 의해 결정되며, 상기 소정 전압레벨(VDP)은 최소데이터 보존 전압(Vmin)보다 높거나 같아야만 상기 마이크로컴퓨터(100)의 오동작을 방지한다.
그후, 다시 상기 파워스위치(20)를 온시켜 상기 마이크로컴퓨터(100)에 전원전압 (VCC)을 인가할 경우(도4의 t3구간), 상기 전원전압(VCC)을 인가받은 커패시터(C1)는 충전을 시작하고, 상기 커패시터(C1)에 충전이 된 후, 상기 커패시터(C1)에 충전된 전원전압(VCC)이 상기 마이크로컴퓨터(100)에 공급된다.
상기와 같이 본 발명은 마이크로컴퓨터의 전원전압을 오프시켰을 경우, 회로 내부에 잔류하는 잔류전압을 신속하게 방전시켜 상기 마이크로컴퓨터를 리셋시킴으로써, 상기 전원전압을 재인가할 경우 상기 마이크로컴퓨터의 오동작을 방지하고, 상기 마이크로컴퓨터에 전원전압의 인가와 차단을 반복하는 경우에도 정상적인 전원전압을 공급하는 효과가 있다.
Claims (1)
- 마이크로컴퓨터에 파워스위치를 거쳐 전원전압을 공급하는 전원공급부와; 상기 파워스위치를 통한 전원전압에 의해 충방전되는 커패시터로 구성된 마이크로컴퓨터의 리셋회로에 있어서, 게이트를 접지에 연결한 제1 피-모스 트랜지스터의 소오스를 커패시터의 출력에 접속하고, 상기 제1 피-모스 트랜지스터의 드레인을 소오스를 접지전압에 접속한 제1 엔-모스 트랜지스터의 게이트 및 드레인에 공통 접속하여, 상기 커패시터의 충전전압을 받아 파워다운상태인지의 여부를 검출하는 파워다운 검출부와; 상기 파워다운검출부의 출력에 제2 피-모스트랜지스터와 제2, 제3 엔-모스 트랜지스터의 게이트를 접속하며, 소오스를 상기 커패시터의 출력에 접속한 제2 피-모스 트랜지스터의 드레인을 소오스를 접지에 연결한 상기 제2 엔-모스 트랜지스터의 드레인 및 상기 제3엔-모스트랜지스터의 소오스에 접속하고, 상기 커패시터의 출력을 제2 저항을 통해 상기 제3 엔-모스 트랜지스터의 드레인에 연결하여, 상기 파워다운검출부의 파워다운 검출신호에 의해 상기 커패시터의 충전전압을 빠른 속도로 방전시키는 방전부를 포함하여 구성된 것을 특징으로 하는 마이크로컴퓨터의 리셋회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980013083A KR100324310B1 (ko) | 1998-04-13 | 1998-04-13 | 마이크로 컴퓨터의 리셋 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980013083A KR100324310B1 (ko) | 1998-04-13 | 1998-04-13 | 마이크로 컴퓨터의 리셋 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990080087A KR19990080087A (ko) | 1999-11-05 |
KR100324310B1 true KR100324310B1 (ko) | 2002-06-20 |
Family
ID=37460881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980013083A KR100324310B1 (ko) | 1998-04-13 | 1998-04-13 | 마이크로 컴퓨터의 리셋 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100324310B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102866757A (zh) * | 2011-07-07 | 2013-01-09 | 鸿富锦精密工业(深圳)有限公司 | 放电电路 |
US9164562B2 (en) | 2013-10-24 | 2015-10-20 | Samsung Electronics Co., Ltd. | Data storage device for forcibly discharging residual voltage, method operating the same, and data processing system including the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115932386B (zh) * | 2023-03-09 | 2023-06-09 | 深圳龙电华鑫控股集团股份有限公司 | 电能计量电路和电能计量装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR900006841A (ko) * | 1988-10-19 | 1990-05-09 | 최근선 | 컴퓨터 제어시스템을 위한 정전방지 및 파워강하 검출회로 |
US4964123A (en) * | 1987-12-16 | 1990-10-16 | Alpine Electronics Inc. | Resetting circuit for a microcomputer |
KR970024245A (ko) * | 1995-10-16 | 1997-05-30 | 김주용 | 수광 소자 및 그 제조방법 |
-
1998
- 1998-04-13 KR KR1019980013083A patent/KR100324310B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4964123A (en) * | 1987-12-16 | 1990-10-16 | Alpine Electronics Inc. | Resetting circuit for a microcomputer |
KR900006841A (ko) * | 1988-10-19 | 1990-05-09 | 최근선 | 컴퓨터 제어시스템을 위한 정전방지 및 파워강하 검출회로 |
KR970024245A (ko) * | 1995-10-16 | 1997-05-30 | 김주용 | 수광 소자 및 그 제조방법 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102866757A (zh) * | 2011-07-07 | 2013-01-09 | 鸿富锦精密工业(深圳)有限公司 | 放电电路 |
US9164562B2 (en) | 2013-10-24 | 2015-10-20 | Samsung Electronics Co., Ltd. | Data storage device for forcibly discharging residual voltage, method operating the same, and data processing system including the same |
Also Published As
Publication number | Publication date |
---|---|
KR19990080087A (ko) | 1999-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5898635A (en) | Power-up circuit responsive to supply voltage transients | |
US6367024B1 (en) | Low power power-on reset circuitry having dual states | |
US5726941A (en) | Semiconductor integrated circuit | |
US6052022A (en) | Voltage boosting circuits having over-voltage protection circuits therein | |
US5767711A (en) | Level detection circuit and method | |
US5612642A (en) | Power-on reset circuit with hysteresis | |
US5258950A (en) | Semiconductor memory device | |
JPH077403A (ja) | 集積回路用の電源遮断に対する保護を与えるパワーオンリセット回路 | |
EP0905605B1 (en) | Power-on detection circuit with very fast detection of power-off | |
US6081460A (en) | Integrated circuit devices having voltage level responsive mode-selection circuits therein and methods of operating same | |
US20010043104A1 (en) | Delay circuit applied to semiconductor memory device having auto power-down function | |
US6259286B1 (en) | Method and apparatus for a power-on-reset system | |
US4849847A (en) | Power supply switch for wafer scale applications | |
US4937789A (en) | Memory integrated circuit with an improved stand-by mode control circuit | |
KR0174339B1 (ko) | 공급 전압 vdd가 증가함에 따라 증가된 지연을 갖는 클럭킹 회로 | |
US5134317A (en) | Booster circuit for a semiconductor memory device | |
KR100324310B1 (ko) | 마이크로 컴퓨터의 리셋 회로 | |
US6060896A (en) | Super-voltage circuit with a fast reset | |
EP1355315A2 (en) | Voltage detection circuit and method for semiconductor memory devices | |
US6023429A (en) | Method and apparatus for generating a signal with a voltage insensitive or controlled delay | |
US5812474A (en) | I/O bias circuit insensitive to inadvertent power supply variations for MOS memory | |
US5959476A (en) | Circuit and method for generating a power-on reset signal | |
KR0164802B1 (ko) | 범 인 테스트 모드 구동회로 | |
EP0915476B1 (en) | Method and circuit for regulating the length of an ATD pulse signal | |
US5367206A (en) | Output buffer circuit for a low voltage EPROM |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121129 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20131127 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20150119 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20151223 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |