JP5935535B2 - 異常電圧検出装置 - Google Patents

異常電圧検出装置 Download PDF

Info

Publication number
JP5935535B2
JP5935535B2 JP2012139238A JP2012139238A JP5935535B2 JP 5935535 B2 JP5935535 B2 JP 5935535B2 JP 2012139238 A JP2012139238 A JP 2012139238A JP 2012139238 A JP2012139238 A JP 2012139238A JP 5935535 B2 JP5935535 B2 JP 5935535B2
Authority
JP
Japan
Prior art keywords
voltage
reference voltage
output
start
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012139238A
Other languages
English (en)
Other versions
JP2014003558A (ja
Inventor
菅原 聡
聡 菅原
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2012139238A priority Critical patent/JP5935535B2/ja
Publication of JP2014003558A publication Critical patent/JP2014003558A/ja
Application granted granted Critical
Publication of JP5935535B2 publication Critical patent/JP5935535B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/24Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/10Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current additionally responsive to some other abnormal electrical conditions
    • H02H3/105Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current additionally responsive to some other abnormal electrical conditions responsive to excess current and fault current to earth
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H02H3/207Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage also responsive to under-voltage
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00Circuit arrangements for dc mains or dc distribution networks
    • H02J1/06Two-wire systems

Description

本発明は、監視対象とする電圧の低下を検出して保護回路を作動させる電圧監視技術に係り、特に電圧発生装置の起動時における誤検出を防止する機能を備えた異常電圧検出装置に関する。

電源回路や基準電圧生成回路に代表される電圧発生装置には、その出力電圧が予め設定した下限電圧よりも低下したとき、該電圧発生装置からの電圧出力を停止する低電圧保護回路が設けられる(例えば特許文献1,2を参照)。この低電圧保護回路は、前記電圧発生装置の出力電圧を受けて動作する機器(負荷回路)の、前記出力電圧の低下に伴う誤動作を回避する役割を担う。

ちなみに前記出力電圧の異常低下の検出は、例えば図4に示すように構成された比較器CPを用いて前記出力電圧に相当する監視電圧V1と該監視電圧V1の下限電圧を規定する基準電圧Vrefとを比較することにより行われる。尚、上記監視電圧V1は、例えば前記出力電圧を抵抗分圧する等して求められる、前記出力電圧に比例する電圧である。そして比較器CPは、監視電圧V1が基準電圧Vrefよりも低下したとき(V1<Vref)、その論理出力を反転して異常検出信号Voutを出力し、前記低電圧保護回路を動作させて前記電圧発生装置の電圧出力を停止させる。

尚、図4に示す比較器CPは、カレントミラー回路を形成した一対のトランジスタQ3,Q4をそれぞれ負荷とする一対のトランジスタQ1,Q2からなり、第1の定電流源(トランジスタQ5)により駆動される差動増幅器と、第2の定電流源(トランジスタQ6)により駆動されて前記差動増幅器の出力を受けて異常検出信号Voutを生成するトランジスタQ7とにより構成される。

しかし電圧発生装置の起動時には、該電圧発生装置の監視電圧V1の立ち上がりが遅いことに起因して前記比較器CPから異常検出信号Voutが出力されることがある。するとこの異常検出信号Voutによって前記低電圧保護回路が動作し、前記電圧発生装置の電圧出力が停止されるので該電圧発生装置の起動自体が妨げられる恐れがある。

そこで従来、前記低電圧保護回路においては、電圧発生装置の起動時に例えば接地電位(0V)から漸増するソフトスタート用基準電圧(例えばランプ電圧)Vssを用いて前記電圧発生装置の起動状態を判定し、該電圧発生装置の起動が完了するまで前記異常検出信号Voutの受け付けを禁止するようにしている。或いは前記監視電圧V1の異常低下を監視する監視装置において、前記ソフトスタート用基準電圧Vssから前記電圧発生装置の起動完了を検出した後、前記低電圧保護回路に対する前記異常検出信号Voutの出力を許可することも考えられている。

具体的には、例えば図5に示すように前記監視電圧V1と基準電圧Vrefとを比較する第1の比較器CP1に加えて、前記ソフトスタート用基準電圧Vssと前記電圧発生装置の起動完了を判定する起動判定電圧Vthとを比較する第2の比較器CP2を用いる。そして前記第2の比較器CP2にて前記電圧発生装置の起動完了が検出された後、ゲート回路Gをアクティブにして前記第1の比較器CP1からの異常検出信号Voutの出力を許可するようにしている。

特開2001−161062号公報 実開平6−2989号公報

しかしながらソフトスタート用基準電圧Vssを用いて電圧発生装置の起動を監視しながら出力電圧の異常低下を検出するには、上述したように2つの比較器CP1,CP2が必要であり、その構成が複雑化する。しかも上記構成においては前記電圧発生装置の起動中における前記出力電圧の異常低下の監視が無効となるので、該電圧発生装置が正常に起動しているか否かを把握することができないと言う不具合がある。

本発明はこのような事情を考慮してなされたもので、その目的は、電圧発生装置の起動中における該電圧発生装置の出力電圧の異常低下を監視しながら、該電圧発生装置の起動時における異常電圧低下の誤検出を防ぐことのできる簡易な構成の異常電圧検出装置を提供することにある。

上述した目的を達成するべく本発明に係る異常電圧検出装置は、
電圧発生装置の起動に伴って接地電位から漸増するソフトスタート用基準電圧Vssを一定電圧低下させて起動時用基準電圧Vss1を生成するレベルシフト回路と、
前記電圧発生装置の出力電圧を監視する為の監視電圧V1が入力される第1の入力端子、前記監視電圧V1の下限を規定する基準電圧Vrefが入力される第2の入力端子、および前記起動時用基準電圧Vss1が入力される第3の入力端子を備え、前記監視電圧V1が前記基準電圧Vrefおよび前記起動時用基準電圧Vss1を下回るときに論理出力を反転する3入力比較器と、
この3入力比較器の論理出力が反転したときに異常検出信号Voutを出力する出力回路と、
前記起動時用基準電圧Vss1が予め設定した起動判定電圧Vthを超えるまで前記出力回路の動作を禁止するスイッチ回路と
を具備したことを特徴としている。

尚、前記ソフトスタート用基準電圧Vssは、前記電圧発生装置の起動時に基準電位として例えば零(0V)から漸増するランプ電圧信号であって、前記レベルシフト回路は、予め設定された電圧だけ前記ソフトスタート用基準電圧Vssを低下させて前記起動時用基準電圧Vss1を生成する。また前記出力回路は、前記異常検出信号Voutを前記電圧発生装置の低電圧保護回路に与えて該電圧発生装置からの電圧出力を停止させるものである。

好ましくは前記3入力比較器は、カレントミラー回路を負荷とする第1および第2のトランジスタ(例えばMOS-FET)からなる差動増幅器と、この差動増幅器を駆動する第1の定電流源と、前記第2のトランジスタに並列接続された第3のトランジスタ(例えばMOS-FET)とからなり、前記第1のトランジスタに前記監視電圧V1を入力し、前記第2および第3のトランジスタに前記基準電圧Vrefおよび前記起動時用基準電圧Vss1をそれぞれ入力して比較反転動作するように構成される。

好ましくは前記出力回路は、第2の定電流源により駆動されて前記3入力比較器の論理出力を入力してオン・オフ動作する第4のトランジスタ(例えばMOS-FET)を備えて構成される。また前記スイッチ回路は、第3の定電流源により駆動されて前記起動時用基準電圧Vss1が前記起動判定電圧Vthを超えたときにオン動作する第1のスイッチ素子と、この第1のスイッチ素子のオン動作時に前記第4のトランジスタを前記第2の定電流源に接続する第2のスイッチ素子と、前記第1のスイッチ素子のオフ動作時に前記第4のトランジスタを短絡する第3のスイッチ素子とを備えてなる。

好ましくは前記第1〜第3のスイッチ素子は、それぞれMOS-FETからなり、前記起動判定電圧VthはMOS-FETのゲート閾値電圧を規定するゲート・ソース間電圧Vgsである。

上記構成の異常電圧検出装置によれば、前記レベルシフト回路にて前記ソフトスタート用基準電圧Vssを一定電圧だけ低下させた起動時用基準電圧Vss1を用い、この起動時用基準電圧Vss1が前記起動判定電圧Vthを超えるまでの起動初期期間だけ前記出力回路の動作を禁止するので、前記電圧発生回路の起動に際して前記出力電圧が最も不安定となる起動初期期間だけ該出力電圧に対する異常低下の監視を中止(禁止)する。

そして上記起動初期期間を経た後には前記起動時用基準電圧Vss1を判定閾値として前記監視電圧V1に対する異常低下の監視を実行し、前記起動時用基準電圧Vss1が前記基準電圧Vrefに達した後には、換言すれば前記監視電圧V1が十分に立ち上がった後には前記基準電圧Vrefを判定閾値として前記監視電圧V1に対する異常低下の監視を実行する。

従って電圧発生装置の起動中、その起動初期期間を除いて該電圧発生装置の出力電圧の異常低下を監視することが可能である。またソフトスタート用基準電圧Vssを一定電圧低下させた起動時用基準電圧Vss1を判定閾値として前記監視電圧V1に対する異常低下の監視を行うので、例えば前記ソフトスタート用基準電圧Vssを判定閾値として用いる場合に比較して前記電圧発生装置の起動中における出力電圧の異常低下の誤検出を効果的に防ぐことができる。

しかも3入力比較器を有効に活用して前記監視電圧V1と前記基準電圧Vrefおよび前記起動時用基準電圧Vss1とを比較し、同時に起動時用基準電圧Vss1を利用して出力回路の動作を禁止制御するので、前述した従来例のように2個の比較器を用いて前記監視電圧V1および前記ソフトスタート用基準電圧Vssを個別に判定し、更にゲート回路を用いて異常検出信号Voutの出力を制御する場合に比較して、この回路構成を大幅に簡素化することが可能となる。故に集積回路化することも容易であり、その実用的利点が多大である。

本発明の一実施形態に係る異常電圧検出装置の概略構成図。 実施例装置の動作を説明するための電圧発生装置の起動時における監視電圧V1の変化に対する動作タイミングを示す図。 図1に示す異常電圧検出装置を集積回路化する際の具体的な構成例を示す図。 従来の一般的な異常電圧検出装置に用いられる比較器の構成例を示す図。 電圧発生装置の起動時における誤検出防止回路の従来例を示す図。

以下、図面を参照して本発明の一実施形態に係る異常電圧検出装置について説明する。
この異常電圧検出装置は、電圧発生装置(図示せず)が生成する出力電圧を、例えば抵抗分割して検出した監視電圧V1をモニタし、該監視電圧V1の異常低下を検出したときに異常検出信号Voutを出力して前記電圧発生装置の低電圧保護回路(図示せず)を動作させ、これによって該電圧発生装置からの電圧出力を停止(中止)させる役割を担う。

図1はこの実施形態に係る異常電圧検出装置1の概略構成図であり、図中10はレベルシフト回路、20は3入力比較器、30は出力回路、そして40はスイッチ回路をそれぞれ示している。前記レベルシフト回路10は、前記電圧発生装置がその起動に伴って生成する、或いは該電圧発生装置の起動に伴って外部から与えられるソフトスタート用基準電圧Vssを一定電圧だけ低下させて(レベルシフトして)起動時用基準電圧Vss1を生成する役割を担う。このソフトスタート用基準電圧Vssは、前記電圧発生装置の起動時に基準電位として例えば接地電位(0V)から漸増する、例えばランプ電圧信号からなる。尚、VE1は正(プラス)側の電源電圧であり、VE2は負(マイナス)側の電源電圧(0V)である。

また前記3入力比較器20は、前記監視電圧V1を入力する第1の入力端子20a、前記監視電圧V1の下限を規定する基準電圧Vrefを入力する第2の入力端子20b、および前記レベルシフト回路10から与えられる起動時用基準電圧Vss1を入力する第3の入力端子20cを備える。そして3入力比較器20は、前記監視電圧V1を前記基準電圧Vrefおよび前記起動時用基準電圧Vss1とそれぞれ比較し、その比較結果に応じて論理出力を反転する。

具体的には前記3入力比較器20は、カレントミラー回路21を形成した一対のトランジスタM4,M5をそれぞれ負荷とする第1および第2のトランジスタM1,M2からなる差動増幅器22と、この差動増幅器22を駆動する第1の定電流源(トランジスタM6)23と、前記第2のトランジスタM2に並列接続された第3のトランジスタM3とにより構成される。これらのトランジスタM1〜M3,M6のそれぞれは、例えばp型のMOS-FETからなり、トランジスタM4,M5は、例えばn型のMOS-FETからなる。

この3入力比較器20は、前記第1のトランジスタM1のゲートを前記第1の入力端子20aとして監視電圧V1を入力し、前記第2のトランジスタM2のゲートを前記第2の入力端子20bとして基準電圧Vrefを入力し、更に前記第3のトランジスタM3のゲートを前記第3の入力端子20cとして起動時用基準電圧Vss1を入力する。そして3入力比較器20は、前記第1および第2のトランジスタM1,M2の間で監視電圧V1と基準電圧Vrefとを比較すると共に、前記第1および第3のトランジスタM1,M3の間で前記監視電圧V1と起動時用基準電圧Vss1とを比較する。

ここで前記第2および第3のトランジスタM2,M3は並列接続されており、前記トランジスタM4を共通負荷としている。これ故、前記基準電圧Vrefと起動時用基準電圧Vss1の内、低い方の電圧がゲートに加えられている側のトランジスタM2(M3)が優位に機能して前記第1のトランジスタM1に加えられている監視電圧V1との比較処理を行う。この結果、前記起動時用基準電圧Vss1が前記基準電圧Vrefよりも低い場合には、前記第1および第3のトランジスタM1,M3の間で電圧比較動作が行われ、前記監視電圧V1が前記起動時用基準電圧Vss1を下回るときに論理出力を反転する。また前記起動時用基準電圧Vss1が前記基準電圧Vrefよりも高い場合には、前記第1および第2のトランジスタM1,M2の間で電圧比較動作が行われ、前記監視電圧V1が前記基準電圧Vrefを下回るときに論理出力を反転する。

一方、前記3入力比較器20の論理出力を受けて異常検出信号Voutを出力する前記出力回路30は、第2の定電流源(トランジスタM7)31により駆動され、前記3入力比較器20におけるトランジスタM4のドレインに生じる電圧(論理出力)をゲートに受けてオン・オフ動作する出力トランジスタM8からなる。尚、前記トランジスタM7は、p型のMOS-FETからなり、出力トランジスタM8はn型のMOS-FETからなる。そして前記出力トランジスタM8は、常時はオン動作してその出力を[L]に保ち、前記監視電圧V1が前記基準電圧Vrefおよび起動時用基準電圧Vss1を下回ったときにオフ動作してその出力を[H]に反転させて前記異常検出信号Voutを出力する。

ここで前記スイッチ回路40は、前記電圧発生回路の起動時に前記起動時用基準電圧Vss1が予め設定した起動判定電圧Vthを超えるまでの期間(起動初期期間)、前記出力回路30の動作を禁止するもので、前記起動時用基準電圧Vss1を受けてオン・オフ動作する第1のスイッチS1を備える。この第1のスイッチS1は、後述するように第3の定電流源(トランジスタM9)41により駆動されるトランジスタ(MOS-FET)からなる。

また前記スイッチ回路40は、前記第2の定電流源(トランジスタM7)31と前記出力トランジスタM8との間に直列に介装された第2のスイッチS2を備えると共に、前記出力トランジスタM8に並列に接続され、前記第2のスイッチS2と相補的に動作する第3のスイッチS3を備える。これらの第2および第3のスイッチS2,S3もまた、後述するようにトランジスタ(MOS-FET)からなる。

特に第2のスイッチS2は、前記第1のスイッチS1がオフ動作しているときにオフ動作して前記第2の定電流源31と前記出力トランジスタM8との間を切り離し、前記第1のスイッチS1がオン動作したときにだけ前記第2の定電流源31にて前記出力トランジスタM8を駆動する役割を担う。また第3のスイッチS3は、前記第1のスイッチS1がオフ動作しているときにオン動作して前記出力トランジスタM8を短絡し、該出力トランジスタM8の出力を強制的に[L]に設定する一方、前記第1のスイッチS1がオン動作しているときにオフ動作して前記出力トランジスタM8の駆動を許可する役割を担う。

このように構成された異常電圧検出装置1によれば、図2に前記電圧発生装置の起動時における前記監視電圧V1の変化に対する動作タイミングを示すように、該異常電圧検出装置1には前記電圧発生装置の起動に伴ってソフトスタート用基準電圧Vssが入力される。そして前記3入力比較器20にはレベルシフト回路10にて前記ソフトスタート用基準電圧Vssを低電位側にレベルシフトした起動時用基準電圧Vss1が加えられる。この起動時用基準電圧Vss1は、図2(a)に示すように前記電圧発生装置の起動時には前記基準電圧Vrefに比較して十分低い電圧であるが、時間経過と共に漸増する。

この電圧発生装置の起動時における前記起動時用基準電圧Vss1が前記基準電圧Vrefよりも低い(Vss1<Vref)期間においては、前記3入力比較器20は、前述したように前記監視電圧V1と前記起動時用基準電圧Vss1とを比較する。そして3入力比較器20は、前記監視電圧V1が前記起動時用基準電圧Vss1よりも低い場合(V1<Vss1)には、図2(b)に示すようにその論理出力を[L]にして前記監視電圧V1の異常低下を示す。そしてタイミングt2に示すように前記監視電圧V1が起動時用基準電圧Vss1を超えたとき(V1>Vss1)、その論理出力を[H]に反転して前記監視電圧V1が異常低下の状態から抜け出したことを示す。

しかし電圧発生装置の起動初期期間において、前記起動時用基準電圧Vss1が前記第1のスイッチS1の起動判定電圧Vthを超える(タイミングt3)までの間、該第1のスイッチS1がオフ状態に保たれる。そして前記第2および第3のスイッチS2,S3をそれぞれ駆動する前記スイッチS1の出力電圧V3は、図2(c)に示すように[H]に保たれる。この結果、前述したように出力回路30の動作が禁止され、図2(d)に示すように該出力回路30の出力電位は[L]に保たれる。

従って前記電圧発生装置の起動からタイミングt3に至るまでの該電圧発生装置の起動初期期間においては前述したように前記出力回路30の動作が禁止されているので、仮に前記監視電圧V1が前記起動時用基準電圧Vss1を下回って前記3入力比較器20の論理出力が[L]となる状態が生じても(タイミングt1〜t2)、前記出力回路30の出力電位が[H]となることはない。換言すれば前記電圧発生装置の起動時の前記タイミングt3に至るまでの起動初期期間において、異常検出信号Voutが出力されることはない。

そして前記電圧発生装置の起動中の前記タイミングt3以降においては、電圧発生装置の出力電圧が或る程度立ち上がり、その後、仕様に基づいて定められた既定電圧に到達して落ち着く。そして前記前記タイミングt3で前記起動時用基準電圧Vss1が前記起動判定電圧Vthを超えるので前記第1のスイッチS1がオンとなり、前記第2のスイッチS2を介して出力トランジスタM8が駆動されると共に、前記第3のスイッチS3による前記出力トランジスタM8の強制的な短絡も解除される。

従って前記タイミングt3以降においては、特に図示しないが前記監視電圧V1が何等かの要因で前記起動時用基準電圧Vss1を下回り、これに伴って前記3入力比較器20の論理出力が[L]に反転すると、その論理出力を受ける前記出力トランジスタM8がオフ動作するので前記出力回路30の出力端子電圧が[H]に反転し、この出力端子電圧が異常検出信号Voutとして出力される。

その後、前記起動時用基準電圧Vss1が前記基準電圧Vrefを超えると(タイミングt4)、前記第3のトランジスタM3よりも、前記基準電圧Vrefが加えられている第2のトランジスタM2が優位に機能し、前記3入力比較器20は前記基準電圧Vrefと前記監視電圧V1とを比較することになる。つまり前記電圧発生装置の監視電圧V1が十分に立ち上がって起動状態から抜け出ると、該監視電圧V1は本来の基準電圧Vrefと比較されて異常電圧低下の監視が行われる。そして前記監視電圧V1が何等かの要因により異常低下し、上記基準電圧Vrefを下回ったときには前述したように前記出力トランジスタM8がオフ動作するので前記異常検出信号Voutが出力されることになる。

かくして上述した如く構成され、動作する異常電圧検出装置によれば、電圧発生装置の起動時に与えられるソフトスタート用基準電圧Vssを有効に活用し、該ソフトスタート用基準電圧Vssをレベルシフトした起動時用基準電圧Vss1が前記起動判定電圧Vthを超えるまでの前記電圧発生装置の起動初期期間だけ前記出力回路30の動作を禁止する。その後、前記起動時用基準電圧Vss1を用いて前記電圧発生装置の起動中における前記監視電圧V1の異常低下を検出し、起動終了(タイミングt4)後においては前記基準電圧Vrefを用いて前記監視電圧V1の異常低下を検出することが可能となる。従って前記電圧発生装置の起動中を含めて前記監視電圧V1の異常低下を効果的に監視することができる。

さて上述した異常電圧検出装置を集積回路化する場合には、例えば図3に示すように前述したレベルシフト回路10を含めて、その全体をMOS-FETを主体として構築すれば良い。尚、図3においては、前述した図1に示す構成要素と同一部分には同一符号を付して示しており、同じ構成部分についての繰り返し説明は省略する。

この異常電圧検出装置は、基準定電流源IBを備え、一対のトランジスタ(MOS-FET)M11,M12、および該トランジスタM12のゲートに前述したトランジスタM6,M7,M9の各ゲートを共通に接続した4連のカレントミラー回路50にて前記基準定電流源IBに流れる電流に比例した電流を前記トランジスタM12および前記第1〜第3の定電流源(トランジスタM6,M7,M9)23,31,41の各ドレインにそれぞれ生起する。また定電流源として機能する前記トランジスタM12には、一対のトランジスタM13,M14からなり、前記レベルシフト回路10を駆動するカレントミラー回路11が接続されている。

前記レベルシフト回路10は、例えば前記正(プラス)側の電源電圧VE1に負荷抵抗R1を介してドレインを接続し、そのソースを前記カレントミラー回路11のトランジスタM14に接続してソースホロア回路を構築したトランジスタ(n型のMOS-FET)M15からなる。このトランジスタM15は、飽和領域で動作することによりそのゲート・ソース間電圧Vgsだけ前記ソフトスタート用基準電圧Vssを低電位側にレベルシフトして前記起動時用基準電圧Vss1を生成する。

また前記第1のスイッチS1は、例えばn型のMOS-FETによって実現され、ゲート・ソース間電圧Vgsを起動判定電圧Vthとして前記起動時用基準電圧Vss1を判定する。そして前記起動時用基準電圧Vss1が前記起動判定電圧Vthを超えたとき(Vss1>Vth)にオン動作してその出力(ドレイン電圧)を[L]に反転する。そして前記第2のスイッチS2は、前記第1のスイッチS1がオン動作したときにオン動作するように、例えばp型のMOS-FETとして実現され、また前記第3のスイッチS3は、前記第1のスイッチS1がオン動作したときにオフ動作するように、例えばn型のMOS-FETとして実現される。

このようにして前述したレベルシフト回路10、3入力比較器20、出力回路30、およびスイッチ回路40をそれぞれMOS−FETを主体として構築することにより、その集積回路化を容易に図ることが可能となる。また2個の比較器を用いて前記監視電圧V1および前記ソフトスタート用基準電圧Vssを個別に判定し、更にゲート回路を用いて異常検出信号Voutの出力を制御する従来例に比較して、その回路構成を大幅に簡素化することが可能であり、実用的利点が多大である。

特に上述した構成の異常電圧検出装置においては、電圧発生装置の起動時に与えられる前記ソフトスタート用基準電圧Vssを低電位側にレベルシフトした起動時用基準電圧Vss1を生成している。そしてこの起動時用基準電圧Vss1を利用して前記電圧発生装置の起動初期期間だけ前記異常検出信号Voutの出力を禁止すると共に、該起動時用基準電圧Vss1を前記電圧発生装置の起動中における前記監視電圧V1の異常低下の判定閾値として利用している。従って単に前記ソフトスタート用基準電圧Vssを電圧発生装置の起動期間の判定に利用し、該電圧発生装置の起動中における前記異常検出信号Voutの出力禁止制御に用いるだけの従来装置と異なり、前記電圧発生装置の起動中を含めて前記監視電圧V1の異常低下を効率的に監視することができる等の効果が奏せられる。

尚、本発明は上述した実施形態に限定されるものではない。例えば前記3入力比較器20および出力回路30における入出力論理を、[H]と[L]を逆にして構築することも可能である。またレベルシフト回路10、3入力比較器20、出力回路30、およびスイッチ回路40の各具体的構成については、前述した論理条件(監視電圧V1の監視条件)を逸脱しない範囲で種々変形することが可能である。

更に前記レベルシフト回路10における前記ソフトスタート用基準電圧Vssのレベルシフト量(電圧の低下量)についても、電圧発生装置の仕様、特に起動時の立ち上がり特性等に応じて定めれば十分である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

1 異常電圧検出装置
10 レベルシフト回路
20 3入力比較器
30 出力回路
40 スイッチ回路
M1〜M15 トランジスタ(MOS-FET)
S1〜S3 スイッチ(MOS-FET)

Claims (6)

  1. 電圧発生装置の起動に伴って接地電位から漸増するソフトスタート用基準電圧を一定電圧低下させて起動時用基準電圧を生成するレベルシフト回路と、
    前記電圧発生装置の出力電圧に比例した監視電圧が入力される第1の入力端子、前記監視電圧の下限を規定する基準電圧および前記起動時用基準電圧がそれぞれ入力される第2および第3の入力端子を備え、前記監視電圧が前記基準電圧および前記起動時用基準電圧を下回るときに論理出力を反転する3入力比較器と、
    この3入力比較器の論理出力が反転したときに異常検出信号を出力する出力回路と、
    前記起動時用基準電圧が予め設定した起動判定電圧を超えるまで前記出力回路の動作を禁止するスイッチ回路と
    を具備したことを特徴とする異常電圧検出装置。
  2. 前記ソフトスタート用基準電圧は、前記電圧発生装置の起動時に基準電位から漸増するランプ電圧信号であって、前記出力回路は、前記異常検出信号を前記電圧発生装置の低電圧保護回路に出力するものである請求項1に記載の異常電圧検出装置。
  3. 前記3入力比較器は、カレントミラー回路を負荷とする第1および第2のトランジスタからなる差動増幅器と、この差動増幅器を駆動する第1の定電流源と、前記第2のトランジスタに並列接続された第3のトランジスタとからなり、
    前記第1のトランジスタに前記監視電圧を入力し、前記第2および第3のトランジスタに前記基準電圧および前記起動時用基準電圧をそれぞれ入力して比較反転動作するものである請求項1に記載の異常電圧検出装置。
  4. 前記第1〜第3のトランジスタは、それぞれMOS-FETからなる請求項3に記載の異常電圧検出装置
  5. 前記出力回路は、第2の定電流源により駆動されて前記3入力比較器の論理出力を入力してオン・オフ動作する第4のトランジスタを備え、
    前記スイッチ回路は、第3の定電流源により駆動されて前記起動時用基準電圧が前記起動判定電圧を超えたときにオン動作する第1のスイッチ素子と、この第1のスイッチ素子のオン動作時に前記第4のトランジスタを前記第2の定電流源に接続する第2のスイッチ素子と、前記第1のスイッチ素子のオフ動作時に前記第4のトランジスタを短絡する第3のスイッチ素子とを備えてなる請求項1に記載の異常電圧検出装置
  6. 前記第1〜第3のスイッチ素子は、それぞれMOS-FETからなり、前記起動判定電圧はMOS-FETのゲート閾値電圧である請求項5に記載の異常電圧検出装置
JP2012139238A 2012-06-20 2012-06-20 異常電圧検出装置 Active JP5935535B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012139238A JP5935535B2 (ja) 2012-06-20 2012-06-20 異常電圧検出装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012139238A JP5935535B2 (ja) 2012-06-20 2012-06-20 異常電圧検出装置
US13/895,298 US9093837B2 (en) 2012-06-20 2013-05-15 Abnormal voltage detecting device

Publications (2)

Publication Number Publication Date
JP2014003558A JP2014003558A (ja) 2014-01-09
JP5935535B2 true JP5935535B2 (ja) 2016-06-15

Family

ID=49774245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012139238A Active JP5935535B2 (ja) 2012-06-20 2012-06-20 異常電圧検出装置

Country Status (2)

Country Link
US (1) US9093837B2 (ja)
JP (1) JP5935535B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6442262B2 (ja) * 2014-12-09 2018-12-19 エイブリック株式会社 電圧検出回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2605304Y2 (ja) 1992-06-12 2000-07-10 株式会社日立メディアエレクトロニクス スイツチングレギユレータの保護回路
US6337788B1 (en) * 1998-11-16 2002-01-08 Power Integrations, Inc. Fault condition protection
JP3397189B2 (ja) 1999-11-30 2003-04-14 株式会社村田製作所 Dc−dcコンバータ装置
JP3606814B2 (ja) * 2001-02-01 2005-01-05 松下電器産業株式会社 電源検出回路
JP4179032B2 (ja) * 2003-04-18 2008-11-12 富士電機デバイステクノロジー株式会社 電源検出回路
JP2005278056A (ja) * 2004-03-26 2005-10-06 Matsushita Electric Ind Co Ltd 電源電圧低下検出回路
JP5133804B2 (ja) * 2008-07-18 2013-01-30 ルネサスエレクトロニクス株式会社 リセット信号生成回路
TWI393333B (zh) * 2009-09-22 2013-04-11 Richpower Microelectronics 電源轉換器的控制器晶片及保護方法
JP5397309B2 (ja) * 2010-04-28 2014-01-22 ミツミ電機株式会社 パワーオンリセット回路
US8520349B2 (en) * 2011-01-31 2013-08-27 Electronic Systems Protection, Inc. Supply voltage monitor

Also Published As

Publication number Publication date
US20130342947A1 (en) 2013-12-26
JP2014003558A (ja) 2014-01-09
US9093837B2 (en) 2015-07-28

Similar Documents

Publication Publication Date Title
US5581206A (en) Power level detection circuit
US7068082B2 (en) Gate driving circuit and semiconductor device
JP4907275B2 (ja) 電源装置及びその動作制御方法
US8072198B2 (en) Voltage regulator
US8085025B2 (en) Short circuit current ratcheting in switch mode DC/DC voltage regulators
JP5145763B2 (ja) 同期整流型スイッチングレギュレータ
JP4789662B2 (ja) 電源装置の制御回路、電源装置及びその制御方法
US6859020B2 (en) Low power mode detection circuit for a DC/DC converter
JP5354662B2 (ja) スイッチングレギュレータ
US7199566B2 (en) Voltage regulator
US6259612B1 (en) Semiconductor device
JP2014171346A (ja) 車載電子制御装置及びその給電制御方法
US6469480B2 (en) Voltage regulator circuit having output terminal with limited overshoot and method of driving the voltage regulator circuit
US7639064B2 (en) Drive circuit for reducing inductive kickback voltage
US6744295B2 (en) Latch circuit
JP3693625B2 (ja) 過電流保護回路およびその集積回路
JP2004056982A (ja) 電源回路
TWI486739B (zh) 訊號產生電路
JP2007174884A (ja) 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
US20070114982A1 (en) Constant-voltage power circuit with fold back current limiting capability
KR100756614B1 (ko) 트랜지스터 구동 회로, 트랜지스터 구동 방법 및 정전압회로
JP5090202B2 (ja) 電源回路
US9570978B2 (en) Power supply control device for inductive loads
KR101974024B1 (ko) 저전압 차단 회로, 이를 포함하는 스위치 제어 회로 및 전력 공급 장치
US7345383B2 (en) Abnormality detection apparatus for a power feed circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160425

R150 Certificate of patent or registration of utility model

Ref document number: 5935535

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250