CN202886907U

CN202886907U - 一种实现低功耗模式的芯片

Info

Publication number: CN202886907U
Application number: CN 201220623814
Authority: CN
Inventors: 冯兵; 陈国栋
Original assignee: Hangzhou Silan Microelectronics Co Ltd
Current assignee: Hangzhou Silan Microelectronics Co Ltd
Priority date: 2012-11-21
Filing date: 2012-11-21
Publication date: 2013-04-17
Anticipated expiration: 2022-11-21

Abstract

本实用新型提供一种实现低功耗模式的芯片，包括：输出一指定电平和偏置的基准参考源电路；将采样的芯片电流电压同指定电平进行比较输出一标志信号的电源电压低压检测电路；根据标志信号的高低电平的变化相应输出一高电平的控制信号或低电平的控制信号的低功耗逻辑控制电路；数字逻辑单元，数字逻辑单元接收到高电平的控制信号，芯片进入低功耗模式，在一时钟信号的控制下，使能基准参考源电路和电源电压低压检测电路定时采样芯片电源电压的变化，当芯片在低功耗模式下，数字逻辑单元接收到低电平的控制信号，芯片退出低功耗模式。本实用新型可以解决突然掉电时延迟保持数据时间的问题以及减小了触发导致的芯片电流瞬间增大的概率问题。

Description

一种实现低功耗模式的芯片

技术领域

本实用新型属于芯片领域，尤其涉及一种实现低功耗模式的芯片。

背景技术

芯片通常要求供电电源在一个确定的电压范围内才能正常工作。对于电池VBAT应用场合，通常要求芯片的电源电压在1.8V到3.6V之间。当电池VBAT电压低于1.8V时，虽然系统不能正常工作，但是用户往往期望芯片运行过程中保存在内部RAM的重要数据不丢失，当重新更换电池以后还能继续使用原先存储在内部RAM中的数据。虽然芯片完全掉电时会丢失存储在内部RAM的数据，但只要芯片的电源电压高于0.7V，RAM还是能够保持其内部的数据的。另外，更换电池VBAT的时候，芯片电源电压会完全没有，为了保证在更换电池VBAT的这段时间内芯片依然有供电电源，在外部电源VDD和地VSS之间通常会并联一个大电容C1以作为备份电源使用，如图1所示。

为了延长电池电压从1.8V降低到0.7V的时间，这要求芯片在这段期间内消耗尽量小的电流，如图2所示的目前通用的电池应用芯片内部结构示意图，通常由以下几个部分组成：电源电压低压检测电路1，用于检测电源电压，当芯片电源电压下降到指定电平以后，芯片即发出报警或者执行复位操作；基准参考源电路2，用于为电源电压低压检测电路1提供精准的偏置，使得低压复位电路能够正常工作；程序存储器3，用于存储执行程序的非易失性存储器单元，可以是闪存存储器，也可以是单次编程存储器单元；随机存储器4，用于存储芯片在运行过程中的一些重要信息，随机存储器4是易失性存储器单元，当芯片完全掉电时，随机存储器4中的存储单元会丢失，在芯片不完全掉电时，随机存储器4能够在一定电压范围内保持存储器中的内容，这个电压通常在0.7V以上；数字逻辑单元5，用于控制低压复位电路对电源电压低压检测电路1和基准参考源电路2执行复位操作，数字逻辑单元5包括低压复位电路、中央处理器单元(CPU)、定时器、脉冲发生器等单元。

现有技术中，往往提供多种工作模式来控制如图2所示的芯片的工作电流，如待机模式，停机模式等。虽然这些工作模式能减小芯片从1.8V降低到0.7V的这段时间内的工作电流，但是在实际应用中，用户往往不知道供电电源何时会突然掉电，可能在正常工作模式下掉电，也可能在停机模式下，因此，供电电源突然掉电具有一定的不确定性。当供电电源在正常工作模式下掉电，此时芯片耗电电流往往较大，会有百微安级甚至是毫安级的耗电电流，使得电池VBAT内的剩余电量或者电容C1内存储的电量迅速放光。当供电电源在停机模式下掉电时，耗电电流会非常小，电池VBAT内的剩余电量或者电容C1存储的电量能够维持相当长一段时间，但是由于停机模式通常易被外部按键唤醒，如果实际操作的时候意外碰到这些按键，芯片很快从停机模式转入到正常模式，瞬间会消耗大量的电流，同样会使电池VBAT内的剩余电量或者电容C1内存储的电量迅速放光。特别是在MCU(微处理器)芯片中，供电电源突然掉电导致RAM数据出现不确定性的情况尤为突出。

因此，需要提出一种芯片，所述芯片可以判断芯片电源电压何时掉电，以便使芯片发生电源电压掉电后，芯片立刻切换到低功耗工作模式，减小芯片的工作电流，从而延长内部RAM数据的掉电保持时间，解决现有技术中因掉电时间不确定而导致内部RAM在某些情况下保持数据时间短的问题，以及所述芯片还可以有效减小因误触发导致的芯片电流瞬间增大，从而降低RAM数据保持时间的概率问题。

实用新型内容

本实用新型的目的在于提供一种实现低功耗模式的芯片，以便能够判断芯片电源电压何时掉电，进而解决因掉电时间不确定而导致内部RAM可能不能保持数据的问题，以及有效地减小了误触发导致的芯片电流瞬间增大的概率问题。

为解决上述问题，提供一种实现低功耗模式的芯片，包括：

基准参考源电路，所述基准参考源电路输出一指定电平和偏置；

与所述基准参考源电路连接的电源电压低压检测电路，所述电源电压低压检测电路接收所述指定电平和偏置以及采样芯片电源电压，所述电源电压低压检测电路根据采样到的所述芯片电源电压高于指定电平输出一高电平的标志信号，或根据采样到的所述芯片电源电压低于指定电平输出一低电平的标志信号；

分别与所述电源电压低压检测电路和基准参考源电路连接的低功耗逻辑控制电路，所述低功耗逻辑控制电路根据所述标志信号输出一高电平的控制信号或低电平的控制信号，并将一基准参考源电路的使能位和电源电压低压检测电路的使能位分别输出至所述基准参考源电路和电源电压低压检测电路；

与所述低功耗逻辑控制电路连接的数字逻辑单元，所述数字逻辑单元接收到高电平的所述控制信号，所述基准参考源电路的使能位使能基准参考源电路，所述电源电压低压检测电路的使能位使能电源电压低压检测电路，芯片进入低功耗模式，在一时钟信号的控制下，所述电源电压低压检测电路定时采样芯片电源电压的变化；所述数字逻辑单元接收到低电平的所述控制信号，芯片退出低功耗模式。

进一步的，所述低功耗逻辑控制电路包括：

状态机电路，所述状态机电路接收到高电平跳变到低电平的所述标志信号，输出一第一使能信号、一电压采样状态、一第二使能信号以及高电平的所述控制信号；当芯片在所述低功耗模式下，所述状态机电路接收到低电平跳变到高电平的所述标志信号，输出所述数字逻辑电路的第三使能信号、第四使能信号以及所述电源电压低压检测电路的标志信号和低电平的所述控制信号；

第一选择器，所述第一选择器接收到高电平的所述控制信号，输出所述第一使能信号至基准参考源电路；所述第一选择器接收低电平的所述控制信号，输出所述第三使能信号至基准参考源电路；

第二选择器，所述第二选择器接收到高电平的所述控制信号，输出所述电压检测状态至所述数字逻辑单元；所述第二选择器接收到低电平的所述控制信号，输出所述标志信号至所述数字逻辑单元；

第三选择器，所述第三选择器接收到高电平的所述控制信号，输出所述第二使能信号至电源电压低压检测电路；，所述第三选择器接收到低电平的所述控制信号，输出所述第四使能信号至电源电压低压检测电路。

进一步的，在上述所述的实现低功耗模式的芯片中，还包括分别与所述数字逻辑单元连接的随机存储器。

进一步的，在上述所述的实现低功耗模式的芯片中，还包括分别与所述数字逻辑单元连接的程序存储器。

进一步的，在上述所述的实现低功耗模式的芯片中，还包括与所述低功耗逻辑控制电路和数字逻辑单元连接的低压低功耗振荡器，所述低功耗逻辑控制电路输出所述时钟信号。

进一步的，所述数字逻辑单元或所述芯片的外部单元输出所述时钟信号。

进一步的，在上述所述的实现低功耗模式的芯片中，所述芯片为MCU芯片。

与现有技术相比，本实用新型通过在电源电压低压采样电路、基准参考源电路与数字逻辑单元之间增加一低功耗逻辑控制电路，实现一低功耗模式的芯片，当所述低功耗模式的芯片进入一低功耗模式时，在一时钟信号的控制下，所述低功耗逻辑控制电路使能电源电压低压采样电路和基准参考源电路定时采样芯片电源电压的变化，以减少芯片的动作电流。因此，当芯片处于正常工作模式，突然发生芯片电源电压掉电时，芯片立刻切换到低功耗模式下工作，延长了内部RAM的数据掉电保持时间，解决了现有技术中因掉电时间不确定而导致RAM在某些情况下可能不能保持数据的问题。此外，由于所述低功耗模式在采样的芯片电源电压升至才能唤醒，有效地减小了误触发导致芯片电流瞬间增大的概率，增强了系统的可靠性。

另外，当芯片进入低功耗模式下工作时，可以通过配置所述数字逻辑单元，以便控制所述数字逻辑单元的数字逻辑及相关模块状态，如控制与其连接的程序存储器和随机存储器的工作状态，使所述程序存储器和随机存储器复位，以进一步减少芯片可能产生的漏电流。

附图说明

图1为现有技术中保持芯片内部RAM数据外接电容的示意图；

图2为现有技术中电池应用芯片内部的结构示意图；

图3为本实用新型实施例中电池应用芯片内部的结构示意图；

图4为本实用新型实施例中低功耗逻辑控制电路内部的结构示意图；

图5为本实用新型实施例中实现低功耗模式的方法中的低功耗逻辑控制电路的工作流程示意图；

图6为图5中的低功耗逻辑控制电路定时检测芯片电源电压的信号波形示意图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本实用新型。但是本实用新型能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广，因此本实用新型不受下面公开的具体实施的限制。

如图3所示，结合4，对本实用新型提供一种实现低功耗模式的芯片进行详细说明。所述的实现低功耗模式的芯片包括：基准参考源电路100、电源电压低压采样电路102、低功耗逻辑控制电路104和数字逻辑单元106。

具体的，所述基准参考源电路100用于输出一指定电平和偏置。所述基准参考源电路100的输出电压随温度和芯片电源电压VDD的变化非常小。

具体的，所述电源电压低压检测电路102与所述基准参考源电路100连接，所述电源电压低压检测电路102用于接收所述指定电平和偏置以及采样芯片电流电压VDD，并根据当采样到的所述芯片电流电压VDD高于指定电平时，清除标志信号EXT_DET，重新输出标志信号EXT_DET为高电平；当采样到的所述芯片电流电压VDD小于指定电平时，清除标志信号EXT_DET，重新输出标志信号EXT_DET为低电平。在常用的芯片中，优选的，所述电源电压低压采样电路102为低电压复位电路或者低电压采样电路。由于所述基准参考源电路100的输出电压随温度和芯片电源电压VDD的变化非常小，所述基准参考源电路100向电源电压低压采样电路102提供准确的指定电平和偏置。

具体的，所述低功耗逻辑控制电路104与所述基准参考源电路100和电源电压低压采样电路102连接，即所述电源电压低压检测电路102使能位VBGEN和基准参考源电路100使能位DETEN由低功耗逻辑控制电路104提供，且所述电源电压低压检测电路102向低功耗逻辑控制电路104输出标志信号。所述低功耗逻辑控制电路104用于根据当所述标志信号EXT_DET由高电平跳变为低电平时输出一控制信号MODE为高电平；当所述标志信号EXT_DET为低电平跳变为高电平时输出所述控制信号MODE为低电平。

具体的，所述数字逻辑单元106与低功耗逻辑控制电路连接，所述数字逻辑单元106用于根据当接收到所述控制信号MODE为高电平时，使芯片进入低功耗模式，在一时钟信号CLK的控制下，并通过控制所述低功耗逻辑控制电路104控制基准参考源电路100和电源电压低压采样电路102定时采样芯片电源电压VDD的变化；当芯片在所述低功耗模式下，用于根据当接收到所述控制信号MODE为低电平时，使芯片退出所述低功耗模式。所述数字逻辑单元106是芯片的数字逻辑核心，主要包括中央处理单元(CPU)模块和其他模块等，所述其他模块包括如定时器、脉冲发生器、串口通信逻辑、输入输出端口控制和时钟产生等模块。

具体的，参见图4，所述低功耗逻辑控制电路102包括状态机电路202、第一选择器204、第二选择器206和第三选择器208，其具体分析如下：

所述状态机电路202，用于根据当接收到的所述标志信号EXT_DET为高电平跳变到低电平时，输出第一使能信号INT_VBGEN、第二使能信号INT_DETEN、电压检测状态INT_DET以及将所述控制信号MODE置为高电平(即低功耗模式使能)输出；当芯片在所述低功耗模式下，用于根据当接收到的所述标志信号EXT_DET为低电平跳变为高电平时，将所述数字逻辑电路106的第三使能信号EXT_VBGEN、第四使能信号EXT_DETEN输出以及将所述电源电压低压检测电路103的标志信号EXT_DET输出和将所述控制信号MODE置为低电平(即低功耗模式未使能)输出。

所述第一选择器204，用于根据当接收到的所述控制信号MODE为高电平时，选择输出所述第一使能信号INT_VBGEN为基准参考源电路的使能位至基准参考源电路100；当接收到的所述控制信号MODE为低电平时，选择输出所述第三使能信号EXT_VBGEN为基准参考源电路的使能位至基准参考源电路。在本实施例中，为分别配合进入低功耗模式下的使能工作以及未进入低功耗模式下的使能工作，所述基准参考源电路100的使能位VBGEN分别根据接收到的所述第一使能信号INT_VBGEN或第三使能信号EXT_VBGEN使能。

所述第二选择器206，用于根据当接收到的所述控制信号MODE为高电平时，选择输出电压检测状态INT_DET作为复位信号VDET至所述数字逻辑单元106；当接收到的所述控制信号MODE为低电平时，选择输出所述标志信号EXT_DET作为复位信号VDET至所述数字逻辑单元106。在本实施例中，为分别配合进入低功耗模式下的使能工作以及未进入低功耗模式下的使能工作，所述数字逻辑单元分别根据接收到的所述电压检测状态INT_DET或标志信号EXT_DET复位其所包括的各数字逻辑模块及相关模块状态。

所述第三选择器208，用于根据当接收到的所述控制信号MODE为高电平时，选择输出所述第二使能信号INT_DETEN为电源电压低压检测电路的使能位至电源电压低压检测电路102；当接收到的所述控制信号MODE为低电平时，选择输出所述第四使能信号EXT_DETEN为电源电压低压检测电路的使能位至电源电压低压检测电路。在本实施例中，为分别配合进入低功耗模式下的使能工作以及未进入低功耗模式下的使能工作，所述电源电压低压检测电路102的使能位DETEN分别根据接收到的所述第二使能信号INT_DETEN或第四使能信号EXT_DETEN使能。

此外，所述低功耗模式的芯片中，还包括与所述数字逻辑单元106连接的程序存储器108。其中，所述程序存储器108用于存储芯片运行的程序代码，且可以是电可擦除只读存储器(EEPROM)、单次可编程存储器(OTP)或者是闪存(FLASH)。当所述数字逻辑单元106接收所述控制信号MODE为高电平时，通过所述数字逻辑单元106控制所述程序存储器108进入所述低功耗模式；当所述数字逻辑单元106接收到所述控制信号MODE为低电平时，通过所述数字逻辑单元106控制所述程序存储器108退出所述低功耗模式。并且，所述数字逻辑单元106可通过复位信号VDET控制所述程序存储器108工作状态。

另外，所述低功耗模式的芯片中，还可以包括与所述数字逻辑单元106连接的随机存储器110。其中，所述随机存储器110用于存储芯片运行时产生的重要数据结果或者芯片的工作状态。当所述数字逻辑单元106接收所述控制信号MODE为高电平时，通过所述数字逻辑单元106控制所述随机存储器110进入所述低功耗模式；当所述数字逻辑单元106接收到所述控制信号MODE为低电平时，通过所述数字逻辑单元106控制所述随机存储器110退出所述低功耗模式。并且，所述数字逻辑单元106可通过复位信号VDET控制所述随机存储器110工作状态。

此外，所述低功耗模式的芯片中，还包括分别与所述数字逻辑单元106连接的程序存储器108和随机存储器110。其中，所述程序存储器108用于存储芯片运行的程序代码，且可以是电可擦除只读存储器(EEPROM)、单次可编程存储器(OTP)或者是闪存(FLASH)；所述随机存储器110用于存储芯片运行时产生的重要数据结果或者芯片的工作状态。当所述数字逻辑单元106接收所述控制信号MODE为高电平时，通过所述数字逻辑单元106控制所述程序存储器108和随机存储器110进入所述低功耗模式；当所述数字逻辑单元106接收到所述控制信号MODE为低电平时，通过所述数字逻辑单元106控制所述程序存储器108和随机存储器110退出所述低功耗模式。并且，所述数字逻辑单元106可通过复位信号VDET控制所述程序存储器108和随机存储器110工作状态。

进一步的，芯片进入低功耗模式，所述时钟信号由所述数字逻辑单元向所述低功耗逻辑控制电路104输出或由所述芯片外部向所述低功耗逻辑控制电路104提供，通过所述低功耗逻辑控制电路104向所述电源电压低压检测电路102输出所述时钟信号CLK，所述电源电压低压检测电路102在所述时钟信号CLK的控制下，定时采样芯片电源电压的变化。或者，所述时钟信号CLK也可以由一低压低功耗振荡器112提供。所述低压低功耗振荡器112分别与所述低功耗逻辑控制电路104和数字逻辑单元106连接，当所述数字逻辑单元106接收到所述控制信号MODE为高电平时，提供时钟启动使能信号CLKEN给低压低功耗振荡器112使能。所述低压低功耗振荡器112是芯片内部集成的CMOS振荡电路，当使能所述低压低功耗振荡器112后，用于向所述低功耗逻辑控制电路104提供时钟信号CLK，且结合所述第一使能信号INT_VBGEN和第二使能信号INT_DETEN可以定时开启所述基准参考源电路100和的电源电压低压检测电路102定时逻辑。本实施例中，通过所述状态机电路202接收时钟信号CLK；所述低压低功耗振荡器112也可以在所述低功耗模式的芯片外部，所述低压低功耗振荡器112的振荡频率约为20KHZ(千赫兹)，功耗电流小于1微安。当低功耗模式的芯片进入低功耗模式后，所述低压低功耗振荡器112会一直工作，直至退出低功耗模式为止。

在本实施例中，所述实现低功耗模式的芯片为MCU芯片。

所述低功耗逻辑控制电路104用于根据所述标志信号EXT_DET的高低电平变化控制低功耗模式的芯片进入低功耗模式和退出低功耗模式，所述低功耗逻辑控制电路104有内部使能位或禁止位，熟悉本领域的技术人员应该知道，所述使能位或禁止位可通过程序配置内部寄存器实现。而所述数字逻辑单元106根据接收到的所述控制信号MODE或复位信号VDET控制所述数字逻辑单元106的数字逻辑及相关模块状态，如控制所述程序存储器108和随机存储器110的工作状态；如禁止时钟产生模块使得整个所述数字逻辑单元106都不再动作，以减少芯片的动态电流；如配置输入输出端口控制模块为输入通道和输出通道完全关闭以减小因输入信号浮空而可能导致的漏电流问题等，即：在本实施例中，当低功耗模式的芯片进入低功耗模式后，除所述低功耗逻辑控制电路104一直工作，且所述基准参考源电路100和电源电压低压检测电路102定时开启外，配置所述数字逻辑单元106的输入输出端口控制模块为输入输出都不使能状态以减小芯片可能产生的漏电流。

参见图3，结合图5和图6，对本实用新型提供的一种实现低功耗模式的方法进行详细分析。所述实现低功耗模式的方法包括：

如图3所示，提供一实现低功耗模式的芯片，为了描述简便，将所述实现低功耗模式的芯片简称芯片。请参见图5，当所述低功耗逻辑控制电路104的内部使能位未使能时，所述低功耗逻辑控制电路104输出的控制信号MODE置为低电平，所述芯片处于低功耗模式禁止状态301，所述芯片不会进入低功耗模式。数字逻辑单元106接收到的所述控制信号MODE为低电平后，所述数字逻辑单元106分别向电源电压低压检测电路102的使能位DETEN和基准参考源电路100的使能位VBGEN输出第三使能信号EXT_VBGEN和第四使能信号EXT_DETEN。

当所述数字逻辑单元106配置所述第三使能信号EXT_VBGEN和第四使能信号EXT_DETEN输出为高电平，同时使能所述低功耗逻辑控制电路102时，在上述状态下，所述电源电压低压检测电路102将一直采样芯片电源电压VDD，所述芯片进入低功耗模式使能状态302。当所述电源电压低压检测电路102采样到芯片电源电压VDD低于指定电平时，所述控制信号MODE置为高电平，当所述电源电压低压检测电路102未采样到芯片电源电压VDD低于指定电平时，所述控制信号MODE一直保持为低电平。如所述低功耗逻辑控制电路102输出的所述控制信号MODE为高电平时，所述芯片将进入低功耗模式，在所述低功耗模式下，所述基准参考源电路100向电源电压低压检测电路102提供指定电平和偏置，而所述电源电压低压检测电路102定时采样芯片电源电压VDD的变化。

在所述低功耗模式使能状态302下，所述第三使能信号EXT_VBGEN和第四使能信号EXT_DETEN分别使能所述基准参考源电路100和电源电压低压检测电路102一直监测芯片电源电压VDD的变化。根据所述电源电压低压检测电路102采样的芯片电源电压VDD与所述指定电压的相比结果，来判定所述电源电压低压检测电路102输出的标志信号EXT_DET是高电平还是低电平，即：若所述电源电压低压检测电路102采样到的所述芯片电源电压VDD从高于指定电平掉落到低于指定电平时，所述电源电压低压检测电路102输出标志信号为低电平；若所述电源电压低压检测电路102采样到的所述芯片电源电压VDD从低于指定电平上升到高于指定电平时，所述电源电压低压检测电路102输出标志信号为高电平。

并且，根据所述标志信号EXT_DET的高低电平的变化303来判定所述实现低功耗模式的芯片是否进入所述低功耗模式，即：如果所述电源电压低压检测电路102输出的标志信号EXT_DET一直维持高电平，所述芯片始终停留在所述低功耗模式使能状态302下；当所述低功耗逻辑控制电路104检测到所述标志信号EXT_DET由高电平跳变到低电平(即EXT_DET＝1’b0)时，所述数字逻辑单元106根据所述低功耗逻辑控制电路104输出的控制信号MODE为高电平，使所述芯片进入所述低功耗模式304；在所述低功耗模式304中，当所述低功耗逻辑控制电路104检测到所述标志信号MODE为由低电平跳变到高电平(即EXT_DET＝1’b1)时，所述数字逻辑单元106根据所述低功耗逻辑控制电路104输出的控制信号MODE为低电平，使所述芯片退出所述低功耗模式。

具体的，在一时钟信号CLK的控制下，所述低功耗逻辑控制电路102中的状态机电路202根据所述标志信号EXT_DET的高低电平变化303，控制所述基准参考源电路100的使能位VBGEN和电源电压低压检测电路102的使能位DETEN以实现定时采样芯片电源电压VDD；根据所述标志信号EXT_DET的高低电平变化303，所述低功耗控制逻辑104输出相应的控制信号MODE，根据所述控制信号MODE的高低，所述低功耗控制逻辑102中的第一选择器204选择第一使能信号INT_VBGEN(即进入低功耗模式之后的基准参考源电路100的使能位VBGEN)或第三使能信号EXT_VBGEN(即进入低功耗模式之前的基准参考源电路100使能位VBGEN)；所述低功耗控制逻辑102中的第二选择器206选择电压检测状态INT_DET(即进入低功耗模式之后的复位信号)或标志信号EXT_DET(即进入低功耗模式之前的复位信号作为复位信号VDET；所述低功耗控制逻辑102中的第三选择器208选择第二使能信号INT_DETEN(即进入低功耗模式之后的电源电压低压检测电路102的使能位DETEN)或第四使能信号EXT_DETEN(即进入低功耗模式之前的电源电压低压检测电路102的使能位DETEN)。

在本实例中，也就是说，当所述状态机电路202检测到所述标志信号EXT_DET由高电平跳变到低电平(即EXT_DET＝1’b0)时，则进入低功耗模式，此时，所述第一选择器、第二选择器和第三选择器在所述控制信号MODE为高电平的控制下，分别将所述状态机电路202产生的第一使能信号INT_VBGEN、电压检测状态INT_DET，以及第二使能信号INT_DETEN选择输出。在使能进入低功耗模式后，如果所述状态机电路202检测到所述标志信号EXT_DET从低电平跳变到高电平时，则使能退出低功耗模式，则所述第一选择器、第二选择器和第三选择器在所述控制信号MODE为低电平的控制下，分别通过所述状态机电路202将所述数字逻辑单元106输出的第三使能信号EXT_VBGEN、标志信号EXT_DET，以及第四使能信号EXT_DETEN选择输出。

在本实施例中，所述数字逻辑单元106从一程序存储器114中读取程序代码进行程序运行，所述实现低功耗模式的方法还包括：当所述数字逻辑单元106接收到的所述控制信号MODE为高电平时，所述数字逻辑单元106通过所述电压采样状态INT_DET控制所述程序存储器108进入所述低功耗模式；当所所述数字逻辑单元106接收到的所述控制信号MODE为低电平时，所述数字逻辑单元106通过所述标志信号EXT_DET控制所述程序存储器108退出所述低功耗模式。

在本实施例中，所述数字逻辑单元106还可以对一随机存储器116进行操作以保存工作过程中的重要数据，所述实现低功耗模式的方法还可以包括：当所述数字逻辑单元106接收到的所述控制信号MODE为高电平时，所述数字逻辑单元106通过所述电压采样状态INT_DET控制所述随机存储器110进入所述低功耗模式；当所所述数字逻辑单元106接收到的所述控制信号MODE为低电平时，所述数字逻辑单元106通过所述标志信号EXT_DET控制所述随机存储器110退出所述低功耗模式。

在本实施例中，所述实现低功耗模式的方法中还包括：通过所述数字逻辑单元106向所述低功耗逻辑控制电路输出所述时钟信号CLK，或由所述芯片外部向所述低功耗逻辑控制电路提供所述时钟信号CLK。或者，所述实现低功耗模式的方法中，可通过所述数字逻辑单元106使能一低压低功耗振荡器112以使所述低压低功耗振荡器112向低功耗逻辑控制电路输出时钟信号CLK。具体，请参见图6，所述低压低功耗振荡器112内部进行设置，可以使所述低压低功耗振荡器在128个时钟周期中采样一次所述标志信号EXT_DET，在采样时间内，如在第124个时钟周期时，使能基准参考源电路(即基准参考源电路100的使能位VBGEN为高电平)；在第126个时钟周期时，使能电源电压低压检测电路(即电源电压低压检测电路102的使能位DETEN为高电平)；此时，所述芯片进入了低功耗模式使能状态302，在第127个时钟周期时采样所述标志信号EXT_DET的结果，如果电源电压低压检测电路102输出的标志信号EXT_DET为高电平，表示芯片电源电压VDD高于指定电平，则所述芯片退出低功耗工作模式重新进入到低功耗模式使能状态302，如果电源电压低压检测电路输出的标志信号EXT_DET为低电平，表示芯片电源电压VDD依然低于指定电平，则所述芯片依然保持在低功耗模式304下；第128个时钟周期清除基准参考源电路100的使能位VBGEN和电源电压低压检测电路102的使能位DETEN(只有4个时钟周期使能电源电压低压检测电路和基准参考源电路)。而在所述芯片处于低功耗模式禁止状态301时，所述电源电压低压检测电路102实时采样芯片电源电压VDD。

在所述低功耗模式304下，所述芯片进入低功耗模式下工作，通过所述控制信号MODE对所述数字逻辑电路106中的各数字逻辑及相关模块状态，如控制所述程序存储器108和随机存储器110的工作状态；如禁止时钟产生模块使得整个所述数字逻辑单元106都不再动作，以减少所述芯片的动态电流；如配置输入输出端口控制模块为输入通道和输出通道完全关闭以减少因输入信号浮空而可能导致的漏电流问题等，即：通过所述低压低功耗振荡器112定时使能所述基准参考源电路100和电源电压低压检测电路102以减小系统的平均功耗。这是因为以所述低功耗模式禁止状态301下的所述基准参考源电路100和电源电压低压检测电路102的总静态电流为例，如所述基准参考源电路100工作时消耗电流16微安，所述电源电压低压检测电路102工作时消耗电流32微安，则工作时所述总静态电流为48微安，而本实用新型的芯片在128个时钟周期内，所述基准参考源电路100只有4个时钟周期使能，所述电源电压低压检测电路102只有2个时钟周期使能，其长时间的平均电流为1微安(32/128*2+16/128*4)，大大降低了系统功耗。

与现有技术相比，本实用新型通过在电源电压低压采样电路、基准参考源电路与数字逻辑单元之间增加一低功耗逻辑控制电路，实现一低功耗模式的芯片，当所述低功耗模式的芯片进入一低功耗模式时，在一时钟信号CLK的控制下，所述低功耗逻辑控制电路使能电源电压低压采样电路和基准参考源电路定时采样芯片电源电压的变化，以减少芯片的动作电流。因此，当芯片处于正常工作模式，突然发生芯片电源电压掉电时，芯片立刻切换到低功耗模式下工作，延长了内部RAM的数据掉电保持时间，解决了现有技术中因掉电时间不确定而导致RAM在某些情况下可能不能保持数据的问题。此外，由于所述低功耗模式在采样的芯片电源电压升至才能唤醒，有效地减小了误触发导致芯片电流瞬间增大的概率，增强了系统的可靠性。

本实用新型虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本实用新型的精神和范围内，都可以做出可能的变动和修改，因此本实用新型的保护范围应当以本实用新型权利要求所界定的范围为准。

Claims

1.一种实现低功耗模式的芯片，包括：

2.如权利要求1所述的实现低功耗模式的芯片，其特征在于，所述低功耗逻辑控制电路包括：

3.如权利要求1所述的实现低功耗模式的芯片，其特征在于，还包括分别与所述数字逻辑单元连接的随机存储器。

4.如权利要求1所述的实现低功耗模式的芯片，其特征在于，还包括分别与所述数字逻辑单元连接的程序存储器。

5.如权利要求1所述的实现低功耗模式的芯片，其特征在于，还包括与所述低功耗逻辑控制电路和数字逻辑单元连接的低压低功耗振荡器，所述低功耗逻辑控制电路输出所述时钟信号。

6.如权利要求1所述的实现低功耗模式的芯片，其特征在于，所述数字逻辑单元或所述芯片的外部单元输出所述时钟信号。

7.如权利要求1至6中任意一项所述的实现低功耗模式的芯片，其特征在于，所述芯片为MCU芯片。