CN101772809B - 防止高电压存储干扰的方法和电路 - Google Patents

Abstract

一种电路和方法减小了在存储器阵列(12)中由两个电源电压下降到预定值以下所引起的干扰。存储器控制逻辑(22)使用逻辑电源域来工作。比逻辑电源域的电压高的电压响应于振荡器(18)振荡而产生。该较高电压被用来操作存储器阵列(12)。当逻辑电源域至少达到第一电平或值时，用存储器控制逻辑(22)来控制振荡器(18)的工作。当逻辑电源域在第一电平以下时，振荡器(18)被禁用。振荡器(18)的禁用具有防止产生较高电压的作用。这有利于在较高电压可能没有得到适当控制时防止较高电压到达存储器阵列(12)。

Description

防止高电压存储干扰的方法和电路

技术领域

本公开内容一般地涉及半导体，以及更特别地，涉及半导体数据存储器件。

背景技术

在具有其他类型的电路的集成电路中所嵌入的半导体存储器典型地需要两种不同的电源电压来工作。第一电源电压用来给存储器的控制电路供电。这种控制电路常常以逻辑门来实现并且被供以相对低的电源电压。第二电源电压用来给存储操作(例如编程或擦除存储器)供电。该电压，尤其是用于像闪速(FLASH)存储器那样的存储器的，在幅度(magnitude)上典型地比逻辑电路所需的电源大很多。如果低值的电源电压下降到给逻辑电路供电所需的临界值以下，则可能会产生错误的逻辑信号。由于不正确的逻辑值，存储器阵列中的位单元可能会不恰当地受到典型地由电荷泵或电压倍增器产生的高电压电源的影响。高电压与存储单元的错误耦合会改变存储单元的电学特性。错误的数据可能由所改变的电学特性引起，从而产生不可靠的操作。

附图说明

本发明以实例的方式进行说明但并不限定于附图，在所述附图中相似的参考符号表示相似的元素。附图中的元素出于简单清晰的目的进行说明而并不一定按比例描绘。

图1以框图的形式示出了根据本发明用于防止高电压存储干扰的存储器；

图2以局部示意图的形式示出了如在图1中所利用的主振荡器及其控制的一种形式；

图3以流程图示出了根据本发明用于防止存储器中的高电压存储干扰的一种方法；以及

图4以时序图示出了与图1的存储器相关的多种电压信号。

具体实施方式

图1示出了具有电压干扰保护方案的存储器10。电压干扰保护防止高电压与存储器阵列12的存储位单元的非预期耦合，其中该耦合能够以非期望的方式改变存储器阵列的电学特性。存储器阵列12具有由阵列控制逻辑14所控制的多个存储位。阵列控制逻辑14在两种电源电压不同的电源下工作。第一电源电压被指定为电源域1或存储器电源域。电源域1是由多电荷泵使用以产生幅度足够大以能够编程和擦除存储器阵列12内的存储位的电压的电源电压。第二电源电压被指定为电源域2并且是逻辑电源域。第二电源电压小于第一电源电压并且具有至少高于晶体管工作电压的幅度以能够给逻辑门和逻辑电路供电。因此，第一电源电压和第二电源电压在幅度上都没有大到足以编程或擦除存储位。阵列控制逻辑14由多个多电荷泵16来供电。多电荷泵的每个都被实现为电压倍增器电路或电荷泵电路。多电荷泵16以电源域1和电源域2的电源电压来工作。多电荷泵16的输入被耦连至单主振荡器18的输出。单主振荡器18是用来给所有多电荷泵16提供时钟的共享的、公共的振荡器。单主振荡器18以电源域1存储电源电压来工作并且具有与主振荡器控制20的输出耦连的输入。主振荡器控制20以电源域1存储电源电压和电源域2逻辑电源电压来工作。主振荡器控制20的第一输入被连接到电源域2低电压指示器24的输出以接收低电压指示器(LVI)信号26。主振荡器控制20的第二输入被连接到存储器控制逻辑22的第一输出。存储器控制逻辑22以电源域2逻辑电源电压来工作。存储器控制逻辑22的第二输出被连接到多电荷泵16的控制输入以提供控制信号27。存储器控制逻辑22的第三输出被连接到阵列控制逻辑14的第二控制输入，以给阵列控制逻辑14提供用于与存储器阵列12的各种相互作用的控制信号29。主振荡器控制20的第二输出被连接到阵列控制逻辑14的第二输入。

工作时，存储器10起着在阵列控制逻辑14的控制下存储数据的作用。为了便于说明，到存储器阵列12的数据路径没有被示出但是按惯例的结构和工作。存储器10使用逻辑电源域(电源域2)来工作以在刚好高到能够可靠地切换逻辑晶体管的逻辑电压电平上给所示出的逻辑电路供电。该电压取决于工作过程并且目前在1伏特或更小的范围内。相反，存储器电源域(电源域1)被用来给具体的存储操作供电，例如编程操作或擦除操作。假定存储器阵列12在一种形式中被实现为闪速储存器。在这种形式中，用来实现电源域1的电压典型为3伏特或更大。该电压同样取决于工作过程并且将来可能变得更小。无论如何，电源域1的电压显著大于电源域2的电压。

在存储器10被实现为便携式电子器件的许多应用中，便携式电池被用来给电源域1和电源域2的电源电压提供电源。因为与存储器10相关的逻辑操作比更高电压的存储操作使用更为频繁，所以用来给电源域2的电压供电的电池可能在被用于电源域1的电池之前就已耗尽。电源域2低电压指示器24被用来在电源域2电压下降到预定的最小电压值或电平以下时给出指示，其中所述最小电压值或电平是对逻辑电路进行可靠供电所必需的。当电源域2电压变得过于小的时候，低电压指示器信号26被向主振荡器控制20确证(assert)。响应于低电压指示器信号26，主振荡器控制20将不再确证之前给单主振荡器18提供的使能信号。当低电压指示器信号26不被确证时，存储器控制逻辑22则工作于适当的电压下并且给主振荡器控制20提供控制信号23。在这种情况下，存储器10在正常的电路工作中起作用并给主振荡器控制20提供用于适当控制单主振荡器18的控制信息。主振荡器18进而产生具有适当时序的时钟信号以对选择性地举升(boost)电源域1信号的多电荷泵16进行操作。存储器控制逻辑22提供控制信号27以控制多电荷泵16与阵列控制逻辑14的耦连。多电荷泵16使用电源域2以给多电荷泵16内的逻辑接口电路供电，以在由存储器控制逻辑22所使用的逻辑电源域与由多电荷泵16所使用的存储器电源域之间进行接口连接。阵列控制逻辑14从多电荷泵16接收所举升的(boost)电压并且将所举升的电源电压导引至存储器阵列12中的正确位置。

当电源域2低电压指示器24判定电源域2电压过低以致不能可靠地操作存储器控制逻辑22内的逻辑电路以及存储器10的其他逻辑电路的时候，低电压指示器信号26被确证。低电压指示器信号26的确证(assertion)会禁用主振荡器控制20。结果，到主振荡器18的使能信号不再被主振荡器控制20确证。另外，主振荡器控制20将不再确证到阵列控制逻辑14的电源域1禁止信号。在一种替代形式中，使能信号同样起着使主振荡器18完全掉电并进一步节省存储器10中的电能的作用。当主振荡器18被再次使能并加电时，不存在与存储操作相关的同步问题。在任一种形式中，由主振荡器控制20提供的使能信号起着控制来自主振荡器18的时钟信号输出的作用。响应于电源域1禁止信号，阵列控制逻辑14解耦电源域1电源电压以免传导至存储器阵列12内的位单元的节点。应当注意，主振荡器控制20因此起着防止多电荷泵16在低电压指示器信号被确证时产生多个举升的电压的作用。如果通过直接控制单主振荡器18来避免多电荷泵电压的产生，则可以实现更多的电能节省。

图2示出了与主振荡器18及多电荷泵结合的主振荡器控制20的一种形式。主振荡器控制20没有被详细示出，因为众多常规振荡器电路中的任何一种都可以被使用。此外，没有在图2中提供电荷泵的具体细节，因为众多常规电荷泵电路中的任何一种都可以被使用。在所示出的形式中，主振荡器控制20具有电平转换电路40和电平转换电路42。在电平转换电路40内的是P沟道晶体管44，该P沟道晶体管44具有与用于接收电源域1(存储器电源域)的电源电压的线端连接的源极。晶体管44的漏极被连接到节点47以及N沟道晶体管46的漏极。晶体管46的栅极被连接到使用电源域2的图1的控制信号23。当电源域2的电源电压高到足以进行可靠的操作的时候，控制信号23是被用来通过主振荡器控制20对主振荡器18进行控制的控制信号。控制信号23还被连接到由逻辑电源域或电源域2供电的反相器52的输入。反相器52的输出被连接到N沟道晶体管50的栅极。晶体管46和晶体管50各自的源极都被连接到用于接收接地参考的线端。P沟道晶体管48具有与晶体管44的源极连接的源极以接收电源域1电压。晶体管48的栅极被连接到节点47。晶体管44的栅极被连接到节点49以及晶体管50的漏极。应当注意，电平转换电路40由第一和第二电源域两者供电。

电平转换电路42具有电阻器60，该电阻器60具有与用于接收电源域1电压的线端连接的第一线端。电阻器60的第二线端被连接到P沟道晶体管62的源极。晶体管62的栅极与其漏极连接于节点63。N沟道晶体管64具有在节点63与晶体管62的漏极连接的漏极。晶体管64的栅极与来自电源域2低电压指示器24的低电压指示器信号26连接。P沟道晶体管66具有与用于接收电源域1电压的线端连接的源极。晶体管66的漏极在节点68与N沟道晶体管70的漏极连接。晶体管70的栅极与晶体管64的栅极以及与来自电源域2低电压指示器24的低电压指示器信号26连接。晶体管64和晶体管70各自的源极都被连接到接地参考电压线端。P沟道晶体管72具有与用于接收电源域1电压的线端连接的源极。晶体管72的栅极被连接到节点68。晶体管66的栅极被连接到与晶体管72的漏极连接的节点74。N沟道晶体管76的漏极被连接到节点74。晶体管76的栅极被连接到节点63，并且晶体管76的源极被连接到接地参考电压线端。P沟道晶体管80具有与用于接收电源域1电压的线端连接的源极。晶体管80的栅极与N沟道晶体管82的栅极在节点74连接。晶体管80的漏极与晶体管82的漏极在节点83连接。晶体管82的源极被连接到接地参考电压线端。P沟道晶体管84具有与用于接收电源域1电压的线端连接的源极。晶体管84的栅极与N沟道晶体管86的栅极在节点83连接。晶体管84的漏极被连接到晶体管86的漏极并提供电源域1禁止信号。晶体管86的源极被连接到接地参考电压线端。

与门53的第一输入被连接到节点49。与门53的第二输入被连接到节点74。与门53的输出54被连接到主振荡器18的输入。主振荡器18由如图1所示出的电源域1供电。主振荡器18具有分别与多电荷泵16中的预定一个的输入耦连的多个输出。多电荷泵16包括第一电荷泵90、第二电荷泵91以及附加的电荷泵，例如第N个电荷泵92，其中N是整数。电荷泵90-92中的每一个都具有与阵列控制逻辑14耦连的各自的输出。

工作时，电平转换电路40在由电源域2供电时接收数字信号并在节点49提供具有值的输出位，该值具有的数字值(即逻辑状态)与控制信号23相同。但是，电平转换电路40的输出的电压电平从较低的电源域2转换为较高的电源域1。在电平转换电路42内，信号78同样具有与电源域2低电压指示器24相同的逻辑值。如同电平转换电路40一样，电平转换电路42的输出的电压电平从较低的电源域2转换为较高的电源域1。但是，所有在电平转换电路42内的电路都由电源域1供电。因此，当与电源域2相关的电压下降到阈值电平以下的时候，电平转换电路42的输出将是精确的，而电平转换电路40的输出可能不是精确的。除非电平转换电路40和电平转换电路42两者的输出都被使能，否则由较高的电源域1电源电压供电的与门53将不会使能主振荡器18。因而，应当理解，电平转换电路42起着在低电压指示器信号26被确证时保证主振荡器不被使能的作用。

图3示出了用于防止高电压存储器干扰的方法94的流程图。在步骤95中，存储器被供以由电压倍增器产生的高电压，所述电压倍增器由单主振荡器提供时钟。在上下文中，术语“高电压”是相对的并且意味着值比被连接以实现逻辑功能的功率晶体管所使用的电压高的电压。该高电压典型是操作存储器(例如闪速存储器)所需要的，如编程和擦除操作。电压倍增器和单主振荡器使用电压幅度大于第二电源域的第一电源域。在步骤96中，与存储器相关的逻辑电路由第二电源域供电。在步骤97中，检测第二电源域中的低电压状态。该状态在第二电源域的电压下降到预定阈值以下时出现。在步骤98中，响应于在第二电源域中检测到低电压状态，单主振荡器18被禁用。主振荡器18的禁用防止了高电压被传导至存储器阵列12。在步骤99中，检测第二电源域返回到正常的工作电平。当第二电源域的电压达到或超过预定阈值达预定时长的时候，该检测发生。在步骤100中，单主振荡器18的控制被释放或者被归还给存储控制逻辑22。在步骤102中，方法94结束，这时存储器控制逻辑22控制着存储器10，表明电源域2具有足够的幅度来提供精确且可靠的操作。

图4示出了波形，其中该波形给已经在上文中结合图1和2讨论过的各种信号标绘了电压-时间曲线。电源域1信号被示出为在所示出的全部时间上具有恒定值，V_DD1。电源域2信号被示出为在0到V_DD2之间变动。在时间t1之前，电源域2的电压V_DD2在预定值108以下。因此，被示出为低态有效信号的低电压指示器信号被确证。当低电压状态存在时，主振荡器18被禁用，如为逻辑零的使能信号所指示的。在时间t1处，预定值108被电源域2值超过并成为V_DD2的电源电压值直到大概时间t2。在这段时间里，低电压指示器信号26没有被确证，如由假定值为V_DD2的低态有效的例示所指示的。在电源域2电压足够用于可靠操作的这段时间内，主振荡器18由V_DD1信号使能。在时间t2之后，电源域2电压没有达到预定值108并且低电压指示器信号26再次被确证。另外，用于主振荡器18的使能信号没有被确证并且来自主振荡器18的时钟没有被提供给多电荷泵16。这些波形在电源域2电压于预定值108之上和之下变动时指示了无缝操作。电压变动不允许干扰已经被编程进存储器阵列12的位单元的电学特性。

至此，应当意识到，以上已经提供了使位单元干扰最小化的一种方法及存储器电路，其中所述位单元干扰由于在存储器中使用的多个电源电压之一变得过低以致不能确保可靠的操作而引起。由于非易失性存储位单元不断以更小的尺寸来实现，因而位单元显示出对造成不正确的存储位单元的电压干扰或存储干扰更大的敏感性。在一种形式中，在存在无效的逻辑电平信号时是激活的通电复位信号被用作附加功能。具有电压电平为逻辑电压电平的通电复位信号被转换为较高的电压电平以禁用存储器系统中的多电荷泵。通过禁用控制多电荷泵的主振荡器或公共振荡器，多电荷泵被禁用。当系统中的主振荡器没有在起作用时，能够保证电源域2的较高电压不会导致存储器阵列中的位干扰。因为当电源域1的电压下降到阈值以下时，多电荷泵的工作被选择性地禁用，在阵列控制逻辑的电路中的漏电流得以避免，这排除了对存储器阵列的软热载流子注入(HCI)干扰的可能性。在此所描述的方法有效地避免了在非易失性存储器阵列中由电压倍增器或电荷泵产生的产生于内部的电压的位干扰。

在一种形式中，于此提供了对具有存储器阵列的电路进行操作的一种方法。存储器控制逻辑使用逻辑电源域来进行操作。比逻辑电源域的电压更高的电压响应于振荡器的振荡而产生。该更高电压被用来操作存储器阵列。当逻辑电源域至少处于第一电平时，用存储器控制逻辑来控制振荡器的工作。当逻辑电源域在第一电平以下时，振荡器被禁用。在另一种形式中，产生高电压还包括使用响应于振荡器振荡的电压倍增器。在另一种形式中，产生电压还包括用低于所述更高电压的存储器电源域给电压倍增器供电。在另一种形式中，使用较高电压还包括使用将该较高电压施加到存储器阵列上的阵列控制逻辑。在另一种形式中，使用较高电压还包括以存储器电源域给阵列控制逻辑供电。在另一个形式中，禁用振荡器还包括响应于逻辑电源域下降到第一电平以下而确证低电压指示器信号。响应于确证低电压指示器信号的步骤，振荡器被禁用。在另一种形式中，对振荡器操作的控制还包括使用存储器控制逻辑以确证到振荡器控制电路的振荡器使能信号。振荡器控制电路的输出被耦连至第一逻辑状态下的振荡器以使能振荡器。在另一种形式中，确证低电压指示器信号还包括在以下逻辑状态下的确证低电压指示器信号，其中所述逻辑状态促使振荡器控制电路在禁用振荡器的第二逻辑状态下将振荡器控制电路的输出提供给振荡器。在另一种形式中，确证低电压指示器信号还包括使低电压指示器信号进行电平转换。电平转换后的低电压指示器信号被提供给逻辑门。逻辑门的输出被耦合至振荡器。

在另一种形式中，电路包括由逻辑电源域供电的存储器控制逻辑，其中该存储器控制逻辑具有第一输出和第二输出。低电压指示器电路被耦连至具有输出的逻辑电源域。振荡器控制电路具有与低电压指示器电路的输出耦连的第一输入，与存储器控制逻辑的第一输出耦连的第二输入，以及输出。振荡器具有与振荡器控制电路的输出耦连的控制输入，以及振荡器输出。多个电压倍增器被耦连至振荡器的输出并且提供绝对电平比逻辑电源域高的高电压。阵列控制逻辑被耦连至该多个电压倍增器以及存储器控制逻辑的第二输出。存储器阵列被耦连至阵列控制逻辑。在另一种形式中，振荡器控制电路由存储器电源域供电，其中该存储器电源域的电平高于逻辑电源域且低于高电压的绝对值。在另一种形式中，振荡器控制电路包括第一电平转换器，其中该第一电平转换器具有与存储器控制逻辑的第一输出耦连的输入以及输出。第二电平转换器具有与低电压指示器电路的输出耦连的输入以及输出。逻辑门具有与第一电平转换器的输出耦连的输入，与第二电平转换器的输出耦连的第二输入，以及与振荡器的控制输入耦连的输出。在一种形式中，第二电平转换器包括晶体管，其中该晶体管具有与低电压指示器电路的输出耦连的栅极，与接地端耦连的源极，以及漏极。电阻元件和二极管接法晶体管(diode-connectedtransistor)被串行连接于晶体管的漏极和存储器电源域之间。由存储器电源域供电的电平转换电路具有与低电压指示器电路的输出耦连的第一输入，与第一晶体管的漏极耦连的第二输入，以及作为第二电平转换器的输出的输出。当逻辑电源域在预定电压电平以下时，低电压指示器电路将低电压指示器电路的输出设置为逻辑低态。阵列控制逻辑包括响应于存储器控制逻辑的第二输出来控制对存储器阵列的较高电压施加的电路，其中存储器控制逻辑的第二输出是多信号。在另一种形式中，存储器阵列包括需要较高电压来编程及擦除的非易失性存储单元。阵列控制逻辑使用较高电压来控制编程及擦除。阵列控制逻辑使用第二电源域和第一电源域。当逻辑电源域在预定的电压电平以下时，低电压指示器电路引起振荡器控制电路禁用振荡器。

在另一种形式中，于此提供了具有其单元需要高电压来编程及擦除的存储器阵列的一种电路。存储器控制电路提供了读取、编程、及擦除操作的信号指示并且由逻辑电源域供电。当逻辑电源域在预定电平以下时，低电压指示器进行指示。振荡器至少由存储器电源域供电。振荡器控制电路在低电压指示器指示逻辑电源域处于预定电平以下时禁用振荡器并且在逻辑电源域达到或高于预定电平时允许存储器控制电路控制振荡器。多个电压倍增器被耦连至振荡器的输出，其中所述电压倍增器至少由存储器电源域供电并且提供电平比存储器电源域高的高电压。阵列控制电路与多个电压倍增器和存储器控制电路耦连，以在根据存储器控制电路的指示进行编程及擦除时将高电压施加到存储器阵列。存储器控制电路控制该多个电压倍增器。在一种形式中，振荡器控制电路包括与低电压指示器耦连的第一电平转换器。第二电平转换器被耦连至存储器控制电路。逻辑门被耦连至第一电平转换器、第二电平转换器、以及振荡器。

尽管本发明已经就具体的导电类型或电位极性进行了描述，但是应当理解，导电类型和电位极性可以被改变。而且，说明书和权利要求书中的“前面”、“后面”、“顶部”、“底部”、“之下”、“以上”、“以下”等任何词语(如果有的话)都被用作描述性的而不一定描述不变的相对位置。应当理解，这样使用的词语在适当情况下是可交换的，使得在此所描述的本发明的实施方案，例如，能够在与这里所说明的方位不同的或者与这里没有描述的其他方位上工作。在此所使用的词语“包含”、“含有”、或其任何别的形式意指覆盖非排他性的包括，使得包含一列表元素的过程、方法、物品、或装置不仅包括那些列出的元素还包括没有明确列出或该过程、方法、物品、或装置所固有的其他元素。在此所使用的词语a或an被定义为一个或多个。同样，像“至少一个”及“一个或多个”这样的引导性短语在权利要求书中的使用不应当被理解成隐含着：由不定冠词“a”或“an”所允许的另一个权利要求元素的引入将包含这个被引入的权利要求元素的任何具体权利要求都限定于只含有这一个元素的发明，即便当相同的权利要求包括引导性短语“一个或多个”或“至少一个”以及不定冠词“a”或“an”时。这也适用于定冠词的使用。除非另有说明，词语“第一”及“第二”等被用来任意区分该词语所描述的元素。因而，这些词语不一定是用来指出所述元素的时间次序或其他优先次序。

在此所使用的词语多个被定义为两个或多于两个。在此所使用的词语另一个被定义为至少第二个或更多。在此所使用的词语含有和/或具有被定义为包含(即，开放性语言)。在此所使用的词语耦连的被定义为连接的，虽然不一定是直接地，也不一定是机械地。

虽然本发明在此参考具体的实施方案进行描述，但是在没有脱离下面的权利要求书所阐述的本发明范围的情况下，能够进行不同的修改和改变。例如，该方法可以被用来形成除了晶体管之外的其他半导体器件。例如，二极管和熔断器可以使用该方法来实现。同样，可以使用除了在此特别列出的材料之外的各种半导体材料。多个存储器阵列可以用由公共振荡器提供时钟的多电荷泵所控制的每个阵列来实现。另外，还可以实现多电荷泵的分组，其中每个分组由单控制器或主控制器控制。在此就具体解决方案所描述的任何益处、优点、或问题的解决方案并不意指要理解为关键的、必需的、或本质特征或者任一或所有权利要求的元素。因此，说明书和附图应被看作说明性的而非限制性的，并且所有这样的修改要包括在本发明的范围之内。

Claims (20)

1.一种对具有存储器阵列的电路进行操作的方法，包括以下步骤：

使用逻辑电源域对存储器控制逻辑进行操作；

响应于振荡器振荡产生比所述逻辑电源域的电压更高的电压；

使用所述更高的电压来操作所述存储器阵列；

当所述逻辑电源域至少处于第一电平达预定时长时，用所述存储器控制逻辑来控制所述振荡器的操作；以及

当所述逻辑电源域在所述第一电平以下时，禁用所述振荡器。

2.根据权利要求1的方法，其中产生更高的电压的步骤的特征还在于使用响应于所述振荡器振荡的电压倍增器。

3.根据权利要求2的方法，其中产生更高的电压的步骤的特征还在于用比所述更高的电压低的存储器电源域给所述电压倍增器供电。

4.根据权利要求1的方法，其中使用所述更高的电压的步骤的特征还在于使用将所述更高的电压施加于所述存储器阵列的阵列控制逻辑。

5.根据权利要求4的方法，其中使用所述更高的电压的步骤的特征还在于用存储器电源域给所述阵列控制逻辑供电。

6.根据权利要求1的方法，其中禁用所述振荡器的步骤的特征还在于：

响应于所述逻辑电源域下降到所述第一电平以下而确证低电压指示器信号；以及

响应于确证所述低电压指示器信号的步骤而禁用所述振荡器。

7.根据权利要求6的方法，其中控制所述振荡器的操作的步骤的特征还在于：

使用所述存储器控制逻辑确证到振荡器控制电路的振荡器使能信号；以及

在使能所述振荡器的第一逻辑状态下将所述振荡器控制电路的输出耦连至所述振荡器。

8.根据权利要求7的方法，其中确证所述低电压指示器信号的步骤的特征还在于在以下逻辑状态下确证所述低电压指示器信号，其中所述逻辑状态促使所述振荡器控制电路在禁用所述振荡器的第二逻辑状态下将所述振荡器控制电路的输出提供给所述振荡器。

9.根据权利要求8的方法，其中确证所述低电压指示器信号的步骤的特征还在于：

使所述低电压指示器信号进行电平转换以提供电平转换后的低电压指示器信号；

将所述电平转换后的低电压指示器信号提供至逻辑门；以及

将所述逻辑门的输出耦连至所述振荡器。

10.一种电路，包括：

由逻辑电源域供电的存储器控制逻辑，具有第一输出和第二输出；

与所述逻辑电源域耦连的低电压指示器电路，具有输出；

振荡器控制电路，具有与所述低电压指示器电路的输出耦连的第一输入、与所述存储器控制逻辑的第一输出耦连的第二输入、以及输出；

振荡器，具有与所述振荡器控制电路的输出耦连的控制输入以及振荡器输出；

与所述振荡器的输出耦连的多个电压倍增器，所述多个电压倍增器提供绝对值比所述逻辑电源域更高的高电压；

与所述多个电压倍增器以及所述存储器控制逻辑的第二输出耦连的阵列控制逻辑；以及

与所述阵列控制逻辑耦连的存储器阵列。

11.根据权利要求10的电路，其中所述振荡器控制电路由存储器电源域供电，所述存储器电源域的值比所述逻辑电源域高且比所述高电压的绝对值低。

12.根据权利要求11的电路，其中所述振荡器控制电路包括：

第一电平转换器，具有与所述存储器控制逻辑的第一输出耦连的输入、以及输出；

第二电平转换器，具有与所述低电压指示器电路的输出耦连的输入、以及输出；以及

逻辑门，具有与所述第一电平转换器的输出耦连的输入、与所述第二电平转换器的输出耦连的第二输入、以及与所述振荡器的控制输入耦连的输出。

13.根据权利要求12的电路，其中所述第二电平转换器包括：

晶体管，具有与所述低电压指示器电路的输出耦连的栅极、与接地端耦连的源极、以及漏极；

串行耦连于所述晶体管的漏极和所述存储器电源域之间的电阻元件和二极管接法晶体管；以及

由所述存储器电源域供电的电平转换装置，具有与所述低电压指示器电路的输出耦连的第一输入、与所述晶体管的漏极耦连的第二输入、以及作为所述第二电平转换器的输出的输出。

14.根据权利要求13的电路，其中所述低电压指示器电路在所述逻辑电源域处于预定电压电平以下时将所述低电压指示器电路的输出设置为逻辑低。

15.根据权利要求10的电路，其中所述阵列控制逻辑包括响应于所述存储器控制逻辑的第二输出来控制对所述存储器阵列的高电压施加的装置，其中所述存储器控制逻辑的第二输出是多信号。

16.根据权利要求14的电路，其中：

所述存储器阵列包括需要高电压来编程及擦除的非易失性存储单元；

所述阵列控制逻辑使用高电压来控制编程及擦除；以及

所述阵列控制逻辑使用所述逻辑电源域和所述存储器电源域。

17.根据权利要求10的电路，其中当所述逻辑电源域在预定的电压电平以下时，所述低电压指示器电路引起所述振荡器控制电路禁用所述振荡器。

18.一种电路，包括：

存储器阵列，包含需要高电压来编程及擦除的单元；

提供指示进行读取、编程、及擦除操作的信号并由逻辑电源域供电的存储器控制装置；

低电压指示器，用于在所述逻辑电源域处于预定电平以下时进行指示；

振荡器，包含输出并且至少由存储器电源域供电；

振荡器控制装置，用于在所述低电压指示器指示出逻辑电源域处于预定电平以下时禁用所述振荡器并且在所述逻辑电源域达到或处于预定电平以上达预定时长时允许所述存储器控制装置控制所述振荡器；

与所述振荡器的输出耦连的多个电压倍增器，其中所述多个电压倍增器至少由所述存储器电源域供电并且提供具有比所述存储器电源域更高的值的高电压，以及

与所述多个电压倍增器及所述存储器控制装置耦连的阵列控制装置，用于在根据由所述存储器控制装置指示进行编程及擦除时将所述高电压施加到所述存储器阵列。

19.根据权利要求18的电路，其中所述存储器控制装置控制所述多个电压倍增器。

20.根据权利要求18的电路，其中所述振荡器控制装置包括：

与所述低电压指示器耦连的第一电平转换器；

与所述存储器控制装置耦连的第二电平转换器；以及

与所述第一电平转换器、所述第二电平转换器、以及所述振荡器耦连的逻辑门。

Images