CN105304141A - 包括共用校准参考电阻器的存储器的系统及其校准方法 - Google Patents

包括共用校准参考电阻器的存储器的系统及其校准方法 Download PDF

Info

Publication number
CN105304141A
CN105304141A CN201510134924.5A CN201510134924A CN105304141A CN 105304141 A CN105304141 A CN 105304141A CN 201510134924 A CN201510134924 A CN 201510134924A CN 105304141 A CN105304141 A CN 105304141A
Authority
CN
China
Prior art keywords
signal
memory
image feature
response
calibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510134924.5A
Other languages
English (en)
Other versions
CN105304141B (zh
Inventor
李铉雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105304141A publication Critical patent/CN105304141A/zh
Application granted granted Critical
Publication of CN105304141B publication Critical patent/CN105304141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Abstract

一种半导体装置包括第一存储器、第二存储器和共享参考电阻器。第一存储器电耦接到共享参考电阻器，第二存储器也电耦接到共享参考电阻器。第一和第二存储器中的每个通过响应于时钟信号和镜像功能信号而有选择地使用共享参考电阻器来执行其基本校准操作，所述镜像功能信号根据第一和第二存储器中的哪个存储器执行校准操作而具有不同的逻辑电平。

Description

包括共用校准参考电阻器的存储器的系统及其校准方法
相关申请的交叉引用
本申请要求在2014年6月12日提交韩国知识产权局的韩国专利申请No.10-2014-0071260的优先权，其整体内容通过引用合并于此。
技术领域
本发明的实施例总体上涉及集成电路，更具体地，在一个或更多个实施例中，涉及具有多个存储器的系统。
背景技术
在存储器控制器控制存储器芯片的电子系统中，它们能够通过信号传输线路来通信。为了满足高性能电子系统的需求，可应用于存储器和存储器控制器之间的通信的一些通信标准需要高数据速率和低信号摆幅。然而，在低信号摆幅方面，即便是存储器芯片和存储器控制器之间的信号传输线路中的相对小量的外部噪声或阻抗失配也可能引起信号失真。
片内端接(OTD)是将用于在这样的传输线路中阻抗匹配的电阻器设置在半导体芯片内部而非半导体芯片外部某处的技术。ODT技术也可以应用于存储器芯片。
此外，在需要针对工艺、电压和温度(PVT)变化来校准阻抗的情况下，可以使用ZQ校准技术。例如，存储器芯片可以耦接到外部参考电阻器，并且可以通过使用外部参考电阻器来执行ZQ校准。
发明内容
在本发明的一个实施例中，一种半导体装置可以包括：第一存储器，其电耦接到共享参考电阻的第一端部；以及第二存储器，其电耦接到共享参考电阻的第二端部，其中第一和第二存储器中的每个通过响应于时钟信号和镜像功能信号而有选择地使用共享参考电阻来执行其基本校准操作。
在本发明的一个实施例中，一种半导体装置可以包括：第一存储器，其电耦接到共享参考电阻的第一端部；以及第二存储器，其电耦接到共享参考电阻的第一端部，其中共享参考电阻的第二端部电耦接到接地电压，以及其中第一和第二存储器中的每个通过响应于时钟信号和镜像功能信号而有选择地连接到共享参考电阻来执行其基本校准操作。
在本发明的一个实施例中，一种包括共同耦接到共享参考电阻的第一和第二存储器的半导体装置的校准方法可以包括：响应于时钟信号和镜像功能信号而在第一时间区段对第一和第二存储器中的一个执行基本校准操作；响应于时钟信号和镜像功能信号而在第一时间区段对第一和第二存储器中的另一个执行基本校准操作；以及响应于操作控制信号和镜像功能信号而对第一和第二存储器交替地执行校正校准操作。
附图说明
结合附图描述特征、方面和实施例，在附图中：
图1是图示根据本发明的一个实施例的电子系统的电路图，
图2是图示根据本发明的一个实施例的电子系统的示意图，
图3是图示根据本发明的一个实施例的电子系统的电路图，
图4是图示图3中所示的电子系统的框图，
图5是图示图4中所示的第一校准控制部的框图，
图6和图7是图示根据本发明的一个实施例的电子系统的操作的时序图，
图8是图示根据本发明的一个实施例的电子系统的电路图，以及
图9是图示图8中所示的电子系统的框图。
具体实施方式
图1是图示电子系统10的电路图。电子系统10可以包括第一存储器11和第二存储器12。第一存储器11和第二存储器12从存储器控制器(未示出)接收时钟信号CLK、数据DQ以及命令和地址信号CMD/ADD，并且响应于存储器控制器的控制信号来执行读取和写入操作。第一存储器11和第二存储器12中的每个耦接到其自身的外部参考电阻RZQ以执行校准操作。
参考图2，电子系统1可以包括第一存储器110、第二存储器120、存储器控制器130和共享参考电阻器SRZQ。第一存储器110和第二存储器120可以层叠在衬底140上。例如，一个存储器可以层叠在另一存储器上。第一存储器110和第二存储器120中的每个可以包括多个半导体芯片。例如，第一存储器110和第二存储器120中的每个可以由层叠的半导体芯片形成。第一存储器110和第二存储器120可以响应于存储器控制器130的控制信号来执行数据写入和读取操作。电子系统1还可以包括存储器控制器130。例如，存储器控制器130可以与衬底140上的第一存储器110和第二存储器120一起封装在单个封装中。在本发明的一个实施例中，电子系统1可以实现成片上系统、封装内系统或多芯片封装。第一存储器110、第二存储器120和存储器控制器130可以使用凸球、球栅阵列或微凸点而在衬底140上封装成层叠类型。衬底140可以是诸如插入式衬底的硅衬底，或者印刷电路板。第一存储器110、第二存储器120和存储器控制器130中的每个可以通过诸如金属线的信号线或者在衬底140中形成的穿通硅通孔而彼此电耦接。
共享参考电阻器SRZQ可以设置在衬底140之上。共享参考电阻器SRZQ可以共同地电耦接到第一存储器110和第二存储器120。参见图1，第一存储器11和第二存储器12中的每个分别具有其自身的参考电阻RZQ。参见图2，根据本公开的一个实施例的电子系统可以具有共用参考电阻器的多个存储器。如图2中所示，例如，共享参考电阻器SRZQ可以共同地电耦接到第一存储器110和第二存储器120。此外，第一存储器110和第二存储器120中的每个可以使用共享参考电阻器SRZQ来执行校准操作，所述共享参考电阻器SRZQ共同地耦接到第一存储器110和第二存储器120。
图3是图示根据本发明的一个实施例的电子系统2的电路图。电子系统2可以包括第一存储器210、第二存储器220和共享参考电阻器SRZQ。第一存储器210和第二存储器220可以从图2中所示的存储器控制器130接收时钟信号CLK、数据DQ以及命令和地址信号CMD/ADD。第一存储器210和第二存储器220可以响应于时钟信号CLK、数据DQ以及命令和地址信号CMD/ADD来执行各种操作，诸如数据写入操作、数据读取操作、测试操作、校准操作和刷新操作。
共享参考电阻器SRZQ可以共同地耦接到第一存储器210和第二存储器220。例如，共享参考电阻器SRZQ的一个节点可以电耦接到第一存储器210，而共享参考电阻器SRZQ的另一个节点可以电耦接到第二存储器220。第一存储器210和第二存储器220中的每个可以响应于时钟信号CLK和镜像功能信号MF而有选择地使用共享参考电阻器SRZQ。当第一存储器210响应于时钟信号CLK和镜像功能信号MF而使用共享参考电阻器SRZQ时，第一存储器210可以执行其基本校准操作。当第二存储器220响应于时钟信号CLK和镜像功能信号MF而使用共享参考电阻器SRZQ时，第二存储器220可以执行其基本校准操作。第一存储器210和第二存储器220中的每个可以彼此独立地执行其自身的基本校准操作。例如，可以依次执行第一存储器210的基本校准操作和第二存储器220的基本校准操作。
第一存储器210可以响应于具有第一电平的镜像功能信号来使用共享参考电阻器SRZQ，第二存储器220可以响应于具有第二电平的镜像功能信号来使用共享参考电阻器SRZQ。例如，如果镜像功能信号MF的第一电平是逻辑高电平，则镜像功能信号的第二电平可以是逻辑低电平。例如，如果镜像功能信号MF的第一电平是逻辑低电平，则镜像功能信号MF的第二电平可以是逻辑高电平。例如，第一电平可以是接地电平，第二电平可以是电源电平，反之亦然。
例如，第一存储器210和第二存储器220可以响应于操作控制信号而执行其校正校准操作，所述操作控制信号响应于命令信号CMD而产生。在第一存储器210和第二存储器220完成其基本校准操作之后，第一存储器210和第二存储器220可以响应于操作控制信号和镜像功能信号MF来交替地执行其校正校准操作。校正校准操作可以包括在基本校准操作完成之后执行的任何类型的校准操作。在校正校准操作期间，在由于例如PVT变化而需要阻抗匹配的情况下，可以校正通过基本校准操作设定的阻抗代码。操作控制信号可以是用于第一存储器210和第二存储器220的各种操作的控制信号之一。例如，操作控制信号可以是指示第一存储器210和第二存储器220的刷新操作的刷新信号。在第一存储器210和第二存储器220是非易失性存储器件的情况下，第一存储器210和第二存储器220可以执行用于数据保持的刷新操作。在刷新操作期间存储器不从存储器控制器接收数据或者不向存储器控制输出数据。因此，在刷新操作期间存储器可以执行校正校准操作。
图4是图示图3中所示的电子系统2的框图。图4示出了包括第一存储器210和第二存储器220以及共享参考电阻器SRZQ的电子系统2的示例配置。参见图4，第一存储器210可以包括第一校准控制部310、第一开关330和第一校准电路350。校准控制部310可以响应于时钟信号CLK和具有第一电平的镜像功能信号MF(以下称为“第一镜像功能信号MF1”)而产生第一开关控制信号ZSW1。第一开关330可以响应于第一开关控制信号ZSW1而将共享参考电阻器SRZQ电连接到第一校准电路350和接地电压中的一个。第一校准电路350可以执行用于第一存储器210的校准操作。例如，当第一校准电路350通过第一开关330电耦接到共享参考电阻器SRZQ时，第一校准电路350可以执行用于第一存储器210的校准操作。
第二存储器220可以包括第二校准控制部320、第二开关340和第二校准电路360。校准控制部320可以响应于时钟信号CLK和具有第二电平的镜像功能信号MF(以下称为“第二镜像功能信号MF2”)而产生第二开关控制信号ZSW2。第二开关340可以响应于第二开关控制信号ZSW2而将共享参考电阻器SRZQ电连接到第二校准电路360和接地电压中的一个。第二校准电路360可以执行用于第二存储器220的校准操作。例如，当第二校准电路360通过第二开关340电耦接到共享参考电阻器SRZQ时，第二校准电路360可以执行用于第二存储器220的校准操作。
第一存储器210和第二存储器220可以共用共享参考电阻器SRZQ，因为第一存储器210响应于具有第一电平的镜像功能信号MF来执行校准操作，并且第二存储器220响应于具有第二电平的镜像功能信号MF来执行校准操作。在第一开关330和第二开关340中的一个电连接到共享参考电阻器SRZQ并且执行校准操作时，第一开关330和第二开关340中的另一个电连接到接地电压。
第一校准控制部310和第二校准控制部320中的每个还可以接收操作控制信号AREF。例如，在第一存储器210和第二存储器220完成基本校准操作之后，第一校准控制部310可以响应于操作控制信号AREF和第一镜像功能信号MF1来产生第一开关控制信号ZSW1。此外，在第一存储器210和第二存储器220完成基本校准操作之后，第二校准控制部320可以响应于操作控制信号AREF和第二镜像功能信号MF2来产生第二开关控制信号ZSW2。
图5是图示图4中所示的第一校准控制部310的框图。参见图5，第一校准控制部310可以包括基本使能信号发生部分410、校正使能信号发生部分420和输出控制部分430。基本使能信号发生部分410可以响应于时钟信号CLK和第一镜像功能信号MF1来产生基本使能信号BEN1。校正使能信号发生部分420可以响应于操作控制信号AREF和第一镜像功能信号MF1来产生校正使能信号CEN1。输出控制部分430可以响应于时钟信号CLK而输出基本使能信号BEN1和校正使能信号CEN1中的一个作为第一开关控制信号ZSW1。输出控制部分430可以允许第一校准控制部310首先输出基本使能信号BEN1作为第一开关控制信号ZSW1，并且随后，在第一存储器210和第二存储器220完成基本校准操作之后，输出校正使能信号CEN1作为第一开关控制信号ZSW1。
基本使能信号发生部分410可以包括计数单元411和第一比较单元412。计数单元411可以响应于时钟信号CLK而产生第一参考信号RS1。第一参考信号RS1可以响应于时钟信号CLK在第一预定时间之后从一个逻辑电平移动至另一逻辑电平。计数单元411可以接收时钟信号CLK，并且可以对时钟信号CLK的触发次数进行计数。例如，计数单元411可以响应于重置信号RSTB而输出具有逻辑低电平的第一参考信号RS1，并且可以在时钟信号CLK的触发次数达到预定数目时输出具有逻辑高电平的第一参考信号RS1。例如，时钟信号CLK可以被设定成使得在第一预定时间之后时钟信号CKL的触发次数达到预定数目。计数单元411可以包括可接收时钟信号CLK和重置信号RSTB的计数器电路，并且可以通过接收第一参考信号RS1而被禁止。因此，计数单元411可以响应于重置信号RSTB而产生具有逻辑低电平的第一参考信号RS1，并且可以在时钟信号CLK的触发次数达到预定数目时产生具有逻辑高电平的第一参考信号RS1，以及可以响应于第一参考信号RS1而被禁止。
第一比较单元412可以通过对第一参考信号RS1的电平和第一镜像功能信号MF1的电平进行比较来产生基本使能信号BEN1。例如，第一比较单元412可以在第一参考信号RS1的电平和第一镜像功能信号MF1的电平彼此相同时将基本使能信号BEN1使能，并且可以在第一参考信号RS1的电平和第一镜像功能信号MF1的电平彼此不同时将基本使能信号BEN1禁止。第一比较单元412可以包括XNOR(异或非)门。在本公开的一个实施例中，基本使能信号发生部分410还可以包括延迟单元413，其可以调整基本使能信号BEN1的输出定时。
校正使能信号发生部分420可以包括边沿检测单元421、触发器422和第二比较单元423。边沿检测单元421可以响应于操作控制信号AREF而产生转变脉冲TPS。例如，边沿检测单元421可以在每当操作控制信号AREF从逻辑高电平转变到逻辑低电平时产生转变脉冲TPS。
触发器422可以响应于转变脉冲TPS来改变第二参考信号CRS1的电平。例如，如果在触发器422正输出具有逻辑低电平的第二参考信号CRS1的同时转变脉冲TPS输入到触发器422，则触发器422可以输出具有逻辑高电平的第二参考信号CRS1。此外，当后续的转变脉冲TPS输入到触发器422时，触发器422可以再次输出具有逻辑低电平的第二参考信号CRS1。触发器422可以是T触发器。
第二比较单元423可以通过对第二参考信号CRS1的电平和第一镜像功能信号MF1的电平进行比较来产生校正使能信号CEN1。第二比较单元423可以包括XNOR(异或非)门。例如，第二比较单元423可以在第二参考信号CRS1的电平和第一镜像功能信号MF1的电平彼此相同时将校正使能信号CEN1使能，并且可以在第二参考信号CRS1的电平和第一镜像功能信号MF1的电平彼此不同时将校正使能信号CEN1禁止。
输出控制部分430可以包括延迟模型化单元431和MUX单元432。延迟模型化单元431可以接收时钟信号CLK，并且可以在第二预定时间之后产生输出控制信号OTC。由于计数单元411在第一预定时间之后改变第一参考信号RS1的电平，因此第二预定时间可以被设定为比第一预定时间长。例如，第二预定时间可以是第一预定时间的两倍长。
MUX单元432可以响应于输出控制信号OTC而输出基本使能信号BEN1和校正使能信号CEN1中的一个作为第一开关控制信号ZSW1。例如，MUX单元432可以在输出控制信号OTC被禁止时输出基本使能信号BEN1作为第一开关控制信号ZSW1，并且可以在输出控制信号OTC被使能时输出校正使能信号CEN1作为第一开关控制信号ZSW1。延迟模型化单元431可以通过在第二预定时间之后将输出控制信号OTC使能，而在第一存储器210和第二存储器220完成其基本校准操作之后允许第一存储器210基于校正使能信号CEN1来执行校正校准操作。输出控制部分430可以保持第一存储器210和第二存储器220的校正校准操作，直至第一存储器210和第二存储器220完成其基本校准操作。
第二校准控制部320的配置可以与第一校准控制部310的配置相同。然而，不同于第一校准控制部310，第二校准控制部320可以接收第二镜像功能信号MF2，其电平不同于第一镜像功能信号MF1的电平。例如，如果第一镜像功能信号MF1具有逻辑高电平，则第二镜像功能信号MF2可以具有逻辑低电平，反之亦然。因此，第二校准控制部320产生的基本使能信号和校正使能信号的使能定时与第一校准控制部310产生的基本使能信号BEN1和校正使能信号CEN1的使能定时不会冲突。
图6和图7是图示根据本公开的一个实施例的电子系统的操作的时序图。将参照图2至图7描述电子系统的操作。图6示出了图示第一存储器210和第二存储器220的基本校准操作的时序图。第一校准控制部310的计数单元411产生的第一参考信号RS1可以首先具有逻辑低电平，并且随后可以在时钟信号CKL的触发次数达到预定数目时转变到逻辑高电平。相似地，第二校准控制部320的计数单元产生的第一参考信号RS2可以从逻辑低电平转变到逻辑高电平。
第一校准控制部310接收到的第一镜像功能信号MF1可以具有逻辑低电平，而第二校准控制部320接收到的第二镜像功能信号MF2可以具有逻辑高电平。因此，第一校准控制部310的第一比较单元412可以在第一参考信号RS1具有逻辑低电平时将基本使能信号BEN1使能，并且可以在第一参考信号RS1转变成逻辑高电平时将基本使能信号BEN1禁止。第二校准控制部320可以接收具有逻辑高电平的第二镜像功能信号MF2，并且因此第二校准控制部320产生的基本使能信号BEN2可以具有与第一校准控制部310产生的基本使能信号BEN1相反的电平。因此，第一校准控制部310的MUX单元432可以输出使能的基本使能信号BEN1作为第一开关控制信号ZSW1，并且第二校准控制部320可以输出禁止的基本使能信号BEN2作为第二开关控制信号ZSW2。第一开关330可以将共享参考电阻器SRZQ电连接到第一校准电路350，而第二开关340可以电连接到接地电压。第一校准电路350可以使用共享参考电阻器SRZQ来执行用于第一存储器210的基本校准操作。此后，当第一存储器210的基本使能信号BEN1被禁止、并且第二存储器220的基本使能信号BEN2被使能时，第一开关330可以电连接到接地电压，而第二开关340可以将共享参考电阻器SRZQ电连接到第二校准电路360。第二校准电路360可以使用共享参考电阻器SRZQ来执行用于第二存储器220的基本校准操作。延迟模型化单元431可以在第一存储器210和第二存储器220完成其基本校准操作时将输出控制信号OTC使能。因此，第一校准控制部310的MUX单元432可以输出校正使能信号CEN1而非基本使能信号BEN1作为第一开关控制信号ZSW1。第二校准控制部320的MUX单元也可以输出校正使能信号作为第二开关控制信号ZSW2。
图7示出了图示第一存储器210和第二存储器220的校正校准操作的时序图。首先，第一校准控制部310的第二比较单元423可以接收具有逻辑低电平的第二参考信号CRS1和第一镜像功能信号MF1，并且因此可以将校正使能信号CEN1使能。此外，第一存储器210的第一校准电路350可以通过电连接到共享参考电阻器SRZQ来执行校正校准操作。当第一存储器210和第二存储器220接收操作控制命令AREF_CMD作为命令信号CMD时，第一存储器210和第二存储器220可以在内部产生操作控制信号AREF。第一存储器210的边沿检测单元421可以通过检测操作控制信号AREF的下降沿来产生转变脉冲TPS。触发器422可以响应于转变脉冲TPS而使第二参考信号CRS1的电平变为逻辑高电平，并且第二比较单元423可以将校正使能信号CEN1禁止。第二存储器220可以接收具有逻辑高电平的第二镜像功能信号MF2，因此第二存储器220的校正使能信号CEN2可以被禁止，并且随后可以响应于后续的转变脉冲TPS而被使能。因此，第二存储器220的第二校准电路360可以通过电连接到共享参考电阻器SRZQ来执行校正校准操作。此后，当由于操作控制命令AREF_CMD至第一存储器210和第二存储器220的另一后续输入而产生操作控制信号AREF时，第一存储器210的校正使能信号CEN1可以被使能，并且第二存储器220的校正使能信号CEN2可以被禁止。因此，每当操作控制信号AREF被输入到第一校准控制部310和第二校准控制部320时，第一存储器210和第二存储器220可以交替地执行校正校准操作。
图8是图示根据本公开的一个实施例的电子系统3的电路图。参见图8，电子系统3可以包括第一存储器810、第二存储器820和共享参考电阻器SRZQ。第一存储器810和第二存储器820可以从上文参照图2描述的存储器控制器130接收时钟信号CLK、数据DQ以及命令和地址信号CMD/ADD。第一存储器810可以电耦接到共享参考电阻器SRZQ，并且可以接收具有第一电平的第一镜像功能信号MF1。第二存储器820也可以电耦接到共享参考电阻器SRZQ，并且可以接收具有第二电平的第二镜像功能信号MF2。共享参考电阻器SRZQ也可以电耦接到接地电压。电子系统3的第一存储器810和第二存储器820可以共同地耦接到共享参考电阻器SRZQ，该共享参考电阻器SRZQ耦接到接地电压。不同于图8中的电子系统3，上文参照图3描述的电子系统2可以具有交叉耦接结构，其中共同地耦接到第一存储器310和第二存储器320的共享参考电阻器SRZQ不耦接到接地电压。
图9是图示图8中所示的电子系统3的框图。图9示出了包括第一存储器810和第二存储器820以及共享参考电阻器SRZQ的电子系统的示例配置。参见图9，第一存储器810可以包括第一校准控制部910、第一开关930和第一校准电路950。校准控制部910可以响应于时钟信号CLK、第一镜像功能信号MF1和操作控制信号AREF而产生第一开关控制信号ZSW1。第一开关930可以响应于第一开关控制信号ZSW1而将耦接到共享参考电阻器SRZQ的节点C电连接到第一校准电路950和浮置节点中的一个。当耦接到共享参考电阻器SRZQ的节点C变为通过第一开关930电耦接到第一校准电路950时，可以执行用于第一存储器810的基本校准操作和校正校准操作。此外，当执行用于第二存储器820的基本校准操作和校正校准操作时，耦接到共享参考电阻器SRZQ的节点C可以通过第一开关930电耦接到浮置节点。
第二存储器820可以包括第二校准控制部920、第二开关940和第二校准电路960。校准控制部920可以响应于时钟信号CLK、第二镜像功能信号MF2和操作控制信号AREF而产生第二开关控制信号ZSW2。第二开关940可以响应于第二开关控制信号ZSW2而将耦接到共享参考电阻器SRZQ的节点C电连接到第二校准电路960和浮置节点中的一个。当耦接到共享参考电阻器SRZQ的节点C变为通过第二开关940电耦接到第二校准电路960时，可以执行用于第二存储器820的基本校准操作和校正校准操作。此外，当执行用于第一存储器810的基本校准操作和校正校准操作时，耦接到共享参考电阻器SRZQ的节点C可以通过第二开关940电耦接到浮置节点。除了关于共享参考电阻器SRZQ的配置之外，第一存储器810和第二存储器820可以与上文参照图4描述的第一存储器210和第二存储器220相同。
尽管以上描述了某些实施例，但是本领域技术人员将理解，所描述的实施例仅作为示例。因此，包括共用校准参考电阻器的存储器的电子系统不应基于所描述的实施例而受到限制。确切地说，本文描述的包括共用校准参考电阻器的存储器的电子系统应结合以上描述和附图仅根据所附权利要求来限制。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种系统，包括：
共享参考电阻器，其被配置成在校准操作中使用；
第一存储器，其电耦接到所述共享参考电阻器；以及
第二存储器，其电耦接到所述共享参考电阻器，
其中所述第一存储器和所述第二存储器中的每个通过响应于时钟信号和镜像功能信号而有选择地使用所述共享参考电阻器来执行其基本校准操作。
技术方案2.根据技术方案1所述的系统，其中所述第一存储器和所述第二存储器中的每个通过响应于操作控制信号和所述镜像功能信号而交替地使用所述共享参考电阻器来执行其校正校准操作。
技术方案3.根据技术方案2所述的系统，其中所述操作控制信号是刷新信号。
技术方案4.根据技术方案2所述的系统，其中所述第一存储器响应于具有第一电平的第一镜像功能信号来执行其基本校准操作和校正校准操作，并且所述第二存储器响应于具有第二电平的第二镜像功能信号来执行其基本校准操作和校正校准操作。
技术方案5.根据技术方案2所述的系统，其中所述镜像功能信号包括第一镜像功能信号，以及其中所述第一存储器包括：
第一校准控制部，其被配置成响应于所述时钟信号、所述操作控制信号和所述第一镜像功能信号来产生第一开关控制信号；以及
第一开关，其被配置成响应于所述第一开关控制信号而将所述共享参考电阻器电连接到第一校准电路和接地电压之一。
技术方案6.根据技术方案5所述的系统，其中所述镜像功能信号包括第二镜像功能信号，以及其中所述第二存储器包括：
第二校准控制部，其被配置成响应于所述时钟信号、所述操作控制信号和所述第二镜像功能信号来产生第二开关控制信号；以及
第二开关，其被配置成响应于所述第二开关控制信号而将所述共享参考电阻器电连接到第二校准电路和接地电压之一。
技术方案7.根据技术方案5所述的系统，其中所述第一校准控制部包括：
基本使能信号发生部分，其被配置成响应于所述时钟信号和所述第一镜像功能信号来产生基本使能信号；
校正使能信号发生部分，其被配置成响应于所述刷新信号和所述第一镜像功能信号来产生校正使能信号；以及
输出控制部分，其被配置成输出所述基本使能信号作为所述第一开关控制信号，并且随后，在所述第一存储器和所述第二存储器完成其基本校准操作之后，输出所述校正使能信号作为所述第一开关控制信号。
技术方案8.根据技术方案7所述的系统，其中所述基本使能信号发生部分包括：
计数单元，其被配置成响应于所述时钟信号而产生第一参考信号，所述第一参考信号的逻辑电平在第一预定时间之后从一个逻辑电平移动至另一逻辑电平；以及
第一比较单元，其被配置成通过将所述第一参考信号的电平与所述第一镜像功能信号的电平进行比较来产生所述基本使能信号。
技术方案9.根据技术方案7所述的系统，其中所述校正使能信号发生部分包括：
边沿检测单元，其被配置成通过检测所述操作控制信号的接收来产生转变脉冲；
触发器，其被配置成输出第二参考信号，所述第二参考信号的逻辑电平在每当所述转变脉冲输入至所述触发器时从一个逻辑电平移动至另一逻辑电平；以及
第二比较单元，其被配置成通过将所述第二参考信号的电平与所述第一镜像功能信号的电平进行比较来产生所述校正使能信号。
技术方案10.根据技术方案8所述的系统，其中所述输出控制部分包括：
延迟模型化单元，其被配置成响应于所述时钟信号而在第二预定时间之后产生输出控制信号；以及
MUX单元，其被配置成响应于所述输出控制信号来输出所述基本使能信号和所述校正使能信号中的一个作为所述第一开关控制信号。
技术方案11.根据技术方案10所述的系统，其中所述第二预定时间至少是所述第一预定时间的两倍长。
技术方案12.一种系统，包括：
共享参考电阻器，其耦接到接地电压；
第一存储器，其电耦接到所述共享参考电阻器；以及
第二存储器，其电耦接到所述共享参考电阻器，
其中所述第一存储器和所述第二存储器中的每个通过响应于时钟信号和镜像功能信号而有选择地连接到所述共享参考电阻器来执行其基本校准操作。
技术方案13.根据技术方案12所述的系统，其中所述第一存储器和所述第二存储器中的每个通过响应于操作控制信号和所述镜像功能信号而交替地使用所述共享参考电阻器来执行其校正校准操作。
技术方案14.根据技术方案13所述的系统，
其中所述第一存储器响应于具有第一电平的第一镜像功能信号来执行其基本校准操作和校正校准操作，以及
所述第二存储器响应于具有第二电平的第二镜像功能信号来执行其基本校准操作和校正校准操作。
技术方案15.根据技术方案13所述的系统，其中所述镜像功能信号包括第一镜像功能信号，以及其中所述第一存储器包括：
第一校准控制部，其被配置成响应于所述时钟信号、所述操作控制信号和所述第一镜像功能信号来产生第一开关控制信号；以及
第一开关，其被配置成响应于所述第一开关控制信号而将所述共享参考电阻器电连接到第一校准电路和浮置节点之一。
技术方案16.根据技术方案15所述的系统，其中所述镜像功能信号包括第二镜像功能信号，以及其中所述第二存储器包括：
第二校准控制部，其被配置成响应于所述时钟信号、所述操作控制信号和所述第二镜像功能信号来产生第二开关控制信号；以及
第二开关，其被配置成响应于所述第二开关控制信号而将所述共享参考电阻器电连接到第二校准电路和所述浮置节点之一。
技术方案17.一种系统的校准方法，所述系统包括共同耦接到共享参考电阻器的第一存储器和第二存储器，所述方法包括：
响应于时钟信号和镜像功能信号而在第一时间区段对所述第一存储器和所述第二存储器中的一个执行基本校准操作；
响应于所述时钟信号和所述镜像功能信号而在所述第一时间区段对所述第一存储器和所述第二存储器中的另一个执行基本校准操作；以及
响应于操作控制信号和所述镜像功能信号而对所述第一存储器和所述第二存储器交替地执行校正校准操作。
技术方案18.根据技术方案17所述的方法，其中所述第一存储器响应于具有第一电平的第一镜像功能信号来执行其基本校准操作，以及
所述第二存储器响应于具有第二电平的第二镜像功能信号来执行其基本校准操作。
技术方案19.根据技术方案17所述的方法，其中在第二时间区段中不执行用于所述第一存储器和所述第二存储器的校正校准操作，以及
其中所述第二时间区段至少是所述第一时间区段的两倍长。
技术方案20.根据技术方案17所述的方法，其中当执行所述第一存储器的基本校准操作和校正校准操作时，所述共享参考电阻器电耦接到所述第一存储器的校准电路，并且通过所述第二存储器的内部电路电耦接到接地电压，以及
其中当执行所述第二存储器的基本校准操作和校正校准操作时，所述共享参考电阻器电耦接到所述第二存储器的校准电路，并且通过所述第一存储器的内部电路电耦接到接地电压。

Claims (10)

1.一种系统，包括：
共享参考电阻器，其被配置成在校准操作中使用；
第一存储器，其电耦接到所述共享参考电阻器；以及
第二存储器，其电耦接到所述共享参考电阻器，
其中所述第一存储器和所述第二存储器中的每个通过响应于时钟信号和镜像功能信号而有选择地使用所述共享参考电阻器来执行其基本校准操作。
2.根据权利要求1所述的系统，其中所述第一存储器和所述第二存储器中的每个通过响应于操作控制信号和所述镜像功能信号而交替地使用所述共享参考电阻器来执行其校正校准操作。
3.根据权利要求2所述的系统，其中所述操作控制信号是刷新信号。
4.根据权利要求2所述的系统，其中所述第一存储器响应于具有第一电平的第一镜像功能信号来执行其基本校准操作和校正校准操作，并且所述第二存储器响应于具有第二电平的第二镜像功能信号来执行其基本校准操作和校正校准操作。
5.根据权利要求2所述的系统，其中所述镜像功能信号包括第一镜像功能信号，以及其中所述第一存储器包括：
第一校准控制部，其被配置成响应于所述时钟信号、所述操作控制信号和所述第一镜像功能信号来产生第一开关控制信号；以及
第一开关，其被配置成响应于所述第一开关控制信号而将所述共享参考电阻器电连接到第一校准电路和接地电压之一。
6.根据权利要求5所述的系统，其中所述镜像功能信号包括第二镜像功能信号，以及其中所述第二存储器包括：
第二校准控制部，其被配置成响应于所述时钟信号、所述操作控制信号和所述第二镜像功能信号来产生第二开关控制信号；以及
第二开关，其被配置成响应于所述第二开关控制信号而将所述共享参考电阻器电连接到第二校准电路和接地电压之一。
7.根据权利要求5所述的系统，其中所述第一校准控制部包括：
基本使能信号发生部分，其被配置成响应于所述时钟信号和所述第一镜像功能信号来产生基本使能信号；
校正使能信号发生部分，其被配置成响应于所述刷新信号和所述第一镜像功能信号来产生校正使能信号；以及
输出控制部分，其被配置成输出所述基本使能信号作为所述第一开关控制信号，并且随后，在所述第一存储器和所述第二存储器完成其基本校准操作之后，输出所述校正使能信号作为所述第一开关控制信号。
8.根据权利要求7所述的系统，其中所述基本使能信号发生部分包括：
计数单元，其被配置成响应于所述时钟信号而产生第一参考信号，所述第一参考信号的逻辑电平在第一预定时间之后从一个逻辑电平移动至另一逻辑电平；以及
第一比较单元，其被配置成通过将所述第一参考信号的电平与所述第一镜像功能信号的电平进行比较来产生所述基本使能信号。
9.一种系统，包括：
共享参考电阻器，其耦接到接地电压；
第一存储器，其电耦接到所述共享参考电阻器；以及
第二存储器，其电耦接到所述共享参考电阻器，
其中所述第一存储器和所述第二存储器中的每个通过响应于时钟信号和镜像功能信号而有选择地连接到所述共享参考电阻器来执行其基本校准操作。
10.一种系统的校准方法，所述系统包括共同耦接到共享参考电阻器的第一存储器和第二存储器，所述方法包括：
响应于时钟信号和镜像功能信号而在第一时间区段对所述第一存储器和所述第二存储器中的一个执行基本校准操作；
响应于所述时钟信号和所述镜像功能信号而在所述第一时间区段对所述第一存储器和所述第二存储器中的另一个执行基本校准操作；以及
响应于操作控制信号和所述镜像功能信号而对所述第一存储器和所述第二存储器交替地执行校正校准操作。
CN201510134924.5A 2014-06-12 2015-03-26 包括共用校准参考电阻器的存储器的系统及其校准方法 Active CN105304141B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0071260 2014-06-12
KR1020140071260A KR20150142426A (ko) 2014-06-12 2014-06-12 캘리브레이션 동작을 수행하는 메모리들을 포함하는 반도체 장치

Publications (2)

Publication Number Publication Date
CN105304141A true CN105304141A (zh) 2016-02-03
CN105304141B CN105304141B (zh) 2020-08-28

Family

ID=54836687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510134924.5A Active CN105304141B (zh) 2014-06-12 2015-03-26 包括共用校准参考电阻器的存储器的系统及其校准方法

Country Status (3)

Country Link
US (1) US9373381B2 (zh)
KR (1) KR20150142426A (zh)
CN (1) CN105304141B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919148A (zh) * 2016-10-05 2018-04-17 爱思开海力士有限公司 使用校准电路的输出电路以及包括其的半导体器件和系统
CN111448612A (zh) * 2017-11-09 2020-07-24 美光科技公司 具有并联阻抗调整电路系统的存储器装置和系统和其操作方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015219936A (ja) * 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置及びこれを備える半導体システム
US9921993B2 (en) * 2014-08-11 2018-03-20 Qualcomm Incorporated Memory circuit configuration schemes on multi-drop buses
KR102267041B1 (ko) * 2015-06-05 2021-06-22 삼성전자주식회사 스토리지 장치 및 그것의 동작 방법
US9665462B2 (en) 2015-10-14 2017-05-30 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
US9766831B2 (en) 2015-10-14 2017-09-19 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
US10348270B2 (en) 2016-12-09 2019-07-09 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US9767921B1 (en) * 2016-12-30 2017-09-19 Micron Technology, Inc. Timing based arbiter systems and circuits for ZQ calibration
US10193711B2 (en) 2017-06-22 2019-01-29 Micron Technology, Inc. Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device
US10615798B2 (en) 2017-10-30 2020-04-07 Micron Technology, Inc. Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
US10205451B1 (en) 2018-01-29 2019-02-12 Micron Technology, Inc. Methods and apparatuses for dynamic step size for impedance calibration of a semiconductor device
US10529390B1 (en) * 2018-11-30 2020-01-07 Micron Technology, Inc. Reduction of ZQ calibration time
US10747245B1 (en) 2019-11-19 2020-08-18 Micron Technology, Inc. Apparatuses and methods for ZQ calibration
CN114661498A (zh) * 2020-12-22 2022-06-24 扬智科技股份有限公司 电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090015312A1 (en) * 2007-07-10 2009-01-15 Elpida Memory, Inc. Calibration circuit, semiconductor device including the same, and memory module
US20110066798A1 (en) * 2009-09-11 2011-03-17 Elpida Memory, Inc. Semiconductor device having calibration circuit that adjusts an impedance of output buffer and data processing system including the same
CN102750988A (zh) * 2011-03-28 2012-10-24 三星电子株式会社 使用命令/地址校准的存储器装置、系统和方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541557B1 (ko) 2004-04-13 2006-01-10 삼성전자주식회사 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090015312A1 (en) * 2007-07-10 2009-01-15 Elpida Memory, Inc. Calibration circuit, semiconductor device including the same, and memory module
US20110066798A1 (en) * 2009-09-11 2011-03-17 Elpida Memory, Inc. Semiconductor device having calibration circuit that adjusts an impedance of output buffer and data processing system including the same
CN102750988A (zh) * 2011-03-28 2012-10-24 三星电子株式会社 使用命令/地址校准的存储器装置、系统和方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919148A (zh) * 2016-10-05 2018-04-17 爱思开海力士有限公司 使用校准电路的输出电路以及包括其的半导体器件和系统
CN107919148B (zh) * 2016-10-05 2021-07-09 爱思开海力士有限公司 使用校准电路的输出电路以及包括其的半导体器件和系统
CN111448612A (zh) * 2017-11-09 2020-07-24 美光科技公司 具有并联阻抗调整电路系统的存储器装置和系统和其操作方法
CN111448612B (zh) * 2017-11-09 2023-10-31 美光科技公司 具有并联阻抗调整电路系统的存储器装置和系统和其操作方法

Also Published As

Publication number Publication date
US9373381B2 (en) 2016-06-21
CN105304141B (zh) 2020-08-28
US20150364177A1 (en) 2015-12-17
KR20150142426A (ko) 2015-12-22

Similar Documents

Publication Publication Date Title
CN105304141A (zh) 包括共用校准参考电阻器的存储器的系统及其校准方法
US20220121585A1 (en) Apparatuses and methods for asymmetric bi-directional signaling incorporating multi-level encoding
US20190161341A1 (en) Systems and methods for temperature sensor access in die stacks
US9397661B2 (en) On-die termination circuit and on-die termination method
US9264039B2 (en) Circuit and method for on-die termination, and semiconductor memory device including the same
US9478267B1 (en) Semiconductor memory apparatus, and impedance calibration circuit and method thereof
US20070146004A1 (en) On-die termination circuit and method for semiconductor memory apparatus
KR102192546B1 (ko) 반도체 메모리 장치
US20190096454A1 (en) Semiconductor device and system performing calibration operation
US10615126B2 (en) Semiconductor apparatus and memory system
US10698848B2 (en) System and interface circuit for driving data transmission line to termination voltage
KR102605145B1 (ko) 복수의 채널로 동작하는 복수의 다이를 포함하는 반도체 장치
US9413565B1 (en) Termination circuit, and interface circuit and system including the same
US20150067274A1 (en) Memory system
US20170272064A1 (en) Integrated circuits relating to transmission data
CN110612518B (zh) 高频域的数据输出
US9892780B1 (en) Semiconductor memory device including output buffer
CN111406285A (zh) 用于在存储器件中产生交错延迟的系统和方法
US10573401B2 (en) Memory devices and memory packages
US10109338B2 (en) Semiconductor devices and semiconductor systems generating internal address
CN111145821B (zh) 终结电路和包括该终结电路的半导体装置
US10186487B2 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant