CN111145821B - 终结电路和包括该终结电路的半导体装置 - Google Patents

终结电路和包括该终结电路的半导体装置 Download PDF

Info

Publication number
CN111145821B
CN111145821B CN201910967633.2A CN201910967633A CN111145821B CN 111145821 B CN111145821 B CN 111145821B CN 201910967633 A CN201910967633 A CN 201910967633A CN 111145821 B CN111145821 B CN 111145821B
Authority
CN
China
Prior art keywords
termination
resistance value
pin
voltage terminal
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910967633.2A
Other languages
English (en)
Other versions
CN111145821A (zh
Inventor
宋浚踊
池汉圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111145821A publication Critical patent/CN111145821A/zh
Application granted granted Critical
Publication of CN111145821B publication Critical patent/CN111145821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了终结电路和包括该终结电路的半导体装置。一种半导体装置包括终结电压端子、第一引脚、第二引脚、第一终结电路和第二终结电路。第一终结电路被耦接在终结电压端子与第一引脚之间。第二终结电路被耦接在终结电压端子与第二引脚之间。第一终结电路的电阻值和第二终结电路的电阻值基于从终结电压端子到第一引脚和第二引脚的距离来确定。

Description

终结电路和包括该终结电路的半导体装置
相关申请的交叉引用
本申请要求于2018年11月5日在韩国知识产权局提交的申请号为10-2018-0134503的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本公开的各种实施例总体而言涉及集成电路技术，并且更具体地，涉及半导体存储装置和终结电路。
背景技术
电子设备包括许多电子元件，并且计算机系统包括许多电子组件，每个电子组件包括半导体。配置计算机系统的半导体装置可以通过发送和接收时钟信号和数据来彼此通信。半导体装置同步于时钟信号来操作。半导体装置可以经由耦接到其的传输线(诸如总线、链路或通道)彼此通信。
随着半导体系统的操作速度增大，经由信号传输线传输的信号的脉冲宽度和幅值减小。在这样的环境下，信号传输线的反射和在信号传输线之间发生的串扰使得信号的精确发送和接收甚至更困难。众所周知，用来减少反射的方案之一是使发送信号的发送端的阻抗与接收信号的接收端的阻抗相匹配。半导体装置的阻抗匹配通常经由终结电路来进行。将终结电路设置到用于阻抗匹配的芯片或裸片中的方案被称为“片上终结”。
发明内容
在本公开的实施例中，一种半导体装置可以包括终结电压端子、第一终结电路和第二终结电路。第一终结电路可以耦接在终结电压端子与第一引脚之间。第二终结电路可以耦接在终结电压端子与第二引脚之间。第一终结电路的电阻值和第二终结电路的电阻值可以基于从终结电压端子到第一引脚和第二引脚的距离来确定。
在本公开的实施例中，一种半导体装置可以包括终结电压端子、多个引脚和多个终结电路。多个引脚被设置为顺序地远离终结电压端子。多个终结电路可以以一对一的方式耦接在终结电压端子与多个引脚之间。多个终结电路可以基于从终结电压端子到多个引脚的距离而具有不同电阻值。
在本公开的实施例中，一种半导体装置可以包括第一终结电压端子、第二终结电压端子、第一上拉终结电路、第一下拉终结电路、第二上拉终结电路和第二下拉终结电路。第一终结电压端子可以被配置为接收第一电源电压。第二终结电压端子可以被配置为接收具有比第一电源电压低的电平的第二电源电压。第一上拉终结电路可以耦接在第一终结电压端子与第一引脚之间，并且具有基于第一上拉补偿信号而变化的电阻值。第一下拉终结电路可以耦接在第二终结电压端子与第一引脚之间，并且具有基于第一下拉补偿信号而变化的电阻值。第二上拉终结电路可以耦接在第一终结电压端子与第二引脚之间，并且具有基于第二上拉补偿信号而变化的电阻值。第二下拉终结电路可以耦接在第二终结电压端子与第二引脚之间，并且具有基于第二下拉补偿信号而变化的电阻值。
附图说明
图1是示出根据本公开的一个实施例的半导体装置的配置的示图；
图2是示出图1中所示的第一终结电路内的校准电阻和补偿电阻的配置的示图；
图3是示出根据本公开的一个实施例的半导体装置的配置的示图；
图4是示出图3中所示的第一终结电路内的校准电阻和补偿电阻的配置的示图；
图5是示出根据本公开的一个实施例的半导体装置的配置的示图；以及
图6是示出根据本公开的一个实施例的半导体系统的配置的示图。
具体实施方式
在下文中，下面将参考附图通过各种实施例来描述根据本公开的半导体装置。
图1是示出根据本公开的一个实施例的半导体装置100的配置的示图。参考图1，半导体装置100可以包括终结电压端子101和至少两个引脚。参考图1，示例性地示出了第一引脚至第n引脚111、112和11n，这将不会限制引脚的数量。“n”可以是3或更大的整数。终结电压端子101可以接收具有与终结电压相对应的电平的电压。半导体装置100可以通过接收第一电源电压VDDH和第二电源电压来操作。第一电源电压VDDH可以具有比第二电源电压高的电平。例如，第二电源电压可以具有与接地电压相对应的电平。终结电压可以对应于第一电源电压VDDH。终结电压端子101可以耦接到第一引脚至第n引脚111、112和11n中的每个，并且可以将第一电源电压VDDH提供给第一引脚至第n引脚111、112和11n中的每个。半导体装置100可以通过“高抽头终结(High Tapped Termination)”方案来使第一引脚至第n引脚111、112和11n终结。
第一引脚至第n引脚111、112和11n可以被布置为顺序地远离终结电压端子101。在第一引脚至第n引脚111、112和11n之中，第一引脚111可以被布置为最靠近终结电压端子101，而第n引脚11n可以被布置为离终结电压端子101最远。第一引脚至第n引脚111、112和11n可以经由总线耦接到外部装置，并且可以经由总线接收从外部装置提供的信号。总线可以包括多个信号传输线。第一引脚111可以耦接到第一信号传输线121并且可以接收经由第一信号传输线121传送的信号。第二引脚112可以耦接到第二信号传输线122并且可以接收经由第二信号传输线122传送的信号。第n引脚11n可以耦接到第n信号传输线12n，并且可以接收经由第n信号传输线12n传送的信号。经由第一信号传输线至第n信号传输线121、122和12n提供给第一引脚至第n引脚111、112和11n的信号可以具有相同的特性和/或可以是相同类型的信号。例如，可以经由总线来提供用于相同目的的n比特位的信号，并且可以经由第一信号传输线至第n信号传输线121、122和12n分别向第一引脚至第n引脚111、112和11n提供n比特位的信号。在一个实施例中，多个引脚可以以一对一的方式耦接到多个信号传输线，从而单个引脚耦接到单个信号传输线。
半导体装置100可以包括多个终结电路。多个终结电路可以分别耦接在第一引脚至第n引脚111、112和11n与终结电压端子101之间。在一个实施例中，多个终结电路以一对一的方式耦接在终结电压端子101与第一引脚至第n引脚之间，从而单个终结电路耦接在终结电压端子101与单个引脚之间。第一终结电路131可以耦接在第一引脚111与终结电压端子101之间。第二终结电路132可以耦接在第二引脚112与终结电压端子101之间。第n终结电路13n可以耦接在第n引脚11n与终结电压端子101之间。第一终结电路至第n终结电路131、132和13n可以被提供用于第一引脚至第n引脚111、112和11n与经由第一信号传输线至第n信号传输线121、122和12n耦接至第一引脚至第n引脚111、112和11n的外部装置之间的阻抗匹配。第一终结电路至第n终结电路131、132和13n可以被设置为具有不同的电阻值。第一终结电路至第n终结电路131、132和13n的电阻值可以基于从终结电压端子101到第一引脚至第n引脚111、112和11n的距离来分别确定。例如，与被布置为更靠近终结电压端子101的引脚耦接的终结电路可以被设置为具有相对较大的电阻值，而与被布置为离终结电压端子101更远的引脚耦接的终结电路可以被设置为具有相对较小的电阻值。例如，耦接到第一引脚111的第一终结电路131可以被设置为具有最大电阻值，而耦接到第n引脚11n的第n终结电路13n可以被设置为具有最小电阻值。
多个终结电路中的每个可以具有参考电阻、校准电阻和补偿电阻。第一终结电路131可以具有参考电阻11、校准电阻21a和补偿电阻31a。参考电阻11可以与第一引脚111串联耦接。校准电阻21a和补偿电阻31a可以彼此并联耦接，并且可以与参考电阻11串联耦接。校准电阻21a和补偿电阻31a可以与终结电压端子101串联耦接。在一个实施例中，参考电阻11可以耦接到终结电压端子101，并且校准电阻21a和补偿电阻31a可以耦接到第一引脚111。参考电阻11可以具有固定的电阻值。校准电阻21a可以接收校准码CALU<1:m>(m是3或更大的整数)。校准电阻21a可以具有根据校准码CALU<1:m>而变化的可变电阻值。校准码CALU<1:m>可以经由在半导体装置100耦接到外部参考电阻ZQ时执行的校准操作来产生。补偿电阻31a可以接收第一补偿信号C1<1:h>(h是3或更大的整数)。第一补偿信号C1<1:h>可以是多比特位码信号。补偿电阻31a可以具有根据第一补偿信号C1<1:h>而变化的可变电阻值。
第二终结电路132可以具有参考电阻12、校准电阻22a和补偿电阻32a。参考电阻12可以与第二引脚112串联耦接。校准电阻22a和补偿电阻32a可以彼此并联耦接，并且可以与参考电阻12串联耦接。校准电阻22a和补偿电阻32a可以与终结电压端子101串联耦接。参考电阻12可以具有固定的电阻值。校准电阻22a可以接收校准码CALU<1:m>。校准电阻22a可以具有根据校准码CALU<1:m>而变化的可变电阻值。补偿电阻32a可以接收第二补偿信号C2<1:h>。第二补偿信号C2<1:h>可以是多比特位码信号。补偿电阻32a可以具有根据第二补偿信号C2<1:h>而变化的可变电阻值。
第n终结电路13n可以具有参考电阻1n、校准电阻2na和补偿电阻3na。参考电阻1n可以与第n引脚11n串联耦接。校准电阻2na和补偿电阻3na可以彼此并联耦接，并且可以与参考电阻1n串联耦接。校准电阻2na和补偿电阻3na可以与终结电压端子101串联耦接。参考电阻1n可以具有固定的电阻值。校准电阻2na可以接收校准码CALU<1:m>。校准电阻2na可以具有根据校准码CALU<1:m>而变化的可变电阻值。补偿电阻3na可以接收第n补偿信号Cn<1:h>。第n补偿信号Cn<1:h>可以是多比特位码信号。补偿电阻3na可以具有根据第n补偿信号Cn<1:h>而变化的可变电阻值。
第一终结电路至第n终结电路131、132和13n的参考电阻11、12和1n可以具有彼此基本相同的电阻值。因为校准电阻21a、22a和2na共同接收校准码CALU<1:m>，所以第一终结电路至第n终结电路131、132和13n的校准电阻21a、22a和2na可以具有彼此基本相同的电阻值。因为补偿电阻31a、32a和3na被设置为基于不同补偿信号而具有各自的电阻值，所以第一终结电路至第n终结电路131、132和13n的补偿电阻31a、32a和3na可以彼此具有不同的电阻值。与被布置为更靠近终结电压端子101的引脚耦接的补偿电阻的电阻值可以具有较大的电阻值，而与被布置为离终结电压端子101更远的引脚耦接的补偿电阻的电阻值可以具有较小的电阻值。第一终结电路131的补偿电阻31a可以具有最大电阻值，而第二终结电路132的补偿电阻32a可以具有比第一终结电路131的补偿电阻31a小的电阻值。第n终结电路13n的补偿电阻3na可以具有最小电阻值。因为补偿电阻31a、32a和3na被设置为具有不同的电阻值，所以第一终结电路至第n终结电路131、132和13n可以被设置为具有不同的电阻值。
第一终结电路至第n终结电路131、132和13n可以设置第一引脚至第n引脚111、112和11n的终结电阻值，并且经由第一引脚至第n引脚111、112和11n提供的信号可以具有基本相同的特性，因此通常可以假设第一终结电路至第n终结电路131、132和13n被设置为具有基本相同的电阻值。然而，第一引脚至第n引脚111、112和11n可以被布置为与终结电压端子101具有不同的距离，并且因此可以在第一引脚至第n引脚111、112和11n与终结电压端子101之间形成不同的寄生电阻。因此，当第一终结电路至第n终结电路131、132和13n被设置为具有基本相同的电阻值时，在终结电压端子101与第一引脚至第n引脚111、112和11n之间形成的电阻值可以彼此不同。因为第一引脚111被布置为最靠近终结电压端子101，所以可能不会形成寄生电阻，或者可以在终结电压端子101与第一引脚111之间形成具有可忽略的小电阻值的寄生电阻。因为第二引脚112被布置为相比于第一引脚111离终结电压端子101更远，所以可以在终结电压端子101与第二引脚112之间形成寄生电阻。因为第n引脚11n被布置为离终结电压端子101最远，所以可以在终结电压端子101与第n引脚11n之间形成具有最大电阻值的寄生电阻。当第一引脚至第n引脚111、112和11n被布置为以第一引脚至第n引脚111、112和11n之中的相邻引脚之间的相同间隔顺序地远离终结电压端子101时，在第二引脚112与终结电压端子101之间的寄生电阻值可以是“1*PR”，并且在第n引脚11n与终结电压端子101之间的寄生电阻值可以是“(n-1)*PR”。因此，当第一终结电路至第n终结电路131、132和13n被设置为具有基本相同的电阻值时，在终结电压端子101与第一引脚至第n引脚111、112和11n之间形成的电阻值可以由于寄生电阻而彼此不同。根据本公开的一个实施例，通过基于从终结电压端子101到第一引脚至第n引脚111、112和11n的距离来设置补偿电阻31a、32a和3na的不同电阻值，可以使在终结电压端子101与第一引脚至第n引脚111、112和11n之间形成的电阻值彼此相同。
在终结电压端子101、第一终结电路131和第一引脚111之间的电阻的组合电阻值可以变成与在终结电压端子101、第二终结电路132和第二引脚112之间的电阻的组合电阻值基本相同。在终结电压端子101、第二终结电路132和第二引脚112之间的电阻的组合电阻值可以变成与在终结电压端子101、第n终结电路13n和第n引脚11n之间的电阻的组合电阻值基本相同。在终结电压端子101、第n终结电路13n和第n引脚11n之间形成的电阻的组合电阻值可以变成与在终结电压端子101、第一终结电路131和第一引脚111之间形成的电阻的组合电阻值基本相同。
假设第一终结电路131的补偿电阻31a的电阻值为“Rcom1”、第二终结电路132的补偿电阻32a的电阻值为“Rcom2”以及第n终结电路13n的补偿电阻3na的电阻值为“Rcomn”。当各个第一引脚至第n引脚111、112和11n的电阻值为“Rref”并且各个校准电阻21a、22a和2na的电阻值为“Rcal”时，在终结电压端子101与第一引脚111之间的电阻值可以为“(Rcom1//Rcal)+Rref”，在终结电压端子101与第二引脚112之间的电阻值可以为“PR+(Rcom2//Rcal)+Rref”，并且在终结电压端子101与第n引脚11n之间的电阻值可以是“(n-1)*PR+(Rcom3//Rcal)+Rref”。因为参考电阻11、12和1n具有基本相同的电阻值并且校准电阻21a、22a和2na具有基本相同的电阻值，所以第一终结电路至第n终结电路131、132和13n的电阻值可以取决于寄生电阻的电阻值“1*PR”和“(n-1)*PR”以及补偿电阻31a、32a和3na的电阻值“Rcom1”、“Rcom2”和“Rcomn”。第一终结电路131的补偿电阻31a的电阻值可以基于第一补偿信号C1<1:h>来确定，使得在终结电压端子101和第一引脚111之间的电阻值“(Rcom1//Rcal)+Rref”与在终结电压端子101和第二引脚112之间的电阻值“PR+(Rcom2/Rcal)+Rref”和/或在终结电压端子101和第n引脚11n之间的电阻值“(n-1)*PR+(Rcom3//Rcal)+Rref”相同。第二终结电路132的补偿电阻32a的电阻值可以基于第二补偿信号C2<1:h>来确定，使得在终结电压端子101和第二引脚112之间的电阻值“PR+(Rcom2//Rcal)+Rref”与在终结电压端子101和第n引脚11n之间的电阻值“(n-1)*PR+(Rcom3//Rcal)+Rref”和/或在终结电压端子101和第一引脚111之间的电阻值“(Rcom1//Rcal)+Rref”相同。第n终结电路13n的补偿电阻3na的电阻值可以基于第n补偿信号Cn<1:h>来确定，使得在终结电压端子101和第n引脚11n之间的电阻值“(n-1)*PR+(Rcom3//Rcal)+Rref”与在终结电压端子101和第一引脚111之间的电阻值“(Rcom1//Rcal)+Rref”和/或在终结电压端子101和第二引脚112之间的电阻值“PR+(Rcom2//Rcal)+Rref”相同。
参考图1，半导体装置100还可以包括第一接收器(RX1)141、第二接收器(RX2)142和第n接收器(RXn)14n。第一接收器141可以耦接到第一引脚111并且可以接收经由第一信号传输线121和第一引脚111传送的信号。第二接收器142可以耦接到第二引脚112并且可以接收经由第二信号传输线122和第二引脚112传送的信号。第n接收器14n可以耦接到第n引脚11n，并且可以接收经由第n信号传输线12n和第n引脚11n传送的信号。由第一接收器至第n接收器141、142和14n接收的信号可以被提供给半导体装置100的内部电路(未示出)。
半导体装置100还可以包括校准电路150。校准电路150可以在被耦接到外部参考电阻ZQ的情况下执行校准操作。校准电路150可以通过执行校准操作来产生校准码CALU<1:m>。例如，校准码CALU<1:m>可以是用于设置上拉电阻值的信号。
图2是示出图1中所示的第一终结电路131内的校准电阻21a和补偿电阻31a的配置的示图。参考图2，校准电阻21a可以包括在终结电压端子101与参考电阻11之间彼此并联耦接的多个晶体管。多个晶体管中的每个可以是P沟道MOS晶体管。补偿电阻31a可以包括在终结电压端子101与参考电阻11之间彼此并联耦接的多个晶体管。多个晶体管中的每个可以是P沟道MOS晶体管。第一引脚至第n引脚111、112和11n的终结可以经由“高抽头终结”方案来进行，并且因此适用于提供高电平电压的P沟道MOS晶体管可能被期望作为校准电阻21a和补偿电阻31a。
校准电阻21a可以包括“m”个晶体管，“m”对应于校准码CALU<1:m>的比特位的数量。第一晶体管211可以在其栅极处接收校准码CALU<1:m>的第一比特位CALU<1>，可以在其源极处耦接到终结电压端子101，并且可以在其漏极处耦接到参考电阻11。第二晶体管212可以在其栅极处接收校准码CALU<1:m>的第二比特位CALU<2>，可以在其源极处耦接到终结电压端子101，并且可以在其漏极处耦接到参考电阻11。第m晶体管21m可以在其栅极处接收校准码CALU<1:m>的第m比特位CALU<m>，可以在其源极处耦接到终结电压端子101，并且可以在其漏极处耦接到参考电阻11。
补偿电阻31a可以包括“h”个晶体管，“h”对应于第一补偿信号C1<1:h>的比特位的数量。第一晶体管221可以在其栅极处接收第一补偿信号C1<1:h>的第一比特位C1<1>，可以在其源极处耦接到终结电压端子101，并且可以在其漏极处耦接到参考电阻11。第二晶体管222可以在其栅极处接收第一补偿信号C1<1:h>的第二比特位C1<2>，可以在其源极处耦接到终结电压端子101，并且可以在其漏极处耦接到参考电阻11。第h晶体管22h可以在其栅极处接收第一补偿信号C1<1:h>的第h比特位C1<h>，可以在其源极处耦接到终结电压端子101，并且可以在其漏极处耦接到参考电阻11。第二终结电路132和第n终结电路13n的校准电阻22a和2na中的每个可以具有与校准电阻21a相同的结构。第二终结电路132和第n终结电路13n的补偿电阻32a和3na中的每个可以具有与补偿电阻31a相同的结构，除了补偿电阻32a和3na可以分别接收分配给其的第二补偿信号C2<1:h>和第n补偿信号Cn<1:h>之外。
第一晶体管至第m晶体管211、212和21m可以具有相同的导通电阻值，或者第一晶体管至第m晶体管211、212和21m之中的至少一个可以具有不同的导通电阻值。第一晶体管至第h晶体管221、222和22m可以具有相同的导通电阻值，或者第一晶体管至第m晶体管211、212和21m之中的至少一个可以具有不同的导通电阻值。第一补偿信号至第n补偿信号C1<1:h>、C2<1:h>和Cn<1:h>可以以各种方式来产生，并且任何类型的控制信号可以被用作第一补偿信号至第n补偿信号C1<1:h>、C2<1:h>且Cn<1:h>。第一补偿信号至第n补偿信号C1<1:h>、C2<1:h>和Cn<1:h>可以基于从半导体装置100的外部装置提供的控制信号来产生。第一补偿信号至第n补偿信号C1<1:h>、C2<1:h>和Cn<1:h>可以通过利用储存在半导体装置100内的寄存器中的信息来产生。
图3是示出根据本公开的实施例的半导体装置300的配置的示图。参考图3，半导体装置300可以包括终结电压端子301和至少两个引脚。参考图3，示例性地示出了第一引脚至第n引脚311、312和31n。“n”可以是3或更大的整数。终结电压端子301可以接收具有与终结电压相对应的电平的电压。终结电压可以对应于第二电源电压VDDL。终结电压端子301可以耦接到第一引脚至第n引脚311、312和31n中的每个，并且可以将第二电源电压VDDL提供给第一引脚至第n引脚311、312和31n中的每个。半导体装置300可以经由“低抽头终结”方案来使第一引脚至第n引脚311、312和31n终结。
第一引脚至第n引脚311、312和31n可以被布置为顺序地远离终结电压端子301。在第一引脚至第n引脚311、312和31n之中，第一引脚311可以被布置为最靠近终结电压端子301且第n引脚31n可以被布置为离终结电压端子301最远。第一引脚至第n引脚311、312和31n可以经由总线耦接到外部装置，并且可以接收经由总线从外部装置提供的信号。总线可以包括多个信号传输线。第一引脚311可以耦接到第一信号传输线321并且可以接收经由第一信号传输线321传送的信号。第二引脚312可以耦接到第二信号传输线322并且可以接收经由第二信号传输线322传送的信号。第n引脚31n可以耦接到第n信号传输线32n，并且可以接收经由第n信号传输线32n传送的信号。经由第一信号传输线至第n信号传输线321、322和32n提供给第一引脚至第n引脚311、312和31n的信号可以具有相同的特性和/或可以具有相同的类型。例如，可以经由总线来提供n个比特位的信号，并且n个比特位的信号可以分别经由第一信号传输线至第n信号传输线321、322和32n提供给第一引脚至第n引脚311、312和31n。
半导体装置300可以包括多个终结电路。多个终结电路可以分别耦接在第一引脚至第n引脚311、312和31n与终结电压端子301之间。第一终结电路331可以耦接在第一引脚311与终结电压端子301之间。第二终结电路332可以耦接在第二引脚312与终结电压端子301之间。第n终结电路33n可以耦接在第n引脚31n与终结电压端子301之间。第一终结电路到第n终结电路331、332和33n可以被提供用于在第一引脚至第n引脚311、312和31n与经由第一信号传输线至第n信号传输线321、322和32n耦接至第一引脚至第n引脚311、312和31n的外部装置之间的阻抗匹配。第一终结电路至第n终结电路331、332和33n可以被设置为具有不同的电阻值。第一终结电路至第n终结电路331、332和33n的电阻值可以分别基于从终结电压端子301到第一引脚至第n引脚311、312和31n的距离来确定。例如，耦接到第一引脚311的第一终结电路331可以被设置为具有最大电阻值，而耦接到第n引脚31n的第n终结电路33n可以被设置为具有最小电阻值。
多个终结电路中的每个可以具有参考电阻、校准电阻和补偿电阻。第一终结电路331可以具有参考电阻11、校准电阻21b和补偿电阻31b。参考电阻11可以与第一引脚311串联耦接。校准电阻21b和补偿电阻31b可以彼此并联耦接，并且可以与参考电阻11串联耦接。校准电阻21b和补偿电阻31b可以与终结电压端子301串联耦接。在一个实施例中，参考电阻11可以耦接到终结电压端子301，并且校准电阻21b和补偿电阻31b可以耦接到第一引脚311。参考电阻11可以具有固定的电阻值。校准电阻21b可以接收校准码CALD<1:m>。校准电阻21b可以具有根据校准码CALD<1:m>而变化的可变电阻值。校准码CALD<1:m>可以经由在半导体装置300被耦接到外部电阻ZQ时执行的校准操作而产生。补偿电阻31b可以接收第一补偿信号C1<1:h>。第一补偿信号C1<1:h>可以是多比特位码信号。补偿电阻31b可以具有根据第一补偿信号C1<1:h>而变化的可变电阻值。
第二终结电路332可以具有参考电阻12、校准电阻22b和补偿电阻32b。参考电阻12可以与第二引脚312串联耦接。校准电阻22b和补偿电阻32b可以彼此并联耦接，并且可以与参考电阻12串联耦接。校准电阻22b和补偿电阻32b可以与终结电压端子301串联耦接。参考电阻12可以具有固定的电阻值。校准电阻22b可以接收校准码CALD<1:m>。校准电阻22b可以具有根据校准码CALD<1:m>而变化的可变电阻值。补偿电阻32b可以接收第二补偿信号C2<1:h>。第二补偿信号C2<1:h>可以是多比特位码信号。补偿电阻32b可以具有根据第二补偿信号C2<1:h>而变化的可变电阻值。
第n终结电路33n可以具有参考电阻1n、校准电阻2nb和补偿电阻3nb。参考电阻1n可以与第n引脚31n串联耦接。校准电阻2nb和补偿电阻3nb可以彼此并联耦接，并且可以与参考电阻1n串联耦接。校准电阻2nb和补偿电阻3nb可以与终结电压端子301串联耦接。参考电阻1n可以具有固定的电阻值。校准电阻2nb可以接收校准码CALD<1:m>。校准电阻2nb可以具有根据校准码CALD<1:m>而变化的可变电阻值。补偿电阻3nb可以接收第n补偿信号Cn<1:h>。第n补偿信号Cn<1:h>可以是多比特位码信号。补偿电阻3nb可以具有根据第n补偿信号Cn<1:h>而变化的可变电阻值。
第一终结电路至第n终结电路331、332和33n的参考电阻11、12和1n可以彼此具有基本相同的电阻值。因为校准电阻21b、22b和2nb共同接收校准码CALD<1:m>，所以第一终结电路至第n终结电路331、332和33n的校准电阻21b、22b和2nb可以彼此具有基本相同的电阻值。因为补偿电阻31b、32b和3nb被设置为基于不同补偿信号而具有各自的电阻值，所以第一终结电路至第n终结电路331、332和33n的补偿电阻31b、32b和3nb可以彼此具有不同的电阻值。与被布置为更靠近终结电压端子301的引脚耦接的补偿电阻的电阻值可以具有较大的电阻值，而与被布置为离终结电压端子301更远的引脚耦接的补偿电阻的电阻值可以具有较小的电阻值。第一终结电路331的补偿电阻31b可以具有最大电阻值，并且第二终结电路332的补偿电阻32b可以比第一终结电路331的补偿电阻31b具有更小的电阻值。第n终结电路33n的补偿电阻3nb可以具有最小电阻值。因为补偿电阻31b、32b和3nb被设置为具有不同的电阻值，所以第一终结电路至第n终结电路331、332和33n可以被设置为具有不同的电阻值。
第一终结电路至第n终结电路331、332和33n可以设置第一引脚至第n引脚311、312和31n的终结电阻值，并且经由第一引脚至第n引脚311、312和31n提供的信号可以具有基本相同的特性，因此通常可以假设第一终结电路至第n终结电路331、332和33n被设置为具有基本相同的电阻值。然而，第一引脚至第n引脚311、312和31n可以被布置为与终结电压端子301具有不同的距离，并且因此可以在第一引脚至第n引脚311、312和31n与终结电压端子301之间形成不同的寄生电阻。因为第一引脚311被布置为最靠近终结电压端子301，所以可能不形成寄生电阻，或者可以在终结电压端子301与第一引脚311之间形成具有可忽略的小电阻值的寄生电阻。因为第二引脚312被布置为比第一引脚311离终结电压端子301更远，所以可以在终结电压端子301与第二引脚312之间形成寄生电阻。因为第n引脚31n被布置为离终结电压端子301最远，所以可以在终结电压端子301与第n引脚31n之间形成具有最大电阻值的寄生电阻。当第一引脚至第n引脚311、312和31n被布置为以在第一引脚至第n引脚311、312和31n之中的相邻引脚之间的相同间隔顺序地远离终结电压端子301时，在第二引脚312与终结电压端子301之间的寄生电阻值可以是“1*PR”，并且在第n引脚31n与终结电压端子301之间的寄生电阻值可以是“(n-1)*PR”。因此，当第一终端电路至第n终结电路331、332和33n被设置为具有基本相同的电阻值时，在终结电压端子301与第一引脚至第n引脚311、312和31n之间形成的电阻值可以由于寄生电阻而彼此不同。根据本公开的一个实施例，通过基于从终结电压端子301到第一引脚至第n引脚311、312和31n的距离来设置第一终结电路至第n终结电路331、332和33n的补偿电阻31b、32b和3nb的不同电阻值，可以使在终结电压端子301与第一引脚至第n引脚311、312和31n之间形成的电阻值彼此相同。
在终结电压端子301、第一终结电路331和第一引脚311之间的电阻的组合电阻值可以变成与在终结电压端子301、第二终结电路332和第二引脚312之间的电阻的组合电阻值基本相同。在终结电压端子301、第二终结电路332和第二引脚312之间的电阻的组合电阻值可以变成与在终结电压端子301、第n终结电路33n和第n引脚31n之间的电阻的组合电阻值基本相同。在终结电压端子301、第n终结电路33n和第n引脚31n之间的电阻的组合电阻值可以变成与在终结电压端子301、第一终结电路331和第一引脚311之间的电阻的组合电阻值基本相同。
参考图3，半导体装置300还可用包括第一接收器(RX1)341、第二接收器(RX2)342和第n接收器(RXn)34n。第一接收器341可以耦接到第一引脚311并且可以接收经由第一信号传输线321和第一引脚311传送的信号。第二接收器342可以耦接到第二引脚312并且可以接收经由第二信号传输线322和第二引脚312传送的信号。第n接收器34n可以耦接到第n引脚31n，并且可以接收经由第n信号传输线32n和第n引脚31n传送的信号。由第一接收器至第n接收器341、342和34n接收的信号可以被提供给半导体装置300的内部电路(未示出)。
半导体装置300还可以包括校准电路350。校准电路350可以在被耦接到外部参考电阻ZQ的情况下执行校准操作。外部参考电阻ZQ的一端可以耦接到第二电源电压VDDL。校准电路350可以通过执行校准操作来产生校准码CALD<1:m>。例如，校准码CALD<1:m>可以是用于设置下拉电阻值的信号。
图4是示出图3中所示的第一终结电路331内的校准电阻21b和补偿电阻31b的配置的示图。参考图4，校准电阻21b可以包括在终结电压端子301与参考电阻11之间彼此并联耦接的多个晶体管。多个晶体管中的每个可以是N沟道MOS晶体管。补偿电阻31b可以包括在终结电压端子301与参考电阻11之间彼此并联耦接的多个晶体管。多个晶体管中的每个可以是N沟道MOS晶体管。第一引脚至第n引脚311、312和31n的终结可以经由“低抽头终结”的方案来进行，并且因此适用于提供低电平电压的N沟道MOS晶体管可以被期望作为校准电阻21b和补偿电阻31b。
校准电阻21b可以包括“m”个晶体管，“m”对应于校准码CALD<1:m>的比特位的数量。第一晶体管411可以在其栅极处接收校准码CALD<1:m>的第一比特位CALD<1>，可以在其源极处耦接到终结电压端子301，并且可以在其漏极处耦接到参考电阻11。第二晶体管412可以在其栅极处接收校准码CALD<1:m>的第二比特位CALD<2>，可以在其源极处耦接到终结电压端子301，并且可以在其漏极处耦接到参考电阻11。第m晶体管41m可以在其栅极处接收校准码CALD<1:m>的第m比特位CALD<m>，可以在其源极处耦接到终结电压端子301，并且可以在其漏极处耦接到参考电阻11。
补偿电阻31b可以包括“h”个晶体管，“h”对应于第一补偿信号C1<1:h>的比特位的数量。第一晶体管421可以在其栅极处接收第一补偿信号C1<1:h>的第一比特位C1<1>，可以在其源极处耦接到终结电压端子301，并且可以在其漏极处耦接到参考电阻11。第二晶体管422可以在其栅极处接收第一补偿信号C1<1:h>的第二比特位C1<2>，可以在其源极处耦接到终结电压端子301，并且可以在其漏极处耦接到参考电阻11。第h晶体管42h可以在其栅极处接收第一补偿信号C1<1:h>的第h比特位C1<h>，可以在其源极处耦接到终结电压端子301，并且可以在其漏极处耦接到参考电阻11。第二终结电路332和第n终结电路33n的校准电阻22b和2nb中的每个可以具有与校准电阻21b相同的结构。第二终结电路332和第n终结电路33n的补偿电阻32b和3nb中的每个可以具有与补偿电阻31b相同的结构，除了补偿电阻32b和3nb可以分别接收分配给其的第二补偿信号C2<1:h>和第n补偿信号Cn<1:h>之外。
图5是示出根据本公开的一个实施例的半导体装置500的配置的示图。参考图5，半导体装置500可以包括第一终结电压端子501、第二终结电压端子502和至少两个引脚。图5示出了例如第一引脚至第n引脚511、512和51n。第一终结电压端子501可以接收第一电源电压VDDH。第二终结电压端子502可以接收第二电源电压VDDL。第一终结电压端子501和第二终结电压端子502中的每个可以耦接到第一引脚至第n引脚511、512和51n中的每个，并且可以向第一引脚至第n引脚511、512和51n中的每个提供终结电压。终结电压可以具有与第一电源电压VDDH与第二电源电压VDDL之间的中间电压电平相对应的电平。半导体装置100可以经由“中心抽头终结”的方案来使第一引脚至第n引脚511、512和51n终结。
第一引脚至第n引脚511、512和51n可以被布置为顺序地远离第一终结电压端子501。在第一引脚至第n引脚511、512和51n之中，第一引脚511可以被布置为最靠近第一终结电压端子501，而第n引脚51n可以被布置为离第一终结电压端子501最远。第一引脚至第n引脚511、512和51n可以被布置为顺序地远离第二终结电压端子502。在第一引脚至第n引脚511、512和51n之中，第一引脚511可以被布置为离第二终结电压端子502最远，而第n引脚51n可以被布置为最靠近第二终结电压端子502。
半导体装置500可以包括多个终结电路。多个终结电路可以分别耦接在第一引脚至第n引脚511、512和51n与第一终结电压端子501之间以及在第一引脚至第n引脚511、512和51n与第二终结电压端子502之间。第一上拉终结电路531a可以耦接在第一终结电压端子501与第一引脚511之间。第一下拉终结电路531b可以耦接在第二终结电压端子502与第一引脚511之间。第二上拉终结电路532a可以耦接在第一终结电压端子501与第二引脚512之间。第二下拉终结电路532b可以耦接在第二终结电压端子502和第二引脚512之间。第n上拉终结电路53na可以耦接在第一终结电压端子501与第n引脚51n之间。第n下拉终结电路53nb可以耦接在第二终结电压端子502与第n引脚51n之间。
第一上拉终结电路至第n上拉终结电路531a、532a和53na以及第一下拉终结电路至第n下拉终结电路531b、532b和53nb可以被提供用于在第一引脚至第n引脚511、512和51n与耦接到第一引脚至第n引脚511、512和51n的外部装置之间的阻抗匹配。第一上拉终结电路至第n上拉终结电路531a、532a和53na可以被设置为具有不同的电阻值。第一上拉终结电路至第n上拉终结电路531a、532a和53na的电阻值可以分别基于从第一终结电压端子501到第一引脚至第n引脚511、512和51n的距离来确定。例如，与被布置为更靠近第一终结电压端子501的引脚耦接的上拉终结电路可以被设置为具有相对较大的电阻值，而与被布置为离第一终结电压端子501更远的引脚耦接的上拉终结电路可以被设置为具有相对较小的电阻值。例如，耦接到第一引脚511的第一上拉终结电路531a可以被设置为具有最大电阻值，而耦接到第n引脚51n的第n上拉终结电路53na可以被设置为具有最小电阻值。
第一下拉终结电路至第n下拉终结电路531b、532b和53nb可以被设置为具有不同的电阻值。第一下拉终结电路至第n下拉终结电路531b、532b和53nb的电阻值可以分别基于从第二终结电压端子502到第一引脚至第n引脚511、512和51n的距离来确定。例如，与被布置为更靠近第二终结电压端子502的引脚耦接的下拉终结电路可以被设置为具有相对较大的电阻值，而与被布置为离第一终结电压端子501更远的引脚耦接的下拉终结电路可以被设置为具有相对较小的电阻值。例如，耦接到第一引脚511的第一下拉电路531b可以被设置为具有最小电阻值，而耦接到第n引脚51n的第n下拉终结电路53nb可以被设置为具有最大电阻值。
第一上拉终结电路至第n上拉终结电路531a、532a和53na中的每个可以具有参考电阻、校准电阻和补偿电阻。第一上拉终结电路531a可以具有参考电阻11、校准电阻和补偿电阻。第一上拉终结电路531a的参考电阻11可以与第一引脚511串联耦接。第一上拉终结电路531a的校准电阻和补偿电阻可以彼此并联耦接，并且可以与参考电阻11串联耦接。第一上拉终结电路531a的校准电阻和补偿电阻可以与第一终结电压端子501串联耦接。第一上拉终结电路531a的校准电阻可以接收上拉校准码CALU<1:m>。第一上拉终结电路531a的校准电阻可以具有根据上拉校准码CALU<1:m>而变化的可变电阻值。第一上拉终结电路531a的补偿电阻可以接收第一上拉补偿信号CU1<1:h>。第一上拉补偿信号CU1<1:h>可以是多比特位码信号。第一上拉终结电路531a的补偿电阻可以具有根据第一上拉补偿信号CU1<1:h>而变化的可变电阻值。
第二上拉终结电路532a可以具有参考电阻12、校准电阻和补偿电阻。第二上拉终结电路532a的参考电阻12可以与第二引脚512串联耦接。第二上拉终结电路532a的校准电阻和补偿电阻可以彼此并联耦接，并且可以与参考电阻12串联耦接。第二上拉终结电路532a的校准电阻和补偿电阻可以与第一终结电压端子501串联耦接。第二上拉终结电路532a的校准电阻可以接收上拉校准码CALU<1:m>。第二上拉终结电路532a的校准电阻可以具有根据上拉校准码CALU<1:m>而变化的可变电阻值。第二上拉终结电路532a的补偿电阻可以接收第二上拉补偿信号CU2<1:h>。第二上拉补偿信号CU2<1:h>可以是多比特位码信号。第二上拉终结电路532a的补偿电阻可以具有根据第二上拉补偿信号CU2<1:h>而变化的可变电阻值。
第n上拉终结电路53na可以具有参考电阻1n、校准电阻和补偿电阻。第n上拉终结电路53na的参考电阻1n可以与第n引脚51n串联耦接。第n上拉终结电路53na的校准电阻和补偿电阻可以彼此并联耦接，并且可以与参考电阻1n串联耦接。第n上拉终结电路53na的校准电阻和补偿电阻可以与第一终结电压端子501串联耦接。第n上拉终结电路53na的校准电阻可以接收上拉校准码CALU<1:m>。第n上拉终结电路53na的校准电阻可以具有根据上拉校准码CALU<1:m>而变化的可变电阻值。第n上拉终结电路53na的补偿电阻可以接收第n上拉补偿信号CUn<1:h>。第n上拉补偿信号CUn<1:h>可以是多比特位码信号。第n上拉终结电路53na的补偿电阻可以具有根据第n上拉补偿信号CUn<1:h>而变化的可变电阻值。
第一上拉终结电路至第n上拉终结电路531a、532a和53na的参考电阻11、12和1n可以彼此具有基本相同的电阻值。因为校准电阻共同接收上拉校准码CALU<1:m>，所以第一上拉终结电路至第n上拉终结电路531a、532a和53na的校准电阻可以彼此具有基本相同的电阻值。因为补偿电阻被设置为基于不同补偿信号具有各自的电阻值，所以第一上拉终结电路至第n上拉终结电路531a、532a和53na的补偿电阻可以彼此具有不同的电阻值。与被布置为更靠近第一终结电压端子501的引脚耦接的补偿电阻的电阻值可以具有较大的电阻值，而与被布置为离第一终结电压端子501更远的引脚耦接的补偿电阻的电阻值可以具有较小的电阻值。第一上拉终结电路531a的补偿电阻可以具有最大电阻值，而第二上拉终结电路532a的补偿电阻可以比第一上拉终结电路531a的补偿电阻具有更小的电阻值。第n上拉终结电路53na的补偿电阻可以具有最小电阻值。通过将第一上拉终结电路至第n上拉终结电路531a、532a和53na的补偿电阻设置为彼此具有不同的电阻值，可以将第一上拉终结电路至第n上拉终结电路531a、532a和53na设置为彼此具有不同的电阻值。随着从第一终结电压端子501到引脚的距离变得更远，在第一终结电压端子501与引脚之间的寄生电阻值可以变得更大，第一上拉终结电路至第n上拉终结电路531a、532a和53na的补偿电阻可以被设置为基于从第一终结电压端子501到对应引脚的距离而彼此具有不同的电阻值，从而使得在第一终结电压端子501与第一引脚至第n引脚511、512和51n之间的电阻值彼此基本相同。
在第一终结电压端子501、第一上拉终结电路531a和第一引脚511之间的电阻的组合电阻值可以变成与在第一终结电压端子501、第二上拉终结电路532a和第二引脚512之间的电阻的组合电阻值基本相同。在第一终结电压端子501、第二上拉终结电路532a和第二引脚512之间的电阻的组合电阻值可以变成与在第一终结电压端子501、第n上拉终结电路53na和第n引脚51n之间的电阻的组合电阻值基本相同。在第一终结电压端子501、第n上拉终结电路53na和第n引脚51n之间的电阻的组合电阻值可以变成与在第一终结电压端子501、第一上拉终结电路531a和第一引脚511之间的电阻的组合电阻值基本相同。
第一下拉终结电路至第n下拉终结电路531b、532b和53nb中的每个可以具有参考电阻、校准电阻和补偿电阻。第一下拉终结电路531b可以具有参考电阻11、校准电阻和补偿电阻。第一下拉终结电路531b的参考电阻11可以与第一引脚511串联耦接。第一下拉终结电路531b的校准电阻和补偿电阻可以彼此并联耦接，并且可以与参考电阻11串联耦接。第一下拉终结电路531b的校准电阻和补偿电阻可以与第二终结电压端子502串联耦接。第一下拉终结电路531b的校准电阻可以接收下拉校准码CALD<1:m>。第一下拉终结电路531b的校准电阻可以具有根据下拉校准码CALD<1:m>而变化的可变电阻值。第一下拉终结电路531b的补偿电阻可以接收第一下拉补偿信号CD1<1:h>。第一下拉补偿信号CD1<1:h>可以是多比特位码信号。第一下拉终结电路531b的补偿电阻可以具有根据第一下拉补偿信号CD1<1:h>而变化的可变电阻值。
第二下拉终结电路532b可以具有参考电阻12、校准电阻和补偿电阻。第二下拉终结电路532b的参考电阻12可以与第二引脚512串联耦接。第二下拉终结电路532b的校准电阻和补偿电阻可以彼此并联耦接，并且可以与参考电阻12串联耦接。第二下拉终结电路532b的校准电阻和补偿电阻可以与第二终结电压端子502串联耦接。第二下拉终结电路532b的校准电阻可以接收下拉校准码CALD<1:m>。第二下拉终结电路532b的校准电阻可以具有根据下拉校准码CALD<1:m>而变化的可变电阻值。第二下拉终结电路532b的补偿电阻可以接收第二下拉补偿信号CD2<1:h>。第二下拉补偿信号CD2<1:h>可以是多比特位码信号。第二下拉终结电路532b的补偿电阻可以具有根据第二下拉补偿信号CD2<1:h>而变化的可变电阻值。
第n下拉终结电路53nb可以具有参考电阻1n、校准电阻和补偿电阻。第n下拉终结电路53nb的参考电阻1n可以与第n引脚51n串联耦接。第n下拉终结电路53nb的校准电阻和补偿电阻可以彼此并联耦接，并且可以与参考电阻1n串联耦接。第n下拉终结电路53nb的校准电阻和补偿电阻可以与第二终结电压端子502串联耦接。第n下拉终结电路53nb的校准电阻可以接收下拉校准码CALD<1:m>。第n下拉终结电路53nb的校准电阻可以具有根据下拉校准码CALD<1:m>而变化的可变电阻值。第n下拉终结电路53nb的补偿电阻可以接收第n下拉补偿信号CDn<1:h>。第n下拉补偿信号CDn<1:h>可以是多比特位码信号。第n下拉终结电路53nb的补偿电阻可以具有根据第n下拉补偿信号CDn<1:h>而变化的可变电阻值。
第一下拉终结电路至第n下拉终结电路531b、532b和53nb的参考电阻11、12和1n可以彼此具有基本相同的电阻值。因为校准电阻共同接收下拉校准码CALD<1:m>，所以第一下拉终结电路至第n下拉终结电路531b、532b和53nb的校准电阻可以彼此具有基本相同的电阻值。因为补偿电阻被设置为基于不同补偿信号而具有各自的电阻值，所以第一下拉终结电路至第n下拉终结电路531b、532b和53nb的补偿电阻可以彼此具有不同的电阻值。与被布置为更靠近第二终结电压端子502的引脚耦接的补偿电阻的电阻值可以具有较大的电阻值，而与被布置为离第二终结电压端子502更远的引脚耦接的补偿电阻的电阻值可以具有较小的电阻值。第一下拉终结电路531b的补偿电阻可以具有最小电阻值，而第二下拉终结电路532b的补偿电阻可以比第一下拉终结电路531b的补偿电阻具有更大的电阻值。第n下拉终结电路53nb的补偿电阻可以具有最大电阻值。通过将第一下拉终结电路至第n下拉终结电路531b、532b和53nb的补偿电阻设置为彼此具有不同的电阻值，可以将第一下拉终结电路至第n下拉终结电路531b、532b和53nb设置为彼此具有不同的电阻值。随着从第二终结电压端子502到引脚的距离变得更远，在第二终结电压端子502与引脚之间的寄生电阻值可以变得更大。第一下拉终结电路至第n下拉终结电路531b、532b和53nb的补偿电阻可以被设置为基于从第二终结电压端子502到对应引脚的距离而彼此具有不同的电阻值，从而使得在第二终结电压端子502与第一引脚至第n引脚511、512和51n之间的电阻值彼此基本相同。
在第二终结电压端子502、第一下拉终结电路531b和第一引脚511之间的电阻的组合电阻值可以变成与在第二终结电压端子502、第二下拉终结电路532b和第二引脚512之间的电阻的组合电阻值基本相同。在第二终结电压端子502、第二下拉终结电路532b和第二引脚512之间的电阻的组合电阻值可以变成与在第二终结电压端子502、第n下拉终结电路53nb和第n引脚51n之间的电阻的组合电阻值基本相同。在第二终结电压端子502、第n下拉终结电路53nb和第n引脚51n之间的电阻的组合电阻值可以变成与在第二终结电压端子502、第一下拉结电路531b和第一引脚511之间的电阻的组合电阻值基本相同。
参考图5，半导体装置500还可以包括第一接收器(RX1)541、第二接收器(RX2)542和第n接收器(RXn)54n。第一接收器541可以耦接到第一引脚511并且可以接收经由第一引脚511传送的信号。第二接收器542可以耦接到第二引脚512并且可以接收经由第二引脚512传送的信号。第n接收器54n可以耦接到第n引脚51n并且可以接收经由第n引脚51n传送的信号。由第一接收器至第n接收器541、542和54n接收的信号可以被提供给半导体装置500的内部电路(未示出)。
半导体装置500还可以包括校准电路550。校准电路550可以在被耦接到外部参考电阻ZQ的情况下执行校准操作。例如，校准电路550的一端可以耦接到第一电源电压VDDH。校准电路550可以通过执行校准操作来产生上拉校准码CALU<1:m>。校准电路550可以基于上拉校准码CALU<1:m>而产生下拉校准码CALD<1:m>。上拉校准码CALU<1:m>可以是用于设置上拉电阻值的信号，而下拉校准码CALD<1:m>可以是用于设置下拉电阻值的信号。
图6是示出根据本公开的一个实施例的半导体系统6的配置的示图。参考图6，半导体系统6可以包括第一半导体装置610和第二半导体装置620。第一半导体装置610为第二半导体装置620提供各种控制信号以进行操作。第一半导体装置610可以包括各种主机设备。例如，第一半导体装置610可以是主机设备，诸如中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器、应用处理器(AP)、和存储器控制器。例如，第二半导体装置620可以是存储装置。存储装置可以包括易失性存储装置和非易失性存储装置。易失性存储装置可以包括静态随机存取存储器(静态RAM：SRAM)和动态RAM(DRAM)、同步DRAM(SDRAM)。非易失性存储装置可以包括只读存储器(ROM)、可编程ROM(PROM)、电可擦除可编程ROM(EEPROM)、电可编程ROM(EPROM)、快闪存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。
第二半导体装置620可以经由多个总线耦接到第一半导体装置610。多个总线可以是用于传送信号的信号传输路径、链路或通道。多个总线可以包括第一信号传输线601、第二信号传输线602和第三信号传输线603。即使第一信号传输线601、第二信号传输线602和第三信号传输线603中的每个都是例如将信号从第一半导体装置610传送到第二半导体装置620的单向总线，第一信号传输线601、第二信号传输线602和第三信号传输线603中的每个也可以是双向总线。例如，第一信号传输线601、第二信号传输线602和第三信号传输线603可以配置命令地址总线。第一信号传输线601可以传送命令地址信号的第一比特位CA<1>，第二信号传输线602可以传送命令地址信号的第二比特位CA<2>，并且第三信号传输线603可以传送命令地址信号的第三比特位CA<3>。
第一半导体装置610可以包括多个传输电路611、612和613。传输电路611可以经由传输焊盘631耦接到第一信号传输线601，并且可以经由传输焊盘631和第一信号传输线601将命令地址信号的第一比特位CA<1>传送给第二半导体装置620。传输电路612可以经由传输焊盘632耦接到第二信号传输线602，并且可以经由传输焊盘632和第二信号传输线602将命令地址信号的第二比特位CA<2>传送给第二半导体装置620。传输电路613可以经由传输焊盘633耦接到第三信号传输线603并且可以经由传输焊盘633和第三信号传输线603将命令地址信号的第三比特位CA<3>传送给第二半导体装置620。
第二半导体装置620可以包括多个接收电路621、622和623。接收电路621可以经由接收焊盘641耦接到第一信号传输线601，并且可以经由接收焊盘641和第一信号传输线601接收从第一半导体装置610提供的命令地址信号的第一比特位CA<1>。接收电路622可以经由接收焊盘642耦接到第二信号传输线602，并且可以经由接收焊盘642和第二信号传输线602接收从第一半导体装置610提供的命令地址信号的第二比特位CA<2>。接收电路623可以经由接收焊盘643耦接到第三信号传输线603，并且可以经由接收焊盘643和第三信号传输线603接收从第一半导体装置610提供的命令地址信号的第三比特位CA<3>。
第二半导体装置620还可以包括第一电源电压焊盘651和第二电源电压焊盘652。第一电源电压焊盘651可以接收第一电源电压VDDH。第二电源电压焊盘652可以接收第二电源电压VDDL。第一电源电压焊盘651和第二电源电压焊盘652中的每个可以是用于提供终结电压的终结电压端子。当与传输电路611、612和613的阻抗匹配时，接收电路621、622和623可以被终结，以便减少在第一信号传输线601、第二信号传输线602和第三信号传输线603上发生的反射并且精确地接收从传输电路611、612和613提供的命令地址信号CA<1:3>。接收电路621、622和623可以根据高抽头终结方案而经由第一电源电压VDDH来终结，并且可以根据低抽头终结而经由第二电源电压VDDH来终结。此外，接收电路621、622和623可以根据中心抽头终结方案而经由第一电源电压VDDH和第二电源电压VDDL两者来终结。各个接收电路621、622和623可以包括接收器和终结电路。接收器可以被配置为接收经由接收焊盘641、642和643提供的命令地址信号CA<1:3>。终结电路可以被配置为设置接收电路621、622和623和/或接收焊盘641、642和643的终结电阻值。图1、3和5的半导体装置100、300和500的配置可以被应用于第二半导体装置620。第一引脚111、311和511、第二引脚112、312和512以及第n引脚11n、31n和51n可以对应于接收焊盘641、642和643，并且多个终结电路131、132、13n、331、332、33n、531a、531b、532a、532b、53na和53nb以及接收器141、142、14n、341、342、34n、541、542和54n可以对应于接收电路621、622和623。
虽然上面已经描述了某些实施例，但是本领域技术人员将要理解，所描述的实施例仅是示例性的。因此，不应该基于所描述的实施例来限制终结电路和使用其的半导体装置。相反，当结合以上描述和附图来考虑时，在本文中所述的终结电路和使用其的半导体装置应该仅根据所附的权利要求来进行限制。

Claims (18)

1.一种半导体装置，包括：
终结电压端子；
第一终结电路，其被耦接在所述终结电压端子与第一引脚之间；以及
第二终结电路，其被耦接在所述终结电压端子与第二引脚之间，
其中，所述第一终结电路的电阻值和所述第二终结电路的电阻值基于从所述终结电压端子到所述第一引脚和所述第二引脚的距离来确定。
2.如权利要求1所述的半导体装置，其中，所述第一终结电路的电阻值被设置成使得在所述终结电压端子和所述第一引脚之间的电阻值与在所述终结电压端子和所述第二引脚之间的电阻值相同。
3.如权利要求2所述的半导体装置，其中，所述第二终结电路的电阻值被设置成使得在所述终结电压端子和所述第二引脚之间的电阻值与在所述终结电压端子和所述第一引脚之间的电阻值相同。
4.如权利要求1所述的半导体装置，其中，所述第一终结电路包括：
第一参考电阻；
第一校准电阻，其与所述第一参考电阻串联耦接并且具有基于校准码而变化的电阻值；以及
第一补偿电阻，其与所述第一校准电阻并联耦接并且具有基于第一补偿信号而变化的电阻值。
5.如权利要求4所述的半导体装置，其中，所述第二终结电路包括：
第二参考电阻；
第二校准电阻，其与所述第二参考电阻串联耦接并且具有基于所述校准码而变化的电阻值；以及
第二补偿电阻，其与所述第二校准电阻并联耦接并且具有基于第二补偿信号而变化的电阻值。
6.如权利要求5所述的半导体装置，
其中，所述第一补偿电阻的电阻值被设置成使得在所述终结电压端子和所述第一引脚之间的电阻值与在所述终结电压端子和所述第二引脚之间的电阻值相同，以及
其中，所述第二补偿电阻的电阻值被设置成使得在所述终结电压端子和所述第一引脚之间的电阻值与在所述终结电压端子和所述第二引脚之间的电阻值相同。
7.如权利要求5所述的半导体装置，其中，所述第一补偿电阻的电阻值和所述第二补偿电阻的电阻值基于从所述终结电压端子到所述第一引脚和所述第二引脚的距离来设置。
8.如权利要求5所述的半导体装置，其中，当从所述终结电压端子到所述第二引脚的距离相比于从所述终结电压端子到所述第一引脚的距离更远时，所述第二补偿电阻的电阻值小于所述第一补偿电阻的电阻值。
9.如权利要求1所述的半导体装置，
其中，所述第一引脚被耦接到第一信号传输线，所述第一信号传输线被配置为传送命令地址信号的第一比特位，以及
其中，所述第二引脚被耦接到第二信号传输线，所述第二信号传输线被配置为传送所述命令地址信号的第二比特位。
10.一种半导体装置，包括：
终结电压端子；
多个引脚，其被设置为顺序地远离所述终结电压端子；以及
多个终结电路，其以一对一的方式耦接在所述终结电压端子与所述多个引脚之间，
其中，所述多个终结电路基于从所述终结电压端子到所述多个引脚的距离而具有不同电阻值。
11.如权利要求10所述的半导体装置，其中，所述多个终结电路被设置为随着与所述多个终结电路耦接的所述多个引脚被设置得离所述终结电压端子越远而具有越小的电阻值。
12.如权利要求10所述的半导体装置，其中，由于与所述多个终结电路耦接的所述多个引脚被设置为更靠近所述终结电压端子，因此所述多个终结电路被设置为具有较大的电阻值。
13.如权利要求10所述的半导体装置，
其中，所述多个引脚以一对一的方式耦接到信号传输线，以传送命令地址信号的比特位。
14.一种半导体装置，包括：
第一终结电压端子，其被配置为接收第一电源电压；
第二终结电压端子，其被配置为接收具有比所述第一电源电压低的电平的第二电源电压；
第一上拉终结电路，其被耦接在所述第一终结电压端子与第一引脚之间，并且具有基于第一上拉补偿信号而变化的电阻值；
第一下拉终结电路，其被耦接在所述第二终结电压端子与所述第一引脚之间，并且具有基于第一下拉补偿信号而变化的电阻值；
第二上拉终结电路，其被耦接在所述第一终结电压端子与第二引脚之间，并且具有基于第二上拉补偿信号而变化的电阻值；以及
第二下拉终结电路，其被耦接在所述第二终结电压端子与所述第二引脚之间，并且具有基于第二下拉补偿信号而变化的电阻值。
15.如权利要求14所述的半导体装置，
其中，所述第一引脚和所述第二引脚顺序地设置在所述第一终结电压端子与所述第二终结电压端子之间，以及
其中，所述第一上拉终结电路的电阻值被设置为大于所述第二上拉终结电路的电阻值。
16.如权利要求15所述的半导体装置，其中，所述第一下拉终结电路的电阻值被设置为小于所述第二下拉终结电路的电阻值。
17.如权利要求14所述的半导体装置，其中，在所述第一上拉终结电路、所述第一终结电压端子和所述第一引脚之间形成的电阻的组合电阻值与在所述第二上拉终结电路、所述第一终结电压端子和所述第二引脚之间形成的电阻的组合电阻值相同。
18.如权利要求14所述的半导体装置，其中，在所述第一下拉终结电路、所述第二终结电压端子和所述第一引脚之间形成的电阻的组合电阻值与在所述第二下拉终结电路、所述第二终结电压端子和所述第二引脚之间形成的电阻的组合电阻值相同。
CN201910967633.2A 2018-11-05 2019-10-12 终结电路和包括该终结电路的半导体装置 Active CN111145821B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0134503 2018-11-05
KR1020180134503A KR20200051303A (ko) 2018-11-05 2018-11-05 터미네이션 회로 및 이를 사용하는 반도체 장치

Publications (2)

Publication Number Publication Date
CN111145821A CN111145821A (zh) 2020-05-12
CN111145821B true CN111145821B (zh) 2023-10-13

Family

ID=70332454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910967633.2A Active CN111145821B (zh) 2018-11-05 2019-10-12 终结电路和包括该终结电路的半导体装置

Country Status (4)

Country Link
US (1) US10637471B1 (zh)
KR (1) KR20200051303A (zh)
CN (1) CN111145821B (zh)
TW (1) TWI827703B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101158837A (zh) * 2005-11-25 2008-04-09 夏普株式会社 温控装置及方法与程序、定影及成像装置、介质及数据信号
CN102097124A (zh) * 2009-11-11 2011-06-15 三星电子株式会社 具有片内终结结构的半导体设备和在其中执行的终结方法
CN103824834A (zh) * 2014-03-03 2014-05-28 无锡新洁能股份有限公司 一种具有改进型封装结构的半导体器件及其制造方法
CN104201562A (zh) * 2014-08-13 2014-12-10 上海无线电设备研究所 一种带温度补偿的半导体激光驱动源
CN104954004A (zh) * 2014-03-25 2015-09-30 爱思开海力士有限公司 半导体装置的数据输出电路
CN106681439A (zh) * 2017-01-10 2017-05-17 北京羽扇智信息科技有限公司 一种电子设备的接口结构
CN206653937U (zh) * 2017-03-24 2017-11-21 刘博� 一种直流充电终端
CN108024422A (zh) * 2018-01-15 2018-05-11 佛山市南海区平翊电子有限公司 一种蓝牙调色温led驱动电源

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351053B1 (ko) * 2000-05-19 2002-09-05 삼성전자 주식회사 종단저항을 내장하는 메모리 모듈 및 이를 포함하여 다중채널구조를 갖는 메모리 모듈
US7196567B2 (en) * 2004-12-20 2007-03-27 Rambus Inc. Systems and methods for controlling termination resistance values for a plurality of communication channels
JP4679244B2 (ja) * 2005-05-26 2011-04-27 株式会社アドバンテスト 測定用コンタクト端子、測定装置、プローブカードセット、およびウエハプローバ装置
US7459930B2 (en) * 2006-11-14 2008-12-02 Micron Technology, Inc. Digital calibration circuits, devices and systems including same, and methods of operation
JP2008182516A (ja) * 2007-01-25 2008-08-07 Fujitsu Ltd インタフェース回路および半導体集積回路
KR20110076481A (ko) 2009-12-29 2011-07-06 삼성전자주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템
US9998123B2 (en) * 2016-05-31 2018-06-12 SK Hynix Inc. Impedance calibration device for semiconductor device
KR20180029347A (ko) * 2016-09-12 2018-03-21 에스케이하이닉스 주식회사 캘리브레이션 동작을 수행하는 반도체 장치 및 시스템

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101158837A (zh) * 2005-11-25 2008-04-09 夏普株式会社 温控装置及方法与程序、定影及成像装置、介质及数据信号
CN102097124A (zh) * 2009-11-11 2011-06-15 三星电子株式会社 具有片内终结结构的半导体设备和在其中执行的终结方法
CN103824834A (zh) * 2014-03-03 2014-05-28 无锡新洁能股份有限公司 一种具有改进型封装结构的半导体器件及其制造方法
CN104954004A (zh) * 2014-03-25 2015-09-30 爱思开海力士有限公司 半导体装置的数据输出电路
CN104201562A (zh) * 2014-08-13 2014-12-10 上海无线电设备研究所 一种带温度补偿的半导体激光驱动源
CN106681439A (zh) * 2017-01-10 2017-05-17 北京羽扇智信息科技有限公司 一种电子设备的接口结构
CN206653937U (zh) * 2017-03-24 2017-11-21 刘博� 一种直流充电终端
CN108024422A (zh) * 2018-01-15 2018-05-11 佛山市南海区平翊电子有限公司 一种蓝牙调色温led驱动电源

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
P.D. Grant等.A Comparison between RF MEMS Switches and Semiconductor Switches.《2004 International Conference on MEMS, NANO and Smart Systems (ICMENS'04)》.2005,1-7. *
王大睿 ; .CMOS电路中ESD保护结构的设计.中国集成电路.2007,(第6期),37-53. *

Also Published As

Publication number Publication date
TWI827703B (zh) 2024-01-01
TW202036546A (zh) 2020-10-01
CN111145821A (zh) 2020-05-12
US10637471B1 (en) 2020-04-28
US20200145001A1 (en) 2020-05-07
KR20200051303A (ko) 2020-05-13

Similar Documents

Publication Publication Date Title
CN105304141B (zh) 包括共用校准参考电阻器的存储器的系统及其校准方法
US9438232B2 (en) Buffer circuit for compensating for a mismatch between on-die termination resistors and semiconductor device including the same, and operating method thereof
US11216395B2 (en) Apparatuses and methods for asymmetric bi-directional signaling incorporating multi-level encoding
KR102070619B1 (ko) 온다이 터미네이션 회로, 이를 포함하는 반도체 장치 및 온다이 터미네이션 방법
US10522203B2 (en) Semiconductor device and system performing calibration operation
US10003335B2 (en) Data transmission device, and semiconductor device and system including the same
US7825683B2 (en) On die termination device and semiconductor memory device including the same
KR20150137385A (ko) 반도체 메모리 장치, 이를 포함하는 메모리 모듈, 및 이를 포함하는 메모리 시스템
US10304503B2 (en) Transmitting device using calibration circuit, semiconductor apparatus and system including the same
CN110809798B (zh) 用于ddr5存储器装置中数据路径功率节省的系统及方法
CN111199762B (zh) 用于独立地调谐裸片上终结阻抗和输出驱动阻抗的方法和设备，以及相关的半导体装置和系统
US9859869B1 (en) Output circuit using calibration circuit, and semiconductor device and system including the same
US9413565B1 (en) Termination circuit, and interface circuit and system including the same
CN111145821B (zh) 终结电路和包括该终结电路的半导体装置
KR20150025763A (ko) 메모리 시스템
KR20200078994A (ko) 터미네이션을 수행하는 반도체 장치 및 이를 포함하는 반도체 시스템
KR102609441B1 (ko) 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템
US10120830B2 (en) Interface circuit for high speed communication, and system including the same
US11004483B2 (en) Reference voltage generating circuit, buffer, semiconductor apparatus, and semiconductor system using the reference voltage generating circuit
US10020808B2 (en) Impedance calibration circuit and semiconductor memory apparatus having the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant