CN101562393B - 一种二次启动控制电路和开关电源 - Google Patents

Abstract

本发明公开了一种二次启动控制电路和开关电源，所述二次启动控制电路包括：欠压锁定、启动状态寄存器、上电复位、振荡器、延时计数器和逻辑与门。实现开关电源在次级输出短路时交流输入功率的减小，提高开关电源的安全性、可靠性和达到节能的目的。

Description

一种二次启动控制电路和开关电源

技术领域

本发明主要涉及电路领域，尤其涉及模拟开关电源控制器的一种二次启动控制电路和开关电源。

背景技术

现今，开关电源因为高的电源转换效率而被大量采用，安全性和可靠性是开关电源的一个重要指标；其中之一就是输出短路保护，所有的AC-DC(交流到直流)开关电源控制器都必须带有输出短路保护的功能；市场上的开关电源控制器的输出短路保护可以分为两种：锁存模式和非锁存模式，锁存模式就是输出短路后，开关电源控制器发生保护，关断驱动输出，开关电源控制器本身不再重新启动，需要将AC(交流)输入电源和转换器的AC输入端断开一段时间后，重新恢复连接，开关电源控制器才能再次启动；非锁存模式就是输出短路后，开关电源控制器关断驱动输出后会自动重新启动，工作在所谓的“打嗝”模式。锁存模式的好处是一旦次级真正发生短路后，它可以有效保护次级电路的安全，交流输入功率降到最低；但是，如果次级是偶尔过载或则瞬间短路，在保护后却不能自动恢复；所以，对大多数应用而言，还是更趋向于“打嗝”式的短路保护。

开机时间是开关电源的另外一个指标，就是从交流电源和开关电源的交流输入端连接开始到直流输出稳定需要的时间，为了保证启动的时间在规定范围内，在宽电压输入时，设计者都会以最低的输入电压进行启动时间设计，这样，在高的交流输入电压下，启动时间会大大缩短；而“打嗝”式的短路保护在工作时会不停的重复启动，会导致一个大的交流输入功率。

发明内容

本发明实施例提出一种二次启动控制电路和开关电源，可以减少输出短路时的输入功率，能够提高开关电源的安全性、可靠性。

本发明实施例的技术方案是这样实现的：

一种二次启动控制电路，用于开关电源控制器的二次启动的控制，其特征在于，所述二次启动控制电路包括欠压锁定、启动状态寄存器、上电复位、振荡器、延时计数器和逻辑与门；

所述欠压锁定的输入端连接电源引脚，所述欠压锁定通过检测所述电源引脚的电压，输出使能信号，在所述开关电源控制器的开启电压和关断电压之间形成一个迟滞工作电压区间，保证所述开关电源控制器正常启动；

所述启动状态寄存器通过检测所述欠压锁定输出的所述使能信号判断所述开关电源控制器是否发生二次启动，发生二次启动时，所述启动状态寄存器输出信号使所述振荡器开始工作；

所述上电复位通过对所述电源引脚的监测，判断交流输入电源是否移除，对所述启动状态寄存器和所述延时计数器进行复位控制；

所述振荡器用于在二次启动时输出脉冲信号；

所述延时计数器用于在二次启动时，通过对所述振荡器输出的所述脉冲信号进行计数，计数完成后，产生复位信号对所述启动状态寄存器复位，使所述启动状态寄存器的输出变为逻辑高；

所述逻辑与门用于在二次启动时，当所述欠压锁定的输出信号和所述启动状态寄存器的输出信号都为逻辑高时，输出系统使能信号，控制所述开关电源控制器开始工作。

优选的，还包括：

启动计数器，用于计算二次启动的次数，根据所述二次启动的次数控制所述振荡器的充放电电流，改变所述振荡器的工作频率或者关闭所述振荡器。

优选的，所述启动计数器检测所述欠压锁定输出信号的边沿，计算二次启动的次数。

优选的，所述启动计数器由边沿触发器和组合逻辑电路构成。

优选的，还包括：

电源钳位电路，所述电源钳位电路的输入端连接电源引脚以及所述欠压锁定的输出信号；

当所述欠压锁定的输出信号有效时，检测所述电源引脚的电压，当所述电源引脚的电压超过阈值时，对所述电源引脚进行泄流，保证所述电源引脚的电压不会超过所述开关电源控制器的最大工作电压。

优选的，所述启动状态寄存器由边沿触发器构成。

优选的，所述边沿触发器为D触发器。

优选的，所述启动状态寄存器由锁存器加上组合逻辑电路构成。

优选的，所述欠压锁定包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、比较器、第一反向器、第二反向器和第三反向器；

所述第一电阻的一端连接电源，另一端连接所述第二电阻的一端和所述第一PMOS晶体管的漏极，所述第二电阻的另一端连接所述第三电阻的一端和所述比较器的反相输入端，所述第三电阻的另一端连接所述第四电阻的一端和所述第一NMOS晶体管的漏极，所述第四电阻的另一端连接参考地，所述比较器的同相输入端连接基准电压，所述第五电阻的一端连接电源，另一端连接所述第二NMOS晶体管的漏极，所述第一PMOS晶体管的栅极连接所述第一反向器的输入端，所述第一反向器的输出端连接所述第二反向器的输入端，所述第二反向器的输出端连接所述第三反向器的输入端和所述第一NMOS晶体管的栅极，所述第一NMOS晶体管的源极连接参考地，所述第三反向器的输出为所述欠压锁定的输出。

优选的，所述振荡器为低频振荡器。

优选的，所述振荡器为5级环形振荡器。

优选的，所述振荡器包括第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第十PMOS晶体管、第十一PMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管、第十NMOS晶体管、第十一NMOS晶体管和逻辑与非门；

所述启动计数器产生的信号连接所述第三NMOS晶体管的栅极，所述第三NMOS晶体管的漏极和所述第二PMOS晶体的栅极、漏极以及第三PMOS晶体管、第四PMOS晶体管的栅极连接，所述第三PMOS晶体管的漏极和所述第四NMOS晶体管的栅极、漏极连接，所述第六NMOS晶体管的漏极和所述第五NMOS晶体管的源极连接，所述第五PMOS晶体管的源极和所述第四PMOS晶体管的漏极连接，所述第五PMOS晶体管的漏极和所述第五NMOS晶体管的漏极、第六PMOS晶体管的栅极连接，所述第六PMOS晶体管的漏极、源极、衬底和参考地连接，构成一个MOS电容；

所述第七PMOS晶体管、所述第八PMOS晶体管、所述第九PMOS晶体管和所述第七NMOS晶体管、所述第八NMOS晶体管、所述第九NMOS晶体管构成一个通用的施密特触发器；

所述第十PMOS晶体管和所述第十NMOS晶体管组成一个CMOS反向器，逻辑与非门的一个输入端连接所述第十PMOS晶体管和所述第十NMOS晶体管的漏极，另外一个输入端连接所述启动状态寄存器的输出信号；

所述第十一PMOS晶体管和所述第十一NMOS晶体管构成一个反向器，其输出信号为所述振荡器的输出信号。

优选的，所述逻辑与门由一个逻辑与非门和一个反向器构成。

一种开关电源，所述开关电源包括二次启动控制电路，用于开关电源控制器的二次启动的控制，所述二次启动控制电路包括欠压锁定、启动状态寄存器、上电复位、振荡器、延时计数器和逻辑与门；

所述欠压锁定的输入端连接电源引脚，所述欠压锁定通过检测所述电源引脚的电压，输出使能信号，在所述开关电源控制器的开启电压和关断电压之间形成一个迟滞工作电压区间，保证所述开关电源控制器正常启动；

所述启动状态寄存器通过检测所述欠压锁定输出的所述使能信号判断所述开关电源控制器是否发生二次启动，发生二次启动时，所述启动状态寄存器输出信号使所述振荡器开始工作；

所述上电复位通过对所述电源引脚的监测，判断交流输入电源是否移除，对所述启动状态寄存器和所述延时计数器进行复位控制；

所述振荡器用于在二次启动时输出脉冲信号；

所述延时计数器用于在二次启动时，通过对所述振荡器输出的所述脉冲信号进行计数，计数完成后，产生复位信号对所述启动状态寄存器复位，使所述启动状态寄存器的输出变为逻辑高；

所述逻辑与门用于在二次启动时，当所述欠压锁定的输出信号和所述启动状态寄存器的输出信号都为逻辑高时，输出系统使能信号，控制所述开关电源控制器开始工作。

优选的，所述二次启动控制电路还包括：

启动计数器，用于计算二次启动的次数，根据所述二次启动的次数控制所述振荡器的充放电电流，改变所述振荡器的工作频率或者关闭所述振荡器。

优选的，所述启动计数器检测所述欠压锁定输出信号的边沿，计算二次启动的次数。

优选的，所述二次启动控制电路还包括：

电源钳位电路，所述电源钳位电路的输入端连接电源引脚以及所述欠压锁定的输出信号；

当所述欠压锁定的输出信号有效时，检测所述电源引脚的电压，当所述电源引脚的电压超过阈值时，对所述电源引脚进行泄流，保证所述电源引脚的电压不会超过所述开关电源控制器的最大工作电压。

优选的，所述欠压锁定包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、比较器、第一反向器、第二反向器和第三反向器；

所述第一电阻的一端连接电源，另一端连接所述第二电阻的一端和所述第一PMOS晶体管的漏极，所述第二电阻的另一端连接所述第三电阻的一端和所述比较器的反相输入端，所述第三电阻的另一端连接所述第四电阻的一端和所述第一NMOS晶体管的漏极，所述第四电阻的另一端连接参考地，所述比较器的同相输入端连接基准电压，所述第五电阻的一端连接电源，另一端连接所述第二NMOS晶体管的漏极，所述第一PMOS晶体管的栅极连接所述第一反向器的输入端，所述第一反向器的输出端连接所述第二反向器的输入端，所述第二反向器的输出端连接所述第三反向器的输入端和所述第一NMOS晶体管的栅极，所述第一NMOS晶体管的源极连接参考地，所述第三反向器的输出为所述欠压锁定的输出。

优选的，所述振荡器为低频振荡器。

优选的，所述振荡器包括第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第十PMOS晶体管、第十一PMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管、第十NMOS晶体管、第十一NMOS晶体管和逻辑与非门；

所述启动计数器产生的信号连接所述第三NMOS晶体管的栅极，所述第三NMOS晶体管的漏极和所述第二PMOS晶体的栅极、漏极以及第三PMOS晶体管、第四PMOS晶体管的栅极连接，所述第三PMOS晶体管的漏极和所述第四NMOS晶体管的栅极、漏极连接，所述第六NMOS晶体管的漏极和所述第五NMOS晶体管的源极连接，所述第五PMOS晶体管的源极和所述第四PMOS晶体管的漏极连接，所述第五PMOS晶体管的漏极和所述第五NMOS晶体管的漏极、第六PMOS晶体管的栅极连接，所述第六PMOS晶体管的漏极、源极、衬底和参考地连接，构成一个MOS电容；

所述第七PMOS晶体管、所述第八PMOS晶体管、所述第九PMOS晶体管和所述第七NMOS晶体管、所述第八NMOS晶体管、所述第九NMOS晶体管构成一个通用的施密特触发器；

所述第十PMOS晶体管和所述第十NMOS晶体管组成一个CMOS反向器，逻辑与非门的一个输入端连接所述第十PMOS晶体管和所述第十NMOS晶体管的漏极，另外一个输入端连接所述启动状态寄存器的输出信号；

所述第十一PMOS晶体管和所述第十一NMOS晶体管构成一个反向器，其输出信号为所述振荡器的输出信号。

通过本发明所述的二次启动控制电路，将一次启动和二次启动分开，实现开关电源在次级输出短路时交流输入功率的减小，提高开关电源的安全性、可靠性和达到节能的目的。

附图说明

图1为一种AC-DC开关电源控制器的启动电路；

图2为另一种AC-DC开关电源控制器的启动电路；

图3为本发明优选实施例一的一种二次启动控制电路组成结构图；

图4为本发明优选实施例二的一种二次启动控制电路组成结构图；

图5为本发明优选实施例三的一种二次启动控制电路组成结构图；

图6为本发明实施例欠压锁定的具体组成电路图；

图7为本发明实施例振荡器的具体组成电路图；

图8为本发明实施例延时计数器的具体组成电路图；

图9为本发明实施例的二次启动控制电路的一次启动时序图；

图10为本发明实施例的二次启动控制电路的二次启动时序图；

图11为一种开关电源的电路图。

具体实施方式

本发明根据开关电源安全、可靠和节能的要求，在常用的AC-DC开关电源控制器中引入一种二次启动控制电路。这里的二次启动定义为：当开关电源的AC(交流)输入端和交流线电压端口一直连接时，也就是开关电源控制器的电源引脚VCC的电压保持在VCCON和VCCOFF之间(其中，当电源引脚电压高于VCCON电压时，开关电源控制器开始工作；反之，当电源引脚VCC电压低于VCCOFF电压时，开关电源控制器停止工作)，由于输出异常而导致开关电源控制器重新启动，也就是通常讲的开关电源控制器工作在所谓的“打嗝”模式，这种情况下的启动定义为二次启动；相应的，当开关电源的AC(交流)输入端和交流线电压端在断开连接后一段时间，也就是开关电源控制器的电源引脚VCC的电压跌落到零，重新恢复交流线电压端口和开关电源的AC(交流)输入端的连接，开关电源控制器的电源电压VCC会从零上升到VCCON，开关电源开始工作，这次启动定义为开关电源控制器的一次启动。

常用的AC-DC开关电源控制器没有区分一次启动和二次启动，它们都使用相同的启动电路，如图1所示：交流AC电源经过桥式整流和滤波电容C0后形成脉动直流Vg，该直流电压Vg通过启动电阻RST对电容C1充电，当开关电源控制器检测到VCC端口电压高于VCCON时，开关电源控制器开始工作，当工作以后，如果开关电源控制器检测到VCC电压低于VCCOFF时，开关电源控制器关闭，脉动直流电压Vg重新对电容C1充电，实现二次启动；图2所示的是另外一种常用的启动电路，交流AC电源经过桥式整流和滤波电容C0后形成脉动直流Vg，该直流电压Vg通过启动电阻RST后，进入开关电源控制器，在内部模拟开关的控制下，对外部电容C1充电，同样，当开关电源控制器检测到VCC端口电压高于VCCON时，开关电源控制器开始工作，当工作以后，如果开关电源控制器检测到VCC电压低于VCCOFF时，开关电源控制器关闭，脉动直流电压Vg重新对电容C1充电，实现二次启动，在开关电源控制器工作过程中，模拟开关可以选择关闭，以消除启动电阻RST上的功率损耗；也可以选择开启，以检测脉动直流电压Vg的值。

本发明是在AC-DC(交流到直流)转换器中增加二次启动控制电路，实现在高输入交流电源，输出短路时，减小交流输入功率的目的，增加开关电源的可靠性。

对本发明所涉及的专业术语进行说明：

MOS：metal oxide semiconductor，金属氧化物半导体；

CMOS：complementary metal-oxide semiconductor，互补金属氧化物半导体；

PMOS：P-channel metal oxide semiconductor FET，P沟道金属氧化物半导体场效应晶体管；

NMOS：N-channel metal oxide semiconductor FET，N沟道金属氧化物半导体场效应晶体管。

为使本发明的目的、技术方案和优点表达得更加清楚明白，下面结合附图及具体实施例对本发明再作进一步详细的说明

参照图3，示出了本发明优选实施例一的一种二次启动控制电路组成结构图，所述二次启动控制电路包括欠压锁定101、启动状态寄存器102、上电复位103、振荡器105、延时计数器106和逻辑与门107。

所述欠压锁定101的输入端连接电源引脚和所述开关电源控制器的公共地，所述欠压锁定101通过检测所述电源引脚的电压，输出使能信号，在所述开关电源控制器的开启电压和关断电压之间形成一个迟滞工作电压区间，保证开关电源控制器正常启动；

所述启动状态寄存器102通过检测所述欠压锁定101输出的所述使能信号判断所述开关电源控制器是否发生二次启动，发生二次启动时，所述启动状态寄存器102输出信号使所述振荡器105开始工作；

所述上电复位103通过对所述电源引脚的监测，判断交流输入电源是否移除，对所述启动状态寄存器102和所述延时计数器106进行复位控制；

所述振荡器105用于在二次启动时输出脉冲信号；

所述延时计数器106用于在二次启动时，通过对所述振荡器105输出的所述脉冲信号进行计数，计数完成后，产生复位信号对所述启动状态寄存器102复位，使所述启动状态寄存器102的输出变为逻辑高；

所述逻辑与门107用于在二次启动时，当所述欠压锁定101的输出信号和所述启动状态寄存器102的输出信号都为逻辑高时，输出系统使能信号，控制所述开关电源控制器开始工作。

下面对所述二次启动控制电路的工作过程和工作原理进行详细描述。

所述上电复位103通过对电源引脚VCC的检测，判断是否对所述启动状态寄存器102进行复位，所述上电复位103在一次启动中产生复位信号，在二次启动中不再产生复位信号。所述启动状态寄存器102用于判断是否为二次启动，所述启动状态寄存器102是一个边沿触发器，可以是上升沿触发，也可以是下降沿触发，本发明实施例优选使用的是下降延触发器。所述振荡器105输出一个用于计数的脉冲方波，为了降低功耗，所述振荡器105优选采用一个低频振荡器，在开关电源控制器正常工作时，所述振荡器105停止工作，在开关电源变换器启动过程中，所述振荡器105才开始工作；所述延时计数器106通过对所述振荡器105输出的脉冲信号进行计数，实现二次延时的目的，当所述延时计数器106计数完成时，将会输出一个置位信号208对所述启动状态寄存器102进行置位；二次启动时，所述欠压锁定101输出的使能信号201和所述启动状态寄存器102输出的使能信号202都为高时，所述逻辑与门107输出开关电源控制器的系统使能信号207。

其中，上电复位103的输入端为电源引脚VCC和开关电源控制器的公共地，输出端连接延时计数器106，另外，输出端的输出信号203和延时计数器106的输出信号208在启动状态寄存器102内逻辑或对启动状态寄存器102进行复位控制；所以，当上电复位103的输出信号203为有效复位信号时(本发明实施例中逻辑低为有效信号)，启动状态寄存器102和延时计数器106的内部触发器或锁存器被复位，当上电复位103的输出信号203为无效信号时(本发明实施例中为逻辑高，对于启动状态寄存器102而言，还需要延时计数器106的输出信号208也为无效状态)，启动状态寄存器102和延时计数器106保持原来状态或者由时钟信号控制读入新的数据；一次启动时，电源引脚VCC电压将会从一个接近于零的电压逐渐升高，当电源引脚VCC的电压低于V1(V1为一个低于VCCOFF的电压)，上电复位103产生信号203为逻辑低，对启动状态寄存器102和延时计数器106复位；当电源引脚VCC的电压高于V1时，输出信号203变为逻辑高，释放启动状态寄存器102的复位状态，欠压锁定101的输出信号201能够对启动状态寄存器102进行置位。

其中，欠压锁定101的输入端为电源引脚VCC和开关电源控制器的公共地，所述欠压锁定101的输出信号201连接启动状态寄存器102内部触发器的时钟端，由于本发明具体实施例中启动状态寄存器102和延时计数器106都是采用下降沿触发，所以当欠压锁定101的输出信号201从逻辑高变为逻辑低时，启动状态寄存器102变为逻辑高；工作时，当电源引脚VCC的电压从0V逐渐上升到接近VCCOFF电压过程中，欠压锁定101输出的使能信号201为逻辑低，该过程称为状态1；然后电源引脚VCC的电压继续上升，从略低于VCCOFF电压升高到接近VCCON电压过程中，使能信号201仍然保持为逻辑低，该过程称为状态2；当电源引脚VCC的电压从略低于VCCON到超过VCCON时，使能信号201变为逻辑高，该过程称为状态3；其后，当电源引脚VCC的电压在高于VCCOFF电压，使能信号201都保持为逻辑高，该过程称为状态4；当电源引脚VCC的电压信号又重新低于VCCOFF时，使能信号201又变为逻辑低，该过程称为状态5；其后，当电源引脚VCC的电压从略低于VCCON电压继续下降0的过程中，使能信号201都保持为逻辑低，该过程称为状态6。当一次启动时，将重复状态1直到状态6；当二次启动时，在状态5发生后，直接回到状态2。所述欠压锁定的具体组成电路将在后面进行详细描述。

所述启动状态寄存器102可以由单个的边沿触发器，例如D触发器等构成，也可以由触发器或锁存器加上组合逻辑电路构成。其主要功能是，通过上电复位103的输出信号203对内部的触发器或锁存器复位，然后在欠压锁定101输出信号203时，检测输出信号203的上升沿或则下降沿，来判断开关电源控制器是否发生二次启动，如果检测到发生二次启动，输出使能信号205使振荡器105开始工作，同时将逻辑与门107的其中一个输入端置为逻辑高。

本发明实施例优选采用一个D触发器加上逻辑电路来实现启动状态寄存器102，该D触发器的复位端连接输出信号203和输出信号208的逻辑与非输出端，该D触发器的时钟端连接欠压锁定101的输出信号201，该D触发器的数据输入端连接逻辑高，该D触发器输出的非信号作为启动状态寄存器102的输出信号202，工作时，上电复位103输出的复位信号203(逻辑低)对D触发器复位，然后在欠压锁定101输出信号203时，检测信号203的下降沿，来判断开关电源控制器是否发生二次启动，如果检测到发生二次启动，输出使能信号205使振荡器105开始工作。

所述振荡器105和产生PWM(脉冲宽度调制)信号的振荡器不同，它仅在二次启动控制时输出一个用于计数的脉冲方波，为了降低开关电源控制器的功耗，该振荡器105优选一个低频振荡器，在开关电源控制器正常工作时，该振荡器105停止工作，只有在发生二次启动过程中，该振荡器105才开始工作。

本发明实施例优选采用一个5级环形振荡器实现振荡器105，启动状态寄存器102的输出信号202连接该振荡器的使能端，当202信号为逻辑高时，振荡器105开始振荡，输出信号206为一个脉冲信号，当202信号为逻辑低时，振荡器105停止振荡。所述振荡器的具体组成电路将在后面进行详细描述。

所述延时计数器106在发生二次启动时，该延时计数器106通过对振荡器105产生的脉冲信号206进行计数，计数完成后，输出置位信号208对启动状态寄存器102复位，启动状态寄存器102的输出信号202变为逻辑高。

本发明实施例中，延时计数器106采用异步计数的方式实现，该电路由下降沿的D触发器和基本逻辑电路实现。所述延时计数器的具体实施电路将在后面进行详细描述。

所述逻辑与门107在二次启动时，当欠压锁定101输出的使能信号201和启动状态寄存器102输出的使能信号202都为逻辑高时，逻辑与门107输出开关电源控制器的系统使能信号207，整个开关电源控制器开始工作。

优选地，所述逻辑与门107由一个逻辑与非门和一个反向器构成，逻辑与非门的2个输入端分别是欠压锁定101的输出信号201和启动状态寄存器102的输出信号202；二次启动时，只有当欠压锁定101产生的使能信号201和启动状态寄存器102产生的使能信号202都为逻辑高时，逻辑与门107才会输出开关电源控制器的系统使能信号207，整个开关电源控制器开始工作。

本发明实施例所述二次启动电路将一次启动和二次启动区分开，提高了电源的安全性，可靠性，减小交流功率，达到节能的目的。

参照图4，示出了本发明优选实施例二的一种二次启动控制电路组成结构图，所述二次启动控制电路包括欠压锁定101、启动状态寄存器102、上电复位103、启动计数器104、振荡器105、延时计数器106和逻辑与门107。

下面对所述二次启动控制电路的工作过程和工作原理进行详细描述。

所述上电复位103通过对电源引脚VCC的检测，判断是否对所述启动状态寄存器102和所述启动计数器104进行复位，所述上电复位103在一次启动中产生复位信号，在二次启动中不再产生复位信号。所述启动状态寄存器102用于判断是否为二次启动，所述启动状态寄存器102是一个边沿触发器，可以是上升沿触发，也可以是下降沿触发，本发明实施例优选使用的是下降延触发器。所述振荡器105输出一个用于计数的脉冲方波，为了降低功耗，所述振荡器105优选采用一个低频振荡器，在开关电源控制器正常工作时，所述振荡器105停止工作，在开关电源变换器启动过程中，所述振荡器105才开始工作；所述延时计数器106通过对所述振荡器105输出的脉冲信号进行计数，实现二次延时的目的，当所述延时计数器106计数完成时，将会输出一个置位信号208对所述启动状态寄存器102进行置位；启动计数器104可以对二次启动的次数进行计数，控制105振荡器的充放电电流，改变105振荡器的工作频率。二次启动时，所述欠压锁定101输出的使能信号201和所述启动状态寄存器102输出的使能信号202都为高时，所述逻辑与门107输出开关电源控制器的系统使能信号207。

本实施例与实施例一的区别是：为了使二次启动的时间具有可控性，在二次启动控制电路中增加启动计数器104。

一次启动时，所述上电复位103输出复位信号203对所述启动计数器104进行复位，所述启动计数器104输出变为逻辑低；发生二次启动时，所述启动计数器104通过对所述欠压锁定101的输出信号201的边沿进行检测，实现二次启动的计数，利用计数的结果，控制振荡器105的振荡频率，实现二次启动延时的控制。所述启动计数器104优选由边沿触发器和组合逻辑电路实现。

更进一步，为了实现输出短路保护，开关电源控制器开始工作在非锁存模式，二次启动若干次后，进入锁存模式。在一次启动时，所述上电复位103输出复位信号203对所述启动计数器104进行复位，启动计数器104的输出变为逻辑低。发生二次启动时，所述启动计数器104通过对所述欠压锁定101的输出信号201的边沿进行检测，实现二次启动的计数，利用计数的结果，控制振荡器的振荡频率或关闭振荡器，实现输出短路保护。从而开关电源控制器开始工作在非锁存模式，二次启动若干次后，进入锁存模式。

本实施例各组成部分的具体工作过程和工作原理参考实施例一和实施例三的描述，为了篇幅考虑，在此不再详述。

参考图5，示出了本发明优选实施例三的一种二次启动控制电路组成结构图，所述二次启动控制电路包括欠压锁定101、启动状态寄存器102、上电复位103、启动计数器104、振荡器105、延时计数器106、逻辑与门107和电源钳位电路108。

下面对所述二次启动控制电路的工作过程和工作原理进行详细描述。

所述上电复位103通过对电源引脚VCC的检测，判断是否对所述启动状态寄存器102和所述启动计数器104进行复位，所述上电复位103在一次启动中产生复位信号，在二次启动中不再产生复位信号。所述启动状态寄存器102用于判断是否为二次启动，所述启动状态寄存器102是一个边沿触发器，可以是上升沿触发，也可以是下降沿触发，本发明实施例优选使用的是下降延触发器。所述振荡器105输出一个用于计数的脉冲方波，为了降低功耗，所述振荡器105优选采用一个低频振荡器，在开关电源控制器正常工作时，所述振荡器105停止工作，在开关电源变换器启动过程中，所述振荡器105才开始工作；所述延时计数器106通过对所述振荡器105输出的脉冲信号进行计数，实现二次延时的目的，当所述延时计数器106计数完成时，将会输出一个置位信号208对所述启动状态寄存器102进行置位；启动计数器104可以对二次启动的次数进行计数，控制振荡器105的充放电电流，改变振荡器105的工作频率。在二次启动过程中，当欠压锁定101输出的全能信号先于启动状态寄存器102输出的使能信号时，通过所述电源钳位电路108可以保证电源引脚VCC的电压不会超过开关电源控制器的最大工作电压。二次启动时，所述欠压锁定101输出的使能信号201和所述启动状态寄存器102输出的使能信号202都为高时，所述逻辑与门107输出开关电源控制器的系统使能信号207。

本实施例与实施例二的区别是：为了保证二次启动延时的过程中，电源引脚VCC的电压不会太高而损坏开关电源控制器，在二次启动控制电路中增加电源钳位电路108。

所述VCC电源钳位电路108的输入端为电源引脚VCC和开关电源控制器的公共地以及欠压锁定101输出的使能信号201，当信号201有效时(本发明中逻辑高为有效)，VCC电源钳位电路108通过检测电源引脚VCC的电压，在电源引脚VCC的电压超过阈值时，对电源引脚VCC进行泄流，实现钳位的功能。在二次启动过程中，当欠压锁定101输出的使能信号201先于启动状态寄存器102输出的使能信号202时，线电压Vg经过启动电阻RST对电源引脚VCC的充电电流大于开关电源控制器本身的耗电，电源引脚VCC的电压将会继续上升，这时，通过VCC电源钳位电路108可以保证电源引脚VCC的电压不会超过开关电源控制器的最大工作电压。

其中，上电复位103的输入端为电源引脚VCC和开关电源控制器的公共地，输出端连接延时计数器106以及启动计数器104的复位端，另外，输出端的输出信号203和延时计数器106的输出信号208在启动状态寄存器102内逻辑或对启动状态寄存器102进行复位控制；所以，当上电复位103的输出信号203为有效复位信号时(本发明实施例中逻辑低为有效信号)，启动状态寄存器102、启动计数器104和延时计数器106的内部触发器或锁存器被复位，当上电复位103的输出信号203为无效信号时(本发明实施例中为逻辑高，对于启动状态寄存器102而言，还需要延时计数器106的输出信号208也为无效状态)，启动状态寄存器102、启动计数器104和延时计数器106保持原来状态或者由时钟信号控制读入新的数据；一次启动时，电源引脚VCC电压将会从一个接近于零的电压逐渐升高，当电源引脚VCC的电压低于V1(V1为一个低于VCCOFF的电压)，上电复位103产生信号203为逻辑低，对启动状态寄存器102、启动计数器104和延时计数器106复位；当电源引脚VCC的电压高于V1时，输出信号203变为逻辑高，释放启动状态寄存器102的复位状态，欠压锁定101的输出信号201能够对启动状态寄存器102进行置位。

其中，欠压锁定101的输入端为电源引脚VCC和开关电源控制器的公共地，所述欠压锁定101的输出信号201连接启动状态寄存器102内部触发器的时钟端，由于本发明具体实施例中启动状态寄存器102、启动计数器104和延时计数器106都是采用下降沿触发，所以当欠压锁定101的输出信号201从逻辑高变为逻辑低时，启动状态寄存器102变为逻辑高，而启动计数器104采用计数，所以输出信号201的下降沿到来时，启动计数器104累加一次。工作时，当电源引脚VCC的电压从0V逐渐上升到接近VCCOFF电压过程中，欠压锁定101输出的使能信号201为逻辑低，该过程称为状态1；然后电源引脚VCC的电压继续上升，从略低于VCCOFF电压升高到接近VCCON电压过程中，使能信号201仍然保持为逻辑低，该过程称为状态2；当电源引脚VCC的电压从略低于VCCON到超过VCCON时，使能信号201变为逻辑高，该过程称为状态3；其后，当电源引脚VCC的电压在高于VCCOFF电压，使能信号201都保持为逻辑高，该过程称为状态4；当电源引脚VCC的电压信号又重新低于VCCOFF时，使能信号201又变为逻辑低，该过程称为状态5；其后，当电源引脚VCC的电压从略低于VCCON电压继续下降0的过程中，使能信号201都保持为逻辑低，该过程称为状态6。当一次启动时，将重复状态1直到状态6；当二次启动时，在状态5发生后，直接回到状态2。所述欠压锁定的具体组成电路将在后面进行详细描述。

所述启动状态寄存器102可以由单个的边沿触发器，例如D触发器等构成，也可以由触发器或锁存器加上组合逻辑电路构成。其主要功能是，通过上电复位103的输出信号203对内部的触发器或锁存器复位，然后在欠压锁定101输出信号203时，检测输出信号203的上升沿或则下降沿，来判断开关电源控制器是否发生二次启动，如果检测到发生二次启动，输出使能信号205使振荡器105开始工作，同时将逻辑与门107的其中一个输入端置为逻辑高。

本发明实施例优选采用一个D触发器加上逻辑电路来实现启动状态寄存器102，该D触发器的复位端连接输出信号203和输出信号208的逻辑与非输出端，该D触发器的时钟端连接欠压锁定101的输出信号201，该D触发器的数据输入端连接逻辑高，该D触发器输出的非信号作为启动状态寄存器102的输出信号202，工作时，上电复位103输出的复位信号203(逻辑低)对D触发器复位，然后在欠压锁定101输出信号203时，检测信号203的下降沿，来判断开关电源控制器是否发生二次启动，如果检测到发生二次启动，输出使能信号205使振荡器105开始工作。

所述振荡器105和产生PWM(脉冲宽度调制)信号的振荡器不同，它仅在二次启动控制时输出一个用于计数的脉冲方波，为了降低开关电源控制器的功耗，该振荡器105优选一个低频振荡器，在开关电源控制器正常工作时，该振荡器105停止工作，只有在发生二次启动过程中，该振荡器105才开始工作。

本发明实施例优选采用一个5级环形振荡器实现振荡器105，启动状态寄存器102的输出信号202连接该振荡器的使能端，当输出信号202为逻辑高时，振荡器105开始振荡，输出信号206为一个脉冲信号，当输出信号202为逻辑低时，振荡器105停止振荡。

启动计数器104的输出信号205为一个电压偏置，是一个模拟信号，输出信号205连接振荡器内部的一个NMOS管，随着启动计数器104内部计数的增加，输出信号205产生的模拟电压逐渐降低，振荡器205中的充电和放电电流减小，振荡器205的频率降低，二次启动的延时增加。在启动计数器104内部计数达到最大值时，如果将输出信号205保持在一个恒定的模拟电压，振荡器的工作频率将会被固定下来，实现最大延时；如果将输出信号205直接拉到零电压，振荡器105的充电电流和放电电流为零，所以振荡器105停止振荡，延时计数器106不能产生逻辑低对启动状态寄存器102进行复位，所以开关电源控制器工作在锁存模式。所述振荡器的具体组成电路将在后面进行详细描述。

所述延时计数器106在发生二次启动时，该延时计数器106通过对振荡器105产生的脉冲信号206进行计数，计数完成后，输出置位信号208对启动状态寄存器102复位，启动状态寄存器102的输出信号202变为逻辑高。

本发明实施例中，延时计数器106采用异步计数的方式实现，该电路由下降沿的D触发器和基本逻辑电路实现。所述延时计数器的具体实施电路将在后面进行详细描述。

所述逻辑与门107在二次启动时，当欠压锁定101输出的使能信号201和启动状态寄存器102输出的使能信号202都为逻辑高时，逻辑与门107输出开关电源控制器的系统使能信号207，整个开关电源控制器开始工作。

优选地，所述逻辑与门107由一个逻辑与非门和一个反向器构成，逻辑与非门的2个输入端分别是欠压锁定101的输出信号201和启动状态寄存器102的输出信号202；二次启动时，只有当欠压锁定101产生的使能信号201和启动状态寄存器102产生的使能信号202都为逻辑高时，逻辑与门107才会输出开关电源控制器的系统使能信号207，整个开关电源控制器开始工作。

本发明实施例所述二次启动控制电路，一次启动时间不受该电路影响，二次启动的时间受该电路控制，通过启动计数器，可以在不同的二次启动次数，让二次启动延时的时间发生相应变化。利用二次启动延时受控的特点，对宽输入范围的交流电压的开关电源，可以减少变换器在异常条件下，单位时间内的启动次数；尤其是交流高电压输入，输出端发生短路时的输入功率可以减小。通过电源钳位电路，可以使该电路在输出短路保护时先工作在非锁存模式，二次启动若干次后，输出短路保护工作在锁存模式。提高了开关电源的安全性，可靠性和达到了节能的目的。

参照图6，为本发明实施例欠压锁定的具体组成电路图。

所述欠压锁定101包括第一电阻301、第二电阻302、第三电阻303、第四电阻304、第五电阻306、第一PMOS晶体管305、第一NMOS晶体管300、第二NMOS晶体管307、比较器308、第一反向器309、第一反向器310和第三反向器311；

所述第一电阻301的一端连接电源，另一端连接所述第二电阻302和所述第一PMOS晶体管305的漏极，所述第二电阻302的另一端连接所述第三电阻303和所述比较器308的反相输入端，所述第三电阻303的另一端连接所述第四电阻304和所述第一NMOS晶体管300的漏极，所述第四电阻304的另一端连接参考地，所述比较器308的同相输入端连接基准电压，所述第五电阻306的一端连接电源，另一端连接所述第二NMOS晶体管307的漏极，所述第一PMOS晶体管305的栅极连接所述第一反向器309的输入端，所述第一反向器309的输出端连接所述第一反向器310的输入端，所述第一反向器310的输出端连接所述第三反向器311的输入端和所述第一NMOS晶体管300的栅极，所述第一NMOS晶体管300的源极连接参考地，所述第三反向器311的输出为所述欠压锁定的输出。

参照图7，为本发明实施例振荡器的具体组成电路图。

所述振荡器包括第二PMOS晶体管331、第三PMOS晶体管312、第四PMOS晶体管313、第五PMOS晶体管316、第六PMOS晶体管319、第七PMOS晶体管320、第八PMOS晶体管321、第九PMOS晶体管324、第十PMOS晶体管326、第十一PMOS晶体管329、第三NMOS晶体管314、第四NMOS晶体管315、第五NMOS晶体管317、第六NMOS晶体管318、第七NMOS晶体管322、第八NMOS晶体管323、第九NMOS晶体管325、第十NMOS晶体管327、第十一NMOS晶体管330和逻辑与非门328；

所述启动计数器产生的信号连接所述第三NMOS晶体管314的栅极，所述第三NMOS晶体管314的漏极和所述第二PMOS晶体的栅极、漏极以及第三PMOS晶体管312、第四PMOS晶体管313的漏极连接，所述第三PMOS晶体管312的漏极和所述第四NMOS晶体管315的栅极、漏极连接，所述第六NMOS晶体管318的漏极和所述第五NMOS晶体管317的源极连接，所述第五PMOS晶体管316的源极和所述第四PMOS晶体管313的漏极连接，所述第五PMOS晶体管316的漏极和所述第五NMOS晶体管317的漏极、第六PMOS晶体管319的栅极连接，所述第六PMOS晶体管319的漏极、源极、衬底和参考地连接，构成一个MOS电容；

所述第七PMOS晶体管320、所述第八PMOS晶体管321、所述第九PMOS晶体管324和所述第七NMOS晶体管322、所述第八NMOS晶体管323、所述第九NMOS晶体管325构成一个通用的施密特触发器；

所述第十PMOS晶体管326和所述第十NMOS晶体管327组成一个CMOS反向器，逻辑与非门328的一个输入端连接所述第十PMOS晶体管326和所述第十NMOS晶体管327的漏极，另外一个输入端连接所述启动状态寄存器的输出信号；

所述第十一PMOS晶体管329和所述第十一NMOS晶体管330构成一个反向器，其输出信号为所述振荡器的输出信号。

参照图8，为本发明实施例延时计数器的具体组成电路图。

振荡器105输出的信号206连接D触发器701的CLK端和反向器700的输入端，反向器700的输出端连接D触发器701的NCLK端，触发器701直到触发器709的QN端都连接信号输入D端，构成异步计数器；触发器701到触发器705的RST端都连接上电复位103的输出信号203，触发器706到触发器709的Q端都连接到4输入与非门的输入端，触发器706到触发器709的RST端都连接到反向器712的输出端，4输入与非门710的输出端连接与非门712的一个输入端，712与非门的另外一个输入端连接信号203，反向器712的输出信号就是延时计数器的输出信号208。在发生二次启动时，延时计数器106通过对振荡器105产生的脉冲信号206进行计数，计数完成后，产生复位信号208(逻辑低)对启动状态寄存器102复位，启动状态寄存器102的输出202变为逻辑高，同时复位信号208对内部寄存器706到寄存器709进行复位，输出信号208在几个逻辑门的延时后又变为逻辑高。

参照图9、图10，图9为本发明实施例的二次启动控制电路的一次启动时序图，图10为本发明实施例的二次启动控制电路的二次启动时序图。

从图中可以看到，由于上电复位103在一次启动时产生的上电复位信号，启动状态寄存器102的输出202被置位为逻辑高，所以逻辑与门107输出的系统使能信号207和欠压锁定101输出的使能信号201上升沿同步。二次启动时，欠压锁定102输出的关断信号201使启动状态寄存器102产生的信号202为逻辑低，同时振荡器105输出脉冲信号206，当延时计数器106对输出信号206计时结束时，将输出信号208变为逻辑高，对启动状态寄存器102置位。

本发明实施例还公开了一种开关电源，所述开关电源包括二次启动控制电路，所述二次启动控制电路包括欠压锁定、启动状态寄存器、上电复位、振荡器、延时计数器和逻辑与门。

所述欠压锁定的输入端连接电源引脚和所述开关电源控制器的公共地，所述欠压锁定通过检测所述电源引脚的电压，输出使能信号，在所述开关电源控制器的开启电压和关断电压之间形成一个迟滞工作电压区间，保证所述开关电源控制器正常启动；

所述启动状态寄存器通过检测所述欠压锁定输出的所述使能信号判断所述开关电源控制器是否发生二次启动，发生二次启动时，所述启动状态寄存器输出信号使所述振荡器开始工作；

所述上电复位通过对所述电源引脚的监测，判断交流输入电源是否移除，对所述启动状态寄存器和所述延时计数器进行复位控制；

所述振荡器用于在二次启动时输出脉冲信号；

所述延时计数器用于在二次启动时，通过对所述振荡器输出的所述脉冲信号进行计数，计数完成后，产生复位信号对所述启动状态寄存器复位，使所述启动状态寄存器的输出变为逻辑高；

所述逻辑与门用于在二次启动时，当所述欠压锁定的输出信号和所述启动状态寄存器的输出信号都为逻辑高时，输出系统使能信号，控制所述开关电源控制器开始工作。

所述二次启动控制电路的工作过程和工作原理在前面已经进行了详细描述，为了篇幅考虑，在此不再赘述。

本发明实施例还公开了一种开关电源，所述开关电源包括二次启动控制电路，所述二次启动控制电路包括欠压锁定、启动状态寄存器、上电复位、启动计数器、振荡器、延时计数器和逻辑与门。

所述二次启动控制电路的工作过程和工作原理在前面已经进行了详细描述，为了篇幅考虑，在此不再赘述。

本发明实施例还公开了一种开关电源，所述开关电源包括二次启动控制电路，所述二次启动控制电路包括欠压锁定、启动状态寄存器、上电复位、启动计数器、振荡器、延时计数器、逻辑与门和电源钳位电路。

所述二次启动控制电路的工作过程和工作原理在前面已经进行了详细描述，为了篇幅考虑，在此不再赘述。

参照图11，示出了一种开关电源的电路图，交流电源通过桥式整流器和C0滤波后生成直流电压Vg，通过RST电阻对C1电容充电，C1上电压通过开关电源控制器对VCC电源引脚充电，从而启动开关电源控制器工作，所述开关电源控制器包括二次启动控制电路。所述二次启动控制电路的工作过程和工作原理在前面已经进行了详细描述，为了篇幅考虑，在此不再赘述。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种二次启动控制电路，用于开关电源控制器的二次启动的控制，其特征在于，所述二次启动控制电路包括欠压锁定、启动状态寄存器、上电复位、振荡器、延时计数器和逻辑与门；

所述欠压锁定的输入端连接电源引脚，所述欠压锁定通过检测所述电源引脚的电压，输出使能信号，在所述开关电源控制器的开启电压和关断电压之间形成一个迟滞工作电压区间，保证所述开关电源控制器正常启动；

所述启动状态寄存器通过检测所述欠压锁定输出的所述使能信号判断所述开关电源控制器是否发生二次启动，发生二次启动时，所述启动状态寄存器输出信号使所述振荡器开始工作；

所述上电复位通过对所述电源引脚的监测，判断交流输入电源是否移除，对所述启动状态寄存器和所述延时计数器进行复位控制；

所述振荡器用于在二次启动时输出脉冲信号；

所述延时计数器用于在二次启动时，通过对所述振荡器输出的所述脉冲信号进行计数，计数完成后，产生复位信号对所述启动状态寄存器复位，使所述启动状态寄存器的输出变为逻辑高；

所述逻辑与门用于在二次启动时，当所述欠压锁定的输出信号和所述启动状态寄存器的输出信号都为逻辑高时，输出系统使能信号，控制所述开关电源控制器开始工作。

2.根据权利要求1所述的二次启动控制电路，其特征在于，还包括：

启动计数器，用于计算二次启动的次数，根据所述二次启动的次数控制所述振荡器的充放电电流，改变所述振荡器的工作频率或者关闭所述振荡器。

3.根据权利要求2所述的二次启动控制电路，其特征在于：

所述启动计数器检测所述欠压锁定输出信号的边沿，计算二次启动的次数。

4.根据权利要求2或3所述的二次启动控制电路，其特征在于：

所述启动计数器由边沿触发器和组合逻辑电路构成。

5.根据权利要求4所述的二次启动控制电路，其特征在于，还包括：

电源钳位电路，所述电源钳位电路的输入端连接电源引脚以及所述欠压锁定的输出信号；

当所述欠压锁定的输出信号有效时，检测所述电源引脚的电压，当所述电源引脚的电压超过阈值时，对所述电源引脚进行泄流，保证所述电源引脚的电压不会超过所述开关电源控制器的最大工作电压。

6.根据权利要求5所述的二次启动控制电路，其特征在于：

所述启动状态寄存器由边沿触发器构成。

7.根据权利要求6所述的二次启动控制电路，其特征在于：

所述边沿触发器为D触发器。

8.根据权利要求5所述的二次启动控制电路，其特征在于：

所述启动状态寄存器由锁存器加上组合逻辑电路构成。

9.根据权利要求5所述的二次启动控制电路，其特征在于，所述欠压锁定包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、比较器、第一反向器、第二反向器和第三反向器；

所述第一电阻的一端连接电源，另一端连接所述第二电阻的一端和所述第一PMOS晶体管的漏极，所述第二电阻的另一端连接所述第三电阻的一端和所述比较器的反相输入端，所述第三电阻的另一端连接所述第四电阻的一端和所述第一NMOS晶体管的漏极，所述第四电阻的另一端连接参考地，所述比较器的同相输入端连接基准电压，所述第五电阻的一端连接电源，另一端连接所述第二NMOS晶体管的漏极，所述第一PMOS晶体管的栅极连接所述第一反向器的输入端，所述第一反向器的输出端连接所述第二反向器的输入端，所述第二反向器的输出端连接所述第三反向器的输入端和所述第一NMOS晶体管的栅极，所述第一NMOS晶体管的源极连接参考地，所述第三反向器的输出为所述欠压锁定的输出。

10.根据权利要求5所述的二次启动控制电路，其特征在于：

所述振荡器为低频振荡器。

11.根据权利要求5所述的二次启动控制电路，其特征在于：

所述振荡器为5级环形振荡器。

12.根据权利要求5所述的二次启动控制电路，其特征在于：

所述振荡器包括第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第十PMOS晶体管、第十一PMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管、第十NMOS晶体管、第十一NMOS晶体管和逻辑与非门；

所述启动计数器产生的信号连接所述第三NMOS晶体管的栅极，所述第三NMOS晶体管的漏极和所述第二PMOS晶体的栅极、漏极以及第三PMOS晶体管、第四PMOS晶体管的栅极连接，所述第三PMOS晶体管的漏极和所述第四NMOS晶体管的栅极、漏极连接，所述第六NMOS晶体管的漏极和所述第五NMOS晶体管的源极连接，所述第五PMOS晶体管的源极和所述第四PMOS晶体管的漏极连接，所述第五PMOS晶体管的漏极和所述第五NMOS晶体管的漏极、第六PMOS晶体管的栅极连接，所述第六PMOS晶体管的漏极、源极、衬底和参考地连接，构成一个MOS电容；

所述第七PMOS晶体管、所述第八PMOS晶体管、所述第九PMOS晶体管和所述第七NMOS晶体管、所述第八NMOS晶体管、所述第九NMOS晶体管构成一个通用的施密特触发器；

所述第十PMOS晶体管和所述第十NMOS晶体管组成一个CMOS反向器，逻辑与非门的一个输入端连接所述第十PMOS晶体管和所述第十NMOS晶体管的漏极，另外一个输入端连接所述启动状态寄存器的输出信号；

所述第十一PMOS晶体管和所述第十一NMOS晶体管构成一个反向器，其输出信号为所述振荡器的输出信号。

13.根据权利要求5所述的二次启动控制电路，其特征在于：

所述逻辑与门由一个逻辑与非门和一个反向器构成。

14.一种开关电源，其特征在于，所述开关电源包括二次启动控制电路，用于开关电源控制器的二次启动的控制，所述二次启动控制电路包括欠压锁定、启动状态寄存器、上电复位、振荡器、延时计数器和逻辑与门；

所述欠压锁定的输入端连接电源引脚，所述欠压锁定通过检测所述电源引脚的电压，输出使能信号，在所述开关电源控制器的开启电压和关断电压之间形成一个迟滞工作电压区间，保证所述开关电源控制器正常启动；

所述启动状态寄存器通过检测所述欠压锁定输出的所述使能信号判断所述开关电源控制器是否发生二次启动，发生二次启动时，所述启动状态寄存器输出信号使所述振荡器开始工作；

所述上电复位通过对所述电源引脚的监测，判断交流输入电源是否移除，对所述启动状态寄存器和所述延时计数器进行复位控制；

所述振荡器用于在二次启动时输出脉冲信号；

所述延时计数器用于在二次启动时，通过对所述振荡器输出的所述脉冲信号进行计数，计数完成后，产生复位信号对所述启动状态寄存器复位，使所述启动状态寄存器的输出变为逻辑高；

所述逻辑与门用于在二次启动时，当所述欠压锁定的输出信号和所述启动状态寄存器的输出信号都为逻辑高时，输出系统使能信号，控制所述开关电源控制器开始工作。

15.根据权利要求14所述的开关电源，其特征在于，所述二次启动控制电路还包括：

启动计数器，用于计算二次启动的次数，根据所述二次启动的次数控制所述振荡器的充放电电流，改变所述振荡器的工作频率或者关闭所述振荡器。

16.根据权利要求15所述的开关电源，其特征在于：

所述启动计数器检测所述欠压锁定输出信号的边沿，计算二次启动的次数。

17.根据权利要求16所述的开关电源，其特征在于，所述二次启动控制电路还包括：

电源钳位电路，所述电源钳位电路的输入端连接电源引脚以及所述欠压锁定的输出信号；

当所述欠压锁定的输出信号有效时，检测所述电源引脚的电压，当所述电源引脚的电压超过阈值时，对所述电源引脚进行泄流，保证所述电源引脚的电压不会超过所述开关电源控制器的最大工作电压。

18.根据权利要求17所述的开关电源，其特征在于，所述欠压锁定包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、比较器、第一反向器、第二反向器和第三反向器；

所述第一电阻的一端连接电源，另一端连接所述第二电阻的一端和所述第一PMOS晶体管的漏极，所述第二电阻的另一端连接所述第三电阻的一端和所述比较器的反相输入端，所述第三电阻的另一端连接所述第四电阻的一端和所述第一NMOS晶体管的漏极，所述第四电阻的另一端连接参考地，所述比较器的同相输入端连接基准电压，所述第五电阻的一端连接电源，另一端连接所述第二NMOS晶体管的漏极，所述第一PMOS晶体管的栅极连接所述第一反向器的输入端，所述第一反向器的输出端连接所述第二反向器的输入端，所述第二反向器的输出端连接所述第三反向器的输入端和所述第一NMOS晶体管的栅极，所述第一NMOS晶体管的源极连接参考地，所述第三反向器的输出为所述欠压锁定的输出。

19.根据权利要求17所述的开关电源，其特征在于：

所述振荡器为低频振荡器。

20.根据权利要求17所述的开关电源，其特征在于：

所述振荡器包括第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第十PMOS晶体管、第十一PMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管、第十NMOS晶体管、第十一NMOS晶体管和逻辑与非门；

所述启动计数器产生的信号连接所述第三NMOS晶体管的栅极，所述第三NMOS晶体管的漏极和所述第二PMOS晶体的栅极、漏极以及第三PMOS晶体管、第四PMOS晶体管的栅极连接，所述第三PMOS晶体管的漏极和所述第四NMOS晶体管的栅极、漏极连接，所述第六NMOS晶体管的漏极和所述第五NMOS晶体管的源极连接，所述第五PMOS晶体管的源极和所述第四PMOS晶体管的漏极连接，所述第五PMOS晶体管的漏极和所述第五NMOS晶体管的漏极、第六PMOS晶体管的栅极连接，所述第六PMOS晶体管的漏极、源极、衬底和参考地连接，构成一个MOS电容；

所述第七PMOS晶体管、所述第八PMOS晶体管、所述第九PMOS晶体管和所述第七NMOS晶体管、所述第八NMOS晶体管、所述第九NMOS晶体管构成一个通用的施密特触发器；

所述第十PMOS晶体管和所述第十NMOS晶体管组成一个CMOS反向器，逻辑与非门的一个输入端连接所述第十PMOS晶体管和所述第十NMOS晶体管的漏极，另外一个输入端连接所述启动状态寄存器的输出信号；

所述第十一PMOS晶体管和所述第十一NMOS晶体管构成一个反向器，其输出信号为所述振荡器的输出信号。

Images