CN104466890B - 一种过流保护控制电路 - Google Patents

Abstract

本发明提供了一种过流保护控制电路，它包括一采样电路，该电路检测功率开关管的电流大小，并转化为相关PWM信号控制功率开关管的开关；一滤波器与采样电路输出相连接；一计数器、第一至第二计时器、一保持电路与一逻辑控制器组成该过流保护电路的主要逻辑控制部分。本发明不仅实现了对芯片的过流保护，还解决了芯片正常工作过程中可能引起的过流保护误动作问题，同时实现了芯片过流关断后的不断电重启。本发明尤其适用于大功率开关管的过流保护，因其大大减少了过流检测过程的持续时间，避免了因过流检测持续时间过长导致热量积累而损坏芯片，并且对误动作判别时间短，不会影响芯片正常工作，提高了芯片的工作效率与使用寿命。

Description

一种过流保护控制电路

技术领域

本发明涉及集成电路设计领域，具体是指适用于集成电路内部的一种过流保护控制电路。

背景技术

功率开关管因其信号与能量的高效率转换，在功率放大器、电源管理、大功率驱动等领域具有越来越广泛的应用。通常功率开关管的导通电阻很小，在导通时功率开关管就会有比较大的电流流过，若在测试或使用过程中因误操作导致该电流超过了功率开关管所能承受的极限范围，芯片就会因过流发生损坏，这时就需要有效的过流保护机制快速关断芯片来达到保护芯片的目的。

目前过流保护电路通常的做法是当过流发生时，对过流信号持续检测一段时间，若过流信号持续存在，则关断芯片来进行保护。这种方法虽然在一定程度上能够对芯片进行保护，但当功率过大时，检测时间过长容易导致芯片损坏，且需要芯片重新上电才能重启恢复工作；另一种改进的做法是加入自恢复电路，当过流发生时关断芯片，延时一段时间后再次检测有无过流，若过流消失则恢复芯片工作。上述两种做法虽都能对过流现象进行保护，但无法对芯片正常工作过程中发生的瞬时过流误动作做出处理，且很难避免当短路等大功率情况发生时因过流检测时间过长，发生热量累积而损坏芯片，极大降低了芯片的正常工作效率与使用寿命。

还有一种较为优化的做法是，当有过流发生时，一外部时钟控制的逻辑模块控制关断功率开关管，经过预设时间后重新开启功率开关管，若过流持续存在则重复上述过程，对功率开关管的开关次数进行判别，若未达到预设次数值，则需要一外部信号对逻辑模块进行清零，若达到预设次数值则关断芯片，关断芯片后需要一外部重启信号使芯片恢复工作。此种做法能改善上述两种做法的弊端，但误动作的判别时间过长，影响芯片正常工作效率，在外界恶劣干扰环境下甚至可能导致芯片无法正常工作，且该方法需要外部时钟信号与外部清零、重启信号相配合进行控制。

发明内容

为解决上述现有电路中存在的问题，本发明提供的过流保护控制电路不仅实现了对芯片的过流保护，还解决了芯片正常工作过程中可能引起的过流保护误动作问题，同时实现了芯片过流关断后的不断电重启。本发明尤其适用于大功率开关管的过流保护，因其大大减少了过流检测过程的持续时间，避免了因过流检测持续时间过长导致的热量积累损坏芯片，并且对误动作判别时间短，不会影响芯片正常工作，提高了芯片的工作效率与使用寿命。

本发明所述的一种过流保护控制电路，它包括一采样电路、一滤波器、一计数器、第一至第二计时器、一保持电路和一逻辑控制器。其中，

所述采样电路用于检测功率开关管的电流大小，并转化为相关PWM信号控制功率开关管的开关；

所述滤波器与采样电路输出相连接，用于过滤掉PWM中的毛刺信号，滤波器输出至计数器与第一计时器；

所述计数器接收第一计时器输出信号与滤波器过滤后的PWM信号，对该PWM信号的跳变周期进行计数，并与一预设次数值进行比较，当达到预设次数值时输出控制信号C3至保持电路、输出控制信号C3’至第二计时器，若该PWM信号跳变周期次数不满足预设次数值，输出控制信号至保持电路，输出控制信号至第二计时器；

所述第一计时器接收滤波器输出信号，当滤波器无PWM信号输出时，输出控制信号C1保持计数器清零状态；当滤波器输出PWM信号时，第一计时器输出控制信号使计数器开始计数；当PWM信号结束时，第一计时器开始计时，计时至预设时间t1后输出控制信号C1对计数器进行清零，并保持计数器清零状态；

所述第二计时器接收计数器和保持电路的输出信号，当计数器输出控制信号C3’，保持电路输出控制信号C4’时，第二计时器开始计时，同时输出控制信号至保持电路；当第二计时器计时至预设时间t2后输出控制信号C2至保持电路，同时接收保持电路输出的控制信号进行复位。

所述保持电路接收计数器输出信号与第二计时器输出信号，在第二计时器输出的控制信号的作用下，当接收到计数器输出的控制信号C3时，输出控制信号C4至逻辑控制器，同时完成C3信号的信息保存。经过时间t1后，计数器在第一计时器输出信号C1的作用下清零，计数器输出控制信号但在第二计时器输出的控制信号的作用下，保持电路持续输出控制信号C4至逻辑控制器。当接收到第二计时器输出的控制信号C2时，保持电路进行C3信号的信息清除，输出控制信号至逻辑控制器，输出控制信号至第二计时器，使第二计时器复位。

所述逻辑控制器接收保持电路输出信号，当接收到保持电路输出的控制信号C4时，输出控制信号Co2使芯片关断停止工作，并保持输出使芯片保持关断状态；当接收到保持电路输出的控制信号时，输出控制信号使因过流关断的芯片重启恢复工作。

第二计时器的预设时间t2应大于第一计时器的预设时间t1。PWM信号的低电平时间小于预设时间t1。

本发明的工作原理如下：

采样电路用于检测功率开关管是否有过流发生，若检测到过流信号则输出控制信号Co1，该信号作用于功率开关管的逻辑驱动部分使功率开关管关断。此时功率开关管上过流消失，采样电路检测不到过流信号，则逻辑控制模块输出信号该信号作用于功率开关管的逻辑驱动部分使功率开关管恢复工作。若过流继续存在，则重复上述过程，采样电路输出一PWM信号。若过流消失则恢复正常工作。

此PWM信号经滤波器进入计数器，滤波器用于过滤掉PWM中的毛刺信号。当滤波器无PWM信号输出时，第一计时器输出控制信号C1保持计数器清零状态，当滤波器输出PWM信号时，第一计时器输出控制信号使计数器开始计数。计数器对该PWM信号的跳变周期进行计数，并与一预设次数值进行比较。当达到预设次数值时输出控制信号C3至保持电路，输出C3’至第二计时器。若该PWM信号跳变周期次数不满足预设次数值，则输出控制信号至保持电路，输出至第二计时器。当PWM信号结束时第一计时器开始计时，计时至预设时间t1后，输出控制信号C1对计数器进行清零并保持计数器清零状态。

过流发生后，当PWM信号的跳变周期达到预设次数值时，计数器输出控制信号C3’至第二计时器，输出控制信号C3至保持电路，此时第二计时器开始计时，同时输出控制信号至保持电路。在第二计时器输出的控制信号的作用下，当保持电路接收到计数器输出的控制信号C3时，输出控制信号C4至逻辑控制器，输出控制信号C4’至第二计时器，并完成C3信号的信息保存。逻辑控制器控制关闭芯片后，第一计时器开始计时，经过时间t1后，第一计时器输出控制信号C1对计数器进行清零，计数器输出控制信号但在第二计时器输出的控制信号的作用下，保持电路持续输出控制信号C4至逻辑控制器。第二计时器计时至预设时间t2后，输出控制信号C2至保持电路，进行C3信号的信息清除。此后保持电路输出控制信号至逻辑控制器，输出控制信号至第二计时器，使第二计时器复位。

逻辑控制器接收保持电路输出信号，当接收到保持电路输出的控制信号C4时，输出控制信号Co2使芯片关断停止工作，并保持输出使芯片保持关断状态；当接收到保持电路输出的控制信号时，输出控制信号使因过流关断的芯片重启恢复工作。

预设计时时间t2＞t1，使因过流关断的芯片有充足的时间完成积累热量的释放，保证芯片安全恢复正常工作状态。PWM信号的低电平时间小于预设时间t1，以避免产生过流误动作。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1为过流保护控制电路结构示意图；

图2为本发明一实施例的示意图。

图3为本发明一种计数器的结构示意图。

图4为本发明两种种计时器的结构示意图。

图5为本发明两种采样电路的结构示意图。

图6为本发明一种保持电路的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合本发明实施例附图，对本发明实施例中的技术方案做进一步清楚、完整的描述，显然，所描述的实施例是本发明实施例的一种，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一：在本实施例中，功率开关管为PMOS与NMOS管。

如图2所示，功率开关PMOS管1的源端与电源VCC连接，栅端与第一逻辑驱动模块5的输出连接，漏端与功率开关NMOS管2的漏端连接。功率开关NMOS管2的漏端与功率开关PMOS管1的漏端连接，栅端与第二逻辑驱动模块6的输出连接，源端与GND连接。第一采样电路3的输入接功率开关PMOS管1的栅端，输出接或非门7的一输入端，第二采样电路4的输入接功率开关NMOS管2的栅端，输出接或非门7的另一输入端。或非门7的输出经一反相器8分别与第一逻辑驱动模块5和第二逻辑驱动模块6连接。滤波器9的输入与反相器8的输出连接，滤波器9的输出分别与计数器12和第一计时器10的输入连接。计数器12的输入分别与第一计时器10和滤波器9的输出连接，输出分别与保持电路13和第二计时器11的输入连接。第一计时器10的输入与滤波器9输出连接，输出与计数器12的输入连接。第二计时器11的输入与计数器12的输出和保持电路13的输出连接，输出与保持电路13的输入连接。保持电路13的输入分别与计数器12和第二计时器11的输出连接，输出与逻辑控制器14的输入和第二计时器11的输入连接。逻辑控制器14的输入与保持电路13的输出连接，输出控制信号。

当功率开关PMOS管1或功率开关NMOS管2上有过流发生时，采样电路3或采样电路4检测到过流信号，分别输出Co1或Co3至或非门7，则反相器8输出控制信号至第一逻辑驱动模块5与第二逻辑驱动模块6，使功率开关PMOS管1和功率开关NMOS管2关闭。此时功率开关PMOS管1或功率开关NMOS管2上过流消失，采样电路3与采样电路4检测不到过流信号，分别输出与至或非门7，则反相器8输出控制信号至第一逻辑驱动模块5与第二逻辑驱动模块6，使功率开关PMOS管1与功率开关NMOS管2恢复工作。若过流继续存在则重复上述过程，反相器8输出一PWM信号，若过流消失则恢复正常工作。

此PWM信号经滤波器9进入第一计时器10与计数器12。滤波器9用于过滤掉PWM中的毛刺信号。当滤波器9无PWM信号输出时，第一计时器10输出控制信号C1保持计数器清零状态，当滤波器9输出PWM信号时，第一计时器10输出控制信号使计数器12开始计数。计数器12对该PWM信号的跳变周期进行计数，并与一预设次数值进行比较，当达到预设次数值时输出控制信号C3至保持电路13，输出控制信号C3’至第二计时器11。若该PWM信号跳变周期次数不满足预设次数值，则输出控制信号至保持电路，输出控制信号至第二计时器11。当PWM信号结束时第一计时器10开始计时，计时至预设时间t1后输出控制信号C1对计数器12进行清零，并保持计数器12清零状态。

过流发生后，当PWM信号的跳变周期达到预设次数值时，计数器12输出控制信号C3’至第二计时器11，输出控制信号C3至保持电路13，此时第二计时器11开始计时，同时输出控制信号至保持电路13。在第二计时11器输出的控制信号的作用下，当保持电路13接收到计数器12输出的控制信号C3时，输出控制信号C4至逻辑控制器14，输出控制信号C4’至第二计时器11，并完成C3信号的信息保存。逻辑控制器14控制关闭芯片后，第一计时器10开始计时，经过时间t1后，第一计时器10输出控制信号C1对计数器12进行清零，计数器12输出控制信号但在第二计时器11输出的控制信号的作用下，保持电路13持续输出控制信号C4至逻辑控制器14。第二计时器11计时至预设时间t2后，输出控制信号C2至保持电路13，进行C3信号的信息清除。此后保持电路13输出控制信号至逻辑控制器14，输出控制信号至第二计时器11，使第二计时器11复位。

逻辑控制器14接收保持电路13输出信号，当接收到保持电路13输出的控制信号C4时，输出控制信号Co2使芯片关断停止工作，并保持输出使芯片保持关断状态；当接收到保持电路输出的控制信号时，输出控制信号使因过流关断的芯片重启恢复工作。预设计时时间t2＞t1，使因过流关断的芯片有充足的时间完成积累热量的释放，保证芯片安全恢复正常工作状态。PWM信号的低电平时间小于预设时间t1，以避免产生过流误动作。

本实施例中计数器12的结构如图3所示。计数器12由两部分组成，第一部分为N1个第一D触发器15组成2^N1分频电路，每个第一D触发器15的输出端与D输入端连接，Q输出端与相邻的第一D触发器15的CLK端连接，首位第一D触发器15的CLK端接收滤波器9输出的PWM信号，末位第一D触发器15的Q输出端与每个第二D触发器16的CLK端连接；第二部分为N2个第二D触发器16组成的计数电路，每个第二D触发器16的CLK端与末位第一D触发器15的Q输出端连接，Q端与相邻第二D触发器16的D端连接，末位第二D触发器16输出端经反相器35输出控制信号C3’与其余第二D触发器16的输出端悬空。首位第二D触发器16的D端与高电平“1”连接，末位第二D触发器16的Q端输出控制信号C3与计数器12中所有第一与第二D触发器端接第一计时器10输出的C1与信号，用来触发和清零D触发器。计数器12的计数周期为2^N1*N2(根据预设次数值设定)，因采用2^N1分频电路，减少了D触发器的使用。

本实施例中第一计时器10与第二计时器11的结构如图4所示。

第一计时器10中，NMOS管17栅端接收滤波器9输出的PWM信号，源端与GND连接，漏端与比较器18的正向输入端连接。恒流源19接电源VCC与比较器18的正向输入端之间，电容20接比较器18的正向输入端与GND之间，比较器18的正向输入端与NMOS管17的漏端连接，负向输入端接收预设比较电压信号Vref1，比较器18输出控制信号C1与计时器10的初始状态为输出控制信号C1，当接收到PWM信号高电平时，NMOS管17导通，比较器18的正向输入端变为低电平，低于预设比较电压信号Vref1，输出控制信号当PWM信号结束时，电容20开始充电计时过程，到时间t1时，比较器18的正向输入端电压再次高于预设比较电压信号Vref1，输出控制信号C1。PWM信号的低电平时间小于预设时间t1，以避免产生过流误动作。

第二计时器11中，或非门25输入接收保持电路13输出的控制信号与计数器12输出的控制信号，输出与NMOS管21的栅端连接，NMOS管21源端与GND连接，漏端与比较器22的正向输入端连接。恒流源23接电源VCC与比较器22的正向输入端之间，电容24接比较器22的正向输入端与GND之间，比较器22的正向输入端与NMOS管21的漏端连接，负向输入端接收预设比较电压信号Vref2，比较器22输出控制信号C2与计时器11初始状态为，或非门25输入接收保持电路13输出的控制信号与计数器12输出的控制信号NMOS管21导通，比较器22的正向输入端为低电平，低于预设比较电压信号Vref2，输出控制信号当接收到计数器12输出的控制信号C3’时，NMOS管21关断，同时接收到保持电路13输出的控制信号C4’，电容24开始充电计时过程，到时间t2时，比较器22的正向输入端电压高于预设比较电压信号Vref2，输出控制信号C2至保持电路13，保持电路13在控制信号C2的作用下输出至逻辑控制器14与至第二计时器11，因t2＞t1，计时过程中会再次接收到计数器12输出的控制信号但在保持电路13输出信号C4’的作用下，计时器11仍保持计时状态，只当计时至时间t2，并接收到保持电路13输出的控制信号时，第二计时器11恢复到初始状态。

本实施例中第一采样电路3与第二采样电路4的结构如图5所示。

第一采样电路3中，PMOS管26栅端与功率开关PMOS管1的栅端连接，源端与电源VCC连接，漏端与电流至电压转换模块27和迟滞比较器28正向输入端连接，电流至电压转换模块27接迟滞比较器28正向输入端与GND之间，迟滞比较器28正向输入端与PMOS管26的漏端和电压转换模块27连接，负向输入端接收预设比较电压信号Vref3，迟滞比较器28输出控制信号Co1与第一采样电路3的初始状态输出控制信号当有过流发生时，PMOS管26上电流增大，经电流至电压转换模块27的作用，迟滞比较器28正向输入端电压升高，高于预设比较电压信号Vref3，输出控制信号Co1；当过流消失时，PMOS管26上电流减小，经电流至电压转换模块27的作用，迟滞比较器28正向输入端电压降低，低于预设比较电压信号Vref3，输出控制信号

第二采样电路4中，NMOS管30栅端与功率开关NMOS管2的栅端连接，源端与GND连接，漏端与电流至电压转换模块29和迟滞比较器31负向输入端连接，电流至电压转换模块29与迟滞比较器31负向输入端和电源VCC连接，迟滞比较器31负向输入端与NMOS管30漏端和电流至电压转换模块29连接，正向输入端接收预设比较电压信号Vref4，迟滞比较器31输出控制信号Co3与第二采样电路4的初始状态输出控制信号当有过流发生时，NMOS管30上电流增大，经电流至电压转换模块29的作用，迟滞比较器31正向输入端电压降低，低于预设比较电压信号Vref4，输出控制信号Co3；当过流消失时，NMOS管30上电流减小，经电流至电压转换模块29的作用，迟滞比较器31负向输入端电压升高，高于预设比较电压信号Vref4，输出控制信号

本实施例中保持电路13的结构如图6所示。或非门33的一输入端接收计数器12的输出信号，另一输入端与D触发器32的Q输出端连接，或非门33的输出经一反相器34与D触发器CLK端连接，D触发器32的D输入端与高电平“1”连接，端经一反相器34接收第二计时器11输出的信号，Q输出端与或非门33的一输入端连接，经两个反相器34输出控制信号C4’与并作为控制信号C4与的输出端，输出端悬空。当计数器12达到预设次数时输出控制信号C3至或非门一输入端，在第二计时器11输出控制信号的作用下，D触发器32的Q端输出控制信号C4至逻辑控制器，并将信号C4反馈至或非门33另一输入端。经t1时间后计数器12被清零，输出控制信号至或非门33一输入端，但在D触发器32反馈的的信号C4和第二计时器11输出的控制信号的作用下，D触发器32持续输出控制信号C4至逻辑控制器14。第二计时器11计时至预设时间t2后输出控制信号C2经一反相器34至端，使D触发器32复位，D触发器32输出控制信号至逻辑控制器14，输出控制信号至第二计时器11，使第二计时器11复位。

综上所述，本发明不仅实现了对芯片的过流保护，还解决了芯片正常工作过程中可能引起的过流保护误动作问题，同时实现了芯片过流关断后的不断电重启。本发明尤其适用于大功率开关管的过流保护，因其大大减少了过流检测过程的持续时间，避免了因过流检测持续时间过长导致的热量积累损坏芯片，并且对误动作判别时间短，不会影响芯片正常工作，提高了芯片的工作效率与使用寿命。

最后需要说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解；其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。

Claims (2)

1.一种过流保护控制电路，其特征在于，所述过流保护控制电路包括一采样电路、一滤波器、一计数器、第一至第二计时器、一保持电路和一逻辑控制器，其中：

所述采样电路用于检测功率开关管的电流大小，并转化为相关PWM信号控制功率开关管的开关，采样电路输出至滤波器；

所述滤波器与采样电路输出相连接，用于过滤掉PWM中的毛刺信号，滤波器输出至计数器与第一计时器；

所述计数器接收第一计时器输出信号与滤波器过滤后的PWM信号，对该PWM信号的跳变周期进行计数，并与一预设次数值进行比较，当达到预设次数值时输出控制信号C3至保持电路、输出控制信号C3’至第二计时器，若该PWM信号跳变周期次数不满足预设次数值，输出控制信号至保持电路，输出控制信号至第二计时器；

所述第一计时器接收滤波器输出信号，当滤波器无PWM信号输出时，输出控制信号C1保持计数器清零状态，当滤波器输出PWM信号时，第一计时器输出控制信号使计数器开始计数，当PWM信号结束时，第一计时器开始计时，计时至预设时间t1后输出控制信号C1对计数器进行清零，并保持计数器清零状态；

所述第二计时器接收计数器和保持电路的输出信号，当计数器输出控制信号C3’，保持电路输出控制信号C4’时，第二计时器开始计时，同时输出控制信号至保持电路，当第二计时器计时至预设时间t2后输出控制信号C2至保持电路，同时接收保持电路输出的控制信号进行复位；

所述保持电路接收计数器输出信号与第二计时器输出信号，在第二计时器输出的控制信号的作用下，当接收到计数器输出的控制信号C3时，输出控制信号C4至逻辑控制器，同时完成C3信号的信息保存，经过时间t1后，计数器在第一计时器输出信号C1的作用下清零，计数器输出控制信号但在第二计时器输出的控制信号的作用下，保持电路持续输出控制信号C4至逻辑控制器，当接收到第二计时器输出的控制信号C2时，保持电路进行C3信号的信息清除，输出控制信号至逻辑控制器，输出控制信号至第二计时器，使第二计时器复位；

所述逻辑控制器接收保持电路输出信号，当接收到保持电路输出的控制信号C4时，输出控制信号Co2使芯片关断停止工作，并保持输出使芯片保持关断状态，当接收到保持电路输出的控制信号时，输出控制信号使因过流关断的芯片重启恢复工作。

2.如权利要求1所述的一种过流保护控制电路，其特征在于，滤波器过滤后的PWM信号的低电平时间小于第一计时器的预设时间t1，第二计时器的预设时间t2大于第一计时器的预设时间t1。