JP2012230163A - 表示装置およびテレビジョン装置 - Google Patents
表示装置およびテレビジョン装置 Download PDFInfo
- Publication number
- JP2012230163A JP2012230163A JP2011096944A JP2011096944A JP2012230163A JP 2012230163 A JP2012230163 A JP 2012230163A JP 2011096944 A JP2011096944 A JP 2011096944A JP 2011096944 A JP2011096944 A JP 2011096944A JP 2012230163 A JP2012230163 A JP 2012230163A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- display
- signal
- drive voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】表示オン信号の入力タイミングと駆動電圧の出力タイミングとの間の時間間隔を容易に調整することが可能な表示装置を提供する。
【解決手段】この液晶テレビジョン100(表示装置)は、LCDパネル20と、LCD_ON信号が入力された場合に駆動電圧(LCD_12V)を出力する駆動電圧出力部50とを備え、駆動電圧出力部50は、LCD_ON信号が入力された場合にオン状態となるバイポーラトランジスタ51と、バイポーラトランジスタ51がオン状態となった場合にオン状態となるとともに、オン状態となることにより駆動電圧を出力するFET52と、バイポーラトランジスタ51とFET52との間に設けられ、FET52のスイッチングを遅延させることにより、駆動電圧の出力タイミングをLCD_ON信号の入力タイミングに対して遅延させるための遅延回路部53とを含む。
【選択図】図2
【解決手段】この液晶テレビジョン100(表示装置)は、LCDパネル20と、LCD_ON信号が入力された場合に駆動電圧(LCD_12V)を出力する駆動電圧出力部50とを備え、駆動電圧出力部50は、LCD_ON信号が入力された場合にオン状態となるバイポーラトランジスタ51と、バイポーラトランジスタ51がオン状態となった場合にオン状態となるとともに、オン状態となることにより駆動電圧を出力するFET52と、バイポーラトランジスタ51とFET52との間に設けられ、FET52のスイッチングを遅延させることにより、駆動電圧の出力タイミングをLCD_ON信号の入力タイミングに対して遅延させるための遅延回路部53とを含む。
【選択図】図2
Description
この発明は、表示装置およびテレビジョン装置に関し、特に、表示パネルを駆動するための表示オン信号が入力された場合に、表示パネルを駆動するための駆動電圧を出力する駆動電圧出力部を備える表示装置およびテレビジョン装置に関する。
従来、表示パネルを駆動するための表示オン信号が入力された場合に、表示パネルを駆動するための駆動電圧を出力する駆動電圧出力部を備える表示装置が知られている。一般に、このような表示装置では、表示パネルを正常に駆動させるために、駆動電圧の出力タイミングを表示オン信号の入力タイミングに対して遅延させる必要がある。
そこで、従来、駆動電圧の出力タイミングを表示オン信号の入力タイミングに対して遅延させることが可能な表示装置が提案されている(たとえば、特許文献1参照)。
上記特許文献1には、LCD(Liquid Crystal Display)パネル部(表示パネル)を駆動するためのパワーオン信号(表示オン信号)が入力された場合に、LCDパネルを駆動するための駆動電圧を出力するLCD電源制御回路(駆動電圧出力部)を備えるポータブルターミナル(表示装置)が開示されている。このLCD電源制御回路では、パワーオン信号が入力されることに起因してオン状態となるLCD前段トランジスタ(第1スイッチング素子)と、LCD前段トランジスタがオン状態となることに起因してオン状態となるとともに、オン状態となることによりDC/DCコンバータを介して駆動電圧を出力するLCD後段トランジスタ(第2スイッチング素子)と、駆動電圧の出力タイミングをパワーオン信号の入力タイミングに対して遅延させるための遅延素子(遅延回路部)とが設けられている。なお、遅延素子は、LCD前段トランジスタの入力側に設けられている。このLCD電源制御回路では、LCD前段トランジスタのスイッチングを遅延素子により遅延させることにより、LCD後段トランジスタのスイッチングを遅延させ、これにより、駆動電圧の出力タイミングをパワーオン信号の入力タイミングに対して遅延させている。
しかしながら、上記特許文献1に開示されたポータブルターミナル(表示装置)のLCD電源制御回路(駆動電圧出力部)では、遅延素子(遅延回路部)をLCD前段トランジスタ(第1スイッチング素子)の入力側に設け、LCD前段トランジスタのスイッチングを遅延素子により遅延させることにより、LCD後段トランジスタ(第2スイッチング素子)のスイッチングを遅延させている。すなわち、上記特許文献1では、LCD前段トランジスタの入力側に設けた遅延素子によりLCD後段トランジスタのスイッチングを間接的に遅延させている。このため、上記特許文献1では、パワーオン信号(表示オン信号)の入力タイミングと駆動電圧の出力タイミングとの間の時間間隔の調整が困難であるという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、表示オン信号の入力タイミングと駆動電圧の出力タイミングとの間の時間間隔を容易に調整することが可能な表示装置およびテレビジョン装置を提供することである。
この発明の第1の局面による表示装置は、表示パネルと、表示パネルを駆動するための表示オン信号が入力された場合に、表示パネルを駆動するための駆動電圧を出力する駆動電圧出力部とを備え、駆動電圧出力部は、表示オン信号が入力された場合にオン状態となる第1スイッチング素子と、第1スイッチング素子に接続され、第1スイッチング素子がオン状態となった場合にオン状態となるとともに、オン状態となることにより駆動電圧を出力する第2スイッチング素子と、第1スイッチング素子と第2スイッチング素子との間に設けられ、第2スイッチング素子のスイッチングを遅延させることにより、駆動電圧の出力タイミングを表示オン信号の入力タイミングに対して遅延させるための遅延回路部とを含む。
この発明の第1の局面による表示装置では、上記のように、駆動電圧の出力タイミングを表示オン信号の入力タイミングに対して遅延させるための遅延回路部を第1スイッチング素子と第2スイッチング素子との間に設ける。これにより、遅延回路部を第1スイッチング素子の入力側に設けて第2スイッチング素子のスイッチングを間接的に遅延させる場合と異なり、第2スイッチング素子のスイッチングを遅延回路部により直接的に遅延させることができるので、表示オン信号の入力タイミングと駆動電圧の出力タイミングとの間の時間間隔を容易に調整することができる。
上記第1の局面による表示装置において、好ましくは、第2スイッチング素子のスイッチング速度は、第1スイッチング素子のスイッチング速度よりも大きい。このように構成すれば、第2スイッチング素子のスイッチング速度が第1スイッチング素子のスイッチング速度よりも小さい場合と異なり、第2スイッチング素子から出力される駆動電圧が立ち上がり始めてから略完全に立ち上がるまでの時間間隔をより短くすることができる。これにより、表示パネルの起動を高速に行うことができる。
この場合、好ましくは、第1スイッチング素子および第2スイッチング素子は、それぞれ、第1トランジスタ素子および第2トランジスタ素子を含み、第1トランジスタ素子は、バイポーラトランジスタを含むとともに、第2トランジスタ素子は、電界効果型トランジスタを含む。このように構成すれば、一般にバイポーラトランジスタよりもスイッチング速度が大きい電界効果型トランジスタにより、駆動電圧が立ち上がり始めてから略完全に立ち上がるまでの時間間隔を容易に短くすることができる。
上記第1の局面による表示装置において、好ましくは、遅延回路部は、少なくともコンデンサを含む。このように構成すれば、遅延回路部に少なくとも含められたコンデンサの充電および放電動作によって、駆動電圧の出力タイミングを容易に遅延させることができる。
上記第1の局面による表示装置において、好ましくは、表示オン信号と、表示パネルに表示させる映像データを含む表示データ信号とを出力する制御部をさらに備え、制御部は、表示オン信号を出力して所定の時間が経過した後に表示データ信号を出力するように構成されており、遅延回路部は、制御部により表示データ信号が出力される前に第2スイッチング素子により駆動電圧が出力されるように、駆動電圧の出力タイミングを表示オン信号の入力タイミングに対して遅延させるように構成されている。このように構成すれば、制御部により表示データ信号が出力される前に第2スイッチング素子により駆動電圧が出力されるので、制御部により表示データ信号が出力された後に第2スイッチング素子により駆動電圧が出力されることに起因して表示パネルが正常に駆動しなくなるのを抑制することができる。
この発明の第2の局面によるテレビジョン装置は、テレビジョン放送を表示可能な表示パネルと、表示パネルを駆動するための表示オン信号が入力された場合に、表示パネルを駆動するための駆動電圧を出力する駆動電圧出力部とを備え、駆動電圧出力部は、表示オン信号が入力された場合にオン状態となる第1スイッチング素子と、第1スイッチング素子に接続され、第1スイッチング素子がオン状態となった場合にオン状態となるとともに、オン状態となることにより駆動電圧を出力する第2スイッチング素子と、第1スイッチング素子と第2スイッチング素子との間に設けられ、第2スイッチング素子のスイッチングを遅延させることにより、駆動電圧の出力タイミングを表示オン信号の入力タイミングに対して遅延させるための遅延回路部とを含む。
この発明の第2の局面によるテレビジョン装置では、上記のように、駆動電圧の出力タイミングを表示オン信号の入力タイミングに対して遅延させるための遅延回路部を第1スイッチング素子と第2スイッチング素子との間に設ける。これにより、遅延回路部を第1スイッチング素子の入力側に設けて第2スイッチング素子のスイッチングを間接的に遅延させる場合と異なり、第2スイッチング素子のスイッチングを遅延回路部により直接的に遅延させることができるので、表示オン信号の入力タイミングと駆動電圧の出力タイミングとの間の時間間隔を容易に調整することが可能なテレビジョン装置を構成することができる。
以下、本発明の実施形態を図面に基づいて説明する。
まず、図1〜図4を参照して、本実施形態による液晶テレビジョン100の構成について説明する。なお、液晶テレビジョン100は、本発明の「表示装置」および「テレビジョン装置」の一例である。
本実施形態による液晶テレビジョン100は、図1に示すように、テレビジョン放送を表示可能な表示部10を備えている。また、液晶テレビジョン100は、図2に示すように、表示部10を構成するLCDパネル20と、電源30と、制御部40と、駆動電圧出力部50とを備えている。
図2に示すように、電源30は、駆動電圧出力部50に接続されており、12Vの電圧を駆動電圧出力部50に供給するように構成されている。
また、制御部40は、LCDパネル20に接続されており、LCDパネル20に表示させる映像データを含むLVDS信号(Low voltage differential signaling信号)をLCDパネル20に対して出力するように構成されている。また、制御部40は、駆動電圧出力部50に接続されており、LCDパネル20を駆動するためのLCD_ON信号を駆動電圧出力部50に対して出力するように構成されている。本実施形態では、制御部40は、LCD_ON信号を出力して所定の時間τ(図4参照)が経過した後にLVDS信号を出力するように構成されている。なお、LVDS信号およびLCD_ON信号は、それぞれ、本発明の「表示データ信号」および「表示オン信号」の一例である。
また、駆動電圧出力部50は、電源30から12Vの電圧が供給され、かつ、制御部40からLCD_ON信号が入力された場合に、LCDパネル20を駆動するための駆動電圧(LCD_12V)をLCDパネル20に対して出力するように構成されている。本実施形態では、図3に示すように、駆動電圧出力部50は、バイポーラトランジスタ51と、バイポーラトランジスタ51に接続されたFET(Field Effect Transistor:電界効果型トランジスタ)52と、バイポーラトランジスタ51とFET52との間(バイポーラトランジスタ51の出力側で、かつ、FET52の入力側)に設けられた遅延回路部53とを含むように構成されている。なお、バイポーラトランジスタ51は、本発明の「第1スイッチング素子」および「第1トランジスタ素子」の一例である。また、FET52は、本発明の「第2スイッチング素子」および「第2トランジスタ素子」の一例である。
図3に示すように、バイポーラトランジスタ51のベースBは、制御部40により出力されるLCD_ON信号を伝達するための信号線61に抵抗R1を介して接続されている。これにより、バイポーラトランジスタ51は、HレベルのLCD_ON信号(図4参照)が制御部40から入力された場合にオン状態となるように構成されている。なお、バイポーラトランジスタ51のコレクタCは、抵抗R2を介して遅延回路部53に接続されているとともに、バイポーラトランジスタ51のエミッタEは、接地されている。
また、FET52のゲート端子Gは、電源30から供給される12Vの電圧を伝達するための入力線62に遅延回路部53を介して接続されているとともに、バイポーラトランジスタ51のコレクタCに遅延回路部53および抵抗R2を介して接続されている。この抵抗R2と後述する抵抗R3とは、抵抗分割のために設けられている。また、FET52のドレイン端子Dは、遅延回路部53を介して入力線62に接続されているとともに、FET52のソース端子Sは、駆動電圧(LCD_12V)を伝達するための出力線63に接続されている。これにより、FET52は、バイポーラトランジスタ51がオン状態となった場合にオン状態となるように構成されている。また、FET52は、オン状態となることにより出力線63を介して駆動電圧を出力するように構成されている。なお、一般に、FET52のスイッチング速度は、バイポーラトランジスタ51のスイッチング速度よりも大きい。また、FET52のゲート端子Gの特性インピーダンスは、バイポーラトランジスタ51のベースBの特性インピーダンスよりも大きい。
また、遅延回路部53は、一方電極が入力線62に接続され、かつ、他方電極がバイポーラトランジスタ51のコレクタCおよびFET52のゲート端子Gに接続されたコンデンサC1と、コンデンサC1に対して並列的に設けられた抵抗R3とを含むように構成されている。これにより、遅延回路部53は、FET52のスイッチングを遅延回路部53の時定数(抵抗R3の抵抗値(たとえば100kΩ)×コンデンサC1の静電容量(たとえば0.47μF))分遅延させるように構成されている。具体的には、遅延回路部53は、図4に示すように、LVDS信号の出力タイミングZ1よりも前に駆動電圧(LCD_12V)が出力されるように、駆動電圧の出力タイミングY1(駆動電圧が約12Vまで立ち上がったタイミング)をLCD_ON信号の入力タイミングX1(LCD_ON信号がHレベルになったタイミング)に対して所定の時間T1だけ遅延させるように構成されている。
なお、本実施形態では、図3に示すように、駆動電圧出力部50の出力側には、ノイズ対策のためのコンデンサC2および電界コンデンサC3が設けられている。具体的には、駆動電圧出力部50の出力側の出力線63には、他方電極が接地されたコンデンサC2の一方電極が接続されているとともに、他方電極が接地された電界コンデンサC3の一方電極が接続されている。本実施形態では、このノイズ対策のためのコンデンサC2の静電容量は、上記遅延回路部50のコンデンサC1の静電容量よりも大きく設定されている。
次に、図5および図6に示す比較例を参照して、本実施形態による液晶テレビジョン100のLCDパネル20に映像が表示される際におけるLCD_ON信号の入力タイミングと、駆動電圧(LCD_12V)の出力タイミングと、LVDS信号の出力タイミングとの関係について説明する。
一般に、本実施形態による液晶テレビジョン100のような表示装置では、表示パネル(LCDパネル20)を正常に駆動させるために、駆動電圧(LCD_12V)の出力タイミングを、表示オン信号(LCD_ON信号)の入力タイミングに対して所定の時間遅延させる必要がある。具体的には、駆動電圧が立ち上がり始めてから略完全に(約12Vまで)立ち上がるまでの時間間隔と、駆動電圧が略完全に立ち上がってから表示データ信号(LVDS信号)が出力されるまでの間の時間間隔とを、表示パネルの仕様として予め設定された値の範囲内に調整する必要がある。この場合において、本実施形態では、バイポーラトランジスタ51とFET52との間に設けた遅延回路部53(図3参照)により、駆動電圧(LCD_12V)が立ち上がり始めてから約12Vまで立ち上がるまでの間の時間間隔t1(図4参照)と、駆動電圧が約12Vまで立ち上がってからLVDS信号が出力されるまでの間の時間間隔t2(図4参照)とを、LCDパネル20の仕様として予め設定された値の範囲内に調整している。
ここで、比較例による液晶テレビジョンでは、図5に示すように、バイポーラトランジスタ51の入力側に遅延回路部53aが設けられている。具体的には、駆動電圧出力部50aのバイポーラトランジスタ51のベースBは、LCD_ON信号を伝達するための信号線61に遅延回路部53a(抵抗R4およびコンデンサC4)を介して接続されている。なお、抵抗R4は、バイポーラトランジスタ51のベースと信号線61とを接続するように設けられている。また、コンデンサC4は、一方電極が信号線61に接続されるとともに、他方電極が接地されるように設けられている。これにより、遅延回路部53aは、バイポーラトランジスタ51のスイッチングを遅延回路部53aの時定数(抵抗R4の抵抗値(たとえば430kΩ)×コンデンサC4の静電容量(たとえば2.2μF))分遅延させることにより、FET52のスイッチングを遅延させるように構成されている。具体的には、遅延回路部53aは、図6に示すように、LVDS信号の出力タイミングZ2よりも前に駆動電圧(LCD_12V)が出力されるように、駆動電圧の出力タイミングY2(駆動電圧が約12Vまで立ち上がったタイミング)をLCD_ON信号の入力タイミングX2(LCD_ON信号がHレベルになったタイミング)に対して所定の時間T2だけ遅延させるように構成されている。
比較例では、上記のように、遅延回路部53aをバイポーラトランジスタ51の入力側に設けることによりFET52のスイッチングを間接的に遅延させているので、駆動電圧(LCD_12V)が立ち上がり始めてから約12Vまで立ち上がるまでの時間間隔t3(図6参照)を上記予め設定された値の範囲内に調整する際において、遅延回路部53aの時定数をある程度大きく設定する必要がある。しかしながら、遅延回路部53aの時定数を大きく設定すると、LCD_ON信号がHレベルになってから駆動電圧が約12Vまで立ち上がるまでの時間間隔T2のばらつきが大きくなり、その結果、駆動電圧が約12Vに立ち上がってからLVDS信号が出力されるまでの時間間隔t4(図6参照)が上記予め設定された値の範囲内から外れる場合がある。このように、比較例では、LCDパネルに映像が正常に表示されない場合がある。
一方、本実施形態では、上記のように、遅延回路部53をバイポーラトランジスタ51の出力側でかつFET52の入力側に設けることによりFET52のスイッチングを直接的に遅延させているので、駆動電圧(LCD_12V)が立ち上がり始めてから約12Vまで立ち上がるまでの時間間隔t1(図4参照)を上記予め設定された値の範囲内に調整する際において、遅延回路部53の時定数を比較例に比べてより小さく設定することが可能である。このように遅延回路部53の時定数を小さく設定する場合では、LCD_ON信号がHレベルになってから駆動電圧が約12Vまで立ち上がるまでの時間間隔T1(図4参照)のばらつきが小さくなるので、駆動電圧が約12Vに立ち上がってからLVDS信号が出力されるまでの時間間隔t2(図6参照)が上記予め設定された値の範囲内から外れるのが抑制される。すなわち、本実施形態では、LCDパネル20に映像が正常に表示されなくなるのを抑制することが可能である。
本実施形態では、上記のように、駆動電圧(LCD_12V)の出力タイミングY1(図4参照)をLCD_ON信号の入力タイミングX1(図4参照)に対して遅延させるための遅延回路部53をバイポーラトランジスタ51とFET52との間に設ける。これにより、遅延回路部53をバイポーラトランジスタ51の入力側に設けてFET53のスイッチングを間接的に遅延させる場合と異なり、FET53のスイッチングを遅延回路部53により直接的に遅延させることができるので、LCD_ON信号の入力タイミングX1と駆動電圧の出力タイミングY1との間の時間間隔T1を容易に調整することができる。
また、本実施形態では、上記のように、FET52のスイッチング速度が、バイポーラトランジスタ51のスイッチング速度よりも大きい。これにより、FET52のスイッチング速度がバイポーラトランジスタ51のスイッチング速度よりも小さい場合と異なり、FET52から出力される駆動電圧(LCD_12V)が立ち上がり始めてから約12V立ち上がるまでの時間間隔t1(図4参照)をより短くすることができる。これにより、LCDパネル20の起動を高速に行うことができる。
また、本実施形態では、上記のように、遅延回路部53を、コンデンサC1を含むように構成する。これにより、遅延回路部53に含まれたコンデンサC1の充電および放電動作によって、駆動電圧(LCD_12V)の出力タイミングY1(図4参照)を容易に遅延させることができる。
また、本実施形態では、上記のように、制御部40を、LCD_ON信号を出力して所定の時間τ(図4参照)が経過した後にLVDS信号を出力するように構成し、遅延回路部53を、制御部40によりLVDS信号が出力される前にFET52により駆動電圧(LCD_12V)が出力されるように、駆動電圧の出力タイミングY1(図4参照)をLCD_ON信号の入力タイミングX1(図4参照)に対して遅延させるように構成する。これにより、制御部40によりLVDS信号が出力される前にFET52により駆動電圧が出力されるので、制御部40によりLVDS信号が出力された後にFET52により駆動電圧が出力されることに起因してLCDパネル20が正常に駆動しなくなるのを抑制することができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記実施形態では、本発明を表示装置およびテレビジョン装置としての液晶テレビジョンに適用する例を示したが、本発明はこれに限らない。本発明は、液晶テレビジョン以外の他のテレビジョン装置にも適用可能であるし、PC(Personal Computer)のモニタなどの他の表示装置にも適用可能である。
また、上記実施形態では、本発明の第1スイッチング素子としてバイポーラトランジスタを用いるとともに、本発明の第2スイッチング素子としてFET(電界効果型トランジスタ)を用いる例を示したが、本発明はこれに限らない。本発明では、第1スイッチング素子として、バイポーラトランジスタ以外のトランジスタ(たとえば、FET)を用いてもよいし、トランジスタ以外の他のスイッチング素子を用いてもよい。同様に、本発明では、第2スイッチング素子として、FET以外のトランジスタ(たとえば、バイポーラトランジスタ)を用いてもよいし、トランジスタ以外の他のスイッチング素子を用いてもよい。
また、上記実施形態では、本発明の第1スイッチング素子としてバイポーラトランジスタを用いるとともに、本発明の第2スイッチング素子としてFET(電界効果型トランジスタ)を用いることにより、第2スイッチング素子のスイッチング速度を第1スイッチング素子のスイッチング速度よりも大きくする例を示したが、本発明はこれに限らない。本発明では、第2スイッチング素子のスイッチング速度と第1スイッチング素子のスイッチング速度とを等しくしてもよい。
また、上記実施形態では、遅延回路部をコンデンサと抵抗とを含むように構成する例を示したが、本発明はこれに限らない。本発明では、遅延回路部を少なくともコンデンサを含むように構成すればよい。たとえば、遅延回路部をコンデンサのみにより構成してもよい。
20 LCDパネル(表示パネル)
40 制御部
50 駆動電圧出力部
51 バイポーラトランジスタ(第1スイッチング素子、第1トランジスタ素子)
52 FET(第2スイッチング素子、第2トランジスタ素子)
53 遅延回路部
100 液晶テレビジョン(表示装置、テレビジョン装置)
40 制御部
50 駆動電圧出力部
51 バイポーラトランジスタ(第1スイッチング素子、第1トランジスタ素子)
52 FET(第2スイッチング素子、第2トランジスタ素子)
53 遅延回路部
100 液晶テレビジョン(表示装置、テレビジョン装置)
Claims (6)
- 表示パネルと、
前記表示パネルを駆動するための表示オン信号が入力された場合に、前記表示パネルを駆動するための駆動電圧を出力する駆動電圧出力部とを備え、
前記駆動電圧出力部は、
前記表示オン信号が入力された場合にオン状態となる第1スイッチング素子と、
前記第1スイッチング素子に接続され、前記第1スイッチング素子がオン状態となった場合にオン状態となるとともに、オン状態となることにより前記駆動電圧を出力する第2スイッチング素子と、
前記第1スイッチング素子と前記第2スイッチング素子との間に設けられ、前記第2スイッチング素子のスイッチングを遅延させることにより、前記駆動電圧の出力タイミングを前記表示オン信号の入力タイミングに対して遅延させるための遅延回路部とを含む、表示装置。 - 前記第2スイッチング素子のスイッチング速度は、前記第1スイッチング素子のスイッチング速度よりも大きい、請求項1に記載の表示装置。
- 前記第1スイッチング素子および前記第2スイッチング素子は、それぞれ、第1トランジスタ素子および第2トランジスタ素子を含み、
前記第1トランジスタ素子は、バイポーラトランジスタを含むとともに、前記第2トランジスタ素子は、電界効果型トランジスタを含む、請求項2に記載の表示装置。 - 前記遅延回路部は、少なくともコンデンサを含む、請求項1〜3のいずれか1項に記載の表示装置。
- 前記表示オン信号と、前記表示パネルに表示させる映像データを含む表示データ信号とを出力する制御部をさらに備え、
前記制御部は、前記表示オン信号を出力して所定の時間が経過した後に前記表示データ信号を出力するように構成されており、
前記遅延回路部は、前記制御部により前記表示データ信号が出力される前に前記第2スイッチング素子により前記駆動電圧が出力されるように、前記駆動電圧の出力タイミングを前記表示オン信号の入力タイミングに対して遅延させるように構成されている、請求項1〜4のいずれか1項に記載の表示装置。 - テレビジョン放送を表示可能な表示パネルと、
前記表示パネルを起動するための表示オン信号が入力された場合に、前記表示パネルを駆動するための駆動電圧を出力する駆動電圧出力部とを備え、
前記駆動電圧出力部は、
前記表示オン信号が入力された場合にオン状態となる第1スイッチング素子と、
前記第1スイッチング素子に接続され、前記第1スイッチング素子がオン状態となった場合にオン状態となるとともに、オン状態となることにより前記駆動電圧を出力する第2スイッチング素子と、
前記第1スイッチング素子と前記第2スイッチング素子との間に設けられ、前記第2スイッチング素子のスイッチングを遅延させることにより、前記駆動電圧の出力タイミングを前記表示オン信号の入力タイミングに対して遅延させるための遅延回路部とを含む、テレビジョン装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011096944A JP2012230163A (ja) | 2011-04-25 | 2011-04-25 | 表示装置およびテレビジョン装置 |
US13/442,275 US9007293B2 (en) | 2011-04-25 | 2012-04-09 | Display, television set and liquid crystal television set |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011096944A JP2012230163A (ja) | 2011-04-25 | 2011-04-25 | 表示装置およびテレビジョン装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012230163A true JP2012230163A (ja) | 2012-11-22 |
Family
ID=47021074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011096944A Withdrawn JP2012230163A (ja) | 2011-04-25 | 2011-04-25 | 表示装置およびテレビジョン装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9007293B2 (ja) |
JP (1) | JP2012230163A (ja) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04125685A (ja) | 1990-09-18 | 1992-04-27 | Sanyo Electric Co Ltd | Lcd駆動用電源回路 |
JPH07104711A (ja) | 1993-10-08 | 1995-04-21 | Nec Shizuoka Ltd | ポータブルターミナルにおけるlcd電源制御回 路 |
JPH10232652A (ja) | 1997-02-21 | 1998-09-02 | Hitachi Ltd | 液晶表示装置および情報処理システム |
KR100476927B1 (ko) * | 2002-07-18 | 2005-03-16 | 삼성전자주식회사 | 파워-온 리셋 회로 및 파워-온 리셋 방법 |
JP4002847B2 (ja) * | 2003-01-31 | 2007-11-07 | 松下電器産業株式会社 | 自動遅延調整機能付きレベル変換回路 |
US20040184208A1 (en) * | 2003-03-19 | 2004-09-23 | Daniel Liu | Power protecting device for electrical power source and load |
JP4488988B2 (ja) * | 2005-09-13 | 2010-06-23 | 株式会社東芝 | 電源電位制御回路 |
TWI339481B (en) * | 2007-01-29 | 2011-03-21 | Chimei Innolux Corp | Power supplying and discharging circuit |
TWI365437B (en) * | 2007-05-09 | 2012-06-01 | Himax Tech Ltd | Reset circuit for power-on and power-off |
TWI357060B (en) * | 2007-06-21 | 2012-01-21 | Chunghwa Picture Tubes Ltd | Gate driving circuit and power control circuit |
KR101154894B1 (ko) * | 2007-08-21 | 2012-06-18 | 삼성전자주식회사 | 스위칭 전원장치 및 그 제어방법 |
-
2011
- 2011-04-25 JP JP2011096944A patent/JP2012230163A/ja not_active Withdrawn
-
2012
- 2012-04-09 US US13/442,275 patent/US9007293B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20120268664A1 (en) | 2012-10-25 |
US9007293B2 (en) | 2015-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10268306B2 (en) | Shift register unit, its driving method, gate driver circuit and display device | |
US10319274B2 (en) | Shift register unit, driving method thereof, gate driving circuit and display device | |
US9881576B2 (en) | Shift register, gate driving circuit, and display panel | |
US10388241B2 (en) | Pixel charging method and circuit, LCD panel, and LCD device | |
US11289039B2 (en) | Gate-driving unit circuit having pre-pull down sub-circuit, gate driver on array circuit, driving method, and display apparatus thereof | |
US8648841B2 (en) | Scan-line driving device of liquid crystal display apparatus and driving method thereof | |
US10109250B2 (en) | Shift register and driving method thereof, gate driving circuit and display apparatus | |
US20190287446A1 (en) | Shift register unit, driving method, gate drive circuit, and display device | |
WO2018176801A1 (zh) | 放电电路及其驱动方法、显示装置 | |
US9691312B2 (en) | Shift register unit, shift register and display apparatus | |
US7015904B2 (en) | Power sequence apparatus for device driving circuit and its method | |
US20040041774A1 (en) | Liquid crystal display apparatus | |
US8564524B2 (en) | Signal controlling circuit, and flat panel display thereof | |
US8289098B2 (en) | Gate pulse modulation circuit and sloping modulation method thereof | |
KR20180040617A (ko) | 액정 표시장치 및 goa 회로 | |
US8368683B2 (en) | Power-off control circuit and liquid crystal display panel comprising the same | |
KR20170102134A (ko) | 게이트 구동 회로 및 이를 포함하는 표시 장치 | |
US8354985B2 (en) | Driving apparatus, liquid crystal display having the same and driving method thereof | |
US8212757B2 (en) | Amplifier and source driver utilizing the amplifier | |
KR102218386B1 (ko) | 게이트 구동부 및 이를 포함하는 액정표시장치 | |
US7800599B2 (en) | Display driving device, display device and method for driving display device | |
JP2012230163A (ja) | 表示装置およびテレビジョン装置 | |
CN210378428U (zh) | 一种控制电路及显示装置 | |
US8941579B2 (en) | Driving unit and gate driver circuit | |
TWI415086B (zh) | 源極驅動器及其驅動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140701 |