JP2012230163A - 表示装置およびテレビジョン装置 - Google Patents

Abstract

【課題】表示オン信号の入力タイミングと駆動電圧の出力タイミングとの間の時間間隔を容易に調整することが可能な表示装置を提供する。
【解決手段】この液晶テレビジョン１００（表示装置）は、ＬＣＤパネル２０と、ＬＣＤ＿ＯＮ信号が入力された場合に駆動電圧（ＬＣＤ＿１２Ｖ）を出力する駆動電圧出力部５０とを備え、駆動電圧出力部５０は、ＬＣＤ＿ＯＮ信号が入力された場合にオン状態となるバイポーラトランジスタ５１と、バイポーラトランジスタ５１がオン状態となった場合にオン状態となるとともに、オン状態となることにより駆動電圧を出力するＦＥＴ５２と、バイポーラトランジスタ５１とＦＥＴ５２との間に設けられ、ＦＥＴ５２のスイッチングを遅延させることにより、駆動電圧の出力タイミングをＬＣＤ＿ＯＮ信号の入力タイミングに対して遅延させるための遅延回路部５３とを含む。
【選択図】図２

Description

この発明は、表示装置およびテレビジョン装置に関し、特に、表示パネルを駆動するための表示オン信号が入力された場合に、表示パネルを駆動するための駆動電圧を出力する駆動電圧出力部を備える表示装置およびテレビジョン装置に関する。

従来、表示パネルを駆動するための表示オン信号が入力された場合に、表示パネルを駆動するための駆動電圧を出力する駆動電圧出力部を備える表示装置が知られている。一般に、このような表示装置では、表示パネルを正常に駆動させるために、駆動電圧の出力タイミングを表示オン信号の入力タイミングに対して遅延させる必要がある。

そこで、従来、駆動電圧の出力タイミングを表示オン信号の入力タイミングに対して遅延させることが可能な表示装置が提案されている（たとえば、特許文献１参照）。

上記特許文献１には、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）パネル部（表示パネル）を駆動するためのパワーオン信号（表示オン信号）が入力された場合に、ＬＣＤパネルを駆動するための駆動電圧を出力するＬＣＤ電源制御回路（駆動電圧出力部）を備えるポータブルターミナル（表示装置）が開示されている。このＬＣＤ電源制御回路では、パワーオン信号が入力されることに起因してオン状態となるＬＣＤ前段トランジスタ（第１スイッチング素子）と、ＬＣＤ前段トランジスタがオン状態となることに起因してオン状態となるとともに、オン状態となることによりＤＣ／ＤＣコンバータを介して駆動電圧を出力するＬＣＤ後段トランジスタ（第２スイッチング素子）と、駆動電圧の出力タイミングをパワーオン信号の入力タイミングに対して遅延させるための遅延素子（遅延回路部）とが設けられている。なお、遅延素子は、ＬＣＤ前段トランジスタの入力側に設けられている。このＬＣＤ電源制御回路では、ＬＣＤ前段トランジスタのスイッチングを遅延素子により遅延させることにより、ＬＣＤ後段トランジスタのスイッチングを遅延させ、これにより、駆動電圧の出力タイミングをパワーオン信号の入力タイミングに対して遅延させている。

特開平７−１０４７１１号公報

しかしながら、上記特許文献１に開示されたポータブルターミナル（表示装置）のＬＣＤ電源制御回路（駆動電圧出力部）では、遅延素子（遅延回路部）をＬＣＤ前段トランジスタ（第１スイッチング素子）の入力側に設け、ＬＣＤ前段トランジスタのスイッチングを遅延素子により遅延させることにより、ＬＣＤ後段トランジスタ（第２スイッチング素子）のスイッチングを遅延させている。すなわち、上記特許文献１では、ＬＣＤ前段トランジスタの入力側に設けた遅延素子によりＬＣＤ後段トランジスタのスイッチングを間接的に遅延させている。このため、上記特許文献１では、パワーオン信号（表示オン信号）の入力タイミングと駆動電圧の出力タイミングとの間の時間間隔の調整が困難であるという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、表示オン信号の入力タイミングと駆動電圧の出力タイミングとの間の時間間隔を容易に調整することが可能な表示装置およびテレビジョン装置を提供することである。

課題を解決するための手段および発明の効果

この発明の第１の局面による表示装置は、表示パネルと、表示パネルを駆動するための表示オン信号が入力された場合に、表示パネルを駆動するための駆動電圧を出力する駆動電圧出力部とを備え、駆動電圧出力部は、表示オン信号が入力された場合にオン状態となる第１スイッチング素子と、第１スイッチング素子に接続され、第１スイッチング素子がオン状態となった場合にオン状態となるとともに、オン状態となることにより駆動電圧を出力する第２スイッチング素子と、第１スイッチング素子と第２スイッチング素子との間に設けられ、第２スイッチング素子のスイッチングを遅延させることにより、駆動電圧の出力タイミングを表示オン信号の入力タイミングに対して遅延させるための遅延回路部とを含む。

この発明の第１の局面による表示装置では、上記のように、駆動電圧の出力タイミングを表示オン信号の入力タイミングに対して遅延させるための遅延回路部を第１スイッチング素子と第２スイッチング素子との間に設ける。これにより、遅延回路部を第１スイッチング素子の入力側に設けて第２スイッチング素子のスイッチングを間接的に遅延させる場合と異なり、第２スイッチング素子のスイッチングを遅延回路部により直接的に遅延させることができるので、表示オン信号の入力タイミングと駆動電圧の出力タイミングとの間の時間間隔を容易に調整することができる。

上記第１の局面による表示装置において、好ましくは、第２スイッチング素子のスイッチング速度は、第１スイッチング素子のスイッチング速度よりも大きい。このように構成すれば、第２スイッチング素子のスイッチング速度が第１スイッチング素子のスイッチング速度よりも小さい場合と異なり、第２スイッチング素子から出力される駆動電圧が立ち上がり始めてから略完全に立ち上がるまでの時間間隔をより短くすることができる。これにより、表示パネルの起動を高速に行うことができる。

この場合、好ましくは、第１スイッチング素子および第２スイッチング素子は、それぞれ、第１トランジスタ素子および第２トランジスタ素子を含み、第１トランジスタ素子は、バイポーラトランジスタを含むとともに、第２トランジスタ素子は、電界効果型トランジスタを含む。このように構成すれば、一般にバイポーラトランジスタよりもスイッチング速度が大きい電界効果型トランジスタにより、駆動電圧が立ち上がり始めてから略完全に立ち上がるまでの時間間隔を容易に短くすることができる。

上記第１の局面による表示装置において、好ましくは、遅延回路部は、少なくともコンデンサを含む。このように構成すれば、遅延回路部に少なくとも含められたコンデンサの充電および放電動作によって、駆動電圧の出力タイミングを容易に遅延させることができる。

上記第１の局面による表示装置において、好ましくは、表示オン信号と、表示パネルに表示させる映像データを含む表示データ信号とを出力する制御部をさらに備え、制御部は、表示オン信号を出力して所定の時間が経過した後に表示データ信号を出力するように構成されており、遅延回路部は、制御部により表示データ信号が出力される前に第２スイッチング素子により駆動電圧が出力されるように、駆動電圧の出力タイミングを表示オン信号の入力タイミングに対して遅延させるように構成されている。このように構成すれば、制御部により表示データ信号が出力される前に第２スイッチング素子により駆動電圧が出力されるので、制御部により表示データ信号が出力された後に第２スイッチング素子により駆動電圧が出力されることに起因して表示パネルが正常に駆動しなくなるのを抑制することができる。

この発明の第２の局面によるテレビジョン装置は、テレビジョン放送を表示可能な表示パネルと、表示パネルを駆動するための表示オン信号が入力された場合に、表示パネルを駆動するための駆動電圧を出力する駆動電圧出力部とを備え、駆動電圧出力部は、表示オン信号が入力された場合にオン状態となる第１スイッチング素子と、第１スイッチング素子に接続され、第１スイッチング素子がオン状態となった場合にオン状態となるとともに、オン状態となることにより駆動電圧を出力する第２スイッチング素子と、第１スイッチング素子と第２スイッチング素子との間に設けられ、第２スイッチング素子のスイッチングを遅延させることにより、駆動電圧の出力タイミングを表示オン信号の入力タイミングに対して遅延させるための遅延回路部とを含む。

この発明の第２の局面によるテレビジョン装置では、上記のように、駆動電圧の出力タイミングを表示オン信号の入力タイミングに対して遅延させるための遅延回路部を第１スイッチング素子と第２スイッチング素子との間に設ける。これにより、遅延回路部を第１スイッチング素子の入力側に設けて第２スイッチング素子のスイッチングを間接的に遅延させる場合と異なり、第２スイッチング素子のスイッチングを遅延回路部により直接的に遅延させることができるので、表示オン信号の入力タイミングと駆動電圧の出力タイミングとの間の時間間隔を容易に調整することが可能なテレビジョン装置を構成することができる。

本発明の一実施形態による液晶テレビジョンの全体構成を示した斜視図である。 本発明の一実施形態による液晶テレビジョンの全体構成を示したブロック図である。 本発明の一実施形態による液晶テレビジョンの駆動電圧出力部の回路図である。 本発明の一実施形態による液晶テレビジョンのＬＣＤパネルに映像が表示される際におけるＬＣＤ＿ＯＮ信号の入力タイミングと駆動電圧の出力タイミングとＬＶＤＳ信号の出力タイミングとの関係を説明するためのタイミングチャートである。 比較例による液晶テレビジョンの駆動電圧出力部の回路図である。 比較例による液晶テレビジョンのＬＣＤパネルに映像が表示される際におけるＬＣＤ＿ＯＮ信号の入力タイミングと駆動電圧の出力タイミングとＬＶＤＳ信号の出力タイミングとの関係を説明するためのタイミングチャートである。

以下、本発明の実施形態を図面に基づいて説明する。

まず、図１〜図４を参照して、本実施形態による液晶テレビジョン１００の構成について説明する。なお、液晶テレビジョン１００は、本発明の「表示装置」および「テレビジョン装置」の一例である。

本実施形態による液晶テレビジョン１００は、図１に示すように、テレビジョン放送を表示可能な表示部１０を備えている。また、液晶テレビジョン１００は、図２に示すように、表示部１０を構成するＬＣＤパネル２０と、電源３０と、制御部４０と、駆動電圧出力部５０とを備えている。

図２に示すように、電源３０は、駆動電圧出力部５０に接続されており、１２Ｖの電圧を駆動電圧出力部５０に供給するように構成されている。

また、制御部４０は、ＬＣＤパネル２０に接続されており、ＬＣＤパネル２０に表示させる映像データを含むＬＶＤＳ信号（Ｌｏｗ ｖｏｌｔａｇｅ ｄｉｆｆｅｒｅｎｔｉａｌ ｓｉｇｎａｌｉｎｇ信号）をＬＣＤパネル２０に対して出力するように構成されている。また、制御部４０は、駆動電圧出力部５０に接続されており、ＬＣＤパネル２０を駆動するためのＬＣＤ＿ＯＮ信号を駆動電圧出力部５０に対して出力するように構成されている。本実施形態では、制御部４０は、ＬＣＤ＿ＯＮ信号を出力して所定の時間τ（図４参照）が経過した後にＬＶＤＳ信号を出力するように構成されている。なお、ＬＶＤＳ信号およびＬＣＤ＿ＯＮ信号は、それぞれ、本発明の「表示データ信号」および「表示オン信号」の一例である。

また、駆動電圧出力部５０は、電源３０から１２Ｖの電圧が供給され、かつ、制御部４０からＬＣＤ＿ＯＮ信号が入力された場合に、ＬＣＤパネル２０を駆動するための駆動電圧（ＬＣＤ＿１２Ｖ）をＬＣＤパネル２０に対して出力するように構成されている。本実施形態では、図３に示すように、駆動電圧出力部５０は、バイポーラトランジスタ５１と、バイポーラトランジスタ５１に接続されたＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果型トランジスタ）５２と、バイポーラトランジスタ５１とＦＥＴ５２との間（バイポーラトランジスタ５１の出力側で、かつ、ＦＥＴ５２の入力側）に設けられた遅延回路部５３とを含むように構成されている。なお、バイポーラトランジスタ５１は、本発明の「第１スイッチング素子」および「第１トランジスタ素子」の一例である。また、ＦＥＴ５２は、本発明の「第２スイッチング素子」および「第２トランジスタ素子」の一例である。

図３に示すように、バイポーラトランジスタ５１のベースＢは、制御部４０により出力されるＬＣＤ＿ＯＮ信号を伝達するための信号線６１に抵抗Ｒ１を介して接続されている。これにより、バイポーラトランジスタ５１は、ＨレベルのＬＣＤ＿ＯＮ信号（図４参照）が制御部４０から入力された場合にオン状態となるように構成されている。なお、バイポーラトランジスタ５１のコレクタＣは、抵抗Ｒ２を介して遅延回路部５３に接続されているとともに、バイポーラトランジスタ５１のエミッタＥは、接地されている。

また、ＦＥＴ５２のゲート端子Ｇは、電源３０から供給される１２Ｖの電圧を伝達するための入力線６２に遅延回路部５３を介して接続されているとともに、バイポーラトランジスタ５１のコレクタＣに遅延回路部５３および抵抗Ｒ２を介して接続されている。この抵抗Ｒ２と後述する抵抗Ｒ３とは、抵抗分割のために設けられている。また、ＦＥＴ５２のドレイン端子Ｄは、遅延回路部５３を介して入力線６２に接続されているとともに、ＦＥＴ５２のソース端子Ｓは、駆動電圧（ＬＣＤ＿１２Ｖ）を伝達するための出力線６３に接続されている。これにより、ＦＥＴ５２は、バイポーラトランジスタ５１がオン状態となった場合にオン状態となるように構成されている。また、ＦＥＴ５２は、オン状態となることにより出力線６３を介して駆動電圧を出力するように構成されている。なお、一般に、ＦＥＴ５２のスイッチング速度は、バイポーラトランジスタ５１のスイッチング速度よりも大きい。また、ＦＥＴ５２のゲート端子Ｇの特性インピーダンスは、バイポーラトランジスタ５１のベースＢの特性インピーダンスよりも大きい。

また、遅延回路部５３は、一方電極が入力線６２に接続され、かつ、他方電極がバイポーラトランジスタ５１のコレクタＣおよびＦＥＴ５２のゲート端子Ｇに接続されたコンデンサＣ１と、コンデンサＣ１に対して並列的に設けられた抵抗Ｒ３とを含むように構成されている。これにより、遅延回路部５３は、ＦＥＴ５２のスイッチングを遅延回路部５３の時定数（抵抗Ｒ３の抵抗値（たとえば１００ｋΩ）×コンデンサＣ１の静電容量（たとえば０．４７μＦ））分遅延させるように構成されている。具体的には、遅延回路部５３は、図４に示すように、ＬＶＤＳ信号の出力タイミングＺ１よりも前に駆動電圧（ＬＣＤ＿１２Ｖ）が出力されるように、駆動電圧の出力タイミングＹ１（駆動電圧が約１２Ｖまで立ち上がったタイミング）をＬＣＤ＿ＯＮ信号の入力タイミングＸ１（ＬＣＤ＿ＯＮ信号がＨレベルになったタイミング）に対して所定の時間Ｔ１だけ遅延させるように構成されている。

なお、本実施形態では、図３に示すように、駆動電圧出力部５０の出力側には、ノイズ対策のためのコンデンサＣ２および電界コンデンサＣ３が設けられている。具体的には、駆動電圧出力部５０の出力側の出力線６３には、他方電極が接地されたコンデンサＣ２の一方電極が接続されているとともに、他方電極が接地された電界コンデンサＣ３の一方電極が接続されている。本実施形態では、このノイズ対策のためのコンデンサＣ２の静電容量は、上記遅延回路部５０のコンデンサＣ１の静電容量よりも大きく設定されている。

次に、図５および図６に示す比較例を参照して、本実施形態による液晶テレビジョン１００のＬＣＤパネル２０に映像が表示される際におけるＬＣＤ＿ＯＮ信号の入力タイミングと、駆動電圧（ＬＣＤ＿１２Ｖ）の出力タイミングと、ＬＶＤＳ信号の出力タイミングとの関係について説明する。

一般に、本実施形態による液晶テレビジョン１００のような表示装置では、表示パネル（ＬＣＤパネル２０）を正常に駆動させるために、駆動電圧（ＬＣＤ＿１２Ｖ）の出力タイミングを、表示オン信号（ＬＣＤ＿ＯＮ信号）の入力タイミングに対して所定の時間遅延させる必要がある。具体的には、駆動電圧が立ち上がり始めてから略完全に（約１２Ｖまで）立ち上がるまでの時間間隔と、駆動電圧が略完全に立ち上がってから表示データ信号（ＬＶＤＳ信号）が出力されるまでの間の時間間隔とを、表示パネルの仕様として予め設定された値の範囲内に調整する必要がある。この場合において、本実施形態では、バイポーラトランジスタ５１とＦＥＴ５２との間に設けた遅延回路部５３（図３参照）により、駆動電圧（ＬＣＤ＿１２Ｖ）が立ち上がり始めてから約１２Ｖまで立ち上がるまでの間の時間間隔ｔ１（図４参照）と、駆動電圧が約１２Ｖまで立ち上がってからＬＶＤＳ信号が出力されるまでの間の時間間隔ｔ２（図４参照）とを、ＬＣＤパネル２０の仕様として予め設定された値の範囲内に調整している。

ここで、比較例による液晶テレビジョンでは、図５に示すように、バイポーラトランジスタ５１の入力側に遅延回路部５３ａが設けられている。具体的には、駆動電圧出力部５０ａのバイポーラトランジスタ５１のベースＢは、ＬＣＤ＿ＯＮ信号を伝達するための信号線６１に遅延回路部５３ａ（抵抗Ｒ４およびコンデンサＣ４）を介して接続されている。なお、抵抗Ｒ４は、バイポーラトランジスタ５１のベースと信号線６１とを接続するように設けられている。また、コンデンサＣ４は、一方電極が信号線６１に接続されるとともに、他方電極が接地されるように設けられている。これにより、遅延回路部５３ａは、バイポーラトランジスタ５１のスイッチングを遅延回路部５３ａの時定数（抵抗Ｒ４の抵抗値（たとえば４３０ｋΩ）×コンデンサＣ４の静電容量（たとえば２．２μＦ））分遅延させることにより、ＦＥＴ５２のスイッチングを遅延させるように構成されている。具体的には、遅延回路部５３ａは、図６に示すように、ＬＶＤＳ信号の出力タイミングＺ２よりも前に駆動電圧（ＬＣＤ＿１２Ｖ）が出力されるように、駆動電圧の出力タイミングＹ２（駆動電圧が約１２Ｖまで立ち上がったタイミング）をＬＣＤ＿ＯＮ信号の入力タイミングＸ２（ＬＣＤ＿ＯＮ信号がＨレベルになったタイミング）に対して所定の時間Ｔ２だけ遅延させるように構成されている。

比較例では、上記のように、遅延回路部５３ａをバイポーラトランジスタ５１の入力側に設けることによりＦＥＴ５２のスイッチングを間接的に遅延させているので、駆動電圧（ＬＣＤ＿１２Ｖ）が立ち上がり始めてから約１２Ｖまで立ち上がるまでの時間間隔ｔ３（図６参照）を上記予め設定された値の範囲内に調整する際において、遅延回路部５３ａの時定数をある程度大きく設定する必要がある。しかしながら、遅延回路部５３ａの時定数を大きく設定すると、ＬＣＤ＿ＯＮ信号がＨレベルになってから駆動電圧が約１２Ｖまで立ち上がるまでの時間間隔Ｔ２のばらつきが大きくなり、その結果、駆動電圧が約１２Ｖに立ち上がってからＬＶＤＳ信号が出力されるまでの時間間隔ｔ４（図６参照）が上記予め設定された値の範囲内から外れる場合がある。このように、比較例では、ＬＣＤパネルに映像が正常に表示されない場合がある。

一方、本実施形態では、上記のように、遅延回路部５３をバイポーラトランジスタ５１の出力側でかつＦＥＴ５２の入力側に設けることによりＦＥＴ５２のスイッチングを直接的に遅延させているので、駆動電圧（ＬＣＤ＿１２Ｖ）が立ち上がり始めてから約１２Ｖまで立ち上がるまでの時間間隔ｔ１（図４参照）を上記予め設定された値の範囲内に調整する際において、遅延回路部５３の時定数を比較例に比べてより小さく設定することが可能である。このように遅延回路部５３の時定数を小さく設定する場合では、ＬＣＤ＿ＯＮ信号がＨレベルになってから駆動電圧が約１２Ｖまで立ち上がるまでの時間間隔Ｔ１（図４参照）のばらつきが小さくなるので、駆動電圧が約１２Ｖに立ち上がってからＬＶＤＳ信号が出力されるまでの時間間隔ｔ２（図６参照）が上記予め設定された値の範囲内から外れるのが抑制される。すなわち、本実施形態では、ＬＣＤパネル２０に映像が正常に表示されなくなるのを抑制することが可能である。

本実施形態では、上記のように、駆動電圧（ＬＣＤ＿１２Ｖ）の出力タイミングＹ１（図４参照）をＬＣＤ＿ＯＮ信号の入力タイミングＸ１（図４参照）に対して遅延させるための遅延回路部５３をバイポーラトランジスタ５１とＦＥＴ５２との間に設ける。これにより、遅延回路部５３をバイポーラトランジスタ５１の入力側に設けてＦＥＴ５３のスイッチングを間接的に遅延させる場合と異なり、ＦＥＴ５３のスイッチングを遅延回路部５３により直接的に遅延させることができるので、ＬＣＤ＿ＯＮ信号の入力タイミングＸ１と駆動電圧の出力タイミングＹ１との間の時間間隔Ｔ１を容易に調整することができる。

また、本実施形態では、上記のように、ＦＥＴ５２のスイッチング速度が、バイポーラトランジスタ５１のスイッチング速度よりも大きい。これにより、ＦＥＴ５２のスイッチング速度がバイポーラトランジスタ５１のスイッチング速度よりも小さい場合と異なり、ＦＥＴ５２から出力される駆動電圧（ＬＣＤ＿１２Ｖ）が立ち上がり始めてから約１２Ｖ立ち上がるまでの時間間隔ｔ１（図４参照）をより短くすることができる。これにより、ＬＣＤパネル２０の起動を高速に行うことができる。

また、本実施形態では、上記のように、遅延回路部５３を、コンデンサＣ１を含むように構成する。これにより、遅延回路部５３に含まれたコンデンサＣ１の充電および放電動作によって、駆動電圧（ＬＣＤ＿１２Ｖ）の出力タイミングＹ１（図４参照）を容易に遅延させることができる。

また、本実施形態では、上記のように、制御部４０を、ＬＣＤ＿ＯＮ信号を出力して所定の時間τ（図４参照）が経過した後にＬＶＤＳ信号を出力するように構成し、遅延回路部５３を、制御部４０によりＬＶＤＳ信号が出力される前にＦＥＴ５２により駆動電圧（ＬＣＤ＿１２Ｖ）が出力されるように、駆動電圧の出力タイミングＹ１（図４参照）をＬＣＤ＿ＯＮ信号の入力タイミングＸ１（図４参照）に対して遅延させるように構成する。これにより、制御部４０によりＬＶＤＳ信号が出力される前にＦＥＴ５２により駆動電圧が出力されるので、制御部４０によりＬＶＤＳ信号が出力された後にＦＥＴ５２により駆動電圧が出力されることに起因してＬＣＤパネル２０が正常に駆動しなくなるのを抑制することができる。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記実施形態では、本発明を表示装置およびテレビジョン装置としての液晶テレビジョンに適用する例を示したが、本発明はこれに限らない。本発明は、液晶テレビジョン以外の他のテレビジョン装置にも適用可能であるし、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）のモニタなどの他の表示装置にも適用可能である。

また、上記実施形態では、本発明の第１スイッチング素子としてバイポーラトランジスタを用いるとともに、本発明の第２スイッチング素子としてＦＥＴ（電界効果型トランジスタ）を用いる例を示したが、本発明はこれに限らない。本発明では、第１スイッチング素子として、バイポーラトランジスタ以外のトランジスタ（たとえば、ＦＥＴ）を用いてもよいし、トランジスタ以外の他のスイッチング素子を用いてもよい。同様に、本発明では、第２スイッチング素子として、ＦＥＴ以外のトランジスタ（たとえば、バイポーラトランジスタ）を用いてもよいし、トランジスタ以外の他のスイッチング素子を用いてもよい。

また、上記実施形態では、本発明の第１スイッチング素子としてバイポーラトランジスタを用いるとともに、本発明の第２スイッチング素子としてＦＥＴ（電界効果型トランジスタ）を用いることにより、第２スイッチング素子のスイッチング速度を第１スイッチング素子のスイッチング速度よりも大きくする例を示したが、本発明はこれに限らない。本発明では、第２スイッチング素子のスイッチング速度と第１スイッチング素子のスイッチング速度とを等しくしてもよい。

また、上記実施形態では、遅延回路部をコンデンサと抵抗とを含むように構成する例を示したが、本発明はこれに限らない。本発明では、遅延回路部を少なくともコンデンサを含むように構成すればよい。たとえば、遅延回路部をコンデンサのみにより構成してもよい。

２０ ＬＣＤパネル（表示パネル）
４０ 制御部
５０ 駆動電圧出力部
５１ バイポーラトランジスタ（第１スイッチング素子、第１トランジスタ素子）
５２ ＦＥＴ（第２スイッチング素子、第２トランジスタ素子）
５３ 遅延回路部
１００ 液晶テレビジョン（表示装置、テレビジョン装置）

Claims (6)

1. 表示パネルと、
   前記表示パネルを駆動するための表示オン信号が入力された場合に、前記表示パネルを駆動するための駆動電圧を出力する駆動電圧出力部とを備え、
   前記駆動電圧出力部は、
   前記表示オン信号が入力された場合にオン状態となる第１スイッチング素子と、
   前記第１スイッチング素子に接続され、前記第１スイッチング素子がオン状態となった場合にオン状態となるとともに、オン状態となることにより前記駆動電圧を出力する第２スイッチング素子と、
   前記第１スイッチング素子と前記第２スイッチング素子との間に設けられ、前記第２スイッチング素子のスイッチングを遅延させることにより、前記駆動電圧の出力タイミングを前記表示オン信号の入力タイミングに対して遅延させるための遅延回路部とを含む、表示装置。
2. 前記第２スイッチング素子のスイッチング速度は、前記第１スイッチング素子のスイッチング速度よりも大きい、請求項１に記載の表示装置。
3. 前記第１スイッチング素子および前記第２スイッチング素子は、それぞれ、第１トランジスタ素子および第２トランジスタ素子を含み、
   前記第１トランジスタ素子は、バイポーラトランジスタを含むとともに、前記第２トランジスタ素子は、電界効果型トランジスタを含む、請求項２に記載の表示装置。
4. 前記遅延回路部は、少なくともコンデンサを含む、請求項１〜３のいずれか１項に記載の表示装置。
5. 前記表示オン信号と、前記表示パネルに表示させる映像データを含む表示データ信号とを出力する制御部をさらに備え、
   前記制御部は、前記表示オン信号を出力して所定の時間が経過した後に前記表示データ信号を出力するように構成されており、
   前記遅延回路部は、前記制御部により前記表示データ信号が出力される前に前記第２スイッチング素子により前記駆動電圧が出力されるように、前記駆動電圧の出力タイミングを前記表示オン信号の入力タイミングに対して遅延させるように構成されている、請求項１〜４のいずれか１項に記載の表示装置。
6. テレビジョン放送を表示可能な表示パネルと、
   前記表示パネルを起動するための表示オン信号が入力された場合に、前記表示パネルを駆動するための駆動電圧を出力する駆動電圧出力部とを備え、
   前記駆動電圧出力部は、
   前記表示オン信号が入力された場合にオン状態となる第１スイッチング素子と、
   前記第１スイッチング素子に接続され、前記第１スイッチング素子がオン状態となった場合にオン状態となるとともに、オン状態となることにより前記駆動電圧を出力する第２スイッチング素子と、
   前記第１スイッチング素子と前記第２スイッチング素子との間に設けられ、前記第２スイッチング素子のスイッチングを遅延させることにより、前記駆動電圧の出力タイミングを前記表示オン信号の入力タイミングに対して遅延させるための遅延回路部とを含む、テレビジョン装置。

Images