CN101145771B - 通电电路 - Google Patents

通电电路 Download PDF

Info

Publication number
CN101145771B
CN101145771B CN2007101495745A CN200710149574A CN101145771B CN 101145771 B CN101145771 B CN 101145771B CN 2007101495745 A CN2007101495745 A CN 2007101495745A CN 200710149574 A CN200710149574 A CN 200710149574A CN 101145771 B CN101145771 B CN 101145771B
Authority
CN
China
Prior art keywords
voltage
core
power
detection signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101495745A
Other languages
English (en)
Other versions
CN101145771A (zh
Inventor
安文源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101145771A publication Critical patent/CN101145771A/zh
Application granted granted Critical
Publication of CN101145771B publication Critical patent/CN101145771B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1601—Constructional details related to the housing of computer displays, e.g. of CRT monitors, of flat displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/181—Enclosures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种通电电路，更特别地，涉及一种用于根据基于I/O电压或核心电压的NMOS和PMOS晶体管的电流驱动能力而产生不受I/O电压或核心电压的上升速度影响的通电信号的通电电路。当核心电压的电平低于I/O电压时，通电电路可以控制I/O电压。

Description

通电电路
本发明要求享有2006年9月13日提交的韩国专利申请No.10-2006-0088445的权益，在此引入其全部内容作为参考。
技术领域
本发明涉及一种通电电路(power-on circuit)，更特别地，涉及一种用于根据基于I/O电压或核心电压的NMOS和PMOS晶体管的电流驱动能力而产生不受I/O电压或核心电压的上升速度影响的通电信号的通电电路。
背景技术
半导体芯片在启动时可能经历一系列初始化程序，包括将外部电压施加于半导体芯片。在启动期间，由于芯片的输入/输出(I/O)终端的状态未知，因此可以使用保持可程式化输入输出(Retention Programmable Input Output，ORPIO)方案以避免与连接至芯片的另一系统有数据冲突。
然而，当I/O电压和芯片内部电压(以下称为“核心电压”)独立地用于RPIO方案中时，可能需要通电电路(POC)。图1例示了检测I/O电压、触发在所检测的I/O电压的特定电平VPOC1的复位信号、检测核心电压以及取消在所检测的核心电压的特定电平VPOC2的复位信号的通电电路时序图。
发明内容
本发明实施方式涉及可以产生不受I/O电压或核心电压上升速度影响的通电信号的通电电路。根据实施方式，通电信号可以根据基于I/O电压或核心电压的NMOS和PMOS晶体管的电流驱动能力而产生。在实施方式中，当核心电压的电平低于I/O电压时，通电电路可控制I/O电压。
在实施方式中，通电电路可以检测I/O电压和核心电压并产生通电信号。一旦通电信号产生，可以阻挡I/O电压和核心电压的电流流动以防止泄露电流。在实施方式中，通电电路可以基于I/O和核心电压的与导通/截止状态无关的电流流动而产生通电信号。
在实施方式中，通电电路可包括以下至少其中之一：输入/输出(I/O)电压检测器，其当施加I/O电压时输出I/O电压检测信号；当I/O电压低于检测电压时I/O电压检测信号可以具有低电平，以及当I/O电压大于检测电压时，其可以具有高电平。核心电压检测器，其当施加核心电压时可以输出核心电压检测信号。通电信号发生器，其接收I/O电压检测信号和核心电压检测信号并输出通电信号。
在实施方式中，当I/O电压低于检测电压时，通电信号可以具有I/O地电压，当I/O电压大于检测电压时具有I/O电压电平，以及当核心电压大于检测电压时具有基于高电平的I/O电压检测信号的I/O地电压。
附图说明
图1例示为通电电路的时序图；
图2例示为根据实施方式的通电电路的配置的方框图；
图3例示为根据实施方式的I/O电压检测器的电路图；
图4例示为根据实施方式的I/O电压检测器的时序图；
图5例示为根据实施方式的核心电压检测器的电路图；
图6例示为根据实施方式的核心电压检测器的时序图；
图7例示为根据实施方式的通电信号发生器的电路图；
图8例示为根据实施方式的通电电路的时序图。
具体实施方式
如图2例示，根据实施方式的通电电路可包括以下至少其中之一：响应于I/O电压DVDD检测器210输出I/O电压检测信号PURST0的输入/输出(I/O)电压检测器210；响应于核心电压VDD输出核心电压检测信号ND13的核心电压检测器220；接收I/O电压检测信号PURST0和核心电压检测信号ND13并响应于PURST0和ND13输出通电信号POCRST的通电信号发生器230。
图3例示了根据实施方式的I/O电压检测器210的电路图。I/O电压检测器210可包括电容器C2，其可在施加I/O电压DVDD时升高第五n沟道金属氧化物半导体(NMOS)晶体管NH5的栅极端(节点ND21)的电压。I/O电压检测器210可包括第五NMOS晶体管NH5，当所接收的电压超过第五NMOS晶体管NH5的阈值电压时，该第五NMOS晶体管可接收在栅极端通过电容器C2升高的电压以选择性连接节点ND22和ND23。I/O电压检测器210可包括第四NMOS晶体管NH4，当I/O电压DVDD超过第四NMOS晶体管NH4的阈值电压时，该第四NMOS晶体管可以接收栅极端的I/O电压DVDD以将I/O地电压(ground voltage)选择性施加在节点ND22。
I/O电压检测器210可以包括第一p沟道金属氧化物半导体(PMOS)晶体管PH1，其可以具有连接至I/O电压DVDD的源极端和共同连接至节点ND23的栅极端和漏极端，从而当超过第一PMOS晶体管PH1的阈值电压时，该晶体管将I/O电压DVDD选择地施加于ND23。I/O电压检测器210可包括第六NMOS晶体管NH6，其可以响应于I/O电压DVDD而将节点ND23的电压选择性施加于节点ND25。I/O电压检测器210可以包括第二PMOS晶体管PH2，其可以当I/O电压DVDD开始施加时防止节点ND25的电压具有太高的电平。I/O电压检测器210可以包括第三NMOS晶体管NH3，其可以截止第五NMOS晶体管NH5，这可以在施加I/O电压DVDD时防止泄露电流。
I/O电压检测器210可以包括第一反相器INVH1，其在施加I/O电压DVDD时可以接收节点ND23的电压。第二反相器INVH2可以接收第一反相器INVH1的输出并输出I/O电压检测信号PURST0。当节点ND23的电压变得太低时，第三PMOS晶体管PH3可以将节点ND23的电压升高至I/O电压DVDD。当噪声存在于I/O电压DVDD或施加反常电压时，第一NMOS晶体管NH1和第二NMOS晶体管NH2可以去除噪声或反常电压。因此，I/O电压检测器210可以输出I/O电压检测信号PURST0。然而，本领域的普通技术人员将可以理解用于I/O电压检测器的其他电路配置以输出输出I/O电压检测信号。
在实施方式中，I/O电压检测器可以操作如下：
1)当施加I/O电压DVDD时，节点ND21的电压通过电容器C2升高，如图4的I/O电压检测器时序图所示；
2)当节点ND21的电压超过第五NMOS晶体管NH5的阈值电压时，第五NMOS晶体管NH5导通。
3)第四NMOS晶体管响应于I/O电压DVDD而导通以将I/O地电压DVSS施加于节点ND23，如图4的I/O电压检测器时序图所示。结果，具有低电平的I/O电压检测信号PURST0通过第一反相器INVH1和第二反相器INVH2输出。
4)当I/O电压DVDD超过第一PMOS晶体管PH1的阈值电压时，第一PMOS晶体管PH1导通以升高节点ND23的电压，如图4的I/O电压检测器时序图所示。结果，具有高电平的I/O电压检测信号PURST0从I/O电压DVDD超过检测电压的时刻输出。
5)节点ND23的升高的电压通过第六NMOS晶体管NH6传输到节点ND25，其中第六NMOS晶体管NH6响应于I/O电压DVDD而导通，以升高节点ND25的电压。
6)第三NMOS晶体管NH3通过节点ND25的升高的电压而导通，其将I/O地电压传输至节点ND21，这导致第五NMOS晶体管截止。
7)由于第五NMOS晶体管NH5截止以及节点ND23的电压为高电平，在节点ND24通过第一反相器INVH1输出低电平电压。该低电平电压输入至第三PMOS晶体管PH3的栅极端，其将节点ND23的电压升高至I/O电压DVDD。
8)第六NMOS晶体管响应于I/O电压DVDD而导通，这可以防止在开始状态中的问题(实施方式中)，节点ND23的电压变成高电平，因而导通第三NMOS晶体管NH3并截止第五NMOS晶体管NH5，其可以阻止I/O电压检测信号PURST0的产生。
9)第二PMOS晶体管PH2可以防止在电路开始状态中节点ND25的电压变得太高，其可以防止在开始状态中的问题(实施方式中)，节点ND25的电压变得太高，因而导通第三NMOS晶体管NH3并截止第五NMOS晶体管NH5，其可以阻止I/O电压检测信号PURST0的产生。
10)第一和第二NMOS晶体管NH1和NH2可以去除I/O电压DVDD或反常电压中的噪声。
图5例示了根据实施方式的核心电压检测器220的电路图。核心电压检测器220可包括电容器C1，其可根据实施方式当施加核心电压VDD时可以升高第五NMOS晶体管N5的栅极端的电压(节点ND11)。核心电压检测器220可以包括第五NMOS晶体管N5，其可以接收第五NMOS晶体管N5的栅极端的通过电容器C1升高的电压。当所接收的电压超过第五NMOS晶体管N5的阈值电压时，第五NMOS晶体管N5可以选择地将节点ND12和ND13彼此连接。核心电压检测器220可以包括第四NMOS晶体管N4，其可以接收栅极端的核心电压VDD。当所接收的核心电压VDD超过第四NMOS晶体管N4的阈值电压时，第四NMOS晶体管可以选择地将核心地电压VSS施加于ND12。
第一PMOS晶体管P1可以具有连接至核心电压VDD的源极端。当超过第一PMOS晶体管P1的阈值电压时，第一PMOS晶体管P1可以具有共同连接至节点ND13的栅极端和漏极端以将核心电压VDD传输给节点ND13。第六NMOS晶体管N6可以响应于施加于第六NMOS晶体管N6栅极的核心电压VDD而将节点ND13的电压传输给节点ND15。第二PMOS晶体管P2可以防止当开始施加核心电压VDD时节点ND15的电压变得太高。第三NMOS晶体管N3可以截止第五NMOS晶体管N5，从而当施加核心电压VDD时防止泄露电流。当噪声存在于核心电压VDD或施加反常电压时，第一NMOS晶体管N1和第二NMOS晶体管N2去除该噪声和反常电压。在实施方式中，核心电压检测器220可以输出核心电压检测信号ND13。然而，本领域的普通技术人员将可以理解核心电压检测器220的其他电路配置。
在实施方式中，核心电压检测器220可以操作如下：
1)当核心电压VDD施加于核心电压检测器220时，节点ND11的电压可以通过电容器C1升高，如图6的核心电压检测器时序图所示。
2)当节点ND11的电压超过第五NMOS晶体管的阈值电压时，第五NMOS晶体管N5导通。
3)当第四NMOS晶体管响应于核心电压VDD而导通时，核心电压检测信号ND13可以在低电平输出，如图6的核心电压检测器时序图所示。
4)当核心电压VDD超过第一PMOS晶体管P1的阈值电压时，第一PMOS晶体管P1导通，其可以导致核心电压检测信号ND13在高电平输出，如图6的核心电压检测器时序图所示。
5)节点ND13的所升高的电压通过第六NMOS晶体管N6传输至节点ND15，其中第六NMOS晶体管N6响应于核心电压VDD而导通，其升高节点ND15的电压。
6)第三NMOS晶体管N3通过节点ND15的升高的电压而导通以将核心地电压VSS施加于节点ND11，导致第五NMOS晶体管N5截止。
7)第六NMOS晶体管N6响应于核心电压VDD而导通，其可以去除开始状态中的问题(实施方式中)，即节点ND13的电压变得太高，因而导通第三NMOS晶体管N3以及截止第五NMOS晶体管N5，其可能不利地阻止核心电压检测信号ND13的产生。
8)第二PMOS晶体管P2防止在开始状态下节点ND15的电压变得太高，其可以防止问题(实施方式中)即在开始状态下节点ND15的电压变得太高，因而导通第三NMOS晶体管并截止第五NMOS晶体管N5，其可能不利地阻止核心电压检测信号ND13。
9)第一NMOS晶体管N1和第二NMOS晶体管N2可以去除核心电压VDD或反常电压中的噪声。
图7例示了根据实施方式的通电信号发生器230的电路图。通电信号发生器230可以包括当I/O电压检测信号PURST0在低电平时在节点ND31产生高电压的第四PMOS晶体管PH4。第九NMOS晶体管NH9的栅极可以连接至I/O电压检测信号PURST0。第八NMOS晶体管NH8可以连接至核心电压检测信号ND13。第三反相器INVH3和第四反相器INVH4可以构成锁存器(latch)以闭锁节点ND31的电压。与非(NAND)门NAND1可以接收节点ND31的闭锁电压和I/O电压检测信号PURST0。第五PMOS晶体管PH5可以使节点ND31的电压在开始状态以初始化锁存器的状态。在实施方式中，第五反相器INVH5可以接收与非门NADN1的输出并输出通电信号POCRST。然而，本领域的普通技术人员将可以理解通电信号发生器230的其他电路配置。
在实施方式中，通电信号发生器230可以操作如下：
1)当I/O电压DVDD低于检测电压时，具有低电平的I/O电压检测信号PURST0输入至第四PMOS晶体管PH4的栅极，因而使节点ND31的电压变高。节点ND31的该高电平电压与具有低电平的I/O电压检测信号PURST0一起输入至与非门NAND1。结果，输出I/O地电压DVSS电平的通电信号POCRST，如图8的通电电路时序图所示。
2)当I/O电压DVDD超过检测电压时，高电平的I/O检测信号PURST0输入至第四PMOS晶体管PH4，因而截止第四PMOS晶体管PH4。因此，节点ND31的电压通过第三反相器INVH3和第四反相器INVH4闭锁至高电平，从而输出I/O电压DVDD的通电信号POCRST，如图8的通电电路时序图所示。
3)当核心电压VDD超过检测电压时，在核心电压VDD的核心电压检测信号ND13输入至第六NMOS晶体管NH6的栅极，因而导通第六NMOS晶体管NH6。同时，已在高电平就绪的I/O电压检测信号PURST0输入至第九NMOS晶体管NH9的栅极，导通NMOS晶体管NH9。结果，节点ND31的电压从闭锁的高电平变化至I/O地电压DVSS低电平电压。节点ND31的I/O地电压DVSS的该低电平电压输入至与非门NAND1，以致输出具有I/O地电压DVSS电平的通电信号POCRST，如图8的通电电路时序图所示。
实施方式涉及通电电路，该通电电路根据基于I/O电压或核心电压的NMOS和PMOS晶体管的电流驱动能力，产生不受I/O电压和/或核心电压的升高速度影响的通电信号。在实施方式中，通电电路能使用低于I/O电压的核心电压的电平来控制I/O电压，以及阻止I/O电压和核心电压的电流流动以防止泄露电流。在实施方式中，通电电路可以基于与I/O电压和核心电压的导通/截止状态无关的电流流动而能产生通电信号。在实施方式中，由于使用的晶体管不具有大的W/L比率，因此有可能使通电电路小型化。
本领域的技术人员显然可以在所公开的实施方式中进行各自改进和变型。因此，所公开的本发明实施方式意欲覆盖落入在本发明的所附权利要求书和等同物范围内的明显可见的改进和变型。

Claims (7)

1.一种包括通电电路的装置，其特征在于，所述通电电路包括：
输入/输出(I/O)电压检测器；
核心电压检测器，其中所述输入/输出(I/O)电压检测器输入I/O电压并输出与I/O电压成函数关系的I/O电压检测信号；以及
通电信号发生器，其中所述通电信号发生器的输出与输入/输出(I/O)电压检测器的输出和所述核心电压检测器的输出成函数关系；
所述通电信号发生器输入来自所述输入/输出(I/O)电压检测器的I/O电压检测信号；
所述通电信号发生器输入来自所述核心电压检测器的核心电压检测信号；以及
所述通电信号发生器输出与I/O电压检测信号和所述核心电压检测信号成函数关系的通电信号；
当I/O电压低于第一检测电压时，所述通电信号具有I/O地电压电平；
当I/O电压超过所述第一检测电压时，所述通电信号具有I/O电压电平；以及
当核心电压超过第二检测电压时，如果I/O电压检测信号具有高电平，则所述通电信号具有I/O地电压电平。
2.根据权利要求1所述的装置，其特征在于，当I/O电压低于检测信号时，I/O电压检测信号具有低电平，以及当I/O电压超过所述检测信号时，I/O电压检测信号具有高电平。
3.根据权利要求1所述的装置，其特征在于，所述核心电压检测器输入核心电压并输出核心电压检测信号。
4.根据权利要求1所述的装置，其特征在于，所述输入/输出(I/O)电压检测器包括两个反相器，该反相器接收在I/O电压检测节点所检测的电压并输出I/O电压电平的电压或I/O地电压电平的电压。
5.根据权利要求4所述的装置，其特征在于，所述输入/输出(I/O)电压检测器包括p沟道金属氧化物半导体(PMOS)晶体管，该晶体管具有连接至I/O电压的源极和连接至位于两个反相器之间的I/O电压检测节点的栅极端和连接至所述两个反相器输入端的I/O电压检测节点的漏极端，其中所述p沟道金属氧化物半导体(PMOS)晶体管导通，从而当I/O电压超过PMOS晶体管的阈值电压时，将具有高电平的I/O电压所检测信号传输给I/O电压检测节点。
6.根据权利要求1所述的装置，其特征在于，所述核心电压检测器包括n沟道金属氧化物半导体(NMOS)晶体管，当所接收的核心电压超过NMOS晶体管的阈值电压时，NMOS晶体管将核心地电压施加给第一节点。
7.根据权利要求6所述的装置，其特征在于，所述核心电压检测器包括PMOS晶体管，其具有连接至所述核心电压的源极端和共同连接至第二节点的栅极端和漏极端，其中当核心电压超过PMOS晶体管的阈值电压时，PMOS晶体管将所述核心电压施加于所述第二节点。
CN2007101495745A 2006-09-13 2007-09-12 通电电路 Expired - Fee Related CN101145771B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2006-0088445 2006-09-12
KR1020060088445A KR100788378B1 (ko) 2006-09-13 2006-09-13 파워 온 회로
KR1020060088445 2006-09-13

Publications (2)

Publication Number Publication Date
CN101145771A CN101145771A (zh) 2008-03-19
CN101145771B true CN101145771B (zh) 2012-09-19

Family

ID=39168939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101495745A Expired - Fee Related CN101145771B (zh) 2006-09-13 2007-09-12 通电电路

Country Status (6)

Country Link
US (1) US20080061849A1 (zh)
JP (1) JP2008072719A (zh)
KR (1) KR100788378B1 (zh)
CN (1) CN101145771B (zh)
DE (1) DE102007043185B4 (zh)
TW (1) TWI354445B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100079071A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 파워 온 회로
US8659970B2 (en) 2012-03-16 2014-02-25 Micron Technology, Inc. Memory device power control
CN104122967B (zh) * 2013-04-24 2019-04-05 深圳市祈飞科技有限公司 一种上电掉电复位控制电路及计算机
TWI479304B (zh) * 2013-07-24 2015-04-01 Wistron Corp 啟動電路及電子裝置
CN109490761B (zh) * 2019-01-22 2024-03-01 上海艾为电子技术股份有限公司 一种测试模式进入方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1127444A (zh) * 1994-07-12 1996-07-24 通用仪器公司 断电复位系统
US6097659A (en) * 1998-10-31 2000-08-01 Lg Semicon Co., Ltd. Power-up circuit for semiconductor memory device
CN1481075A (zh) * 2002-07-18 2004-03-10 三星电子株式会社 开电复位电路和方法
US7034585B1 (en) * 2003-02-14 2006-04-25 National Semiconductor Corporation VDD detect circuit without additional power consumption during normal mode

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079447A (en) * 1990-03-20 1992-01-07 Integrated Device Technology BiCMOS gates with improved driver stages
US5668450A (en) * 1995-04-17 1997-09-16 Martin Marietta Corp. Half-wave, brushless, four-phase DC motor with bifilar windings
US6215342B1 (en) * 1999-07-14 2001-04-10 Fairchild Semiconductor Corporation Power-on reset circuit for dual-supply system
JP2002343083A (ja) * 2001-05-18 2002-11-29 Mitsubishi Electric Corp 半導体装置
KR100422588B1 (ko) * 2002-05-20 2004-03-16 주식회사 하이닉스반도체 파워 업 신호 발생 장치
KR100636933B1 (ko) * 2004-11-15 2006-10-19 주식회사 하이닉스반도체 파워 온 리셋 회로
KR20060077126A (ko) * 2004-12-30 2006-07-05 주식회사 하이닉스반도체 반도체 메모리 장치
US7368960B2 (en) * 2005-06-15 2008-05-06 Cypress Semiconductor Corp. Circuit and method for monitoring the integrity of a power supply
JP4693520B2 (ja) * 2005-06-29 2011-06-01 株式会社東芝 半導体集積回路装置
JP2007066037A (ja) * 2005-08-31 2007-03-15 Renesas Technology Corp 半導体集積回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1127444A (zh) * 1994-07-12 1996-07-24 通用仪器公司 断电复位系统
US6097659A (en) * 1998-10-31 2000-08-01 Lg Semicon Co., Ltd. Power-up circuit for semiconductor memory device
CN1481075A (zh) * 2002-07-18 2004-03-10 三星电子株式会社 开电复位电路和方法
US7034585B1 (en) * 2003-02-14 2006-04-25 National Semiconductor Corporation VDD detect circuit without additional power consumption during normal mode

Also Published As

Publication number Publication date
TW200820611A (en) 2008-05-01
JP2008072719A (ja) 2008-03-27
DE102007043185B4 (de) 2010-04-08
DE102007043185A1 (de) 2008-04-24
KR100788378B1 (ko) 2008-01-02
US20080061849A1 (en) 2008-03-13
TWI354445B (en) 2011-12-11
CN101145771A (zh) 2008-03-19

Similar Documents

Publication Publication Date Title
US7521970B2 (en) High voltage tolerant input buffer
US7205820B1 (en) Systems and methods for translation of signal levels across voltage domains
CN101145771B (zh) 通电电路
US4672243A (en) Zero standby current TTL to CMOS input buffer
US6937074B2 (en) Power-up signal generator in semiconductor device
CN101740097A (zh) 数据传输系统
KR101064489B1 (ko) 넓은 입출력 범위를 갖는 버스 홀더 및 톨러런트 입출력 버퍼
KR100736396B1 (ko) 저전력 소모를 위한 소 신호 수신기 및 이를 구비하는반도체 장치
US5939932A (en) High-output voltage generating circuit for channel breakdown prevention
US20080024188A1 (en) Junction field effect transistor level shifting circuit
US6768367B1 (en) Pre-biased voltage level shifting circuit for integrated circuit devices utilizing differing power supply levels
US6529060B2 (en) Semiconductor integrated circuit device with voltage interface circuit
US8030987B2 (en) Level shifter circuit and semiconductor device having the same
CN113285706B (zh) 一种电压电平转换电路
KR100224764B1 (ko) 로우 어드레스 스트로우브신호 입력버퍼
KR100298444B1 (ko) 입력 버퍼 회로
US10848156B1 (en) Voltage level shifter
CN210156919U (zh) 芯片及静电放电保护电路
US6304506B1 (en) Energy-saving device for memory circuit
JP2010166457A (ja) レベルシフト回路およびそれを備えた半導体装置
KR20100133610A (ko) 전압 레벨 시프터
CN112421592A (zh) 芯片及静电放电保护电路
US11770117B2 (en) Data receiving circuit
US11728794B2 (en) Data receiving circuit
CN113285707A (zh) 一种电压电平转换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120919

Termination date: 20130912