CN109300492A - 一种上电信号产生电路 - Google Patents

Abstract

本发明提供一种上电信号产生电路，包括：第一电压生成单元，所述第一电压生成单元的输入端接入供电电压，第一电压生成单元用于根据所述供电电压生成第一电压信号，所述第一电压生成单元的输出端连接至泄放节点；输出单元，所述输出单元的输入端连接至所述泄放节点，所述输出单元的输出端输出所述上电信号，当所述泄放节点的电压大于第一阈值时，所述上电信号翻转；泄放单元，所述泄放单元适于在所述上电信号翻转之前，对所述泄放节点进行电荷泄放。本发明中的上电信号产生电路可以更准确的产生上电信号。

Description

一种上电信号产生电路

技术领域

本发明涉及电路领域，尤其涉及一种上电信号产生电路。

背景技术

在电路领域，通常需要在上电后为工作电路提供上电信号，工作电路可以根据上电信号的触发确定其工作状态，例如进行复位等。工作电路可以是很多种例如可以是非易失存储器(NVM，NonVolatile Memory)电路。

若上电信号的产生不够准确，则会导致工作电路不能正常工作。

发明内容

本发明解决的技术问题是更加准确的产生上电信号。

为解决上述技术问题，本发明实施例提供一种上电信号产生电路，包括：第一电压生成单元，所述第一电压生成单元的输入端接入供电电压，第一电压生成单元用于根据所述供电电压生成第一电压信号，所述第一电压生成单元的输出端连接至泄放节点；输出单元，所述输出单元的输入端连接至所述泄放节点，所述输出单元的输出端输出所述上电信号，当所述泄放节点的电压大于第一阈值时，所述上电信号翻转；泄放单元，所述泄放单元适于在所述上电信号翻转之前，对所述泄放节点进行电荷泄放。

可选的，所述泄放单元包括泄放控制单元和泄放通路，所述泄放控制单元适于根据所述输出单元提供的泄放反馈信号生成泄放控制信号，所述泄放通路适于根据所述泄放控制信号的控制建立所述泄放节点与地之间的通路，以进行所述电荷泄放。

可选的，所述泄放反馈信号包括所述上电信号以及所述上电信号的反相信号，所述泄放控制单元包括锁存器，所述锁存器用于根据所述上电信号以及所述上电信号的反相信号输出所述泄放控制信号。

可选的，所述泄放控制单元还包括第二通路和第三通路，所述第二通路受所述上电信号的反相信号的控制，当所述反相信号大于第二阈值时向所述锁存器的正相输入端输入低电平；所述第三通路受上电信号的控制，当所述上电信号大于第三阈值时，向所述锁存器的反相输入端输入低电平。

可选的，所述锁存器包括第一反相器和第二反相器，所述第二通路包括第一NMOS管，所述第三通路包括第二NMOS管；所述第一NMOS管的栅极接入所述反相信号，所述第一NMOS管的源极接地，所述第一NMOS管的漏极连接至所述第一反相器的输入端；所述第一反相器的输出端连接至所述第二NMOS管的源极；所述第二NMOS管的栅极连接至所述上电信号，所述第二NMOS管的漏极接地；所述第二反相器的输入端连接至所述第一反相器的输出端，所述第二反相器的输出端连接至所述第一反相器的输入端，所述第二反相器的输出端输出所述泄放控制信号。

可选的，所述泄放通路包括第三NMOS管，所述第三NMOS管的源极接地，所述第三NMOS管的漏极连接至所述泄放节点，所述第三NMOS管的栅极接入所述泄放控制信号。

可选的，所述第三NMOS管为长通道NMOS管。

可选的，所述第一电压生成单元包括：第一PMOS管以及电阻；所述第一PMOS管的源极接入所述供电电压，所述第一PMOS管的栅极接地，所述第一PMOS管的漏极连接至所述泄放节点；所述电阻的其中一端连接至所述泄放节点，所述电阻的另一端接地。

可选的，所述输出单元包括：第二PMOS管、第四NMOS管、第五NMOS管、第三反相器以及第四反相器；所述第二PMOS管的栅极连接至所述泄放节点，所述第二PMOS管的源极接入所述供电电压，所述第二PMOS管的漏极连接至所述第四NMOS管的漏极；所述第四NMOS管的栅极连接至所述泄放节点，所述第四NMOS管的源极连接至所述第五NMOS管的漏极，所述第四NMOS管的漏极连接至所述第三反相器的输入端；所述第五NMOS管的栅极连接至所述第五NMOS管的漏极，所述第五NMOS管的源极接地；所述第三反相器的输出端连接至所述第四反相器的输入端，所述第四反相器输出所述上电信号。

可选的，所述上电信号用于控制工作电路进行上电复位。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

在本发明实施例中，输出单元的输入端连接至泄放节点，输出单元的输出端输出上电信号，上电信号用于触发工作电路。通过设置泄放单元，在上电信号翻转之前，对所述泄放节点进行电荷泄放，从而可以延迟上电信号翻转的时刻。由于上电信号翻转的时刻通常是对工作电路进行触发的时刻，而供电电压的稳定建立通常需要一段时间，故延后上电信号翻转的时刻，可以使得上电信号在供电电压较为稳定时翻转。通常在供电电压较为稳定时进行触发的成功率较高，故通过延后上电信号的翻转时刻，可以使得上电信号更加准确的对工作电路进行触发。

附图说明

图1是一种上电信号产生电路的结构示意图；

图2是图1中上电信号产生电路的一种信号示意图；

图3是图1中上电信号产生电路的另一种信号示意图；

图4是本发明实施例中一种上电信号产生电路的结构示意图；

图5是图4所示的上电信号产生电路的一种信号示意图；

图6是图4所示的上电信号产生电路的另一种信号示意图。

具体实施方式

如前所述，在电路领域，通常需要在上电后为工作电路提供上电信号，工作电路可以根据上电信号的触发确定其工作状态，例如进行复位等。若上电信号的产生不够准确，则会导致工作电路不能正常工作。

图1是一种上电信号产生电路的结构示意图。上电信号产生电路响应于供电电压VDD1，产生上电信号POR1，以触发工作电路。

图2是图1中上电信号产生电路的一种信号示意图，具体示出了当供电电压VDD1从0较慢的上升到正常的工作电压的过程中，节点Node、上电信号POR1和供电电压VDD1的变化关系。

可以看出，当供电电压VDD1上升较慢时，上电信号POR翻转时刻，供电电压VDD1已经上升至稳定的工作电压，可以触发工作电路以进行复位或其它动作。

但是，参见图3，当供电电压VDD1上升速度较快时，当上电信号POR1翻转的时刻，供电电压VDD1仅有1.2V，由于供电电压同时为工作电路供电，故此时上电信号触发工作电路可能会失败，进而导致工作电路无法正常工作。

在本发明实施例中，输出单元的输入端连接至泄放节点，输出单元的输出端输出上电信号，上电信号用于触发工作电路。通过设置泄放单元，在上电信号翻转之前，对所述泄放节点进行电荷泄放，从而可以延迟上电信号翻转的时刻。

由于上电信号翻转的时刻通常是对工作电路进行触发的时刻，而供电电压的稳定建立通常需要一段时间，故延后上电信号翻转的时刻，可以使得上电信号在供电电压较为稳定时翻转。由于供电电压同时为工作电路供电，通常在供电电压较为稳定时进行触发的成功率较高，故通过延后上电信号的翻转时刻，可以使得上电信号更加准确的对工作电路进行触发。

图4是本发明实施例中一种上电信号产生电路的结构示意图，为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合图4对本发明的具体实施例做详细的说明。

本发明实施例中的上电信号产生电路可以包括：

第一电压生成单元41，所述第一电压生成单元41的输入端接入供电电压VDD4，第一电压生成单元41用于根据所述供电电压VDD4生成第一电压信号，所述第一电压生成单元41的输出端连接至泄放节点N1；

输出单元42，所述输出单元42的输入端连接至所述泄放节点N1，所述输出单元42的输出端输出所述上电信号POR4，当所述泄放节点N1的电压大于第一阈值时，所述上电信号POR4翻转；

泄放单元43，所述泄放单元43适于在所述上电信号POR4翻转之前，对所述泄放节点N1进行电荷泄放。

以下分别对第一电压生成单元41、输出单元42以及泄放单元43进行进一步的介绍。

如图4所示的第一电压生成单元41可以包括第一PMOS管MP1以及电阻R1，第一PMOS管MP1的源极接入供电电压VDD4，第一PMOS管MP1的栅极接地，所述第一PMOS管MP1的漏极连接至泄放节点N1。电阻R1的其中一端连接至泄放节点N1，另一端接地。

第一电压生成单元41用于生成与供电电压相关的第一电压信号，如图4所示的第一电压生成单元独立工作时，第一电压信号跟随供电电压VDD4变化。在如图4的结构以外，其他可以根据供电电压生成跟随其变化的第一电压信号的电路结构，也可以作为本发明实施例中的第一电压生成单元。

如图4所示的输出单元42可以包括：第二PMOS管MP2、第四NMOS管MN4、第五NMOS管MN5、第三反相器I3以及第四反相器I4。

所述第二PMOS管MP2的栅极连接至所述泄放节点N1，所述第二PMOS管MP2的源极接入所述供电电压VDD4，所述第二PMOS管MP2的漏极连接至所述第四NMOS管MN4的漏极。

所述第四NMOS管MN4的栅极连接至所述泄放节点N1，所述第四NMOS管MN4的源极连接至所述第五NMOS管MN5的漏极，所述第四NMOS管MN4的漏极连接至所述第三反相器I3的输入端。

所述第五NMOS管MN5的栅极连接至所述第五NMOS管MN5的漏极，所述第五NMOS管MN5的源极接地。

所述第三反相器I3的输出端连接至所述第四反相器I4的输入端，所述第四反相器I4输出所述上电信号POR4。

输出单元42的输入端连接至泄放节点N1，当泄放节点N1的电压大于第一阈值时，上电信号POR翻转。第一阈值由输出单元42的电路结构以及输出单元42中的具体参数决定。

第二PMOS管MP2与第四NMOS管MN4形成一个反相器，在供电电压VDD4逐渐上升的过程中，泄放节点N1的电压也逐渐上升，在泄放节点的电压小于第二PMOS管MP2的关断电压前，第二PMOS管MP2开启，节点N2的电压逐渐升高。当节点N2的电压升高至可以使得反相器I3翻转时，节点N3的电平为逻辑低电平，上电信号POR4跟随供电电压VDD4变化。

在泄放节点N1的电压逐渐升高的过程中，第二PMOS管MP2逐渐关断，节点N2电压逐渐降低，当降低到反相器I3的逻辑低电平范围内时，节点N3的电压跟随供电电压VDD变化，当节点N3的电平在反相器I3的逻辑高电平的范围内时，上电信号POR4翻转为逻辑低电平。

输出单元42用于根据泄放节点的电压生成输出上电信号，并为泄放单元43提供控制对泄放节点进行电荷泄放的反馈信号。图4示出的输出单元42的其他电路形式也可以作为本发明的具体实施方式。

若仅由第一电压生成单元41和输出单元42生成上电信号，则上电信号产生电路与图1相同，参见图3，在供电电压VDD1上升较快的情况下，在上电信号POR1的翻转时刻，供电电压VDD1尚未稳定，会造成工作电路无法正常复位等后果。故继续参见图4，在本发明实施例中，设置泄放单元43，以在所述上电信号翻转之前，对所述泄放节点N1进行电荷泄放。

泄放单元43可以包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一反相器I1以及第二反相器I2。

第一NMOS管MN1的栅极与节点N3相连接，节点N3的信号是上电信号POR4的反相信号，第一NMOS管MN1的源极接地，第一NMOS管MN1的漏极连接至第一反相器I1的输入端，第一反相器I1的输出端连接至第二NMOS管的源极。

第二NMOS管的栅极连接至上电信号POR4，第二NMOS管MN2的漏极接地，第二NMOS管MN2的源极连接至第二反相器I2的输入端。

第二反相器I2的输入端连接至第一反相器I1的输入端，第二反相器I2的输出端连接至第三NMOS管MN3的栅极，所述第三NMOS管NM3的源极接地，所述第三NMOS管NM3的漏极连接至所述泄放节点。

如前所述，在供电电压VDD4逐渐上升的过程中，泄放节点N1的电压也逐渐上升，在泄放节点N1的电压小于第二PMOS管MP2的关断电压前，第二PMOS管MP2开启，节点N2的电压逐渐升高。当节点N2的电压升高至可以使得反相器I3翻转时，节点N3的电平为逻辑低电平，上电信号POR4跟随供电电压VDD4变化。

节点N3的电平为逻辑低电平、上电信号POR4跟随供电电压VDD4变化时，第一NMOS管MN1关断，第二NMOS管MN2逐渐开启，当节点N5的电压低于反相器I2的低电平阈值时，第二反相器I2的输出电压跟随供电电压VDD4变化，此时第三NMOS管MN3逐渐开启，对泄放节点N1进行电荷泄放，以延缓泄放节点N1的电压的上升速度。

在泄放节点N1的电压逐渐升高的过程中，第二PMOS管MP2逐渐关断，节点N2的电压逐渐降低，当降低到反相器I3的逻辑低电平范围内时，节点N3的电压跟随供电电压VDD4变化，当节点N3的电平在反相器I3的逻辑高电平的范围内时，上电信号POR4翻转为逻辑低电平。

节点N3的电压跟随供电电压VDD4变化的过程中，第一NMOS管MN1逐渐开启，节点N4电压逐渐降低，上电信号POR4翻转为逻辑低电平后，第二NMOS管MN2关断，第三NMOS管MN3逐渐关断。

由此，在上电信号翻转之前，通过MN3对泄放节点进行电荷泄放，在上电信号翻转后，逐渐停止对泄放节点的电荷泄放，进而可以延迟第二PMOS管MP2的关断速度，进一步延缓上电信号POR4的翻转时刻，使得上电信号POR4在供电电压VDD4较为稳定时翻转，以保证工作电路的正常工作。

第三NMOS管可以是长通道NMOS管，通过调整第三NMOS管的具体参数以及各个反相器的参数，可以调整上电信号POR4的翻转时刻。

在泄放单元43中，第一NMOS管MN1、第二NMOS管MN2、第一反相器I1和第二反相器I2可以实现泄放控制单元，第三NMOS管MN3可以实现泄放通路。

泄放控制单元43根据输出单元42提供的泄放反馈信号生成泄放控制信号，泄放通路根据泄放控制信号的控制建立泄放节点N1和地之间的通路，以进行电荷泄放。

泄放通路可以由第三NMOS管MN3实现，在其它变换例中，也可以有其它的变化形式，可以实现根据泄放控制信号的控制建立泄放节点N1和地之间的通路的各种电路，均可以作为本发明实施例中的泄放通路。

输出单元提供的反馈信号可以是上电信号POR4和节点N3的信号，以指示上电信号的翻转。

泄放控制单元43可以包括第二通路和第三通路，第二通路可以由第一NMOS管MN1实现，受上电信号POR4的反向信号的控制，也即节点N3的信号的控制。当节点N3的反相信号大于第二阈值时，向锁存器的正向输入端输入低电平，也即向节点N4输入低电平。

第三通路可以由第二NMOS管MN2实现，第三通路受上电信号POR4的控制，当上电信号POR4大于第三阈值时，向锁存器的反向输入端输入低电平，也即向节点N5输入低电平。

第二通路和第三通路的其它实现形式在此不一一赘述，在其它的变换例中，可以实现根据上电信号的数值范围，在阈值以上和在阈值以下分别向锁存器输入不同电平的电路均可以作为第二通路和第三通路。

在如图4所示的上电电路中，锁存器由反相器I1和反相器I2实现，锁存器也可以是其它的结构形式。可以理解的是，第二通路和第三通路以及锁存器共同生成控制泄放通路的泄放控制信号，第二通路、第三通路、锁存器以及泄放通路的具体电路形式相互配合。

虽然在如图4所示的上电电路中，泄放控制信号为高电平有效，但在本发明的其它变换例中，泄放控制信号也可以是低电平有效。相应的电路结构可以适应性的调整，这些变换方案均落入本发明的保护范围。

图5是图4所示的上电信号产生电路的一种信号示意图，是当供电电压VDD4的上升速度较快时，供电电压VDD4、节点N1的信号以及上电信号POR4之间的关系示意图。

可以看出，在同等实验条件下，通过设置泄放单元43，上电信号POR4翻转时刻的供电电压VDD4相比于图3中上电信号POR1翻转时刻的供电电压VDD1，更接近于稳定状态。

通过调整电路参数，以及上电信号产生电路的具体结构，可以进一步推迟或者提前上电信号POR4的翻转时刻。

图6是图4所示的上电信号产生电路的另一种信号示意图，是当供电电压VDD4的上升速度较慢时，供电电压VDD4、节点N1的信号以及上电信号POR4之间的关系示意图。在上电信号POR4翻转时刻，供电电压VDD4已稳定建立。图2、图3、图5、图6的横轴均为时间轴，单位为秒，纵轴均指示电压，单位为V。

综上，在本发明实施例中，输出单元的输入端连接至泄放节点，输出单元的输出端输出上电信号，上电信号用于触发工作电路。通过设置泄放单元，在上电信号翻转之前，对所述泄放节点进行电荷泄放，从而可以延迟上电信号翻转的时刻。由于上电信号翻转的时刻通常是对工作电路进行触发的时刻，而供电电压的稳定建立通常需要一段时间，故延后上电信号翻转的时刻，可以使得上电信号在供电电压较为稳定时翻转。通常在供电电压较为稳定时进行触发的成功率较高，故通过延后上电信号的翻转时刻，可以使得上电信号更加准确的对工作电路进行触发。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种上电信号产生电路，其特征在于，包括：

第一电压生成单元，所述第一电压生成单元的输入端接入供电电压，第一电压生成单元用于根据所述供电电压生成第一电压信号，所述第一电压生成单元的输出端连接至泄放节点；

输出单元，所述输出单元的输入端连接至所述泄放节点，所述输出单元的输出端输出所述上电信号，当所述泄放节点的电压大于第一阈值时，所述上电信号翻转；

泄放单元，所述泄放单元适于在所述上电信号翻转之前，对所述泄放节点进行电荷泄放。

2.根据权利要求1所述的上电信号产生电路，其特征在于，所述泄放单元包括泄放控制单元和泄放通路，所述泄放控制单元适于根据所述输出单元提供的泄放反馈信号生成泄放控制信号，所述泄放通路适于根据所述泄放控制信号的控制建立所述泄放节点与地之间的通路，以进行所述电荷泄放。

3.根据权利要求2所述的上电信号产生电路，其特征在于，所述泄放反馈信号包括所述上电信号以及所述上电信号的反相信号，所述泄放控制单元包括锁存器，所述锁存器用于根据所述上电信号以及所述上电信号的反相信号输出所述泄放控制信号。

4.根据权利要求3所述的上电信号产生电路，其特征在于，所述泄放控制单元还包括第二通路和第三通路，所述第二通路受所述上电信号的反相信号的控制，当所述反相信号大于第二阈值时向所述锁存器的正相输入端输入低电平；所述第三通路受上电信号的控制，当所述上电信号大于第三阈值时，向所述锁存器的反相输入端输入低电平。

5.根据权利要求4所述的上电信号产生电路，其特征在于，所述锁存器包括第一反相器和第二反相器，所述第二通路包括第一NMOS管，所述第三通路包括第二NMOS管；

所述第一NMOS管的栅极接入所述反相信号，所述第一NMOS管的源极接地，所述第一NMOS管的漏极连接至所述第一反相器的输入端；

所述第一反相器的输出端连接至所述第二NMOS管的源极；

所述第二NMOS管的栅极连接至所述上电信号，所述第二NMOS管的漏极接地；

所述第二反相器的输入端连接至所述第一反相器的输出端，所述第二反相器的输出端连接至所述第一反相器的输入端，所述第二反相器的输出端输出所述泄放控制信号。

6.根据权利要求2所述的上电信号产生电路，其特征在于，所述泄放通路包括第三NMOS管，所述第三NMOS管的源极接地，所述第三NMOS管的漏极连接至所述泄放节点，所述第三NMOS管的栅极接入所述泄放控制信号。

7.根据权利要求6所述的上电信号产生电路，其特征在于，所述第三NMOS管为长通道NMOS管。

8.根据权利要求1所述的上电信号产生电路，其特征在于，所述第一电压生成单元包括：第一PMOS管以及电阻；

所述第一PMOS管的源极接入所述供电电压，所述第一PMOS管的栅极接地，所述第一PMOS管的漏极连接至所述泄放节点；

所述电阻的其中一端连接至所述泄放节点，所述电阻的另一端接地。

9.根据权利要求1所述的上电信号产生电路，其特征在于，所述输出单元包括：第二PMOS管、第四NMOS管、第五NMOS管、第三反相器以及第四反相器；

所述第二PMOS管的栅极连接至所述泄放节点，所述第二PMOS管的源极接入所述供电电压，所述第二PMOS管的漏极连接至所述第四NMOS管的漏极；

所述第四NMOS管的栅极连接至所述泄放节点，所述第四NMOS管的源极连接至所述第五NMOS管的漏极，所述第四NMOS管的漏极连接至所述第三反相器的输入端；

所述第五NMOS管的栅极连接至所述第五NMOS管的漏极，所述第五NMOS管的源极接地；

所述第三反相器的输出端连接至所述第四反相器的输入端，所述第四反相器输出所述上电信号。

10.根据权利要求1所述的上电信号产生电路，其特征在于，所述上电信号用于控制工作电路进行上电复位。