CN102655409B - 二级式后端驱动器 - Google Patents

二级式后端驱动器 Download PDF

Info

Publication number
CN102655409B
CN102655409B CN201110304720.3A CN201110304720A CN102655409B CN 102655409 B CN102655409 B CN 102655409B CN 201110304720 A CN201110304720 A CN 201110304720A CN 102655409 B CN102655409 B CN 102655409B
Authority
CN
China
Prior art keywords
output signal
npn
pad
type
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110304720.3A
Other languages
English (en)
Other versions
CN102655409A (zh
Inventor
王文泰
黄朝岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd, Global Unichip Corp filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102655409A publication Critical patent/CN102655409A/zh
Application granted granted Critical
Publication of CN102655409B publication Critical patent/CN102655409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明为一种二级式后端驱动器。其下拉单元中的一第一N型晶体管栅极与一上拉单元中的第一P型晶体管栅极皆连接至一输出垫。而本发明的二级式后端驱动器还提供一控制电路以控制该第一N型晶体管N1与第一P型晶体管P1，使得该上拉单元或者该下拉单元启动时，该第一N型晶体管N1与第一P型晶体管P1的漏极与源极之间的电压差不会超过一耐压值。

Description

二级式后端驱动器
技术领域
本发明为一种后端驱动器(post driver)，特别是一种二级式后端驱动器(2-stage post driver)。
背景技术
集成电路在进行封装时，为了使IC芯片连接至封装接脚，因此除了内部提供IC芯片主要功能的核心电路(core circuit)外，还需要在核心电路与外部封装接脚间加上输出/入垫(PAD)。作为核心电路与外部封装接脚间的桥梁，在设计输出垫(output pad)与输入垫(input pad)时，往往会因为其特性而需要额外的考虑。以输出垫为例，为了提供足够的驱动能力，必须提供一后端驱动器(post driver)至输出垫。
众所周知，为了加快核心电路的操作速度以及减少功率消耗(powerconsumption)，核心电路中的核心电压(core voltage)会较小，例如1.8V。而连接至外部电路的输出垫则必须产生较高的输出电压，例如3.3V。
由于IC芯片上的电路元件(晶体管)是以1.8V的耐压进行设计，因此，为了能够承受输出垫上3.3V的输出电压，后端驱动器必须设计为二级式的后端驱动器。
请参照图1A，其所绘示为已知二级式后端驱动器示意图。二级式后端驱动器110连接于核心电路100与输出垫120之间。其中，核心电路100连接于第一电源电压V1与接地端GND之间，第一电源电压V1可为例如1.8V，因此核心输出信号Ocore的操作范围在0V与1.8V之间，亦即，高电平为1.8V，而低电平为0V。
二级式后端驱动器110包括一控制电路(control circuit)116、一上拉单元(pull-up unit)112、一下拉单元(pull-down unit)114。其中，控制电路116接收核心输出信号Ocore，并产生上拉控制信号(pull-up controllingsignal)C_up以及下拉控制信号(pull-down controlling signal)C_down。
上拉单元112包括一第一P型晶体管P1、与第二P型晶体管P2。第二P型晶体管P2源极连接至第二电源电压V2(例如3.3V)、栅极接收上拉控制信号C_up；第一P型晶体管P1源极连接至第二P型晶体管P2漏极、栅极连接至第一电源电压V1、漏极连接至输出垫120。下拉单元114包括一第一N型晶体管N1、与第二N型晶体管N2。第二N型晶体管N2源极连接至接地端GND、栅极接收下拉控制信号C_down；第一N型晶体管N1源极连接至第二N型晶体管N2漏极、栅极连接至第一电源电压V1、漏极连接至输出垫120。再者，二级式后端驱动器110产生垫输出信号Opad至输出垫120，而垫输出信号Opad的操作范围在0V与3.3V之间，亦即，高电平为3.3V，而低电平为0V。再者，为了能够有效地控制第二P型晶体管P2以及第二N型晶体管N2，上拉控制信号C_up的操作范围为V1(例如1.8V)～V2(例如3.3V)；下拉控制信号C_down的操作范围为0V～V1(例如1.8V)。
当核心输出信号Ocore为高电平(1.8V)时，控制电路116输出的上拉控制信号C_up为V1(1.8V)且下拉控制信号C_down为0V，上拉单元112开启、下拉单元114关闭，而产生高电平(3.3V)的垫输出信号Opad至输出垫120。反之，当核心输出信号Ocore为低电平(0V)时，控制电路116输出的上拉控制信号C_up为V2(3.3V)且下拉控制信号C_down为V1(1.8V)，上拉单元112关闭、下拉单元114开启，而产生低电平(0V)的垫输出信号Opad至输出垫120。
很明显地，由于晶体管P1、P2、N1、N2的耐压程度皆为1.8V，因此上拉单元112需要串接二个P型晶体管P1、P2，当垫输出信号Opad为低电平(0V)时，每个P型晶体管的跨压将不会超过1.8V；同理，下拉单元114需要串接二个N型晶体管N1、N2，当垫输出信号Opad为高电平(3.3V)时，每个N型晶体管的跨压将不会超过1.8V。
然而，已知二级式的后端驱动器110在垫输出信号Opad转态(leveltransition)时，有可能造成晶体管的跨压超过其耐压值(1.8V)。
请参照图1B，其所绘示为已知二级式的后端驱动器在垫输出信号Opad由低电平(0V)转换为高电平(3.3V)时，上拉单元中的第一P型晶体管P1各个端点的电压值变化示意图。当上拉单元112关闭且下拉单元114开启时，第一P型晶体管P1栅极(gp1)电压持续维持在第一电源电压V1(1.8V)、漏极(dp1)连接至输出垫120，所以电压为0V，而源极(sp1)电压处于浮动(floating)状态约为1.5V。于时间点t1时，上拉单元112开启且下拉单元114关闭，此时垫输出信号Opad转态。此时，第二P型晶体管P2栅极接收的上拉控制信号C_up为V1(1.8V)，而第一P型晶体管P1栅极(gp1)电压维持在1.8V，因此，第一P型晶体管P1的漏极(dp1)与源极(sp1)电压会逐渐升高至第二电源电压V2(3.3V)。
如图1B所示，在垫输出信号Opad转态的过程中，第一P型晶体管P1的源极(sp1)电压上升较快而漏极(dp1)电压上升较慢，因此造成源极(sp1)与漏极(dp1)之间的电压差(ΔV)大于1.8V。如此，将造成第一P型垫晶体管P1的损毁，使得整体电路无法正常运作。
同理，在垫输出号Opad由高电平(3.3V)转换为低电平(0V)时，下拉单元114中的第一N型晶体管N1的漏极与源极之间也会有超过其耐压的情形出现，并造成第一N型垫晶体管N1的损毁。
根据第1A、图1B的说明可以得知，已知二级式后端驱动器110的下拉单元114或上拉单元112，在开启下拉单元114或上拉单元112的瞬间，与垫输出信号Opad直接相连接的第一N型晶体管N1或第一P型晶体管P1的漏极与源极之间的电压差容易过大，进而使晶体管受到毁损，因此本发明便以改善此缺失为目标，期能使晶体管的漏极与源极间的电压压差在瞬间的电压变化所造成的负面影响得以降低。
发明内容
有鉴于此，本发明提供一种二级式后端驱动器，其而能改善在上拉单元与下拉单元因为源极与漏极之间的瞬间电压差过大所导致晶体管毁损的问题。
本发明揭露一种二级式后端驱动器，接收一核心输出信号并产生一垫输出信号至一输出垫，该核心输出信号操作于一第一电源电压与一接地电压之间，该垫输出信号操作于一第二电源电压与一接地电压之间，包括：一控制电路，接收该核心输出信号与该垫输出信号，并根据该核心输出信号产生一第一上拉控制信号、一第二上拉控制信号；以及一上拉单元，包括一第一P型晶体管与一第二P型晶体管，其中，该第二P型晶体管的一源极连接至该第二电源电压，该第二P型晶体管的一栅极接收该第二上拉控制信号，该第二P型晶体管的一漏极连接至该第一P型晶体管的一源极，该第一P型晶体管的一栅极接收该第一上拉控制信号，该第一P型晶体管的一漏极连接至该输出垫；其中，于该垫输出信号由一低电平转换为一高电平之后的一瞬时区间，该控制电路将该垫输出信号作为该第一上拉控制信号，于该瞬时区间之后的一稳态区间，该控制电路将一固定电压作为该第一上拉控制信号。
本发明亦揭露一种二级式后端驱动器，接收一核心输出信号并产生一垫输出信号至一输出垫，该核心输出信号操作于一第一电源电压与一接地电压之间，该垫输出信号操作于一第二电源电压与一接地电压之间，包括：一控制电路，接收该核心输出信号与该垫输出信号，并根据该核心输出信号产生一第一下拉控制信号、与一第二下拉控制信号；以及一下拉单元，包括一第一N型晶体管与一第二N型晶体管，其中，该第二N型晶体管的一源极连接至该接地电压，该第二N型晶体管的一栅极接收该第二下拉控制信号，该第二N型晶体管的一漏极连接至该第一N型晶体管的一源极，该第一N型晶体管的一栅极接收该第一下拉控制信号，该第一N型晶体管的一漏极连接至该输出垫；其中，于该垫输出信号由一高电平转换为一低电平之后的一瞬时区间，该控制电路将该垫输出信号作为该第一下拉控制信号，于该瞬时区间之后的一稳态区间，该控制电路将一固定电压作为该第一下拉控制信号。
本发明亦揭露一种二级式后端驱动器，接收一核心输出信号并产生一垫输出信号至一输出垫，该核心输出信号操作于一第一电源电压与一接地电压之间，该垫输出信号操作于一第二电源电压与一接地电压之间，包括：一控制电路，接收该核心输出信号与该垫输出信号，并根据该核心输出信号产生一第一上拉控制信号、一第二上拉控制信号、一第一下拉控制信号、与一第二下拉控制信号；一上拉单元，包括一第一P型晶体管与一第二P型晶体管，其中，该第二P型晶体管的一源极连接至该第二电源电压，该第二P型晶体管的一栅极接收该第二上拉控制信号，该第二P型晶体管的一漏极连接至该第一P型晶体管的一源极，该第一P型晶体管的一栅极接收该第一上拉控制信号，该第一P型晶体管的一漏极连接至该输出垫；以及一下拉单元，包括一第一N型晶体管与一第二N型晶体管，其中，该第二N型晶体管的一源极连接至该接地电压，该第二N型晶体管的一栅极接收该第二下拉控制信号，该第二N型晶体管的一漏极连接至该第一N型晶体管的一源极，该第一N型晶体管的一栅极接收该第一下拉控制信号，该第一N型晶体管的一漏极连接至该输出垫；其中，于该垫输出信号由一低电平转换为一高电平之后的一第一瞬时区间，该控制电路将该垫输出信号作为该第一上拉控制信号，于该第一瞬时区间之后的一第一稳态区间，该控制电路将一固定电压作为该第一上拉控制信号；以及，于该垫输出信号由一高电平转换为一低电平之后的一第二瞬时区间，该控制电路将该垫输出信号作为该第一下拉控制信号，于该第二瞬时区间之后的一第二稳态区间，该控制电路将该固定电压作为该第一下拉控制信号。
为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1A所绘示为已知二级式后端驱动器示意图。
图1B所绘示为已知二级式的后端驱动器在垫输出信号Opad由低电平(0V)转换为高电平(3.3V)时，上拉单元中的第一P型晶体管P1各个端点的电压值变化示意图。
图2所绘示为本发明二级式后端驱动器示意图。
图3A，其所绘示为本发明第一控制单元示意图。
图3B，其所绘示为本发明第二控制单元示意图。
图3C，其所绘示为本发明二级式的后端驱动器在垫输出信号Opad由低电平(0V)转换为高电平(3.3V)时，第一P型晶体管P1各端点的电压变化示意图。
[主要元件标号说明]
100：核心电路             110：二级式后端驱动器
112：上拉单元             114：下拉单元
116：控制电路             120：输出垫
200：核心电路             310：二级式后端驱动器
310：控制电路             320：第一控制单元
322：第一电平转换器       324：第一反相器
330：第一时序匹配电路     332：第一传输门
334：第一瞬时路径         350：第二控制单元
352：第二时序匹配电路     354：第二反相器
355：第二电平转换器       356：第二传输门
357：第二瞬时路径         360：上拉单元
390：下拉单元             400：输出垫
具体实施方式
于已知二级式后端驱动器中，由于上拉单元中第一P型晶体管P1以及下拉单元中第一N型晶体管N1的栅极皆连接至一固定电压(V1)无法变化，因此当上拉单元或者下拉单元在动作时，其栅极电压无法提供足够的上拉强度(pull-up strength)或者下拉强度(pull-down strength)，导致漏极与源极之间的电压差过大造成第一P型晶体管P1或者第一N型晶体管N1的损坏。因此，本发明针对已知二级式后端驱动器的缺失进行改进，并解决上述的问题。
请参照图2，其所绘示为本发明二级式后端驱动器示意图。二级式后端驱动器300连接于核心电路200与输出垫400之间。其中，核心电路200连接于第一电源电压V1与接地端GND之间，第一电源电压V1可为例如1.8V，因此，核心输出信号Ocore的操作范围在0V与1.8V之间，亦即，高电平为1.8V，而低电平为0V。
二级式后端驱动器300包括一控制电路310、一上拉单元360、一下拉单元390。其中，控制电路310接收核心输出信号Ocore、垫输出信号Opad，并产生第一上拉控制信号C_up1、第二上拉控制信号C_up2、第一下拉控制信号C_down1以及第二下拉控制信号C_down2。
再者，上拉单元360包括一第一P型晶体管P1、与第二P型晶体管P2。第二P型晶体管P2源极连接至第二电源电压V2(例如3.3V)、栅极接收第二上拉控制信号C_up2；第一P型晶体管P1源极连接至第二P型晶体管P2漏极、栅极接收第一上拉控制信号C_up1、漏极连接至输出垫400。
下拉单元390包括一第一N型晶体管N1、与第二N型晶体管N2。第二N型晶体管N2源极连接至接地端GND、栅极接收第二下拉控制信号C_down2；第一N型晶体管N1源极连接至第二N型晶体管N2漏极、栅极接收第一下拉控制信号C_down1、漏极连接至输出垫400。再者，二级式后端驱动器300产生垫输出信号Opad至输出垫400，而垫输出信号Opad的操作范围在0V与3.3V之间，亦即，高电平为3.3V，而低电平为0V。
控制电路310包括一第一控制单元320以及第二控制单元350。第一控制单元320根据核心输出信号Ocore来产生第一上拉控制信号C_up1与第二上拉控制信号C_up2；同理，第二控制单元350根据核心输出信号Ocore来产生第一下拉控制信号C_down1与第二下拉控制信号C_down2。
根据本发明的实施例，当核心输出信号Ocore由低电平转换为高电平初期的一第一瞬时区间(transient period)，该第一控制单元320会提供一第一瞬时路径(transient path)将垫输出信号Opad作为第一上拉控制信号C_up1，而于第一瞬时区间之后的第一稳态区间(steady period)该第一控制单元320会提供第一电源电压(V1)作为第一上拉控制信号C_up1。同理，当核心输出信号Ocore由高电平转换为低电平初期具有第二瞬时区间，该第二控制单元350会提供一第二瞬时路径将垫输出信号Opad作为第一下拉控制信号C_down1，而于第二瞬时区间之后的一第二稳态区间该第二控制单元350会提供第一电源电压(V1)作为第一下拉控制信号C_down1。以下详细介绍本发明的细部电路及其操作原理。
请参照图3A，其所绘示为本发明第一控制单元示意图。第一控制单元中包括一第一电平转换器(first level shifter)322、一第一反相器324、一第一传输门(transmission gate)332、一第一时序匹配电路(first timingmatching circuit)330、以及一第一瞬时路径334。
其中，第一电平转换器322接收核心输出信号Ocore，并转换为操作范围在V1(1.8V)～V2(3.3V)的第一转换输出信号O1_ls，其中，第一转换输出信号O1_ls的操作范围在V1(1.8V)～V2(3.3V)，亦即高电平为3.3V，低电平为1.8V。第一反相器324接收第一转换输出信号O1_ls并输出第二上拉控制信号C_up2。其中，第二上拉控制信号C_up2的操作范围在V1(1.8V)～V2(3.3V)，亦即高电平为3.3V，低电平为1.8V。
再者，第一时序匹配电路330接收核心输出信号Ocore，并产生第一延迟的(delayed)核心输出信号Ocore_d1。第一传输门332具有一输入端连接至第一电源电压(V1)、一输出端连接至第一P型晶体管P1栅极、一第一控制端连接至输出垫400、一第二控制端接收该第一延迟的核心输出信号Ocore_d1。第一瞬时路径334连接于输出垫400以及第一P型晶体管P1栅极之间，并具有一控制端接收第一延迟的核心输出信号Ocore_d1。
再者，第一时序匹配电路330用来调整第一控制单元320产生第一上拉控制信号C_up1以及第二上拉控制信号C_up2的时间，并使得第一上拉控制信号C_up1以及第二上拉控制信号C_up2可同时传递(propagate)至第一P型晶体管P1与第二P型晶体管P2栅极。当然，如果缺少第一时序匹配电路330，整个第一控制单元320还是可以正常运作。
由图3A可知，第一瞬时路径334包括第三N型晶体管N3与第四N型晶体管N4，第三N型晶体管N3栅极连接至第一电源电压V1(1.8V)且第四N型晶体管N4栅极即为控制端接收第一延迟的核心输出信号Ocore_d1，而第三N型晶体管N3与第四N型晶体管N4串接于输出垫400以及第一P型晶体管P1栅极之间。
第一传输门332包括第三P型晶体管P3以及第五N型晶体管N5。第三P型晶体管P 3源极与第五N型晶体管N5的漏极相互连接并成为第一传输门332的输入端连接至第一电源电压V1，第三P型晶体管P3漏极与第五N型晶体管N5源极相互连接并成为第一传输门332的输出端连接至第一P型晶体管P1栅极。再者，第五N型晶体管N5的栅极为第一控制端连接至输出垫400，第三P型晶体管P3的栅极为第二控制端接收第一延迟的核心输出信号Ocore_d1。
再者，实现第一电平转换器322的方式有很多，因此其细部电路不再描述；同理，第一时序匹配电路330仅是提供信号的延迟，其细部电路也不在描述。
请参照图3B，其所绘示为本发明第二控制单元示意图。第二控制单元中包括一第二时序匹配电路352、一第二反相器354、一第二传输门356、一第二电平转换器355、以及一第二瞬时路径357。
其中，第二时序匹配电路352接收核心输出信号Ocore，并产生第二延迟的核心输出信号Ocore_d2。第二反相器354接收第二延迟的核心输出信号Ocore_d2并输出第二下拉控制信号C_down2。其中，第二下拉控制信号C_down2的操作范围在0V～V1(1.8V)，亦即高电平为1.8V，低电平为0V。
再者，第二电平转换器355接收核心输出信号Ocore，并转换为操作范围在V1(1.8V)～V2(3.3V)的第二转换输出信号O2_ls，亦即第二转换输出信号O2_ls的高电平为3.3V，低电平为1.8V。第二传输门356具有一输入端连接至第一电源电压(V1)、一输出端连接至第一N型晶体管N1栅极、一第一控制端接收该第二转换输出信号O2_ls、一第二控制端连接至输出垫400。一第二瞬时路径357连接于输出垫400以及第一N型晶体管N1栅极之间，并具有一控制端接收该第二转换输出信号O2_ls。
其中，第二时序匹配电路352用来调整第二控制单元350产生第一下拉控制信号C_down1以及第二下拉控制信号C_down2的时间，并使得第一下拉控制信号C_down1以及第二下拉控制信号C_down2可同时传递至第一N型晶体管N1与第二N型晶体管N2栅极。当然，如果缺少第二时序匹配电路352，整个第二控制单元350还是可以正常运作。
由图3B可知，第二瞬时路径357包括第四P型晶体管P4与第五P型晶体管P5，第四P型晶体管P4栅极连接至第一电源电压V1(1.8V)且第五P型晶体管P5栅极即为控制端接收第二转换输出信号O2_ls，而第四P型晶体管P4与第五P型晶体管P5串接于输出垫400以及第一N型晶体管N1栅极之间。
第二传输门356包括第六P型晶体管P6以及第六N型晶体管N6。第六P型晶体管P6源极与第六N型晶体管N6漏极相互连接并成为第二传输门356的输入端连接至第一电源电压V1，第六P型晶体管P6漏极与第六N型晶体管N6源极相互连接并成为第二传输门356的输出端连接至第一N型晶体管N1栅极。再者，第六N型晶体管N6的栅极为第一控制端接收第二转换输出信号O2_l s，第六P型晶体管P6的栅极为第二控制端连接至输出垫400。
再者，实现第二电平转换器355的方式有很多，因此其细部电路不再描述；同理，第二时序匹配电路352仅是提供信号的延迟，其细部电路也不在描述。
请同时参照图3A与图3B，当核心输出信号Ocore为稳态的低电平(0V)时，第一控制单元320中第一转换输出信号O1_ls为低电平(1.8V)，第二上拉控制信号C_up2为高电平(3.3V)；第一延迟的核心输出号Ocore_d1为低电平(0V)，第一瞬时路径334关闭(turn off)(或称为开路状态)，第一传输门332为一闭路状态(close state)，此时，第一上拉控制信号(C_up1)为1.8V。因此，上拉单元360中的第二P型晶体管P2关闭(turn off)，并使得上拉单元360关闭(turn off)。
同时，第二控制单元350中，第二延迟的核心输出号Ocore_d2为低电平(0V)，第二下拉控制信号(C_down2)为高电平(1.8V)。第二转换输出信号O2_ls为低电平(1.8V)，第二瞬时路径357开启(或称为闭路状态)，第二传输门356为一开路状态(open state)，此时，下拉单元390中的第一N型晶体管N1以及第二N型晶体管N2开启，使得下拉单元390开启，垫输出信号Opad为低电平(0V)。
当核心输出信号Ocore由低电平转换为高电平初期的一第一瞬时区间时，第二控制单元350中，第二延迟的核心输出号Ocore_d2为高电平(1.8V)，第二下拉控制信号(C_down2)为低电平(0V)。第二转换输出信号O2_ls为高电平(3.3V)，第二瞬时路径357关闭(或称为开路状态)，第二传输门356为一闭路状态(close state)。此时，下拉单元390中的第二N型晶体管N2关闭，使得下拉单元390关闭。
同时，第一控制单元320中第一转换输出信号O1_ls为高电平(3.3V)，第二上拉控制信号C_up2为低电平(1.8V)；第一延迟的核心输出号Ocore_d1为高电平(1.8V)，第一传输门332为开路状态(open state)，第一瞬时路径334开启，使得第一上拉控制信号(C_up1)将随着垫输出信号Opad变化。而由于上拉单元360开启，所以垫输出信号Opad由低电平(0V)逐渐升高至高电平(3.3V)。
很明显地，于第一瞬时区间时第一上拉控制信号(C_up1)低于V1(1.8V)，将使得第一P型晶体管P1具有较大的上拉强度，因此漏极与源极上升的速度相当，不会造成电压差过大而导致第一P型晶体管P1损坏的情形发生。
于核心输出信号Ocore由低电平转换为高电平的第一瞬时区间之后即为第一稳态区间。在第一稳态区间中，下拉单元390持续关闭不再赘述，而第二上拉控制信号C_up2持续为低电平(1.8V)，而垫输出信号Opad高于1.8V，使得第一瞬时路径334关闭(或称为开路状态)，而第一传输门332为闭路状态(close state)。因此，第一上拉控制信号(C_up1)不再随输出信号Opad变化而维持在V1(1.8V)，而垫输出信号Opad则为高电平3.3V。
当核心输出信号Ocore由高电平转换为低电平初期的一第二瞬时区间时，第一控制单元320中，第一电平转换器322的第一转换输出信号O1_ls为低电平(1.8V)，第二上拉控制信号(C_up2)为高位(3.3V)。第一延迟的核心输出信号Ocore_d1为低电平(0V)，第一瞬时路径334关闭(或称为开路状态)，第一传输门332为一闭路状态(close state)，此时，下拉单元360中的第二P型晶体管P2关闭，使得上拉单元360关闭。
同时，第二控制单元350中第一第二延迟的核心输出信号Ocore_d2低电平(0V)，第二下拉控制信号C_down2为高电平(1.8V)；第二转换输出信号O2_ls为低电平(1.8V)，第二传输门356为开路状态(open state)，第二瞬时路径357开启，使得第一下拉控制信号(C_down1)将随着垫输出信号Opad变化。而由于下拉单元390开启，所以垫输出信号Opad由高电平(3.3V)逐渐降低至低电平(0V)。
很明显地，于第二瞬时区间时第一下拉控制信号(C_down1)高于V1(1.8V)，将使得第一N型晶体管N1具有较大的下拉强度，因此漏极与源极下降的速度相当，不会造成电压差过大而导致第一N型晶体管N1损坏的情形发生。
于核心输出信号Ocore由高电平转换为低电平初期的第二瞬时区间之后即为第二稳态区间。在第二稳态区间中，上拉单元360持续关闭不再赘述，而第二下拉控制信号C_down2持续为高电平(1.8V)，而垫输出信号Opad低于1.8V，使得第二瞬时路径357关闭(或称为开路状态)，而第二传输门356为闭路状态(close state)，使得第一下拉控制信号(C_down1)不再随输出信号Opad变化，而维持在V1(1.8V)，而垫输出信号Opad则为低电平0V。
请参照图3C，其所绘示为本发明二级式的后端驱动器在垫输出信号Opad由低电平(0V)转换为高电平(3.3V)时，第一P型晶体管P1各端点的电压变化示意图。于时间点t1之前，下拉单元390开启而上拉单元360关闭，第一P型晶体管P1栅极(gp1)电压持续维持在第一电源电压V1(1.8V)、漏极(dp1)连接至输出垫400，所以电压为0V，而源极(sp1)电压处于浮动(floating)状态约为1.5V。于时间点t1时，上拉单元360开启且下拉单元390关闭，此时垫输出信号Opad开始变化。
于时间点t1至时间点t 2的第一瞬时区间时，第一瞬时路径334开启，第一P型晶体管P1栅极接收的第一上拉控制信号(C_up1)随着垫输出信号Opad变化。此时，第一上拉控制信号(C_up1)低于V1(1.8V)，将使得第一P型晶体管P1具有较大的上拉强度，因此漏极与源极电压上升的速度相当，不会造成电压差(ΔV)过大而导致第一P型晶体管P1损坏的情形发生。
于时间点t2之后的第一稳态区间，第一瞬时路径334关闭，而第一P型晶体管P1栅极接收的第一上拉控制信号(C_up1)将改为由第一传输门332输出的第一电源电压(V1)。
同理，当垫输出信号Opad由高电平转换为低电平时的第二瞬时区间，第二瞬时路径也会使得第一上拉控制信号(C_up1)随着垫输出信号Opad变化，因此，第一N型晶体管N1的栅极电压高于1.8V，可以增加其下拉强度，使得漏极与源极之间的电压差不会过大并且有效地保护第一N型晶体管N1。
当然，本发明的二级式后端驱动器也可以适当地变化。例如，控制电路310中仅有第一控制单元320而没有第二控制单元350。亦即，如图3A所示，二级式后端驱动器可以保护上拉单元360中的第一P型晶体管P1。或者，控制电路310中仅有第二控制单元350而没有第一控制单元320。亦即，如图3B所示，二级式后端驱动器可以保护下拉单元390中的第一N型晶体管N1。
综上所述，本发明的二级式后端驱动器，将上拉单元中第一P型晶体管P1以及下拉单元中第一N型晶体管N1的栅极选择性地连接至垫输出信号Opad或者一固定电压(V1)，因此当上拉单元或者下拉单元在动作时，其栅极电压可提供足够的上拉强度或者下拉强度，使得第一P型晶体管P1或者第一N型晶体管N1不会受到损坏。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (11)

1.一种二级式后端驱动器，接收一核心输出信号并产生一垫输出信号至一输出垫，该核心输出信号操作于一第一电源电压与一接地电压之间，该垫输出信号操作于一第二电源电压与一接地电压之间，包括：
一控制电路，接收该核心输出信号与该垫输出信号，并根据该核心输出信号产生一第一上拉控制信号、一第二上拉控制信号；以及
一上拉单元，包括一第一P型晶体管与一第二P型晶体管，其中，该第二P型晶体管的一源极连接至该第二电源电压，该第二P型晶体管的一栅极接收该第二上拉控制信号，该第二P型晶体管的一漏极连接至该第一P型晶体管的一源极，该第一P型晶体管的一栅极接收该第一上拉控制信号，该第一P型晶体管的一漏极连接至该输出垫；
其中，该控制电路包括一瞬时路径，连接于该第一P型晶体管的该栅极与该输出垫之间，于该垫输出信号由一低电平转换为一高电平之后的一瞬时区间，该瞬时路径为闭路状态并将该垫输出信号传递至该第一P型晶体管的该栅极，使得该控制电路将该垫输出信号作为该第一上拉控制信号，于该瞬时区间之后的一稳态区间，该瞬时路径为开路状态，且该控制电路将一固定电压作为该第一上拉控制信号。
2.根据权利要求1所述的二级式后端驱动器，其中该控制电路包括：
一传输门，包括一输入端接收该第一电源电压、一输出端连接至该第一P型晶体管的该栅极；
其中，于该瞬时区间时，该传输门为一开路状态，且该瞬时路径将该垫输出信号传递至该第一P型晶体管的该栅极；以及，于该稳态区间时，该瞬时路径为开路状态，且该传输门将该第一电源电压传递至该第一P型晶体管的该栅极。
3.根据权利要求2所述的二级式后端驱动器，其中该控制电路还包括：
一时序匹配电路，接收该核心输出信号，并输出一延迟的核心输出信号；
该传输门，包括一第一控制端连接至该输出垫以及一第二控制端接收该延迟的核心输出信号；
该瞬时路径，包括一控制端接收该延迟的核心输出信号；
一电平转换器，接收该核心输出信号，并输出一转换输出信号；以及
一反相器，接收该转换输出信号并输出该第二上拉控制信号。
4.根据权利要求3所述的二级式后端驱动器，其中该瞬时路径包括一第一N型晶体管与一第二N型晶体管，第一N型晶体管的一栅极连接至该第一电源电压且该第二N型晶体管的一栅极即为该控制端接收该延迟的核心输出信号，而该第一N型晶体管与该第二N型晶体管串接于该输出垫以及该第一P型晶体管的该栅极之间。
5.根据权利要求3所述的二级式后端驱动器，其中该传输门包括一第三P型晶体管以及一第三N型晶体管，该第三P型晶体管的一源极与该第三N型晶体管的一漏极相互连接并成为该输入端连接至该第一电源电压，该第三P型晶体管的一漏极与该第三N型晶体管的一源极相互连接并成为该输出端连接至该第一P型晶体管的该栅极，该第三N型晶体管的一栅极为该第一控制端连接至该输出垫，以及该第三P型晶体管的一栅极为该第二控制端接收该延迟的核心输出信号。
6.一种二级式后端驱动器，接收一核心输出信号并产生一垫输出信号至一输出垫，该核心输出信号操作于一第一电源电压与一接地电压之间，该垫输出信号操作于一第二电源电压与一接地电压之间，包括：
一控制电路，接收该核心输出信号与该垫输出信号，并根据该核心输出信号产生一第一下拉控制信号、与一第二下拉控制信号；以及
一下拉单元，包括一第一N型晶体管与一第二N型晶体管，其中，该第二N型晶体管的一源极连接至该接地电压，该第二N型晶体管的一栅极接收该第二下拉控制信号，该第二N型晶体管的一漏极连接至该第一N型晶体管的一源极，该第一N型晶体管的一栅极接收该第一下拉控制信号，该第一N型晶体管的一漏极连接至该输出垫；
其中，该控制电路包括一瞬时路径，连接于该第一N型晶体管的该栅极与该输出垫之间，于该垫输出信号由一高电平转换为一低电平之后的一瞬时区间，该瞬时路径为闭路状态并将该垫输出信号传递至该第一N型晶体管的该栅极，使得该控制电路将该垫输出信号作为该第一下拉控制信号，于该瞬时区间之后的一稳态区间，该瞬时路径为开路状态，且该控制电路将一固定电压作为该第一下拉控制信号。
7.根据权利要求6所述的二级式后端驱动器，其中该控制电路包括：
一传输门，包括一输入端接收该第一电源电压、一输出端连接至该第一N型晶体管的该栅极；
其中，于该瞬时区间时，该传输门为一开路状态，且该瞬时路径将该垫输出信号传递至该第一N型晶体管的该栅极；以及，于该稳态区间时，该瞬时路径为开路状态，且该传输门将该第一电源电压传递至该第一N型晶体管的该栅极。
8.根据权利要求7所述的二级式后端驱动器，其中该控制电路还包括：
一时序匹配电路，接收该核心输出信号，并输出一延迟的核心输出信号；
一反相器，接收该延迟的核心输出信号并输出该第二下拉控制信号；
一电平转换器，接收该核心输出信号，并输出一转换输出信号；
该传输门，包括一第一控制端接收该转换输出信号以及一第二控制端连接至该输出垫；以及
该瞬时路径，包括一控制端接收该转换输出信号。
9.根据权利要求8所述的二级式后端驱动器，其中该瞬时路径包括一第一P型晶体管与一第二P型晶体管，第一P型晶体管的一栅极连接至该第一电源电压且该第二P型晶体管的一栅极即为该控制端接收该转换输出信号，而该第一P型晶体管与该第二P型晶体管串接于该输出垫以及该第一N型晶体管的该栅极之间。
10.根据权利要求8所述的二级式后端驱动器，其中该传输门包括一第三P型晶体管以及一第三N型晶体管，该第三P型晶体管的一源极与该第三N型晶体管的一漏极相互连接并成为该输入端连接至该第一电源电压，该第三P型晶体管的一漏极与该第三N型晶体管的一源极相互连接并成为该输出端连接至该第一N型晶体管的该栅极，该第三N型晶体管的一栅极为该第一控制端接收该转换输出信号，以及该第三P型晶体管的一栅极为该第二控制端连接至该输出垫。
11.一种二级式后端驱动器，接收一核心输出信号并产生一垫输出信号至一输出垫，该核心输出信号操作于一第一电源电压与一接地电压之间，该垫输出信号操作于一第二电源电压与一接地电压之间，包括：
一控制电路，接收该核心输出信号与该垫输出信号，并根据该核心输出信号产生一第一上拉控制信号、一第二上拉控制信号、一第一下拉控制信号、与一第二下拉控制信号；
一上拉单元，包括一第一P型晶体管与一第二P型晶体管，其中，该第二P型晶体管的一源极连接至该第二电源电压，该第二P型晶体管的一栅极接收该第二上拉控制信号，该第二P型晶体管的一漏极连接至该第一P型晶体管的一源极，该第一P型晶体管的一栅极接收该第一上拉控制信号，该第一P型晶体管的一漏极连接至该输出垫；以及
一下拉单元，包括一第一N型晶体管与一第二N型晶体管，其中，该第二N型晶体管的一源极连接至该接地电压，该第二N型晶体管的一栅极接收该第二下拉控制信号，该第二N型晶体管的一漏极连接至该第一N型晶体管的一源极，该第一N型晶体管的一栅极接收该第一下拉控制信号，该第一N型晶体管的一漏极连接至该输出垫；
其中，该控制电路包括一第一瞬时路径，连接于该第一P型晶体管的该栅极与该输出垫之间，于该垫输出信号由一低电平转换为一高电平之后的一第一瞬时区间，该第一瞬时路径为闭路状态并将该垫输出信号传递至该第一P型晶体管的该栅极，使得该控制电路将该垫输出信号作为该第一上拉控制信号，于该第一瞬时区间之后的一第一稳态区间，该第一瞬时路径为开路状态，且该控制电路将一固定电压作为该第一上拉控制信号；以及，该控制电路包括一第二瞬时路径，连接于该第一N型晶体管的该栅极与该输出垫之间，于该垫输出信号由一高电平转换为一低电平之后的一第二瞬时区间，该第二瞬时路径为闭路状态并将该垫输出信号传递至该第一N型晶体管的该栅极，使得该控制电路将该垫输出信号作为该第一下拉控制信号，于该第二瞬时区间之后的一第二稳态区间，该第二瞬时路径为开路状态，且该控制电路将该固定电压作为该第一下拉控制信号。
CN201110304720.3A 2011-03-02 2011-10-10 二级式后端驱动器 Active CN102655409B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100106975 2011-03-02
TW100106975A TWI463600B (zh) 2011-03-02 2011-03-02 二級式後端驅動器

Publications (2)

Publication Number Publication Date
CN102655409A CN102655409A (zh) 2012-09-05
CN102655409B true CN102655409B (zh) 2014-08-20

Family

ID=46730952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110304720.3A Active CN102655409B (zh) 2011-03-02 2011-10-10 二级式后端驱动器

Country Status (3)

Country Link
US (3) US8633737B2 (zh)
CN (1) CN102655409B (zh)
TW (1) TWI463600B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI463600B (zh) * 2011-03-02 2014-12-01 Global Unichip Corp 二級式後端驅動器
TWI433442B (zh) * 2012-02-20 2014-04-01 Global Unichip Corp 電壓轉換電路
US8922254B2 (en) * 2013-01-29 2014-12-30 Macronix International Co., Ltd. Drive circuitry compensated for manufacturing and environmental variation
US8947129B2 (en) * 2013-02-28 2015-02-03 Jeng-Jye Shau High voltage switching circuits
US9294081B2 (en) * 2014-03-28 2016-03-22 Freescale Semiconductor, Inc. System and method for breakdown protection for switching output driver
US9432005B2 (en) * 2014-06-12 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Pull-up circuit and related method
US9444462B2 (en) 2014-08-13 2016-09-13 Macronix International Co., Ltd. Stabilization of output timing delay
US9419596B2 (en) 2014-09-05 2016-08-16 Macronix International Co., Ltd. Sense amplifier with improved margin
KR102242582B1 (ko) * 2014-10-10 2021-04-22 삼성전자주식회사 수신 회로 및 그것의 신호 수신 방법
US9325318B1 (en) 2014-11-26 2016-04-26 Taiwan Semiconductor Manufacturing Company Ltd. Post driver
WO2017098909A1 (ja) * 2015-12-08 2017-06-15 株式会社ソシオネクスト 出力回路
JP6643157B2 (ja) * 2016-03-22 2020-02-12 ルネサスエレクトロニクス株式会社 半導体装置
CN107659303A (zh) * 2017-08-31 2018-02-02 晨星半导体股份有限公司 输入输出电路
CN107819462A (zh) * 2017-09-08 2018-03-20 灿芯创智微电子技术（北京）有限公司 一种新型高压与低压兼容的电路接口
US10985754B1 (en) * 2020-05-27 2021-04-20 Db Hitek Co., Ltd. Input/output circuit and electronic device including the same
CN114079452A (zh) * 2020-08-19 2022-02-22 澜起科技股份有限公司 非对称输入输出结构
CN114155893B (zh) * 2020-09-07 2023-07-14 长鑫存储技术有限公司 驱动电路
TWI733630B (zh) * 2020-12-07 2021-07-11 智原科技股份有限公司 輸出入模組
US11881847B2 (en) 2021-09-14 2024-01-23 Mediatek Inc. Post driver and chip with overdrive capability

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130556A (en) * 1998-06-16 2000-10-10 Lsi Logic Corporation Integrated circuit I/O buffer with 5V well and passive gate voltage
CN2562502Y (zh) * 2002-06-25 2003-07-23 威盛电子股份有限公司 输出缓冲的过电压保护电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943507A (en) * 1994-12-22 1999-08-24 Texas Instruments Incorporated Interrupt routing circuits, systems and methods
KR100313154B1 (ko) * 1999-12-28 2001-11-07 박종섭 정전기방전 보호회로
US6924687B2 (en) * 2003-07-29 2005-08-02 Artisan Components, Inc. Voltage tolerant circuit for protecting an input buffer
US20070200680A1 (en) * 2005-05-06 2007-08-30 Colby Steven M Transaction Card Including Switchable RFID Tag
US7495483B2 (en) * 2005-06-30 2009-02-24 Stmicroelectronics Pvt. Ltd. Input buffer for CMOS integrated circuits
TWI463600B (zh) * 2011-03-02 2014-12-01 Global Unichip Corp 二級式後端驅動器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130556A (en) * 1998-06-16 2000-10-10 Lsi Logic Corporation Integrated circuit I/O buffer with 5V well and passive gate voltage
CN2562502Y (zh) * 2002-06-25 2003-07-23 威盛电子股份有限公司 输出缓冲的过电压保护电路

Also Published As

Publication number Publication date
US8981818B2 (en) 2015-03-17
US20120223767A1 (en) 2012-09-06
US8633737B2 (en) 2014-01-21
TW201237999A (en) 2012-09-16
CN102655409A (zh) 2012-09-05
US20140103966A1 (en) 2014-04-17
US8933730B2 (en) 2015-01-13
US20140103965A1 (en) 2014-04-17
TWI463600B (zh) 2014-12-01

Similar Documents

Publication Publication Date Title
CN102655409B (zh) 二级式后端驱动器
US5629634A (en) Low-power, tristate, off-chip driver circuit
CN103259409B (zh) 电压转换电路
KR102538700B1 (ko) 저전압 소자로 구현되는 고전압 출력 드라이버
US8441301B2 (en) Cascoded level shifter protection
CA2139008A1 (en) Output buffer circuit, input buffer circuit and bi-directional buffer circuit for plural voltage systems
JPH03116316A (ja) 低電圧ｃｍｏｓ出力バッファ
US7768296B2 (en) Electronic device and method
US20100164576A1 (en) Transit state element
CN105895629B (zh) 采用栅极浮置方案的esd保护系统及其控制电路
CN108736863A (zh) 一种输出驱动电路
US8035425B2 (en) Active echo on-die repeater circuit
US8677166B2 (en) Semiconductor devices and systems-on-chip having the same
CN101459424B (zh) 输出单元、输入单元以及输入输出元件
US8461880B2 (en) Buffer with an output swing created using an over-supply voltage
CN100550638C (zh) 消除nmos单管传输形成静态短路电流的电路
US8330588B2 (en) Fast repeater latch
CN105428351B (zh) 集成电路
JP5266974B2 (ja) 入出力回路
TWI836538B (zh) 具有過驅動能力的後驅動器和芯片
US7005910B2 (en) Feed-forward circuit for reducing delay through an input buffer
US11621705B2 (en) Semiconductor integrated circuit device and level shifter circuit
KR100924341B1 (ko) 래치 회로
JP2004032733A (ja) データ伝送回路およびデータ伝送法
TW202312677A (zh) 具有過驅動能力的後驅動器和芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant