CN100505102C - 熔丝修整电路与其操作方法 - Google Patents
熔丝修整电路与其操作方法 Download PDFInfo
- Publication number
- CN100505102C CN100505102C CNB2005101329464A CN200510132946A CN100505102C CN 100505102 C CN100505102 C CN 100505102C CN B2005101329464 A CNB2005101329464 A CN B2005101329464A CN 200510132946 A CN200510132946 A CN 200510132946A CN 100505102 C CN100505102 C CN 100505102C
- Authority
- CN
- China
- Prior art keywords
- fuse
- circuit
- voltage
- check circuit
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Abstract
一种熔丝修整检测电路及其方法,包含:以控制信号导通熔丝修整电路的开关,在熔丝修整电路的开关导通后,以该熔丝烧断的电压源来烧断熔丝,在熔丝已烧断时,熔丝的第一端的电位为熔丝烧断的电压源,第二端的电位为接地端的电位,第一端与第二端具有很大的电位差,以该第一检查电路与第二检查电路检查熔丝的状态,并输出两个电压值,两个电压经过比较器比较后将输出高电位(1)或低电位的数字值,来判断熔丝已烧断或者尚未烧断。
Description
技术领域
本发明涉及一种熔丝修整电路,特别涉及一种使用金属氧化物半导体晶体管的熔丝修整电路与其操作方法。
背景技术
目前,熔丝位应用于很多方面,例如可应用于需要永久地程序化为一个或多个位的数字值的情况。在温度传感器的应用中,金属氧化物半导体(metal oxide semiconductor,简称MOS)的温度参数的变化将会随着每一个制造过程而改变。在芯片完成后,不分等级的温度传感器芯片若未经过校正,其所量测的数值是没有任何意义的。因此,在这样的情况下,则必须利用额外的参数来程序化此芯片,以使其能正常的运作。
如第6654304号美国专利所述,请参照图1,其示出了一种熔丝修整电路,VDD电压源连接熔丝F1并连接至金属氧化物半导体晶体管MN0,然后连接至接地电压。控制信号TRIM经过反相器U1与U2后,被输入至晶体管MN0,而当晶体管MN0被导通时,晶体管MN0将流过足以使熔丝F1烧断的电流,使其形成开路。电流源电路12电耦接至节点10,其由晶体管MN1的漏极连接节点10,源极连接至接地电压,晶体管MN1的栅极输入偏压VB提供一小电流(例如2-5μA),反相器U3则对节点10的电压进行转换,然后输出。
当电压源VDD提供电流时,当熔丝F1还未被烧断时,在熔丝F1的两端仅有一很小的电压降,从而使得节点10处的电压几乎等于VDD,因此,反相器U3的输出则将会是逻辑低值(Low)。当晶体管MN0被导通时,熔丝F1将被烧断,而电流I1将会使节点10处的电压几乎等于接地电压,并使得反相器U3的输出变成逻辑高值(High)。因此,反相器U3的输出的状态将是可程序化的。当熔丝F1未被烧断时,将会有一微小电流经过熔丝F1与晶体管MN1,而此类熔丝修整单元很多时,将会消耗可观的电流。
综上所述,传统的熔丝修整电路利用将控制信号TRIM输入至晶体管MN0的栅极,但是由于晶体管制造工艺上的误差,其导通电压会产生偏移,从而将会影响流经熔丝F1的电流大小,进而影响到熔丝F1的烧断或者是导致其它组件的损坏。
发明内容
一种熔丝修整检测电路,包括:熔丝烧断的电压源;熔丝修整电路,由金属氧化物半导体晶体管和熔丝组成,所述金属氧化物半导体晶体管的源极与所述熔丝烧断的电压源电连结,所述金属氧化物半导体晶体管的栅极提供控制信号的输入;所述熔丝具有第一端及第二端,所述第一端与所述金属氧化物半导体晶体管的漏极相连结,所述第二端接地;系统电压的电压源;第一检查电路,具有第一电源输入端、接地端、第一量测信号输入端、多个致能信号输入端及信号输出端;所述电源输入与所述系统电压的电压源电连结,所述接地端与所述熔丝的第二端电连结;第二检查电路,具有第二电源输入端、电位差输入端、第二量测信号输入端、多个致能信号输入端及信号输出端;所述第二电源输入与所述系统电压的电压源电连结,所述电位差输入端与该熔丝的第一端电性连结;比较器,具有两个输入端和一个输出端,所述两个输入端与所述第一及第二检电路的信号输出端电性连结;其中,所述控制信号控制所述金属氧化物半导体晶体管导通以烧断所述熔丝,通过检测所述熔丝的第一端与第二端的信号输出,来确认所述熔丝是否烧断;另为,以所述第一检查电路与第二检查电路检测第一端与第二端的电位差,并由第一检查电路及第二检查电路所输出的电压值至所述比较器,所述比较器比较后,以比较器输出为高电位(1)或低电位(0)的数字值来判断所述熔丝烧断或者尚未烧断;再者,结束熔丝程序化程序时,所述第一及第二检查电路的致能信号、所述第一及第二量测信号与开关的控制信号均被设为逻辑低值,所述电压源(VDDF)则为浮置。
一种熔丝修整检测的方法,具有熔丝烧断的电压源、熔丝修整电路、系统电压的电压源、第一检查电路、第二检查电路及比较器,所述方法包括:a).以控制信号导通所述熔丝修整电路的金属氧化物半导体晶体管;b).
在所述熔丝修整电路的开关导通后,以所述熔丝烧断的电压源来烧断熔丝,在熔丝已烧断时,所述熔丝的第一端的电位为所述熔丝烧断的电压源,所述熔丝第二端的电位为接地端的电位,所述熔丝第一端与所述熔丝第二端具有很大的电位差;c).以所述第一检查电路与第二检查电路检查所述熔丝的状态,并输出两个电压值;d).两个所述电压经过所述比较器比较后将输出高电位(1)或低电位的数字值,来判断熔丝已烧断或者尚未烧断。
附图说明
图1示出了一种传统的熔丝修整电路;
图2示出了根据本发明的熔丝修整电路。
附图中,各标号所代表的部件列表如下:
VDD-电压源 F1-熔丝
MN0-金属氧化物半导体晶体管 TRIM-控制信号
U1,U2-反相器 MN0-晶体管
12-电流源电路 10-节点
MN1-晶体管 U3-反相器
VDDF-电压源 GND-接地电压
C3-熔丝修整电路 C1-第一检查电路
C2-第二检查电路 U0-比较器
N0,N1,N2,N3,N4,N5,N6,N7-节点
具体实施方式
有关本发明的技术内容及详细说明,现结合附图说明如下:
图2示出了本发明的熔丝位控制电路。在本发明的具体实施例的中,熔丝位可以看成是储存数字值(例如是“High”与“Low”)的一次可程序化记忆位。该熔丝修整单元的控制电路具有两个电源。一个是用作系统电压的电压源VDD,另一个是用于熔丝烧断的电压源VDDF,GND表示系统的接地电压,标号C3表示熔丝修整电路。在熔丝修整电路C3中,电压源VDDF通过金属氧化物半导体晶体管MN0连接熔丝F1的N0端,熔丝F1的N1端连接至接地电压。晶体管MN0的栅极由控制信号TRIM所控制,在该具体实施例中,晶体管MN0是N沟道金属氧化物半导体晶体管(NMOS transistor)组件或P沟道金属氧化物半导体晶体管(PMOS transistor)组件。控制信号TRIM控制晶体管MN0是否导通,晶体管MN0的漏极和源极分别与电压源VDDF和熔丝F1连接,当晶体管MN0导通时,电流从电压源VDDF经过晶体管MN0流经熔丝F1然后到接地电压,因此,通过晶体管MN0的导通,将导入电流至熔丝F1,利用电流烧断熔丝F1。
再次参考图2,当熔丝F1未烧断时,N0端与N1端的电压差相当小(因为熔丝F1只有很小的电压降);当熔丝F1已烧断时,N0端的电位为电压源VDDF所提供的电压,N1端的电位为接地端的电位,N0端与N1端具有很大的电位差,通过比较N0端与N1端的电位差,可以知道熔丝F1是否已被烧断,也可知道此熔丝位的数据状态。
另外第一检查电路C1和第二检查电路C2用来检查熔丝F1的状态(例如烧断或导通)。节点N2与N7处的两个电压值为比较器U0的输入。然后,比较器U0在比较后将输出“High”或“Low”的数字值。接着,由比较器U0的输出即可得知熔丝已烧断或者尚未烧断。
最初,EN(致能信号)、MEA1(第一量测信号)、MEA2(第二量测信号)与TRIM(控制信号)为逻辑低值(Low)。此时,比较器U0的输出也为逻辑低值(Low)。其中,TRIM信号是控制熔丝F1的烧断操作的信号,当TRIM信号被设为逻辑高值(High)时,将会有一大电流由电压源VDDF流向接地电压GND处,并流经熔丝F1。输入信号EN、MEA1与MEA2是电路C1与C2的致能信号,以使电路C1与C2检查熔丝修整状态。如果熔丝已被烧断,则比较器U0的输出将由逻辑低值(Low)变成逻辑高值(High)。
请参照图2,当熔丝F1已被烧断时,晶体管MN0将截止,而且电压源VDDF停止供应电流。通过第一检查电路C1与第二检查电路C2来检查熔丝F1的N0端与N1端的电位差,确认熔丝F1已被烧断,比较器U0的输出信号由逻辑低值变为逻辑高值,TRIM信号从逻辑高值变为逻辑低值以关闭晶体管MN0,并使电压源VDDF停止供应电流,完成熔丝F1的烧断程序。
继续参照图2,在熔丝修整程序的最初,是将输入信号EN、MEA1设为逻辑高值(High),MEA2设为逻辑低值(Low),以准备检查熔丝F1的状态。当选定一熔丝来写入数据时,则将控制信号TRIM设为逻辑高值(High)。然后,N沟道金属氧化物半导体晶体管MN0将被导通,以流过足够将熔丝F1烧断的电流。此时,节点N0与N1将变成开路状态,且在两个节点间产生电压变化。电路C1与C2则在输入信号EN、MEA1被设为逻辑高值(High),MEA2设为逻辑低值(Low)的情形下,量测节点N0与N1之间的电压变化。由于在熔丝F1处已形成开路,节点N5与N6处的电压将被拉升至接近逻辑高值,而节点N3与N4处的电压则为接近于逻辑低值。从电路C1与C2所量测到的电压分别反应至节点N2与N7,并作为模拟比较器U0的输入。其中,节点N2处的电压接近于逻辑低值,节点N7处的电压将被拉升至接近逻辑高值。当比较器U0的两个输入中一个为逻辑高值,而一个为逻辑低值时,比较器U0的输出OUT将会从逻辑低值变为逻辑高值。这样的变化将通知熔丝程序化电路将控制信号TRIM设为逻辑低值,并且停止熔丝的修整。若输出OUT为逻辑高值时,则表示熔丝已被烧断,亦即表示熔丝单元储存了一个数字值“high”。
换言之,如果熔丝修整电路C3未被选择写入数据时,控制信号TRIM将被设为逻辑低值。开关MN0使VDDF与GND间的电流的流动停止。熔丝F1则为未烧断。当输入信号EN、MEA1被设为逻辑高值,MEA2设为逻辑低值(Low)时,电路C1与C2将测量节点N0与N1间的电压。由于熔丝F1并未烧断,所以节点N5与N6处的电压将为接近逻辑低值。此时,节点N3与N4为逻辑低值。因为比较器U0的两个输入均为逻辑低值,比较器U0的输出OUT将输出逻辑低值,亦即表示熔丝单元储存一个数字值“Low”。
为结束熔丝程序化程序,输入信号EN、MEA1、MEA2与控制信号TRIM均被设为逻辑低值。VDDF则为浮置。这样的设定,使得不会有电路C1至接地GND以及电路C2至接地GND的电源损失。
当熔丝修整电路C3所接收的控制信号TRIM被设为例如是5伏特时(即使开关MN0导通),熔丝修整电压源VDDF所供给的电力将流过开关MN0(此时,开关MN0为NMOS晶体管)。反之,当TRIM被设为例如是0伏特时(即使开关MN0关闭),熔丝修整电压源VDDF将被阻隔。由于开关MN0为NMOS晶体管,所以供给至开关MN0的熔丝修整电压源VDDF将不会有电压的限制。
当开关MN0为PMOS晶体管时,熔丝修整电压源VDDF所供给的电压则必须小于5.8伏特(假设PMOS晶体管的绝对临界电压为0.8伏特)。否则,如果熔丝修整电压源VDDF供给的电压大于或等于5.8伏特时,不管控制信号TRIM是0伏特或是5伏特,开关MN0都将是导通状态。而且也可能会损坏开关MN0。
由于VDDF电压只有在修整时才会用到,因此在修整后,VDDF为浮接状态,控制信号TRIM将永远被设为逻辑低值。当读取数据时,将输入信号EN、MEA2设为逻辑高值,MEA1设为逻辑低值。如果熔丝修整单元已被程序化,也就是说,熔丝F1已经烧断,则节点N1将形成开路。当节点N0处的电压不是逻辑低值时,节点N1处的电压将会是逻辑低值。然后,节点N2处的电压为逻辑低值,节点N7处的电压则为逻辑高值。而节点N2与N7是比较器U0的输入。因此,根据节点N0与N1所形成的开路,比较器U0的输出将为逻辑高值。然后,输入信号EN、MEA1、MEA2将被设为逻辑低值,以结束读取程序,并防止电力的损失。
在将输入信号EN、MEA2设为逻辑高值,MEA1设为逻辑低值的情况下,如果熔丝单元并未被程序化,例如,熔丝F1还未被烧断,节点N0与N1将电耦接至接地处。此时,节点N2与N7将会是逻辑低值。比较器U0的输出将保持在逻辑低值。然后,输入信号EN、MEA1、MEA2将被设为逻辑低值,以结束读取程序,并防止电力的损失。
综上所述,本发明的具体实施例的熔丝修整电路具有下列优点:
1.在芯片完成后,可通过提供不同的VDDF电压值,来将熔丝修整调整到最佳结果,且当开关为N沟道金属氧化物半导体晶体管(NMOS transistor)时,VDDF电压值将不会受到限制。
2.由于不需要调整熔丝与VDD电压间的参数,所以可节省大量的金钱与时间。
3.由于只需要调整VDDF,而不需要调整熔丝,将可除去由制造工艺所造成的变化。
虽然已通过优选实施例对本发明进行了说明,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围的情况下,可进行任何变化和修改,本发明的保护范围仅由所附权利要求所限定。
Claims (5)
1.一种熔丝修整检测电路,包括:
熔丝烧断的电压源;
熔丝修整电路,由金属氧化物半导体晶体管和熔丝组成,所述金属氧化物半导体晶体管的源极与所述熔丝烧断的电压源电连结,所述金属氧化物半导体晶体管的栅极提供控制信号的输入;
所述熔丝具有第一端及第二端,所述第一端与所述金属氧化物半导体晶体管的漏极相连结,所述第二端接地;
系统电压的电压源;
第一检查电路,具有第一电源输入端、接地端、第一量测信号输入端、多个致能信号输入端及信号输出端;所述电源输入与所述系统电压的电压源电连结,所述接地端与所述熔丝的第二端电连结;
第二检查电路,具有第二电源输入端、电位差输入端、第二量测信号输入端、多个致能信号输入端及信号输出端;所述第二电源输入与所述系统电压的电压源电连结,所述电位差输入端与该熔丝的第一端电性连结;
比较器,具有两个输入端和一个输出端,所述两个输入端与所述第一及第二检电路的信号输出端电性连结;
其中,所述控制信号控制所述金属氧化物半导体晶体管导通以烧断所述熔丝,通过检测所述熔丝的第一端与第二端的信号输出,来确认所述熔丝是否烧断;另为,以所述第一检查电路与第二检查电路检测第一端与第二端的电位差,并由第一检查电路及第二检查电路所输出的电压值至所述比较器,所述比较器比较后,以比较器输出为高电位(1)或低电位(0)的数字值来判断所述熔丝烧断或者尚未烧断;再者,结束熔丝程序化程序时,所述第一及第二检查电路的致能信号、所述第一及第二量测信号与开关的控制信号均被设为逻辑低值,所述电压源(VDDF)则为浮置。
2.如权利要求1所述的熔丝修整电路,其中当所述熔丝被烧断时,所述熔丝的第一端维持在高电位,所述熔丝的第二端维持在低电位,根据所述熔丝的第一端与第二端的电位差判定所述熔丝已被烧断。
3.如权利要求1所述的熔丝修整电路,其中当所述金属氧化物半导体晶体管导通而所述熔丝未被烧断时,所述熔丝的第一端与第二端均维持在高电位,根据所述第一端与第二端之间没有电位差,判定所述熔丝未被烧断。
4.一种熔丝修整检测的方法,具有熔丝烧断的电压源、熔丝修整电路、系统电压的电压源、第一检查电路、第二检查电路及比较器,所述方法包括:
a).以控制信号导通所述熔丝修整电路的金属氧化物半导体晶体管;
b).在所述熔丝修整电路的金属氧化物半导体晶体管导通后,以所述熔丝烧断的电压源来烧断熔丝,在熔丝已烧断时,所述熔丝的第一端的电位为所述熔丝烧断的电压源,所述熔丝第二端的电位为接地端的电位;
c).以所述第一检查电路与第二检查电路检查所述熔丝的第一端及第二端的电位差,并由所述第一检查电路与第二检查电路各输出一个电压值,所述熔丝第一端与所述熔丝第二端具有大电位差;
d).所述第一检查电路与第二检查电路所输出的电压值传至所述比较器,经所述比较器比较后以输出高电位(1)或低电位(0)的数字值,来判断熔丝已烧断或者尚未烧断。
5.如权利要求4所述的熔丝修整检测方法,其中,当结束熔丝程序化程序时,输入信号的致能信号(EN)、第一量测信号(MEA1)、第二量测信号(MEA2)及控制信号(TRIM)均被设为逻辑低值,此时电压源(VDDF)则为浮置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005101329464A CN100505102C (zh) | 2005-12-29 | 2005-12-29 | 熔丝修整电路与其操作方法 |
TW095100142A TW200727304A (en) | 2005-12-29 | 2006-01-03 | Fuse maintenance circuit and method for operating same |
US11/331,108 US20070164807A1 (en) | 2005-12-29 | 2006-01-13 | Fuse repair circuit and its operating method |
TW095109448A TW200736627A (en) | 2005-12-29 | 2006-03-20 | Fuses inspection circuit and method thereof |
TW095109447A TW200737219A (en) | 2005-12-29 | 2006-03-20 | Fuse-examining method and circuit thereof |
TW095109446A TW200737206A (en) | 2005-12-29 | 2006-03-20 | Fuse memory bitcell equipped with two voltage sources and power-supplying method thereof |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005101329464A CN100505102C (zh) | 2005-12-29 | 2005-12-29 | 熔丝修整电路与其操作方法 |
TW095100142A TW200727304A (en) | 2005-12-29 | 2006-01-03 | Fuse maintenance circuit and method for operating same |
US11/331,108 US20070164807A1 (en) | 2005-12-29 | 2006-01-13 | Fuse repair circuit and its operating method |
TW095109448A TW200736627A (en) | 2005-12-29 | 2006-03-20 | Fuses inspection circuit and method thereof |
TW095109447A TW200737219A (en) | 2005-12-29 | 2006-03-20 | Fuse-examining method and circuit thereof |
TW095109446A TW200737206A (en) | 2005-12-29 | 2006-03-20 | Fuse memory bitcell equipped with two voltage sources and power-supplying method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1992085A CN1992085A (zh) | 2007-07-04 |
CN100505102C true CN100505102C (zh) | 2009-06-24 |
Family
ID=49584966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101329464A Expired - Fee Related CN100505102C (zh) | 2005-12-29 | 2005-12-29 | 熔丝修整电路与其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070164807A1 (zh) |
CN (1) | CN100505102C (zh) |
TW (4) | TW200727304A (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101399085B (zh) * | 2007-09-26 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 熔丝修整电路 |
CN102445625B (zh) * | 2010-09-30 | 2014-02-12 | 华邦电子股份有限公司 | 熔丝检测装置 |
CN113189478B (zh) * | 2020-09-03 | 2023-10-24 | 成都利普芯微电子有限公司 | 一种芯片修调电路及修调方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5384727A (en) * | 1993-11-08 | 1995-01-24 | Advanced Micro Devices, Inc. | Fuse trimming in plastic package devices |
US5731760A (en) * | 1996-05-31 | 1998-03-24 | Advanced Micro Devices Inc. | Apparatus for preventing accidental or intentional fuse blowing |
US6268760B1 (en) * | 1998-04-30 | 2001-07-31 | Texas Instruments Incorporated | Hysteretic fuse control circuit with serial interface fusing |
JP4629192B2 (ja) * | 2000-07-07 | 2011-02-09 | 富士通セミコンダクター株式会社 | トリミング回路、調整回路及び半導体装置 |
US6654304B1 (en) * | 2002-06-25 | 2003-11-25 | Analog Devices, Inc. | Poly fuse trim cell |
-
2005
- 2005-12-29 CN CNB2005101329464A patent/CN100505102C/zh not_active Expired - Fee Related
-
2006
- 2006-01-03 TW TW095100142A patent/TW200727304A/zh not_active IP Right Cessation
- 2006-01-13 US US11/331,108 patent/US20070164807A1/en not_active Abandoned
- 2006-03-20 TW TW095109448A patent/TW200736627A/zh not_active IP Right Cessation
- 2006-03-20 TW TW095109447A patent/TW200737219A/zh not_active IP Right Cessation
- 2006-03-20 TW TW095109446A patent/TW200737206A/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200727304A (en) | 2007-07-16 |
TW200737219A (en) | 2007-10-01 |
TW200737206A (en) | 2007-10-01 |
TWI300938B (zh) | 2008-09-11 |
TWI315527B (zh) | 2009-10-01 |
TW200736627A (en) | 2007-10-01 |
US20070164807A1 (en) | 2007-07-19 |
CN1992085A (zh) | 2007-07-04 |
TWI298495B (zh) | 2008-07-01 |
TWI300848B (zh) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7221210B2 (en) | Fuse sense circuit | |
US6181605B1 (en) | Global erase/program verification apparatus and method | |
US8058921B2 (en) | Fuse circuits | |
US7323925B2 (en) | Static, low-voltage fuse-based cell with high-voltage programming | |
US20020008544A1 (en) | Fuse circuit and program status detecting method thereof | |
US7986024B2 (en) | Fuse sensing scheme | |
US6021067A (en) | Circuit of sensing a fuse cell in a flash memory | |
CN101976579A (zh) | 熔丝编程电路和存储器位单元,及由其组成的集成电路和其操作方法 | |
US5959445A (en) | Static, high-sensitivity, fuse-based storage cell | |
KR0164385B1 (ko) | 센스앰프회로 | |
CN101740130A (zh) | 电熔丝装置 | |
CN100505102C (zh) | 熔丝修整电路与其操作方法 | |
US7482854B2 (en) | E-fuse circuit using leakage current path of transistor | |
WO2023221391A1 (zh) | 反熔丝电路及反熔丝单元烧写状态实时验证方法 | |
US6021078A (en) | Fuse circuit and method therefor which minimizes fuse grow back effect | |
Kim et al. | Design and measurement of a 1-kBit eFuse one-time programmable memory IP based on a BCD process | |
CN100541669C (zh) | 烧录检查方法及其电路 | |
CN100550208C (zh) | 熔丝检查电路及其检查方法 | |
US7403432B2 (en) | Differential read-out circuit for fuse memory cells | |
US20080062738A1 (en) | Storage element and method for operating a storage element | |
US6967521B2 (en) | Temperature detecting circuit | |
KR100191775B1 (ko) | 반도체 메모리 장치의 리페어 정보 저장 및 검출 회로 | |
EP0591869B1 (en) | Non-volatile semiconductor memory device | |
KR0140161B1 (ko) | 메모리 셀의 검출 및 확인 겸용회로 | |
CN101047166A (zh) | 具有双电压源的熔丝记忆位与其电源供应方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090624 Termination date: 20131229 |