CN112653431A - 低压锁存电路 - Google Patents

低压锁存电路 Download PDF

Info

Publication number
CN112653431A
CN112653431A CN202011469842.3A CN202011469842A CN112653431A CN 112653431 A CN112653431 A CN 112653431A CN 202011469842 A CN202011469842 A CN 202011469842A CN 112653431 A CN112653431 A CN 112653431A
Authority
CN
China
Prior art keywords
voltage
mos transistor
resistor
low
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011469842.3A
Other languages
English (en)
Other versions
CN112653431B (zh
Inventor
汪鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sripu Microelectronics Technology Suzhou Co ltd
Original Assignee
Sripu Microelectronics Technology Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sripu Microelectronics Technology Suzhou Co ltd filed Critical Sripu Microelectronics Technology Suzhou Co ltd
Priority to CN202011469842.3A priority Critical patent/CN112653431B/zh
Publication of CN112653431A publication Critical patent/CN112653431A/zh
Application granted granted Critical
Publication of CN112653431B publication Critical patent/CN112653431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits

Abstract

本发明揭示了一种低压锁存电路，包括：低压锁存单元，包括若干MOS管、分压单元及比较器，分压单元用于获取第一电压VB及控制电压VCON，且VCON＜VB，比较器用于将第一电压VB与参考电压VREF进行比较并输出锁存电压信号VOUT；低压比较单元，用于产生与第一电压VB进行比较的第二电压VA，包括串联于电源电压VDD与基准电位之间的第一电阻R1、第二MOS管M2、第二电阻R2及第三MOS管M3，第一电阻R1和第二MOS管M2连接处的电压为第二电压VA，低压比较单元还包括与第二电压VA相连的第四MOS管M4，所述第二MOS管M2的栅极电压为控制电压VCON。本发明的低压锁存电路能够避免电源电压VDD较小时由于VREF输出不正确导致的误判，能够保证电源电压VDD较小时输出准确的锁存电压信号。

Description

低压锁存电路
技术领域
本发明属于电源电路技术领域，具体涉及一种低压锁存电路。
背景技术
低压锁存电路(UVLO，under voltage lock out)是电源管理芯片中一种常用的保护电路，其可以用来检测电源的的电平响应，当电源电压低于电压阈值时，输出为低电平，反之输出为高电平。
参图1a、图1b所示为现有技术中低压锁存电路的电路原理图，其包括MOS管M4、MOS管M5、电阻R3和R4、电流源I1及比较器，MOS管M4、MOS管M5为NMOS管，其构成比较器的输入级，MOS管M4的栅极电压为参考电压VREF，MOS管M5的栅极电压为电源电压VDD通过电阻R3和R4分压后的电压，即VB＝(R4/(R3+R4))*VDD，MOS管M4和MOS管M5的漏极输出电压VC和VD通过比较器得到锁存电压信号VOUT，当VDD＜(1+R3/R4)*VREF时，VOUT输出低电平，反之VOUT输出高电平。
上述低压锁存电路中，由于VDD较小时，VREF输出很低，VREF不在正确的值，这样会让VDD在较低的电压出现VOUT输出为高电平，从而发生误判。
因此，针对上述技术问题，有必要提供一种低压锁存电路。
发明内容
本发明的目的在于提供一种低压锁存电路，以避免电源电压较低时电路发生的误判。
为了实现上述目的，本发明一实施例提供的技术方案如下：
一种低压锁存电路，所述低压锁存电路包括：
低压锁存单元，包括若干MOS管、分压单元及比较器，分压单元用于获取第一电压VB及控制电压VCON，且VCON＜VB，比较器用于将第一电压VB与参考电压VREF进行比较并输出锁存电压信号VOUT；
低压比较单元，用于产生与第一电压VB进行比较的第二电压VA，包括串联于电源电压VDD与基准电位之间的第一电阻R1、第二MOS管M2、第二电阻R2及第三MOS管M3，第一电阻R1和第二MOS管M2连接处的电压为第二电压VA，低压比较单元还包括与第二电压VA相连的第四MOS管M4，所述第二MOS管M2的栅极电压为控制电压VCON；
当参考电压VREF大于或等于第二电压VA时，比较器比较第一电压VB与参考电压VREF并输出锁存电压信号VOUT，当参考电压VREF小于第二电压VA时，比较器比较第二电压VA与参考电压VREF并输出锁存电压信号VOUT。
一实施例中，所述低压锁存单元包括第五MOS管M5和第六MOS管M6、分压单元、电流源I1及比较器，第五MOS管M5的漏极和第六MOS管M6的漏极构成比较器的输入级，第五MOS管M5的源极和第六MOS管M6的源极分别与电流源I1相连后接基准电位，第五MOS管M5的栅极电压为参考电压VREF，第六MOS管M6的栅极电压为第一电压VB。
一实施例中，所述分压单元包括串联于电源电压VDD与基准电位之间的第一分压单元和第二分压单元，第一分压单元和第二分压单元连接处的电压为第一电压VB，第二分压单元两端并联设有电容C1。
一实施例中，所述第一分压单元包括串联设置的第三电阻R3和第四电阻R4，第二分压单元包括串联设置的第五电阻R5和第六电阻R6，第五电阻R5和第六电阻R6连接处的电压为控制电压VCON。
一实施例中，所述第四MOS管M4的漏极与第五MOS管M5的漏极相连，第四MOS管M4的源极与第五MOS管M5的源极相连，第四MOS管M4的栅极接第一电阻R1与电源电压VDD相连。
一实施例中，所述第三MOS管M3的源极接基准电位，栅极与漏极接第二电阻R2后与第二MOS管M2的源极相连，第二MOS管M2的漏极接第一电阻R1后与电源电压VDD相连。
一实施例中，所述第二电阻R2的阻值小于第一电阻R1的阻值。
一实施例中，所述低压比较单元还包括第一MOS管M1，第一MOS管M1的源极和漏极分别与电源电压VDD和电阻R1相连，第一MOS管M1的栅极驱动信号为锁存电压信号VOUT，电路正常工作后锁存电压信号VOUT为高电平，第一MOS管M1关断。
一实施例中，所述第三MOS管M3的漏极与低压锁存单元之间连接有第七MOS管M7，第七MOS管M7用于提高低压锁存电路工作过程中的响应速度，电路正常工作后第七MOS管M7关断。
一实施例中，所述第七MOS管M7的栅极与第三MOS管M3的漏极和栅极相连，源极与基准电位相连，漏极与第五MOS管M5和第六MOS管M6的源极相连。
与现有技术相比，本发明具有以下优点：
本发明的低压锁存电路能够避免电源电压VDD较小时由于VREF输出不正确导致的误判，能够保证电源电压VDD较小时输出准确的锁存电压信号；
低压锁存的响应速度较快，可响应电源电压的快速变化，电路元器件较少，大大减小电路的面积，且可以减小整个电路的功耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a、1b为现有技术中低压锁存电路的电路原理图；
图2为本发明一实施例中低压锁存电路的电路原理图。
具体实施方式
以下将结合附图所示的各实施方式对本发明进行详细描述。但该等实施方式并不限制本发明，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
本发明公开了一种低压锁存电路，包括：
低压锁存单元，包括若干MOS管、分压单元及比较器，分压单元用于获取第一电压VB及控制电压VCON，且VCON＜VB，比较器用于将第一电压VB与参考电压VREF进行比较并输出锁存电压信号VOUT；
低压比较单元，用于产生与第一电压VB进行比较的第二电压VA，包括串联于电源电压VDD与基准电位之间的第一电阻R1、第二MOS管M2、第二电阻R2及第三MOS管M3，第一电阻R1和第二MOS管M2连接处的电压为第二电压VA，低压比较单元还包括与第二电压VA相连的第四MOS管M4，所述第二MOS管M2的栅极电压为控制电压VCON；
当参考电压VREF大于或等于第二电压VA时，比较器比较第一电压VB与参考电压VREF并输出锁存电压信号VOUT，当参考电压VREF小于第二电压VA时，比较器比较第二电压VA与参考电压VREF并输出锁存电压信号VOUT。
以下结合具体实施例对本发明作进一步说明。
参图2所示为本发明一具体实施例中低压锁存电路的电路原理图，该低压锁存电路包括：
一种低压锁存电路，低压锁存电路包括：
低压锁存单元10，包括若干MOS管、分压单元及比较器，分压单元用于获取第一电压VB及控制电压VCON，且VCON＜VB，比较器用于将第一电压VB与参考电压VREF进行比较并输出锁存电压信号VOUT；
低压比较单元20，用于产生与第一电压VB进行比较的第二电压VA，包括串联于电源电压VDD与基准电位之间的第一电阻R1、第二MOS管M2、第二电阻R2及第三MOS管M3，第一电阻R1和第二MOS管M2连接处的电压为第二电压VA，低压比较单元还包括与第二电压VA相连的第四MOS管M4，第二MOS管M2的栅极电压为控制电压VCON。
本实施例中的基准电位以地电位(GND)为例进行说明。
具体地，本实施例中的低压锁存单元10包括第五MOS管M5和第六MOS管M6、分压单元、电流源I1、比较器及电容C1，其中，第五MOS管M5和第六MOS管M6均为NMOS管。其中：
第五MOS管M5的漏极和第六MOS管M6的漏极构成比较器的输入级，第五MOS管M5的源极和第六MOS管M6的源极分别与电流源I1相连后接基准电位，第五MOS管M5的栅极电压为参考电压VREF，第六MOS管M6的栅极电压为第一电压VB；
分压单元包括串联于电源电压VDD与基准电位之间的第一分压单元和第二分压单元，第一分压单元和第二分压单元连接处的电压为第一电压VB，第二分压单元两端并联设有电容C1；
本实施例中的第一分压单元包括串联设置的第三电阻R3和第四电阻R4，第二分压单元包括串联设置的第五电阻R5和第六电阻R6，第五电阻R5和第六电阻R6连接处的电压为控制电压VCON。
具体地，本实施例中的低压比较单元20包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4及第一电阻R1和第二电阻R2，其中，第一MOS管M1为PMOS管，第二MOS管M2、第三MOS管M3和第四MOS管M4为NMOS管。其中：
一实施例中，第四MOS管M4的漏极与第五MOS管M5的漏极相连，第四MOS管M4的源极与第五MOS管M5的源极相连，第四MOS管M4的栅极接第一电阻R1与电源电压VDD相连；
第三MOS管M3的源极接基准电位，栅极与漏极接第二电阻R2后与第二MOS管M2的源极相连，第二MOS管M2的漏极接第一电阻R1后与电源电压VDD相连，且第二电阻R2的阻值小于第一电阻R1的阻值；
低压比较单元还包括第一MOS管M1，第一MOS管M1的源极和漏极分别与电源电压VDD和电阻R1相连，第一MOS管M1的栅极驱动信号为锁存电压信号VOUT，电路正常工作后锁存电压信号VOUT为高电平，第一MOS管M1关断。
优选地，本实施例的第三MOS管M3的漏极与低压锁存单元10之间连接有第七MOS管M7，第七MOS管M7用于提高低压锁存电路工作过程中的响应速度，电路正常工作后第七MOS管M7关断。
具体地，第七MOS管M7的栅极与第三MOS管M3的漏极和栅极相连，源极与基准电位相连，漏极与第五MOS管M5和第六MOS管M6的源极相连。
本实施例低压锁存电路的工作原理如下：
低压锁存单元10中通过分压单元进行分压后，第一电压VB及控制电压VCON分别为：
VB＝[(R5+R6)/(R3+R4+R5+R6)]*VDD；
VCON＝[R6/(R3+R4+R5+R6)]*VDD。
低压锁存电路用来检测电源电压VDD的电平响应，比较器与图1b中的比较器相同，第四MOS管M4和第五MOS关M5构成比较器的输入级，它们的漏极输出电压VC和VD通过比较器得到锁存电压信号VOUT。当参考电压VREF大于或等于第二电压VA时，比较器比较第一电压VB与参考电压VREF并输出锁存电压信号VOUT，当参考电压VREF小于第二电压VA时，比较器比较第二电压VA与参考电压VREF并输出锁存电压信号VOUT。
本实施例中，当VDD＜[1+(R3+R4)/(R5+R6)]*VREF时，VOUT输出低电平，当VDD≥[1+(R3+R4)/(R5+R6)]*VREF时，VOUT输出高电平。
由于电源电压VDD较小时，参考电压VREF输出很低导致VREF不在正确的值，这样会让电源电压VDD在较低的电压时出现锁存电压信号VOUT为高电平，造成误判。本发明中通过引入第二MOS管M2，电源电压VDD在较低时，通过分压单元产生的控制电压VCON控制第二MOS管M2，由于此时VCON电压较低，第二MOS管M2截止，所以VA为高电平，使锁存电压信号VOUT为低电平。
通过在分压单元中引入电容C1，当电源快速上电时，使VB为低电平，使锁存电压信号VOUT为低电平，不会误翻转。
通过第七MOS管M7的设置，在电路工作过程中，电流较大，电路响应快；但电路工作稳定后，M7关断。
通过在电源电压VDD和第一电阻R1之间增加第一MOS管M1，在电路正常工作后，输出的输出信号VOUT为高电平，M1关断，不会引入额外的功耗，降低了整个电路的功耗。
应当理解的是，本实施例中的分压单元以4个电阻R3、R4、R5、R6为例进行说明，在其他实施例中，第一分压单元中的R3、R4也可以为一个电阻，另外，R3、R4、R5、R6可以为单独的电阻，也可以多个串联和/或并联的电阻。
上技术方案可以看出，本发明具有以下有益效果：
本发明的低压锁存电路能够避免电源电压VDD较小时由于VREF输出不正确导致的误判，能够保证电源电压VDD较小时输出准确的锁存电压信号；
低压锁存的响应速度较快，可响应电源电压的快速变化，电路元器件较少，大大减小电路的面积，且可以减小整个电路的功耗。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施例加以描述，但并非每个实施例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种低压锁存电路，其特征在于，所述低压锁存电路包括：
低压锁存单元，包括若干MOS管、分压单元及比较器，分压单元用于获取第一电压VB及控制电压VCON，且VCON＜VB，比较器用于将第一电压VB与参考电压VREF进行比较并输出锁存电压信号VOUT；
低压比较单元，用于产生与第一电压VB进行比较的第二电压VA，包括串联于电源电压VDD与基准电位之间的第一电阻R1、第二MOS管M2、第二电阻R2及第三MOS管M3，第一电阻R1和第二MOS管M2连接处的电压为第二电压VA，低压比较单元还包括与第二电压VA相连的第四MOS管M4，所述第二MOS管M2的栅极电压为控制电压VCON；
当参考电压VREF大于或等于第二电压VA时，比较器比较第一电压VB与参考电压VREF并输出锁存电压信号VOUT，当参考电压VREF小于第二电压VA时，比较器比较第二电压VA与参考电压VREF并输出锁存电压信号VOUT。
2.根据权利要求1所述的低压锁存电路，其特征在于，所述低压锁存单元包括第五MOS管M5和第六MOS管M6、分压单元、电流源I1及比较器，第五MOS管M5的漏极和第六MOS管M6的漏极构成比较器的输入级，第五MOS管M5的源极和第六MOS管M6的源极分别与电流源I1相连后接基准电位，第五MOS管M5的栅极电压为参考电压VREF，第六MOS管M6的栅极电压为第一电压VB。
3.根据权利要求2所述的低压锁存电路，其特征在于，所述分压单元包括串联于电源电压VDD与基准电位之间的第一分压单元和第二分压单元，第一分压单元和第二分压单元连接处的电压为第一电压VB，第二分压单元两端并联设有电容C1。
4.根据权利要求3所述的低压锁存电路，其特征在于，所述第一分压单元包括串联设置的第三电阻R3和第四电阻R4，第二分压单元包括串联设置的第五电阻R5和第六电阻R6，第五电阻R5和第六电阻R6连接处的电压为控制电压VCON。
5.根据权利要求2所述的低压锁存电路，其特征在于，所述第四MOS管M4的漏极与第五MOS管M5的漏极相连，第四MOS管M4的源极与第五MOS管M5的源极相连，第四MOS管M4的栅极接第一电阻R1与电源电压VDD相连。
6.根据权利要求2所述的低压锁存电路，其特征在于，所述第三MOS管M3的源极接基准电位，栅极与漏极接第二电阻R2后与第二MOS管M2的源极相连，第二MOS管M2的漏极接第一电阻R1后与电源电压VDD相连。
7.根据权利要求6所述的低压锁存电路，其特征在于，所述第二电阻R2的阻值小于第一电阻R1的阻值。
8.根据权利要求5所述的低压锁存电路，其特征在于，所述低压比较单元还包括第一MOS管M1，第一MOS管M1的源极和漏极分别与电源电压VDD和电阻R1相连，第一MOS管M1的栅极驱动信号为锁存电压信号VOUT，电路正常工作后锁存电压信号VOUT为高电平，第一MOS管M1关断。
9.根据权利要求6所述的低压锁存电路，其特征在于，所述第三MOS管M3的漏极与低压锁存单元之间连接有第七MOS管M7，第七MOS管M7用于提高低压锁存电路工作过程中的响应速度，电路正常工作后第七MOS管M7关断。
10.根据权利要求9所述的低压锁存电路，其特征在于，所述第七MOS管M7的栅极与第三MOS管M3的漏极和栅极相连，源极与基准电位相连，漏极与第五MOS管M5和第六MOS管M6的源极相连。
CN202011469842.3A 2020-12-14 2020-12-14 低压锁存电路 Active CN112653431B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011469842.3A CN112653431B (zh) 2020-12-14 2020-12-14 低压锁存电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011469842.3A CN112653431B (zh) 2020-12-14 2020-12-14 低压锁存电路

Publications (2)

Publication Number Publication Date
CN112653431A true CN112653431A (zh) 2021-04-13
CN112653431B CN112653431B (zh) 2022-12-09

Family

ID=75355402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011469842.3A Active CN112653431B (zh) 2020-12-14 2020-12-14 低压锁存电路

Country Status (1)

Country Link
CN (1) CN112653431B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113945856A (zh) * 2021-10-15 2022-01-18 成都思瑞浦微电子科技有限公司 基于浮动电源域的电源电压uvlo检测电路
CN115509286A (zh) * 2021-06-07 2022-12-23 圣邦微电子（北京）股份有限公司 一种欠压锁定电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201210175Y (zh) * 2008-06-11 2009-03-18 浙江西盈科技有限公司 一种用于电压跌落检测的锁存器
CN101854163A (zh) * 2009-03-30 2010-10-06 登丰微电子股份有限公司 电压侦测启动器及控制器
CN111049502A (zh) * 2019-12-31 2020-04-21 思瑞浦微电子科技（苏州）股份有限公司 低压锁存电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201210175Y (zh) * 2008-06-11 2009-03-18 浙江西盈科技有限公司 一种用于电压跌落检测的锁存器
CN101854163A (zh) * 2009-03-30 2010-10-06 登丰微电子股份有限公司 电压侦测启动器及控制器
CN111049502A (zh) * 2019-12-31 2020-04-21 思瑞浦微电子科技（苏州）股份有限公司 低压锁存电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115509286A (zh) * 2021-06-07 2022-12-23 圣邦微电子（北京）股份有限公司 一种欠压锁定电路
CN113945856A (zh) * 2021-10-15 2022-01-18 成都思瑞浦微电子科技有限公司 基于浮动电源域的电源电压uvlo检测电路
CN113945856B (zh) * 2021-10-15 2024-03-12 成都思瑞浦微电子科技有限公司 基于浮动电源域的电源电压uvlo检测电路

Also Published As

Publication number Publication date
CN112653431B (zh) 2022-12-09

Similar Documents

Publication Publication Date Title
US4920284A (en) CMOS level converter circuit with reduced power consumption
US10591947B2 (en) Power supply voltage monitoring circuit
CN112653431B (zh) 低压锁存电路
CN107301834B (zh) 一种逻辑单元电路和像素驱动电路
US8786324B1 (en) Mixed voltage driving circuit
CN111313878B (zh) 一种模拟开关电路
CN110703010A (zh) 测试电路
CN110989760A (zh) 基于带隙基准电压的检测电路及带隙基准电压电路
CN108233917B (zh) 电平转换电路
CN106505981B (zh) 上电复位电路
EP3200351B1 (en) Io interface level shift circuit, io interface level shift method and storage medium
CN111049502B (zh) 低压锁存电路
CN202602615U (zh) 一种轨到轨使能信号的控制电路及电平转换电路
US20240056079A1 (en) Interface circuit
CN103312313A (zh) 一种轨到轨使能信号的控制方法、电路及电平转换电路
CN108768362B (zh) 一种纯增强型mos管无静态功耗的上电复位电路
CN103389768B (zh) 差分信号驱动器
CN111399577A (zh) 一种带启动电路的基准电流产生电路
KR100223501B1 (ko) 반도체 집적 회로
CN113758589B (zh) 一种温度检测电路、芯片及温度检测方法
CN219285634U (zh) 一种用于电源快速切换的低功耗基准源电路
CN112865772B (zh) 一种上电复位电路
CN220096534U (zh) 电动两轮车电门开机方式的检测系统
CN108304021A (zh) 箝位电路
CN210864615U (zh) 一种平板电脑的电源电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant